test/CodeGen/MIR/AArch64/multiple-lhs-operands.mir

   1 # RUN: llc -mtriple=aarch64-none-linux-gnu -start-after branch-folder -stop-after branch-folder -o /dev/null %s | FileCheck %s
   2 # This test ensures that the MIR parser can parse multiple register machine
   3 # operands before '='.
   4
   5 --- |
   6
   7   declare void @foo()
   8
   9   define void @trivial_fp_func() {
  10   entry:
  11     call void @foo()
  12     ret void
  13   }
  14
  15 ...
  16 ---
  17 name:            trivial_fp_func
  18 body:
  19   - id:          0
  20     name:        entry
  21     liveins:     [ '%lr', '%fp', '%lr', '%fp' ]
  22     instructions:
  23       - '%sp = frame-setup STPXpre killed %fp, killed %lr, %sp, -2'
  24       - '%fp = frame-setup ADDXri %sp, 0, 0'
  25       - 'BL @foo, csr_aarch64_aapcs, implicit-def dead %lr, implicit %sp, implicit-def %sp'
  26 # CHECK: %sp, %fp, %lr = LDPXpost %sp, 2
  27       - '%sp, %fp, %lr = LDPXpost %sp, 2'
  28       - RET_ReallyLR
  29 ...