test/CodeGen/ARM/vmlal.ll

   1 ; RUN: llc < %s -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i16> @vmlals8(<8 x i16>* %A, <8 x i8>* %B, <8 x i8>* %C) nounwind {
   4 ;CHECK: vmlals8:
   5 ;CHECK: vmlal.s8
   6         %tmp1 = load <8 x i16>* %A
   7         %tmp2 = load <8 x i8>* %B
   8         %tmp3 = load <8 x i8>* %C
   9         %tmp4 = call <8 x i16> @llvm.arm.neon.vmlals.v8i16(<8 x i16> %tmp1, <8 x i8> %tmp2, <8 x i8> %tmp3)
  10         ret <8 x i16> %tmp4
  11 }
  12
  13 define <4 x i32> @vmlals16(<4 x i32>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
  14 ;CHECK: vmlals16:
  15 ;CHECK: vmlal.s16
  16         %tmp1 = load <4 x i32>* %A
  17         %tmp2 = load <4 x i16>* %B
  18         %tmp3 = load <4 x i16>* %C
  19         %tmp4 = call <4 x i32> @llvm.arm.neon.vmlals.v4i32(<4 x i32> %tmp1, <4 x i16> %tmp2, <4 x i16> %tmp3)
  20         ret <4 x i32> %tmp4
  21 }
  22
  23 define <2 x i64> @vmlals32(<2 x i64>* %A, <2 x i32>* %B, <2 x i32>* %C) nounwind {
  24 ;CHECK: vmlals32:
  25 ;CHECK: vmlal.s32
  26         %tmp1 = load <2 x i64>* %A
  27         %tmp2 = load <2 x i32>* %B
  28         %tmp3 = load <2 x i32>* %C
  29         %tmp4 = call <2 x i64> @llvm.arm.neon.vmlals.v2i64(<2 x i64> %tmp1, <2 x i32> %tmp2, <2 x i32> %tmp3)
  30         ret <2 x i64> %tmp4
  31 }
  32
  33 define <8 x i16> @vmlalu8(<8 x i16>* %A, <8 x i8>* %B, <8 x i8>* %C) nounwind {
  34 ;CHECK: vmlalu8:
  35 ;CHECK: vmlal.u8
  36         %tmp1 = load <8 x i16>* %A
  37         %tmp2 = load <8 x i8>* %B
  38         %tmp3 = load <8 x i8>* %C
  39         %tmp4 = call <8 x i16> @llvm.arm.neon.vmlalu.v8i16(<8 x i16> %tmp1, <8 x i8> %tmp2, <8 x i8> %tmp3)
  40         ret <8 x i16> %tmp4
  41 }
  42
  43 define <4 x i32> @vmlalu16(<4 x i32>* %A, <4 x i16>* %B, <4 x i16>* %C) nounwind {
  44 ;CHECK: vmlalu16:
  45 ;CHECK: vmlal.u16
  46         %tmp1 = load <4 x i32>* %A
  47         %tmp2 = load <4 x i16>* %B
  48         %tmp3 = load <4 x i16>* %C
  49         %tmp4 = call <4 x i32> @llvm.arm.neon.vmlalu.v4i32(<4 x i32> %tmp1, <4 x i16> %tmp2, <4 x i16> %tmp3)
  50         ret <4 x i32> %tmp4
  51 }
  52
  53 define <2 x i64> @vmlalu32(<2 x i64>* %A, <2 x i32>* %B, <2 x i32>* %C) nounwind {
  54 ;CHECK: vmlalu32:
  55 ;CHECK: vmlal.u32
  56         %tmp1 = load <2 x i64>* %A
  57         %tmp2 = load <2 x i32>* %B
  58         %tmp3 = load <2 x i32>* %C
  59         %tmp4 = call <2 x i64> @llvm.arm.neon.vmlalu.v2i64(<2 x i64> %tmp1, <2 x i32> %tmp2, <2 x i32> %tmp3)
  60         ret <2 x i64> %tmp4
  61 }
  62
  63 declare <8 x i16> @llvm.arm.neon.vmlals.v8i16(<8 x i16>, <8 x i8>, <8 x i8>) nounwind readnone
  64 declare <4 x i32> @llvm.arm.neon.vmlals.v4i32(<4 x i32>, <4 x i16>, <4 x i16>) nounwind readnone
  65 declare <2 x i64> @llvm.arm.neon.vmlals.v2i64(<2 x i64>, <2 x i32>, <2 x i32>) nounwind readnone
  66
  67 declare <8 x i16> @llvm.arm.neon.vmlalu.v8i16(<8 x i16>, <8 x i8>, <8 x i8>) nounwind readnone
  68 declare <4 x i32> @llvm.arm.neon.vmlalu.v4i32(<4 x i32>, <4 x i16>, <4 x i16>) nounwind readnone
  69 declare <2 x i64> @llvm.arm.neon.vmlalu.v2i64(<2 x i64>, <2 x i32>, <2 x i32>) nounwind readnone