test/CodeGen/ARM/vld1.ll

   1 ; RUN: llvm-as < %s | llc -march=arm -mattr=+neon | FileCheck %s
   2
   3 define <8 x i8> @vld1i8(i8* %A) nounwind {
   4 ;CHECK: vld1i8:
   5 ;CHECK: vld1.8
   6         %tmp1 = call <8 x i8> @llvm.arm.neon.vld1i.v8i8(i8* %A)
   7         ret <8 x i8> %tmp1
   8 }
   9
  10 define <4 x i16> @vld1i16(i16* %A) nounwind {
  11 ;CHECK: vld1i16:
  12 ;CHECK: vld1.16
  13         %tmp1 = call <4 x i16> @llvm.arm.neon.vld1i.v4i16(i16* %A)
  14         ret <4 x i16> %tmp1
  15 }
  16
  17 define <2 x i32> @vld1i32(i32* %A) nounwind {
  18 ;CHECK: vld1i32:
  19 ;CHECK: vld1.32
  20         %tmp1 = call <2 x i32> @llvm.arm.neon.vld1i.v2i32(i32* %A)
  21         ret <2 x i32> %tmp1
  22 }
  23
  24 define <2 x float> @vld1f(float* %A) nounwind {
  25 ;CHECK: vld1f:
  26 ;CHECK: vld1.32
  27         %tmp1 = call <2 x float> @llvm.arm.neon.vld1f.v2f32(float* %A)
  28         ret <2 x float> %tmp1
  29 }
  30
  31 define <1 x i64> @vld1i64(i64* %A) nounwind {
  32 ;CHECK: vld1i64:
  33 ;CHECK: vld1.64
  34         %tmp1 = call <1 x i64> @llvm.arm.neon.vld1i.v1i64(i64* %A)
  35         ret <1 x i64> %tmp1
  36 }
  37
  38 define <16 x i8> @vld1Qi8(i8* %A) nounwind {
  39 ;CHECK: vld1Qi8:
  40 ;CHECK: vld1.8
  41         %tmp1 = call <16 x i8> @llvm.arm.neon.vld1i.v16i8(i8* %A)
  42         ret <16 x i8> %tmp1
  43 }
  44
  45 define <8 x i16> @vld1Qi16(i16* %A) nounwind {
  46 ;CHECK: vld1Qi16:
  47 ;CHECK: vld1.16
  48         %tmp1 = call <8 x i16> @llvm.arm.neon.vld1i.v8i16(i16* %A)
  49         ret <8 x i16> %tmp1
  50 }
  51
  52 define <4 x i32> @vld1Qi32(i32* %A) nounwind {
  53 ;CHECK: vld1Qi32:
  54 ;CHECK: vld1.32
  55         %tmp1 = call <4 x i32> @llvm.arm.neon.vld1i.v4i32(i32* %A)
  56         ret <4 x i32> %tmp1
  57 }
  58
  59 define <4 x float> @vld1Qf(float* %A) nounwind {
  60 ;CHECK: vld1Qf:
  61 ;CHECK: vld1.32
  62         %tmp1 = call <4 x float> @llvm.arm.neon.vld1f.v4f32(float* %A)
  63         ret <4 x float> %tmp1
  64 }
  65
  66 define <2 x i64> @vld1Qi64(i64* %A) nounwind {
  67 ;CHECK: vld1Qi64:
  68 ;CHECK: vld1.64
  69         %tmp1 = call <2 x i64> @llvm.arm.neon.vld1i.v2i64(i64* %A)
  70         ret <2 x i64> %tmp1
  71 }
  72
  73 declare <8 x i8>  @llvm.arm.neon.vld1i.v8i8(i8*) nounwind readnone
  74 declare <4 x i16> @llvm.arm.neon.vld1i.v4i16(i16*) nounwind readnone
  75 declare <2 x i32> @llvm.arm.neon.vld1i.v2i32(i32*) nounwind readnone
  76 declare <2 x float> @llvm.arm.neon.vld1f.v2f32(float*) nounwind readnone
  77 declare <1 x i64> @llvm.arm.neon.vld1i.v1i64(i64*) nounwind readnone
  78
  79 declare <16 x i8> @llvm.arm.neon.vld1i.v16i8(i8*) nounwind readnone
  80 declare <8 x i16> @llvm.arm.neon.vld1i.v8i16(i16*) nounwind readnone
  81 declare <4 x i32> @llvm.arm.neon.vld1i.v4i32(i32*) nounwind readnone
  82 declare <4 x float> @llvm.arm.neon.vld1f.v4f32(float*) nounwind readnone
  83 declare <2 x i64> @llvm.arm.neon.vld1i.v2i64(i64*) nounwind readnone