test/CodeGen/ARM/adv-copy-opt.ll

   1 ; RUN: llc -O1 -mtriple=armv7s-apple-ios -mcpu=swift < %s -disable-adv-copy-opt=true | FileCheck -check-prefix=NOOPT --check-prefix=CHECK %s
   2 ; RUN: llc -O1 -mtriple=armv7s-apple-ios -mcpu=swift < %s -disable-adv-copy-opt=false | FileCheck -check-prefix=OPT --check-prefix=CHECK %s
   3
   4 ; CHECK-LABEL: simpleVectorDiv
   5 ; ABI: %A => r0, r1.
   6 ;      %B => r2, r3
   7 ;      ret => r0, r1
   8 ; We want to compute:
   9 ; r0 = r0 / r2
  10 ; r1 = r1 / r3
  11 ;
  12 ; NOOPT: vmov   [[B:d[0-9]+]], r2, r3
  13 ; NOOPT-NEXT: vmov      [[A:d[0-9]+]], r0, r1
  14 ; Move the low part of B into a register.
  15 ; Unfortunately, we cannot express that the 's' register is the low
  16 ; part of B, i.e., sIdx == BIdx x 2. E.g., B = d1, B_low = s2.
  17 ; NOOPT-NEXT: vmov      [[B_LOW:r[0-9]+]], s{{[0-9]+}}
  18 ; NOOPT-NEXT: vmov      [[A_LOW:r[0-9]+]], s{{[0-9]+}}
  19 ; NOOPT-NEXT: udiv      [[RES_LOW:r[0-9]+]], [[A_LOW]], [[B_LOW]]
  20 ; NOOPT-NEXT: vmov      [[B_HIGH:r[0-9]+]], s{{[0-9]+}}
  21 ; NOOPT-NEXT: vmov      [[A_HIGH:r[0-9]+]], s{{[0-9]+}}
  22 ; NOOPT-NEXT: udiv      [[RES_HIGH:r[0-9]+]], [[A_HIGH]], [[B_HIGH]]
  23 ; NOOPT-NEXT: vmov.32   [[RES:d[0-9]+]][0], [[RES_LOW]]
  24 ; NOOPT-NEXT: vmov.32   [[RES]][1], [[RES_HIGH]]
  25 ; NOOPT-NEXT: vmov      r0, r1, [[RES]]
  26 ; NOOPT-NEXT: bx        lr
  27 ;
  28 ; OPT-NOT: vmov
  29 ; OPT:  udiv    [[RES_LOW:r[0-9]+]], r0, r2
  30 ; OPT-NEXT: udiv        [[RES_HIGH:r[0-9]+]], r1, r3
  31 ; OPT-NEXT: vmov.32     [[RES:d[0-9]+]][0], [[RES_LOW]]
  32 ; OPT-NEXT: vmov.32     [[RES]][1], [[RES_HIGH]]
  33 ; OPT-NEXT: vmov        r0, r1, [[RES]]
  34 ; OPT-NEXT: bx  lr
  35 define <2 x i32> @simpleVectorDiv(<2 x i32> %A, <2 x i32> %B) nounwind {
  36 entry:
  37   %div = udiv <2 x i32> %A, %B
  38   ret <2 x i32> %div
  39 }