test/CodeGen/AArch64/func-argpassing.ll

   1 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64-none-linux-gnu | FileCheck --check-prefix=CHECK --check-prefix=CHECK-AARCH64 --check-prefix=CHECK-LE %s
   2 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64-none-linux-gnu -mattr=-fp-armv8 | FileCheck --check-prefix=CHECK-NOFP %s
   3 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64_be-none-linux-gnu | FileCheck --check-prefix=CHECK --check-prefix=CHECK-BE %s
   4 ; RUN: llc -verify-machineinstrs < %s -mtriple=aarch64_be-none-linux-gnu -mattr=-fp-armv8 | FileCheck --check-prefix=CHECK-NOFP %s
   5 ; RUN: llc -verify-machineinstrs < %s -mtriple=arm64-none-linux-gnu | FileCheck --check-prefix=CHECK --check-prefix=CHECK-ARM64 %s
   6 ; RUN: llc -verify-machineinstrs < %s -mtriple=arm64-none-linux-gnu -mattr=-fp-armv8 | FileCheck --check-prefix=CHECK-NOFP %s
   7
   8 %myStruct = type { i64 , i8, i32 }
   9
  10 @var8 = global i8 0
  11 @var32 = global i32 0
  12 @var64 = global i64 0
  13 @var128 = global i128 0
  14 @varfloat = global float 0.0
  15 @vardouble = global double 0.0
  16 @varstruct = global %myStruct zeroinitializer
  17
  18 define void @take_i8s(i8 %val1, i8 %val2) {
  19 ; CHECK-LABEL: take_i8s:
  20     store i8 %val2, i8* @var8
  21     ; Not using w1 may be technically allowed, but it would indicate a
  22     ; problem in itself.
  23 ;  CHECK: strb w1, [{{x[0-9]+}}, {{#?}}:lo12:var8]
  24     ret void
  25 }
  26
  27 define void @add_floats(float %val1, float %val2) {
  28 ; CHECK-LABEL: add_floats:
  29     %newval = fadd float %val1, %val2
  30 ; CHECK: fadd [[ADDRES:s[0-9]+]], s0, s1
  31 ; CHECK-NOFP-NOT: fadd
  32     store float %newval, float* @varfloat
  33 ; CHECK: str [[ADDRES]], [{{x[0-9]+}}, {{#?}}:lo12:varfloat]
  34     ret void
  35 }
  36
  37 ; byval pointers should be allocated to the stack and copied as if
  38 ; with memcpy.
  39 define void @take_struct(%myStruct* byval %structval) {
  40 ; CHECK-LABEL: take_struct:
  41     %addr0 = getelementptr %myStruct* %structval, i64 0, i32 2
  42     %addr1 = getelementptr %myStruct* %structval, i64 0, i32 0
  43
  44     %val0 = load volatile i32* %addr0
  45     ; Some weird move means x0 is used for one access
  46 ; CHECK: ldr [[REG32:w[0-9]+]], [{{x[0-9]+|sp}}, #12]
  47     store volatile i32 %val0, i32* @var32
  48 ; CHECK: str [[REG32]], [{{x[0-9]+}}, {{#?}}:lo12:var32]
  49
  50     %val1 = load volatile i64* %addr1
  51 ; CHECK: ldr [[REG64:x[0-9]+]], [{{x[0-9]+|sp}}]
  52     store volatile i64 %val1, i64* @var64
  53 ; CHECK: str [[REG64]], [{{x[0-9]+}}, {{#?}}:lo12:var64]
  54
  55     ret void
  56 }
  57
  58 ; %structval should be at sp + 16
  59 define void @check_byval_align(i32* byval %ignore, %myStruct* byval align 16 %structval) {
  60 ; CHECK-LABEL: check_byval_align:
  61
  62     %addr0 = getelementptr %myStruct* %structval, i64 0, i32 2
  63     %addr1 = getelementptr %myStruct* %structval, i64 0, i32 0
  64
  65     %val0 = load volatile i32* %addr0
  66     ; Some weird move means x0 is used for one access
  67 ; CHECK-AARCH64: add x[[STRUCTVAL_ADDR:[0-9]+]], sp, #16
  68 ; CHECK-AARCH64: ldr [[REG32:w[0-9]+]], [x[[STRUCTVAL_ADDR]], #12]
  69 ; CHECK-ARM64: ldr [[REG32:w[0-9]+]], [sp, #28]
  70     store i32 %val0, i32* @var32
  71 ; CHECK: str [[REG32]], [{{x[0-9]+}}, {{#?}}:lo12:var32]
  72
  73     %val1 = load volatile i64* %addr1
  74 ; CHECK: ldr [[REG64:x[0-9]+]], [sp, #16]
  75     store i64 %val1, i64* @var64
  76 ; CHECK: str [[REG64]], [{{x[0-9]+}}, {{#?}}:lo12:var64]
  77
  78     ret void
  79 }
  80
  81 define i32 @return_int() {
  82 ; CHECK-LABEL: return_int:
  83     %val = load i32* @var32
  84     ret i32 %val
  85 ; CHECK: ldr w0, [{{x[0-9]+}}, {{#?}}:lo12:var32]
  86     ; Make sure epilogue follows
  87 ; CHECK-NEXT: ret
  88 }
  89
  90 define double @return_double() {
  91 ; CHECK-LABEL: return_double:
  92     ret double 3.14
  93 ; CHECK: ldr d0, [{{x[0-9]+}}, {{#?}}:lo12:.LCPI
  94 ; CHECK-NOFP-NOT: ldr d0,
  95 }
  96
  97 ; This is the kind of IR clang will produce for returning a struct
  98 ; small enough to go into registers. Not all that pretty, but it
  99 ; works.
 100 define [2 x i64] @return_struct() {
 101 ; CHECK-LABEL: return_struct:
 102     %addr = bitcast %myStruct* @varstruct to [2 x i64]*
 103     %val = load [2 x i64]* %addr
 104     ret [2 x i64] %val
 105 ; CHECK-DAG: ldr x0, [{{x[0-9]+}}, {{#?}}:lo12:varstruct]
 106     ; Odd register regex below disallows x0 which we want to be live now.
 107 ; CHECK-DAG: add {{x[1-9][0-9]*}}, {{x[1-9][0-9]*}}, {{#?}}:lo12:varstruct
 108 ; CHECK: ldr x1, [{{x[1-9][0-9]*}}, #8]
 109     ; Make sure epilogue immediately follows
 110 ; CHECK-NEXT: ret
 111 }
 112
 113 ; Large structs are passed by reference (storage allocated by caller
 114 ; to preserve value semantics) in x8. Strictly this only applies to
 115 ; structs larger than 16 bytes, but C semantics can still be provided
 116 ; if LLVM does it to %myStruct too. So this is the simplest check
 117 define void @return_large_struct(%myStruct* sret %retval) {
 118 ; CHECK-LABEL: return_large_struct:
 119     %addr0 = getelementptr %myStruct* %retval, i64 0, i32 0
 120     %addr1 = getelementptr %myStruct* %retval, i64 0, i32 1
 121     %addr2 = getelementptr %myStruct* %retval, i64 0, i32 2
 122
 123     store i64 42, i64* %addr0
 124     store i8 2, i8* %addr1
 125     store i32 9, i32* %addr2
 126 ; CHECK: str {{x[0-9]+}}, [x8]
 127 ; CHECK: strb {{w[0-9]+}}, [x8, #8]
 128 ; CHECK: str {{w[0-9]+}}, [x8, #12]
 129
 130     ret void
 131 }
 132
 133 ; This struct is just too far along to go into registers: (only x7 is
 134 ; available, but it needs two). Also make sure that %stacked doesn't
 135 ; sneak into x7 behind.
 136 define i32 @struct_on_stack(i8 %var0, i16 %var1, i32 %var2, i64 %var3, i128 %var45,
 137                           i32* %var6, %myStruct* byval %struct, i32* byval %stacked,
 138                           double %notstacked) {
 139 ; CHECK-LABEL: struct_on_stack:
 140     %addr = getelementptr %myStruct* %struct, i64 0, i32 0
 141     %val64 = load volatile i64* %addr
 142     store volatile i64 %val64, i64* @var64
 143     ; Currently nothing on local stack, so struct should be at sp
 144 ; CHECK: ldr [[VAL64:x[0-9]+]], [sp]
 145 ; CHECK: str [[VAL64]], [{{x[0-9]+}}, {{#?}}:lo12:var64]
 146
 147     store volatile double %notstacked, double* @vardouble
 148 ; CHECK-NOT: ldr d0
 149 ; CHECK: str d0, [{{x[0-9]+}}, {{#?}}:lo12:vardouble
 150 ; CHECK-NOFP-NOT: str d0,
 151
 152     %retval = load volatile i32* %stacked
 153     ret i32 %retval
 154 ; CHECK-LE: ldr w0, [sp, #16]
 155 ; CHECK-BE: ldr w0, [sp, #20]
 156 }
 157
 158 define void @stacked_fpu(float %var0, double %var1, float %var2, float %var3,
 159                          float %var4, float %var5, float %var6, float %var7,
 160                          float %var8) {
 161 ; CHECK-LABEL: stacked_fpu:
 162     store float %var8, float* @varfloat
 163     ; Beware as above: the offset would be different on big-endian
 164     ; machines if the first ldr were changed to use s-registers.
 165 ; CHECK: ldr {{[ds]}}[[VALFLOAT:[0-9]+]], [sp]
 166 ; CHECK: str s[[VALFLOAT]], [{{x[0-9]+}}, {{#?}}:lo12:varfloat]
 167
 168     ret void
 169 }
 170
 171 ; 128-bit integer types should be passed in xEVEN, xODD rather than
 172 ; the reverse. In this case x2 and x3. Nothing should use x1.
 173 define i64 @check_i128_regalign(i32 %val0, i128 %val1, i64 %val2) {
 174 ; CHECK-LABEL: check_i128_regalign
 175     store i128 %val1, i128* @var128
 176 ; CHECK-DAG: str x2, [{{x[0-9]+}}, {{#?}}:lo12:var128]
 177 ; CHECK-DAG: str x3, [{{x[0-9]+}}, #8]
 178
 179     ret i64 %val2
 180 ; CHECK: mov x0, x4
 181 }
 182
 183 define void @check_i128_stackalign(i32 %val0, i32 %val1, i32 %val2, i32 %val3,
 184                                    i32 %val4, i32 %val5, i32 %val6, i32 %val7,
 185                                    i32 %stack1, i128 %stack2) {
 186 ; CHECK-LABEL: check_i128_stackalign
 187     store i128 %stack2, i128* @var128
 188     ; Nothing local on stack in current codegen, so first stack is 16 away
 189 ; CHECK-LE: add     x[[REG:[0-9]+]], sp, #16
 190 ; CHECK-LE: ldr {{x[0-9]+}}, [x[[REG]], #8]
 191 ; CHECK-BE: ldr {{x[0-9]+}}, [sp, #24]
 192
 193     ; Important point is that we address sp+24 for second dword
 194 ; CHECK-AARCH64: ldr     {{x[0-9]+}}, [sp, #16]
 195
 196 ; CHECK-ARM64: ldp {{x[0-9]+}}, {{x[0-9]+}}, [sp, #16]
 197     ret void
 198 }
 199
 200 declare void @llvm.memcpy.p0i8.p0i8.i32(i8*, i8*, i32, i32, i1)
 201
 202 define i32 @test_extern() {
 203 ; CHECK-LABEL: test_extern:
 204   call void @llvm.memcpy.p0i8.p0i8.i32(i8* undef, i8* undef, i32 undef, i32 4, i1 0)
 205 ; CHECK: bl memcpy
 206   ret i32 0
 207 }