lib/Target/X86/X86Subtarget.cpp

   1 //===-- X86Subtarget.cpp - X86 Subtarget Information ------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file was developed by Nate Begeman and is distributed under the
   6 // University of Illinois Open Source License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements the X86 specific subclass of TargetSubtarget.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "X86Subtarget.h"
  15 #include "X86GenSubtarget.inc"
  16 #include "llvm/Module.h"
  17 #include "llvm/Support/CommandLine.h"
  18 #include "llvm/Target/TargetMachine.h"
  19 using namespace llvm;
  20
  21 cl::opt<X86Subtarget::AsmWriterFlavorTy>
  22 AsmWriterFlavor("x86-asm-syntax", cl::init(X86Subtarget::Unset),
  23   cl::desc("Choose style of code to emit from X86 backend:"),
  24   cl::values(
  25     clEnumValN(X86Subtarget::ATT,   "att",   "  Emit AT&T-style assembly"),
  26     clEnumValN(X86Subtarget::Intel, "intel", "  Emit Intel-style assembly"),
  27     clEnumValEnd));
  28
  29
  30 /// True if accessing the GV requires an extra load. For Windows, dllimported
  31 /// symbols are indirect, loading the value at address GV rather then the
  32 /// value of GV itself. This means that the GlobalAddress must be in the base
  33 /// or index register of the address, not the GV offset field.
  34 bool X86Subtarget::GVRequiresExtraLoad(const GlobalValue* GV,
  35                                        const TargetMachine& TM,
  36                                        bool isDirectCall) const
  37 {
  38   if (TM.getRelocationModel() != Reloc::Static)
  39     if (isTargetDarwin() || isPICStyleGOT()) {
  40       return (!isDirectCall &&
  41               (GV->hasWeakLinkage() || GV->hasLinkOnceLinkage() ||
  42                (GV->isExternal() && !GV->hasNotBeenReadFromBytecode())));
  43     } else if (isTargetCygMing() || isTargetWindows()) {
  44       return (GV->hasDLLImportLinkage());
  45     }
  46
  47   return false;
  48 }
  49
  50 /// GetCpuIDAndInfo - Execute the specified cpuid and return the 4 values in the
  51 /// specified arguments.  If we can't run cpuid on the host, return true.
  52 bool X86::GetCpuIDAndInfo(unsigned value, unsigned *rEAX, unsigned *rEBX,
  53                           unsigned *rECX, unsigned *rEDX) {
  54 #if defined(__x86_64__)
  55   // gcc doesn't know cpuid would clobber ebx/rbx. Preseve it manually.
  56   asm ("movq\t%%rbx, %%rsi\n\t"
  57        "cpuid\n\t"
  58        "xchgq\t%%rbx, %%rsi\n\t"
  59        : "=a" (*rEAX),
  60          "=S" (*rEBX),
  61          "=c" (*rECX),
  62          "=d" (*rEDX)
  63        :  "a" (value));
  64   return false;
  65 #elif defined(i386) || defined(__i386__) || defined(__x86__) || defined(_M_IX86)
  66 #if defined(__GNUC__)
  67   asm ("movl\t%%ebx, %%esi\n\t"
  68        "cpuid\n\t"
  69        "xchgl\t%%ebx, %%esi\n\t"
  70        : "=a" (*rEAX),
  71          "=S" (*rEBX),
  72          "=c" (*rECX),
  73          "=d" (*rEDX)
  74        :  "a" (value));
  75   return false;
  76 #elif defined(_MSC_VER)
  77   __asm {
  78     mov   eax,value
  79     cpuid
  80     mov   esi,rEAX
  81     mov   dword ptr [esi],eax
  82     mov   esi,rEBX
  83     mov   dword ptr [esi],ebx
  84     mov   esi,rECX
  85     mov   dword ptr [esi],ecx
  86     mov   esi,rEDX
  87     mov   dword ptr [esi],edx
  88   }
  89   return false;
  90 #endif
  91 #endif
  92   return true;
  93 }
  94
  95 void X86Subtarget::AutoDetectSubtargetFeatures() {
  96   unsigned EAX = 0, EBX = 0, ECX = 0, EDX = 0;
  97   union {
  98     unsigned u[3];
  99     char     c[12];
 100   } text;
 101
 102   if (X86::GetCpuIDAndInfo(0, &EAX, text.u+0, text.u+2, text.u+1))
 103     return;
 104
 105   // FIXME: support for AMD family of processors.
 106   if (memcmp(text.c, "GenuineIntel", 12) == 0) {
 107     X86::GetCpuIDAndInfo(0x1, &EAX, &EBX, &ECX, &EDX);
 108
 109     if ((EDX >> 23) & 0x1) X86SSELevel = MMX;
 110     if ((EDX >> 25) & 0x1) X86SSELevel = SSE1;
 111     if ((EDX >> 26) & 0x1) X86SSELevel = SSE2;
 112     if (ECX & 0x1)         X86SSELevel = SSE3;
 113
 114     X86::GetCpuIDAndInfo(0x80000001, &EAX, &EBX, &ECX, &EDX);
 115     HasX86_64 = (EDX >> 29) & 0x1;
 116   }
 117 }
 118
 119 static const char *GetCurrentX86CPU() {
 120   unsigned EAX = 0, EBX = 0, ECX = 0, EDX = 0;
 121   if (X86::GetCpuIDAndInfo(0x1, &EAX, &EBX, &ECX, &EDX))
 122     return "generic";
 123   unsigned Family  = (EAX >> 8) & 0xf; // Bits 8 - 11
 124   unsigned Model   = (EAX >> 4) & 0xf; // Bits 4 - 7
 125   X86::GetCpuIDAndInfo(0x80000001, &EAX, &EBX, &ECX, &EDX);
 126   bool Em64T = (EDX >> 29) & 0x1;
 127
 128   union {
 129     unsigned u[3];
 130     char     c[12];
 131   } text;
 132
 133   X86::GetCpuIDAndInfo(0, &EAX, text.u+0, text.u+2, text.u+1);
 134   if (memcmp(text.c, "GenuineIntel", 12) == 0) {
 135     switch (Family) {
 136       case 3:
 137         return "i386";
 138       case 4:
 139         return "i486";
 140       case 5:
 141         switch (Model) {
 142         case 4:  return "pentium-mmx";
 143         default: return "pentium";
 144         }
 145       case 6:
 146         switch (Model) {
 147         case 1:  return "pentiumpro";
 148         case 3:
 149         case 5:
 150         case 6:  return "pentium2";
 151         case 7:
 152         case 8:
 153         case 10:
 154         case 11: return "pentium3";
 155         case 9:
 156         case 13: return "pentium-m";
 157         case 14: return "yonah";
 158         case 15: return "core2";
 159         default: return "i686";
 160         }
 161       case 15: {
 162         switch (Model) {
 163         case 3:
 164         case 4:
 165           return (Em64T) ? "nocona" : "prescott";
 166         default:
 167           return (Em64T) ? "x86-64" : "pentium4";
 168         }
 169       }
 170
 171     default:
 172       return "generic";
 173     }
 174   } else if (memcmp(text.c, "AuthenticAMD", 12) == 0) {
 175     // FIXME: this poorly matches the generated SubtargetFeatureKV table.  There
 176     // appears to be no way to generate the wide variety of AMD-specific targets
 177     // from the information returned from CPUID.
 178     switch (Family) {
 179       case 4:
 180         return "i486";
 181       case 5:
 182         switch (Model) {
 183         case 6:
 184         case 7:  return "k6";
 185         case 8:  return "k6-2";
 186         case 9:
 187         case 13: return "k6-3";
 188         default: return "pentium";
 189         }
 190       case 6:
 191         switch (Model) {
 192         case 4:  return "athlon-tbird";
 193         case 6:
 194         case 7:
 195         case 8:  return "athlon-mp";
 196         case 10: return "athlon-xp";
 197         default: return "athlon";
 198         }
 199       case 15:
 200         switch (Model) {
 201         case 5:  return "athlon-fx"; // also opteron
 202         default: return "athlon64";
 203         }
 204
 205     default:
 206       return "generic";
 207     }
 208   } else {
 209     return "generic";
 210   }
 211 }
 212
 213 X86Subtarget::X86Subtarget(const Module &M, const std::string &FS, bool is64Bit)
 214   : AsmFlavor(AsmWriterFlavor)
 215   , PICStyle(PICStyle::None)
 216   , X86SSELevel(NoMMXSSE)
 217   , HasX86_64(false)
 218   , stackAlignment(8)
 219   // FIXME: this is a known good value for Yonah. How about others?
 220   , MinRepStrSizeThreshold(128)
 221   , Is64Bit(is64Bit)
 222   , TargetType(isELF) { // Default to ELF unless otherwise specified.
 223
 224   // Determine default and user specified characteristics
 225   if (!FS.empty()) {
 226     // If feature string is not empty, parse features string.
 227     std::string CPU = GetCurrentX86CPU();
 228     ParseSubtargetFeatures(FS, CPU);
 229
 230     if (Is64Bit && !HasX86_64)
 231       cerr << "Warning: Generation of 64-bit code for a 32-bit processor "
 232            << "requested.\n";
 233     if (Is64Bit && X86SSELevel < SSE2)
 234       cerr << "Warning: 64-bit processors all have at least SSE2.\n";
 235   } else {
 236     // Otherwise, use CPUID to auto-detect feature set.
 237     AutoDetectSubtargetFeatures();
 238   }
 239
 240   // If requesting codegen for X86-64, make sure that 64-bit and SSE2 features
 241   // are enabled.  These are available on all x86-64 CPUs.
 242   if (Is64Bit) {
 243     HasX86_64 = true;
 244     if (X86SSELevel < SSE2)
 245       X86SSELevel = SSE2;
 246   }
 247
 248   // Set the boolean corresponding to the current target triple, or the default
 249   // if one cannot be determined, to true.
 250   const std::string& TT = M.getTargetTriple();
 251   if (TT.length() > 5) {
 252     if (TT.find("cygwin") != std::string::npos)
 253       TargetType = isCygwin;
 254     else if (TT.find("mingw") != std::string::npos)
 255       TargetType = isMingw;
 256     else if (TT.find("darwin") != std::string::npos)
 257       TargetType = isDarwin;
 258     else if (TT.find("win32") != std::string::npos)
 259       TargetType = isWindows;
 260   } else if (TT.empty()) {
 261 #if defined(__CYGWIN__)
 262     TargetType = isCygwin;
 263 #elif defined(__MINGW32__)
 264     TargetType = isMingw;
 265 #elif defined(__APPLE__)
 266     TargetType = isDarwin;
 267 #elif defined(_WIN32)
 268     TargetType = isWindows;
 269 #endif
 270   }
 271
 272   // If the asm syntax hasn't been overridden on the command line, use whatever
 273   // the target wants.
 274   if (AsmFlavor == X86Subtarget::Unset) {
 275     if (TargetType == isWindows) {
 276       AsmFlavor = X86Subtarget::Intel;
 277     } else {
 278       AsmFlavor = X86Subtarget::ATT;
 279     }
 280   }
 281
 282   if (TargetType == isDarwin ||
 283       TargetType == isCygwin ||
 284       TargetType == isMingw  ||
 285       (TargetType == isELF && Is64Bit))
 286     stackAlignment = 16;
 287 }