lib/Target/X86/X86InstrAVX512.td

   1 // Bitcasts between 512-bit vector types. Return the original type since
   2 // no instruction is needed for the conversion
   3 let Predicates = [HasAVX512] in {
   4   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
   5   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
   6   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
   7   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
   8   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
   9   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
  10   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
  11   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
  12   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
  13   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
  14   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))),  (v16i32 VR512:$src)>;
  15   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
  16   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
  17
  18   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
  19   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
  20   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
  21   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
  22   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
  23   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
  24   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
  25   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
  26   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
  27   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
  28   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
  29   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
  30   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
  31   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
  32   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
  33   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
  34   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
  35   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
  36   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
  37   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
  38   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
  39   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
  40   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
  41   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
  42   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
  43   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
  44   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
  45   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
  46   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
  47   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
  48
  49 // Bitcasts between 256-bit vector types. Return the original type since
  50 // no instruction is needed for the conversion
  51   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
  52   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
  53   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
  54   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
  55   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
  56   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
  57   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
  58   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
  59   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
  60   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
  61   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
  62   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
  63   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
  64   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
  65   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
  66   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
  67   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
  68   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
  69   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
  70   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
  71   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
  72   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
  73   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
  74   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
  75   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
  76   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
  77   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
  78   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
  79   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
  80   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
  81 }
  82
  83 //
  84 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
  85 //
  86
  87 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
  88     isPseudo = 1, Predicates = [HasAVX512] in {
  89 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
  90                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
  91 }
  92
  93 let Predicates = [HasAVX512] in {
  94 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
  95 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
  96 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
  97 }
  98
  99 //===----------------------------------------------------------------------===//
 100 // AVX-512 - VECTOR INSERT
 101 //
 102 // -- 32x8 form --
 103 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 104 def VINSERTF32x4rr : AVX512AIi8<0x18, MRMSrcReg, (outs VR512:$dst),
 105           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 106           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 107           []>, EVEX_4V, EVEX_V512;
 108 let mayLoad = 1 in
 109 def VINSERTF32x4rm : AVX512AIi8<0x18, MRMSrcMem, (outs VR512:$dst),
 110           (ins VR512:$src1, f128mem:$src2, i8imm:$src3),
 111           "vinsertf32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 112           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 113 }
 114
 115 // -- 64x4 fp form --
 116 let hasSideEffects = 0, ExeDomain = SSEPackedDouble in {
 117 def VINSERTF64x4rr : AVX512AIi8<0x1a, MRMSrcReg, (outs VR512:$dst),
 118           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 119           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 120           []>, EVEX_4V, EVEX_V512, VEX_W;
 121 let mayLoad = 1 in
 122 def VINSERTF64x4rm : AVX512AIi8<0x1a, MRMSrcMem, (outs VR512:$dst),
 123           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 124           "vinsertf64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 125           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 126 }
 127 // -- 32x4 integer form --
 128 let hasSideEffects = 0 in {
 129 def VINSERTI32x4rr : AVX512AIi8<0x38, MRMSrcReg, (outs VR512:$dst),
 130           (ins VR512:$src1, VR128X:$src2, i8imm:$src3),
 131           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 132           []>, EVEX_4V, EVEX_V512;
 133 let mayLoad = 1 in
 134 def VINSERTI32x4rm : AVX512AIi8<0x38, MRMSrcMem, (outs VR512:$dst),
 135           (ins VR512:$src1, i128mem:$src2, i8imm:$src3),
 136           "vinserti32x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 137           []>, EVEX_4V, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 138
 139 }
 140
 141 let hasSideEffects = 0 in {
 142 // -- 64x4 form --
 143 def VINSERTI64x4rr : AVX512AIi8<0x3a, MRMSrcReg, (outs VR512:$dst),
 144           (ins VR512:$src1, VR256X:$src2, i8imm:$src3),
 145           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 146           []>, EVEX_4V, EVEX_V512, VEX_W;
 147 let mayLoad = 1 in
 148 def VINSERTI64x4rm : AVX512AIi8<0x3a, MRMSrcMem, (outs VR512:$dst),
 149           (ins VR512:$src1, i256mem:$src2, i8imm:$src3),
 150           "vinserti64x4\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 151           []>, EVEX_4V, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 152 }
 153
 154 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (v4f32 VR128X:$src2),
 155            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 156                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 157 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (v2f64 VR128X:$src2),
 158            (iPTR imm)), (VINSERTF32x4rr VR512:$src1, VR128X:$src2,
 159                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 160 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v2i64 VR128X:$src2),
 161            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 162                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 163 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v4i32 VR128X:$src2),
 164            (iPTR imm)), (VINSERTI32x4rr VR512:$src1, VR128X:$src2,
 165                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 166
 167 def : Pat<(vinsert128_insert:$ins (v16f32 VR512:$src1), (loadv4f32 addr:$src2),
 168            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 169                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 170 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1),
 171                         (bc_v4i32 (loadv2i64 addr:$src2)),
 172            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 173                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 174 def : Pat<(vinsert128_insert:$ins (v8f64  VR512:$src1), (loadv2f64 addr:$src2),
 175            (iPTR imm)), (VINSERTF32x4rm VR512:$src1, addr:$src2,
 176                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 177 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (loadv2i64 addr:$src2),
 178            (iPTR imm)), (VINSERTI32x4rm VR512:$src1, addr:$src2,
 179                         (INSERT_get_vinsert128_imm VR512:$ins))>;
 180
 181 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (v8f32 VR256X:$src2),
 182            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 183                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 184 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (v4f64 VR256X:$src2),
 185            (iPTR imm)), (VINSERTF64x4rr VR512:$src1, VR256X:$src2,
 186                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 187 def : Pat<(vinsert128_insert:$ins (v8i64  VR512:$src1), (v4i64 VR256X:$src2),
 188            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 189                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 190 def : Pat<(vinsert128_insert:$ins (v16i32 VR512:$src1), (v8i32 VR256X:$src2),
 191            (iPTR imm)), (VINSERTI64x4rr VR512:$src1, VR256X:$src2,
 192                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 193
 194 def : Pat<(vinsert256_insert:$ins (v16f32  VR512:$src1), (loadv8f32 addr:$src2),
 195            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 196                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 197 def : Pat<(vinsert256_insert:$ins (v8f64  VR512:$src1), (loadv4f64 addr:$src2),
 198            (iPTR imm)), (VINSERTF64x4rm VR512:$src1, addr:$src2,
 199                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 200 def : Pat<(vinsert256_insert:$ins (v8i64  VR512:$src1), (loadv4i64 addr:$src2),
 201            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 202                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 203 def : Pat<(vinsert256_insert:$ins (v16i32 VR512:$src1),
 204                         (bc_v8i32 (loadv4i64 addr:$src2)),
 205            (iPTR imm)), (VINSERTI64x4rm VR512:$src1, addr:$src2,
 206                         (INSERT_get_vinsert256_imm VR512:$ins))>;
 207
 208 // vinsertps - insert f32 to XMM
 209 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 210       (ins VR128X:$src1, VR128X:$src2, u32u8imm:$src3),
 211       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 212       [(set VR128X:$dst, (X86insrtps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 213       EVEX_4V;
 214 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 215       (ins VR128X:$src1, f32mem:$src2, u32u8imm:$src3),
 216       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 217       [(set VR128X:$dst, (X86insrtps VR128X:$src1,
 218                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 219                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 220
 221 //===----------------------------------------------------------------------===//
 222 // AVX-512 VECTOR EXTRACT
 223 //---
 224 let hasSideEffects = 0, ExeDomain = SSEPackedSingle in {
 225 // -- 32x4 form --
 226 def VEXTRACTF32x4rr : AVX512AIi8<0x19, MRMDestReg, (outs VR128X:$dst),
 227           (ins VR512:$src1, i8imm:$src2),
 228           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 229           []>, EVEX, EVEX_V512;
 230 def VEXTRACTF32x4mr : AVX512AIi8<0x19, MRMDestMem, (outs),
 231           (ins f128mem:$dst, VR512:$src1, i8imm:$src2),
 232           "vextractf32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 233           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 234
 235 // -- 64x4 form --
 236 def VEXTRACTF64x4rr : AVX512AIi8<0x1b, MRMDestReg, (outs VR256X:$dst),
 237           (ins VR512:$src1, i8imm:$src2),
 238           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 239           []>, EVEX, EVEX_V512, VEX_W;
 240 let mayStore = 1 in
 241 def VEXTRACTF64x4mr : AVX512AIi8<0x1b, MRMDestMem, (outs),
 242           (ins f256mem:$dst, VR512:$src1, i8imm:$src2),
 243           "vextractf64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 244           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 245 }
 246
 247 let hasSideEffects = 0 in {
 248 // -- 32x4 form --
 249 def VEXTRACTI32x4rr : AVX512AIi8<0x39, MRMDestReg, (outs VR128X:$dst),
 250           (ins VR512:$src1, i8imm:$src2),
 251           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 252           []>, EVEX, EVEX_V512;
 253 def VEXTRACTI32x4mr : AVX512AIi8<0x39, MRMDestMem, (outs),
 254           (ins i128mem:$dst, VR512:$src1, i8imm:$src2),
 255           "vextracti32x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 256           []>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VT4>;
 257
 258 // -- 64x4 form --
 259 def VEXTRACTI64x4rr : AVX512AIi8<0x3b, MRMDestReg, (outs VR256X:$dst),
 260           (ins VR512:$src1, i8imm:$src2),
 261           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 262           []>, EVEX, EVEX_V512, VEX_W;
 263 let mayStore = 1 in
 264 def VEXTRACTI64x4mr : AVX512AIi8<0x3b, MRMDestMem, (outs),
 265           (ins i256mem:$dst, VR512:$src1, i8imm:$src2),
 266           "vextracti64x4\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 267           []>, EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT4>;
 268 }
 269
 270 def : Pat<(vextract128_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 271           (v4f32 (VEXTRACTF32x4rr VR512:$src1,
 272                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 273
 274 def : Pat<(vextract128_extract:$ext VR512:$src1, (iPTR imm)),
 275           (v4i32 (VEXTRACTF32x4rr VR512:$src1,
 276                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 277
 278 def : Pat<(vextract128_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 279           (v2f64 (VEXTRACTF32x4rr VR512:$src1,
 280                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 281
 282 def : Pat<(vextract128_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 283           (v2i64 (VEXTRACTI32x4rr VR512:$src1,
 284                   (EXTRACT_get_vextract128_imm VR128X:$ext)))>;
 285
 286
 287 def : Pat<(vextract256_extract:$ext (v16f32 VR512:$src1), (iPTR imm)),
 288           (v8f32 (VEXTRACTF64x4rr VR512:$src1,
 289                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 290
 291 def : Pat<(vextract256_extract:$ext (v16i32 VR512:$src1), (iPTR imm)),
 292           (v8i32 (VEXTRACTI64x4rr VR512:$src1,
 293                     (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 294
 295 def : Pat<(vextract256_extract:$ext (v8f64 VR512:$src1), (iPTR imm)),
 296           (v4f64 (VEXTRACTF64x4rr VR512:$src1,
 297                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 298
 299 def : Pat<(vextract256_extract:$ext (v8i64 VR512:$src1), (iPTR imm)),
 300           (v4i64 (VEXTRACTI64x4rr VR512:$src1,
 301                   (EXTRACT_get_vextract256_imm VR256X:$ext)))>;
 302
 303 // A 256-bit subvector extract from the first 512-bit vector position
 304 // is a subregister copy that needs no instruction.
 305 def : Pat<(v8i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 306           (v8i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_ymm))>;
 307 def : Pat<(v8f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 308           (v8f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_ymm))>;
 309 def : Pat<(v4i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 310           (v4i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_ymm))>;
 311 def : Pat<(v4f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 312           (v4f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_ymm))>;
 313
 314 // zmm -> xmm
 315 def : Pat<(v4i32 (extract_subvector (v16i32 VR512:$src), (iPTR 0))),
 316           (v4i32 (EXTRACT_SUBREG (v16i32 VR512:$src), sub_xmm))>;
 317 def : Pat<(v2i64 (extract_subvector (v8i64 VR512:$src), (iPTR 0))),
 318           (v2i64 (EXTRACT_SUBREG (v8i64 VR512:$src), sub_xmm))>;
 319 def : Pat<(v2f64 (extract_subvector (v8f64 VR512:$src), (iPTR 0))),
 320           (v2f64 (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
 321 def : Pat<(v4f32 (extract_subvector (v16f32 VR512:$src), (iPTR 0))),
 322           (v4f32 (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
 323
 324
 325 // A 128-bit subvector insert to the first 512-bit vector position
 326 // is a subregister copy that needs no instruction.
 327 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 328           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 329           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 330           sub_ymm)>;
 331 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 332           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 333           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 334           sub_ymm)>;
 335 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 336           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 337           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 338           sub_ymm)>;
 339 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 340           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 341           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 342           sub_ymm)>;
 343
 344 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 345           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 346 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 347           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 348 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 349           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 350 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 351           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 352
 353 // vextractps - extract 32 bits from XMM
 354 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 355       (ins VR128X:$src1, u32u8imm:$src2),
 356       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 357       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 358       EVEX;
 359
 360 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 361       (ins f32mem:$dst, VR128X:$src1, u32u8imm:$src2),
 362       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 363       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 364                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 365
 366 //===---------------------------------------------------------------------===//
 367 // AVX-512 BROADCAST
 368 //---
 369 multiclass avx512_fp_broadcast<bits<8> opc, string OpcodeStr,
 370                          RegisterClass DestRC,
 371                          RegisterClass SrcRC, X86MemOperand x86memop> {
 372   def rr : AVX5128I<opc, MRMSrcReg, (outs DestRC:$dst), (ins SrcRC:$src),
 373          !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 374          []>, EVEX;
 375   def rm : AVX5128I<opc, MRMSrcMem, (outs DestRC:$dst), (ins x86memop:$src),
 376         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),[]>, EVEX;
 377 }
 378 let ExeDomain = SSEPackedSingle in {
 379   defm VBROADCASTSSZ  : avx512_fp_broadcast<0x18, "vbroadcastss", VR512,
 380                                        VR128X, f32mem>,
 381                                        EVEX_V512, EVEX_CD8<32, CD8VT1>;
 382 }
 383
 384 let ExeDomain = SSEPackedDouble in {
 385   defm VBROADCASTSDZ  : avx512_fp_broadcast<0x19, "vbroadcastsd", VR512,
 386                                        VR128X, f64mem>,
 387                                        EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
 388 }
 389
 390 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 391           (VBROADCASTSSZrm addr:$src)>;
 392 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 393           (VBROADCASTSDZrm addr:$src)>;
 394
 395 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 396           (VBROADCASTSSZrm addr:$src)>;
 397 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 398           (VBROADCASTSDZrm addr:$src)>;
 399
 400 multiclass avx512_int_broadcast_reg<bits<8> opc, string OpcodeStr,
 401                           RegisterClass SrcRC, RegisterClass KRC> {
 402   def Zrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst), (ins SrcRC:$src),
 403                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 404                    []>, EVEX, EVEX_V512;
 405   def Zkrr : AVX5128I<opc, MRMSrcReg, (outs VR512:$dst),
 406                    (ins KRC:$mask, SrcRC:$src),
 407                    !strconcat(OpcodeStr,
 408                         " \t{$src, $dst {${mask}} {z}|$dst {${mask}} {z}, $src}"),
 409                    []>, EVEX, EVEX_V512, EVEX_KZ;
 410 }
 411
 412 defm VPBROADCASTDr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastd", GR32, VK16WM>;
 413 defm VPBROADCASTQr  : avx512_int_broadcast_reg<0x7C, "vpbroadcastq", GR64, VK8WM>,
 414                                             VEX_W;
 415
 416 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 417            (VPBROADCASTDrZkrr VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 418
 419 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 420            (VPBROADCASTQrZkrr VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 421
 422 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 423         (VPBROADCASTDrZrr GR32:$src)>;
 424 def : Pat<(v16i32 (X86VBroadcastm VK16WM:$mask, (i32 GR32:$src))),
 425         (VPBROADCASTDrZkrr VK16WM:$mask, GR32:$src)>;
 426 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 427         (VPBROADCASTQrZrr GR64:$src)>;
 428 def : Pat<(v8i64 (X86VBroadcastm VK8WM:$mask, (i64 GR64:$src))),
 429         (VPBROADCASTQrZkrr VK8WM:$mask, GR64:$src)>;
 430
 431 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 432         (VPBROADCASTDrZrr GR32:$src)>;
 433 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 434         (VPBROADCASTQrZrr GR64:$src)>;
 435
 436 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 437                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 438           (VPBROADCASTDrZkrr (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 439 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 440                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 441           (VPBROADCASTQrZkrr (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 442
 443 multiclass avx512_int_broadcast_rm<bits<8> opc, string OpcodeStr,
 444                           X86MemOperand x86memop, PatFrag ld_frag,
 445                           RegisterClass DstRC, ValueType OpVT, ValueType SrcVT,
 446                           RegisterClass KRC> {
 447   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins VR128X:$src),
 448                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 449                   [(set DstRC:$dst,
 450                     (OpVT (X86VBroadcast (SrcVT VR128X:$src))))]>, EVEX;
 451   def krr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst), (ins KRC:$mask,
 452                                                          VR128X:$src),
 453                     !strconcat(OpcodeStr,
 454                     " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 455                     [(set DstRC:$dst,
 456                       (OpVT (X86VBroadcastm KRC:$mask, (SrcVT VR128X:$src))))]>,
 457                     EVEX, EVEX_KZ;
 458   let mayLoad = 1 in {
 459   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
 460                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 461                   [(set DstRC:$dst,
 462                     (OpVT (X86VBroadcast (ld_frag addr:$src))))]>, EVEX;
 463   def krm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst), (ins KRC:$mask,
 464                                                          x86memop:$src),
 465                   !strconcat(OpcodeStr,
 466                       " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
 467                   [(set DstRC:$dst, (OpVT (X86VBroadcastm KRC:$mask,
 468                                      (ld_frag addr:$src))))]>, EVEX, EVEX_KZ;
 469   }
 470 }
 471
 472 defm VPBROADCASTDZ  : avx512_int_broadcast_rm<0x58, "vpbroadcastd", i32mem,
 473                       loadi32, VR512, v16i32, v4i32, VK16WM>,
 474                       EVEX_V512, EVEX_CD8<32, CD8VT1>;
 475 defm VPBROADCASTQZ  : avx512_int_broadcast_rm<0x59, "vpbroadcastq", i64mem,
 476                       loadi64, VR512, v8i64, v2i64, VK8WM>,  EVEX_V512, VEX_W,
 477                       EVEX_CD8<64, CD8VT1>;
 478
 479 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_512 (v4i32 VR128X:$src))),
 480           (VPBROADCASTDZrr VR128X:$src)>;
 481 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_512 (v2i64 VR128X:$src))),
 482           (VPBROADCASTQZrr VR128X:$src)>;
 483
 484 def : Pat<(v16f32 (X86VBroadcast (v4f32 VR128X:$src))),
 485           (VBROADCASTSSZrr VR128X:$src)>;
 486 def : Pat<(v8f64 (X86VBroadcast (v2f64 VR128X:$src))),
 487           (VBROADCASTSDZrr VR128X:$src)>;
 488
 489 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
 490           (VBROADCASTSSZrr VR128X:$src)>;
 491 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
 492           (VBROADCASTSDZrr VR128X:$src)>;
 493
 494 // Provide fallback in case the load node that is used in the patterns above
 495 // is used by additional users, which prevents the pattern selection.
 496 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
 497           (VBROADCASTSSZrr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
 498 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
 499           (VBROADCASTSDZrr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
 500
 501
 502 let Predicates = [HasAVX512] in {
 503 def : Pat<(v8i32 (X86VBroadcastm (v8i1 VK8WM:$mask), (loadi32 addr:$src))),
 504            (EXTRACT_SUBREG
 505               (v16i32 (VPBROADCASTDZkrm (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 506                        addr:$src)), sub_ymm)>;
 507 }
 508 //===----------------------------------------------------------------------===//
 509 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
 510 //---
 511
 512 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
 513                        RegisterClass DstRC, RegisterClass KRC,
 514                        ValueType OpVT, ValueType SrcVT> {
 515 def rr : AVX512XS8I<opc, MRMDestReg, (outs DstRC:$dst), (ins KRC:$src),
 516                   !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 517                   []>, EVEX;
 518 }
 519
 520 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d", VR512,
 521                                              VK16, v16i32, v16i1>, EVEX_V512;
 522 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q", VR512,
 523                                             VK8, v8i64, v8i1>, EVEX_V512, VEX_W;
 524
 525 //===----------------------------------------------------------------------===//
 526 // AVX-512 - VPERM
 527 //
 528 // -- immediate form --
 529 multiclass avx512_perm_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 530                          SDNode OpNode, PatFrag mem_frag,
 531                          X86MemOperand x86memop, ValueType OpVT> {
 532   def ri : AVX512AIi8<opc, MRMSrcReg, (outs RC:$dst),
 533                      (ins RC:$src1, i8imm:$src2),
 534                      !strconcat(OpcodeStr,
 535                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 536                      [(set RC:$dst,
 537                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
 538                      EVEX;
 539   def mi : AVX512AIi8<opc, MRMSrcMem, (outs RC:$dst),
 540                      (ins x86memop:$src1, i8imm:$src2),
 541                      !strconcat(OpcodeStr,
 542                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 543                      [(set RC:$dst,
 544                        (OpVT (OpNode (mem_frag addr:$src1),
 545                               (i8 imm:$src2))))]>, EVEX;
 546 }
 547
 548 defm VPERMQZ  : avx512_perm_imm<0x00, "vpermq", VR512, X86VPermi, memopv8i64,
 549                         i512mem, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 550 let ExeDomain = SSEPackedDouble in
 551 defm VPERMPDZ  : avx512_perm_imm<0x01, "vpermpd", VR512, X86VPermi, memopv8f64,
 552                         f512mem, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 553
 554 // -- VPERM - register form --
 555 multiclass avx512_perm<bits<8> opc, string OpcodeStr, RegisterClass RC,
 556                      PatFrag mem_frag, X86MemOperand x86memop, ValueType OpVT> {
 557
 558   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 559                    (ins RC:$src1, RC:$src2),
 560                    !strconcat(OpcodeStr,
 561                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 562                    [(set RC:$dst,
 563                      (OpVT (X86VPermv RC:$src1, RC:$src2)))]>, EVEX_4V;
 564
 565   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 566                    (ins RC:$src1, x86memop:$src2),
 567                    !strconcat(OpcodeStr,
 568                        " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 569                    [(set RC:$dst,
 570                      (OpVT (X86VPermv RC:$src1, (mem_frag addr:$src2))))]>,
 571                      EVEX_4V;
 572 }
 573
 574 defm VPERMDZ   : avx512_perm<0x36, "vpermd",  VR512,  memopv16i32, i512mem,
 575                            v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 576 defm VPERMQZ   : avx512_perm<0x36, "vpermq",  VR512,  memopv8i64,  i512mem,
 577                            v8i64>,  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 578 let ExeDomain = SSEPackedSingle in
 579 defm VPERMPSZ  : avx512_perm<0x16, "vpermps", VR512,  memopv16f32, f512mem,
 580                            v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 581 let ExeDomain = SSEPackedDouble in
 582 defm VPERMPDZ  : avx512_perm<0x16, "vpermpd", VR512,  memopv8f64, f512mem,
 583                            v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 584
 585 // -- VPERM2I - 3 source operands form --
 586 multiclass avx512_perm_3src<bits<8> opc, string OpcodeStr, RegisterClass RC,
 587                           PatFrag mem_frag, X86MemOperand x86memop,
 588                           SDNode OpNode, ValueType OpVT> {
 589 let Constraints = "$src1 = $dst" in {
 590   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 591                    (ins RC:$src1, RC:$src2, RC:$src3),
 592                    !strconcat(OpcodeStr,
 593                        " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 594                    [(set RC:$dst,
 595                      (OpVT (OpNode RC:$src1, RC:$src2, RC:$src3)))]>,
 596                     EVEX_4V;
 597
 598   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 599                    (ins RC:$src1, RC:$src2, x86memop:$src3),
 600                    !strconcat(OpcodeStr,
 601                     " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
 602                    [(set RC:$dst,
 603                      (OpVT (OpNode RC:$src1, RC:$src2,
 604                       (mem_frag addr:$src3))))]>, EVEX_4V;
 605   }
 606 }
 607 defm VPERMI2D  : avx512_perm_3src<0x76, "vpermi2d",  VR512, memopv16i32, i512mem,
 608                                X86VPermiv3, v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 609 defm VPERMI2Q  : avx512_perm_3src<0x76, "vpermi2q",  VR512, memopv8i64, i512mem,
 610                                X86VPermiv3, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 611 defm VPERMI2PS : avx512_perm_3src<0x77, "vpermi2ps",  VR512, memopv16f32, i512mem,
 612                                X86VPermiv3, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 613 defm VPERMI2PD : avx512_perm_3src<0x77, "vpermi2pd",  VR512, memopv8f64, i512mem,
 614                                X86VPermiv3, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 615
 616 defm VPERMT2D  : avx512_perm_3src<0x7E, "vpermt2d",  VR512, memopv16i32, i512mem,
 617                                X86VPermv3, v16i32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 618 defm VPERMT2Q  : avx512_perm_3src<0x7E, "vpermt2q",  VR512, memopv8i64, i512mem,
 619                                X86VPermv3, v8i64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 620 defm VPERMT2PS : avx512_perm_3src<0x7F, "vpermt2ps",  VR512, memopv16f32, i512mem,
 621                                X86VPermv3, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
 622 defm VPERMT2PD : avx512_perm_3src<0x7F, "vpermt2pd",  VR512, memopv8f64, i512mem,
 623                                X86VPermv3, v8f64>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
 624 //===----------------------------------------------------------------------===//
 625 // AVX-512 - BLEND using mask
 626 //
 627 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr,
 628                           RegisterClass KRC, RegisterClass RC,
 629                           X86MemOperand x86memop, PatFrag mem_frag,
 630                           SDNode OpNode, ValueType vt> {
 631   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
 632              (ins KRC:$mask, RC:$src1, RC:$src2),
 633              !strconcat(OpcodeStr,
 634              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 635              [(set RC:$dst, (OpNode KRC:$mask, (vt RC:$src2),
 636                  (vt RC:$src1)))]>, EVEX_4V, EVEX_K;
 637   let mayLoad = 1 in
 638   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
 639              (ins KRC:$mask, RC:$src1, x86memop:$src2),
 640              !strconcat(OpcodeStr,
 641              " \t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
 642              []>, EVEX_4V, EVEX_K;
 643 }
 644
 645 let ExeDomain = SSEPackedSingle in
 646 defm VBLENDMPSZ : avx512_blendmask<0x65, "vblendmps",
 647                               VK16WM, VR512, f512mem,
 648                               memopv16f32, vselect, v16f32>,
 649                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 650 let ExeDomain = SSEPackedDouble in
 651 defm VBLENDMPDZ : avx512_blendmask<0x65, "vblendmpd",
 652                               VK8WM, VR512, f512mem,
 653                               memopv8f64, vselect, v8f64>,
 654                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 655
 656 def : Pat<(v16f32 (int_x86_avx512_mask_blend_ps_512 (v16f32 VR512:$src1),
 657                  (v16f32 VR512:$src2), (i16 GR16:$mask))),
 658         (VBLENDMPSZrr (COPY_TO_REGCLASS GR16:$mask, VK16WM),
 659          VR512:$src1, VR512:$src2)>;
 660
 661 def : Pat<(v8f64 (int_x86_avx512_mask_blend_pd_512 (v8f64 VR512:$src1),
 662                  (v8f64 VR512:$src2), (i8 GR8:$mask))),
 663         (VBLENDMPDZrr (COPY_TO_REGCLASS GR8:$mask, VK8WM),
 664          VR512:$src1, VR512:$src2)>;
 665
 666 defm VPBLENDMDZ : avx512_blendmask<0x64, "vpblendmd",
 667                               VK16WM, VR512, f512mem,
 668                               memopv16i32, vselect, v16i32>,
 669                               EVEX_CD8<32, CD8VF>, EVEX_V512;
 670
 671 defm VPBLENDMQZ : avx512_blendmask<0x64, "vpblendmq",
 672                               VK8WM, VR512, f512mem,
 673                               memopv8i64, vselect, v8i64>,
 674                               VEX_W, EVEX_CD8<64, CD8VF>, EVEX_V512;
 675
 676 def : Pat<(v16i32 (int_x86_avx512_mask_blend_d_512 (v16i32 VR512:$src1),
 677                  (v16i32 VR512:$src2), (i16 GR16:$mask))),
 678         (VPBLENDMDZrr (COPY_TO_REGCLASS GR16:$mask, VK16),
 679          VR512:$src1, VR512:$src2)>;
 680
 681 def : Pat<(v8i64 (int_x86_avx512_mask_blend_q_512 (v8i64 VR512:$src1),
 682                  (v8i64 VR512:$src2), (i8 GR8:$mask))),
 683         (VPBLENDMQZrr (COPY_TO_REGCLASS GR8:$mask, VK8),
 684          VR512:$src1, VR512:$src2)>;
 685
 686 let Predicates = [HasAVX512] in {
 687 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
 688                             (v8f32 VR256X:$src2))),
 689             (EXTRACT_SUBREG
 690               (v16f32 (VBLENDMPSZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 691             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 692             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 693
 694 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
 695                             (v8i32 VR256X:$src2))),
 696             (EXTRACT_SUBREG
 697                 (v16i32 (VPBLENDMDZrr (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
 698             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 699             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
 700 }
 701 //===----------------------------------------------------------------------===//
 702 // Compare Instructions
 703 //===----------------------------------------------------------------------===//
 704
 705 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
 706 multiclass avx512_cmp_scalar<RegisterClass RC, X86MemOperand x86memop,
 707                             Operand CC, SDNode OpNode, ValueType VT,
 708                             PatFrag ld_frag, string asm, string asm_alt> {
 709   def rr : AVX512Ii8<0xC2, MRMSrcReg,
 710                 (outs VK1:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 711                 [(set VK1:$dst, (OpNode (VT RC:$src1), RC:$src2, imm:$cc))],
 712                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 713   def rm : AVX512Ii8<0xC2, MRMSrcMem,
 714                 (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 715                 [(set VK1:$dst, (OpNode (VT RC:$src1),
 716                 (ld_frag addr:$src2), imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 717   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 718     def rri_alt : AVX512Ii8<0xC2, MRMSrcReg,
 719                (outs VK1:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 720                asm_alt, [], IIC_SSE_ALU_F32S_RR>, EVEX_4V;
 721     def rmi_alt : AVX512Ii8<0xC2, MRMSrcMem,
 722                (outs VK1:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 723                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 724   }
 725 }
 726
 727 let Predicates = [HasAVX512] in {
 728 defm VCMPSSZ : avx512_cmp_scalar<FR32X, f32mem, AVXCC, X86cmpms, f32, loadf32,
 729                  "vcmp${cc}ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 730                  "vcmpss\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 731                  XS;
 732 defm VCMPSDZ : avx512_cmp_scalar<FR64X, f64mem, AVXCC, X86cmpms, f64, loadf64,
 733                  "vcmp${cc}sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 734                  "vcmpsd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 735                  XD, VEX_W;
 736 }
 737
 738 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, RegisterClass KRC,
 739               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 740               SDNode OpNode, ValueType vt> {
 741   def rr : AVX512BI<opc, MRMSrcReg,
 742              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
 743              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 744              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
 745              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 746   def rm : AVX512BI<opc, MRMSrcMem,
 747              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
 748              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 749              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2)))],
 750              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 751 }
 752
 753 defm VPCMPEQDZ : avx512_icmp_packed<0x76, "vpcmpeqd", VK16, VR512, i512mem,
 754                            memopv16i32, X86pcmpeqm, v16i32>, EVEX_V512,
 755                            EVEX_CD8<32, CD8VF>;
 756 defm VPCMPEQQZ : avx512_icmp_packed<0x29, "vpcmpeqq", VK8, VR512, i512mem,
 757                            memopv8i64, X86pcmpeqm, v8i64>, T8PD, EVEX_V512,
 758                            VEX_W, EVEX_CD8<64, CD8VF>;
 759
 760 defm VPCMPGTDZ : avx512_icmp_packed<0x66, "vpcmpgtd", VK16, VR512, i512mem,
 761                            memopv16i32, X86pcmpgtm, v16i32>, EVEX_V512,
 762                            EVEX_CD8<32, CD8VF>;
 763 defm VPCMPGTQZ : avx512_icmp_packed<0x37, "vpcmpgtq", VK8, VR512, i512mem,
 764                            memopv8i64, X86pcmpgtm, v8i64>, T8PD, EVEX_V512,
 765                            VEX_W, EVEX_CD8<64, CD8VF>;
 766
 767 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 768             (COPY_TO_REGCLASS (VPCMPGTDZrr
 769             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 770             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 771
 772 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
 773             (COPY_TO_REGCLASS (VPCMPEQDZrr
 774             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 775             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
 776
 777 multiclass avx512_icmp_cc<bits<8> opc, RegisterClass KRC,
 778               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
 779               SDNode OpNode, ValueType vt, Operand CC, string asm,
 780               string asm_alt> {
 781   def rri : AVX512AIi8<opc, MRMSrcReg,
 782              (outs KRC:$dst), (ins RC:$src1, RC:$src2, CC:$cc), asm,
 783              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2), imm:$cc))],
 784              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 785   def rmi : AVX512AIi8<opc, MRMSrcMem,
 786              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, CC:$cc), asm,
 787              [(set KRC:$dst, (OpNode (vt RC:$src1), (memop_frag addr:$src2),
 788                               imm:$cc))], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 789   // Accept explicit immediate argument form instead of comparison code.
 790   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 791     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
 792                (outs KRC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 793                asm_alt, [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
 794     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
 795                (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 796                asm_alt, [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
 797   }
 798 }
 799
 800 defm VPCMPDZ : avx512_icmp_cc<0x1F, VK16, VR512, i512mem, memopv16i32,
 801                               X86cmpm, v16i32, AVXCC,
 802               "vpcmp${cc}d\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 803               "vpcmpd\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 804               EVEX_V512, EVEX_CD8<32, CD8VF>;
 805 defm VPCMPUDZ : avx512_icmp_cc<0x1E, VK16, VR512, i512mem, memopv16i32,
 806                                X86cmpmu, v16i32, AVXCC,
 807               "vpcmp${cc}ud\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 808               "vpcmpud\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 809               EVEX_V512, EVEX_CD8<32, CD8VF>;
 810
 811 defm VPCMPQZ : avx512_icmp_cc<0x1F, VK8, VR512, i512mem, memopv8i64,
 812                               X86cmpm, v8i64, AVXCC,
 813               "vpcmp${cc}q\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 814               "vpcmpq\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 815               VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 816 defm VPCMPUQZ : avx512_icmp_cc<0x1E, VK8, VR512, i512mem, memopv8i64,
 817                                X86cmpmu, v8i64, AVXCC,
 818               "vpcmp${cc}uq\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 819               "vpcmpuq\t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}">,
 820               VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
 821
 822 // avx512_cmp_packed - sse 1 & 2 compare packed instructions
 823 multiclass avx512_cmp_packed<RegisterClass KRC, RegisterClass RC,
 824                            X86MemOperand x86memop, ValueType vt,
 825                            string suffix, Domain d> {
 826   def rri : AVX512PIi8<0xC2, MRMSrcReg,
 827              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
 828              !strconcat("vcmp${cc}", suffix,
 829                         " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
 830              [(set KRC:$dst, (X86cmpm (vt RC:$src1), (vt RC:$src2), imm:$cc))], d>;
 831   def rrib: AVX512PIi8<0xC2, MRMSrcReg,
 832              (outs KRC:$dst), (ins RC:$src1, RC:$src2, AVXCC:$cc),
 833      !strconcat("vcmp${cc}", suffix,
 834                 " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
 835                 [], d>, EVEX_B;
 836   def rmi : AVX512PIi8<0xC2, MRMSrcMem,
 837              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2, AVXCC:$cc),
 838               !strconcat("vcmp${cc}", suffix,
 839                          " \t{$src2, $src1, $dst|$dst, $src1, $src2, $cc}"),
 840              [(set KRC:$dst,
 841               (X86cmpm (vt RC:$src1), (memop addr:$src2), imm:$cc))], d>;
 842
 843   // Accept explicit immediate argument form instead of comparison code.
 844   let isAsmParserOnly = 1, hasSideEffects = 0 in {
 845     def rri_alt : AVX512PIi8<0xC2, MRMSrcReg,
 846                (outs RC:$dst), (ins RC:$src1, RC:$src2, i8imm:$cc),
 847               !strconcat("vcmp", suffix,
 848                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
 849     def rmi_alt : AVX512PIi8<0xC2, MRMSrcMem,
 850                (outs RC:$dst), (ins RC:$src1, x86memop:$src2, i8imm:$cc),
 851               !strconcat("vcmp", suffix,
 852                         " \t{$cc, $src2, $src1, $dst|$dst, $src1, $src2, $cc}"), [], d>;
 853   }
 854 }
 855
 856 defm VCMPPSZ : avx512_cmp_packed<VK16, VR512, f512mem, v16f32,
 857                "ps", SSEPackedSingle>, PS, EVEX_4V, EVEX_V512,
 858                EVEX_CD8<32, CD8VF>;
 859 defm VCMPPDZ : avx512_cmp_packed<VK8, VR512, f512mem, v8f64,
 860                "pd", SSEPackedDouble>, PD, EVEX_4V, VEX_W, EVEX_V512,
 861                EVEX_CD8<64, CD8VF>;
 862
 863 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
 864           (COPY_TO_REGCLASS (VCMPPSZrri
 865             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 866             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 867             imm:$cc), VK8)>;
 868 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
 869           (COPY_TO_REGCLASS (VPCMPDZrri
 870             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 871             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 872             imm:$cc), VK8)>;
 873 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
 874           (COPY_TO_REGCLASS (VPCMPUDZrri
 875             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
 876             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
 877             imm:$cc), VK8)>;
 878
 879 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
 880                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
 881                  FROUND_NO_EXC)),
 882           (COPY_TO_REGCLASS (VCMPPSZrrib VR512:$src1, VR512:$src2,
 883                              (I8Imm imm:$cc)), GR16)>;
 884
 885 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
 886                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
 887                  FROUND_NO_EXC)),
 888           (COPY_TO_REGCLASS (VCMPPDZrrib VR512:$src1, VR512:$src2,
 889                              (I8Imm imm:$cc)), GR8)>;
 890
 891 def : Pat<(i16 (int_x86_avx512_mask_cmp_ps_512 (v16f32 VR512:$src1),
 892                 (v16f32 VR512:$src2), imm:$cc, (i16 -1),
 893                 FROUND_CURRENT)),
 894           (COPY_TO_REGCLASS (VCMPPSZrri VR512:$src1, VR512:$src2,
 895                              (I8Imm imm:$cc)), GR16)>;
 896
 897 def : Pat<(i8 (int_x86_avx512_mask_cmp_pd_512 (v8f64 VR512:$src1),
 898                 (v8f64 VR512:$src2), imm:$cc, (i8 -1),
 899                  FROUND_CURRENT)),
 900           (COPY_TO_REGCLASS (VCMPPDZrri VR512:$src1, VR512:$src2,
 901                              (I8Imm imm:$cc)), GR8)>;
 902
 903 // Mask register copy, including
 904 // - copy between mask registers
 905 // - load/store mask registers
 906 // - copy from GPR to mask register and vice versa
 907 //
 908 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
 909                          string OpcodeStr, RegisterClass KRC,
 910                          ValueType vt, X86MemOperand x86memop> {
 911   let hasSideEffects = 0 in {
 912     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
 913                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 914     let mayLoad = 1 in
 915     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
 916                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
 917                [(set KRC:$dst, (vt (load addr:$src)))]>;
 918     let mayStore = 1 in
 919     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
 920                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 921   }
 922 }
 923
 924 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
 925                              string OpcodeStr,
 926                              RegisterClass KRC, RegisterClass GRC> {
 927   let hasSideEffects = 0 in {
 928     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
 929                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 930     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
 931                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>;
 932   }
 933 }
 934
 935 let Predicates = [HasAVX512] in {
 936   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16mem>,
 937                VEX, PS;
 938   defm KMOVW : avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
 939                VEX, PS;
 940 }
 941
 942 let Predicates = [HasAVX512] in {
 943   // GR16 from/to 16-bit mask
 944   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
 945             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
 946   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
 947             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
 948
 949   // Store kreg in memory
 950   def : Pat<(store (v16i1 VK16:$src), addr:$dst),
 951             (KMOVWmk addr:$dst, VK16:$src)>;
 952
 953   def : Pat<(store VK8:$src, addr:$dst),
 954             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
 955
 956   def : Pat<(i1 (load addr:$src)),
 957             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK1)>;
 958
 959   def : Pat<(v8i1 (load addr:$src)),
 960             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
 961
 962   def : Pat<(i1 (trunc (i32 GR32:$src))),
 963             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
 964
 965   def : Pat<(i1 (trunc (i8 GR8:$src))),
 966        (COPY_TO_REGCLASS
 967         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
 968        VK1)>;
 969   def : Pat<(i1 (trunc (i16 GR16:$src))),
 970        (COPY_TO_REGCLASS
 971         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
 972        VK1)>;
 973
 974   def : Pat<(i32 (zext VK1:$src)),
 975             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
 976   def : Pat<(i8 (zext VK1:$src)),
 977             (EXTRACT_SUBREG
 978              (AND32ri (KMOVWrk
 979                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
 980   def : Pat<(i64 (zext VK1:$src)),
 981             (AND64ri8 (SUBREG_TO_REG (i64 0),
 982              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
 983   def : Pat<(i16 (zext VK1:$src)),
 984             (EXTRACT_SUBREG
 985              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
 986               sub_16bit)>;
 987 }
 988 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
 989 let Predicates = [HasAVX512] in {
 990   // GR from/to 8-bit mask without native support
 991   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
 992             (COPY_TO_REGCLASS
 993               (KMOVWkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit)),
 994               VK8)>;
 995   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
 996             (EXTRACT_SUBREG
 997               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
 998               sub_8bit)>;
 999
1000   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
1001             (COPY_TO_REGCLASS VK16:$src, VK1)>;
1002   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
1003             (COPY_TO_REGCLASS VK8:$src, VK1)>;
1004
1005 }
1006
1007 // Mask unary operation
1008 // - KNOT
1009 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
1010                          RegisterClass KRC, SDPatternOperator OpNode> {
1011   let Predicates = [HasAVX512] in
1012     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
1013                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
1014                [(set KRC:$dst, (OpNode KRC:$src))]>;
1015 }
1016
1017 multiclass avx512_mask_unop_w<bits<8> opc, string OpcodeStr,
1018                                SDPatternOperator OpNode> {
1019   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1020                           VEX, PS;
1021 }
1022
1023 defm KNOT : avx512_mask_unop_w<0x44, "knot", not>;
1024
1025 multiclass avx512_mask_unop_int<string IntName, string InstName> {
1026   let Predicates = [HasAVX512] in
1027     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1028                 (i16 GR16:$src)),
1029               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1030               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
1031 }
1032 defm : avx512_mask_unop_int<"knot", "KNOT">;
1033
1034 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
1035 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
1036           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
1037
1038 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1039 def : Pat<(not VK8:$src),
1040           (COPY_TO_REGCLASS
1041             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
1042
1043 // Mask binary operation
1044 // - KAND, KANDN, KOR, KXNOR, KXOR
1045 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
1046                            RegisterClass KRC, SDPatternOperator OpNode> {
1047   let Predicates = [HasAVX512] in
1048     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1049                !strconcat(OpcodeStr,
1050                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1051                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
1052 }
1053
1054 multiclass avx512_mask_binop_w<bits<8> opc, string OpcodeStr,
1055                              SDPatternOperator OpNode> {
1056   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1057                            VEX_4V, VEX_L, PS;
1058 }
1059
1060 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
1061 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
1062
1063 let isCommutable = 1 in {
1064   defm KAND  : avx512_mask_binop_w<0x41, "kand",  and>;
1065   let isCommutable = 0 in
1066   defm KANDN : avx512_mask_binop_w<0x42, "kandn", andn>;
1067   defm KOR   : avx512_mask_binop_w<0x45, "kor",   or>;
1068   defm KXNOR : avx512_mask_binop_w<0x46, "kxnor", xnor>;
1069   defm KXOR  : avx512_mask_binop_w<0x47, "kxor",  xor>;
1070 }
1071
1072 def : Pat<(xor VK1:$src1, VK1:$src2),
1073      (COPY_TO_REGCLASS (KXORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1074                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1075
1076 def : Pat<(or VK1:$src1, VK1:$src2),
1077      (COPY_TO_REGCLASS (KORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1078                                (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1079
1080 def : Pat<(and VK1:$src1, VK1:$src2),
1081      (COPY_TO_REGCLASS (KANDWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1082                                 (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
1083
1084 multiclass avx512_mask_binop_int<string IntName, string InstName> {
1085   let Predicates = [HasAVX512] in
1086     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
1087                 (i16 GR16:$src1), (i16 GR16:$src2)),
1088               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
1089               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1090               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1091 }
1092
1093 defm : avx512_mask_binop_int<"kand",  "KAND">;
1094 defm : avx512_mask_binop_int<"kandn", "KANDN">;
1095 defm : avx512_mask_binop_int<"kor",   "KOR">;
1096 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
1097 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
1098
1099 // With AVX-512, 8-bit mask is promoted to 16-bit mask.
1100 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
1101   let Predicates = [HasAVX512] in
1102     def : Pat<(OpNode VK8:$src1, VK8:$src2),
1103               (COPY_TO_REGCLASS
1104                 (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
1105                       (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
1106 }
1107
1108 defm : avx512_binop_pat<and,  KANDWrr>;
1109 defm : avx512_binop_pat<andn, KANDNWrr>;
1110 defm : avx512_binop_pat<or,   KORWrr>;
1111 defm : avx512_binop_pat<xnor, KXNORWrr>;
1112 defm : avx512_binop_pat<xor,  KXORWrr>;
1113
1114 // Mask unpacking
1115 multiclass avx512_mask_unpck<bits<8> opc, string OpcodeStr,
1116                            RegisterClass KRC> {
1117   let Predicates = [HasAVX512] in
1118     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
1119                !strconcat(OpcodeStr,
1120                           " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>;
1121 }
1122
1123 multiclass avx512_mask_unpck_bw<bits<8> opc, string OpcodeStr> {
1124   defm BW : avx512_mask_unpck<opc, !strconcat(OpcodeStr, "bw"), VK16>,
1125                             VEX_4V, VEX_L, PD;
1126 }
1127
1128 defm KUNPCK : avx512_mask_unpck_bw<0x4b, "kunpck">;
1129 def : Pat<(v16i1 (concat_vectors (v8i1 VK8:$src1), (v8i1 VK8:$src2))),
1130           (KUNPCKBWrr (COPY_TO_REGCLASS VK8:$src2, VK16),
1131                   (COPY_TO_REGCLASS VK8:$src1, VK16))>;
1132
1133
1134 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
1135   let Predicates = [HasAVX512] in
1136     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
1137                 (i16 GR16:$src1), (i16 GR16:$src2)),
1138               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
1139               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
1140               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
1141 }
1142 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
1143
1144 // Mask bit testing
1145 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1146                             SDNode OpNode> {
1147   let Predicates = [HasAVX512], Defs = [EFLAGS] in
1148     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
1149                !strconcat(OpcodeStr, " \t{$src2, $src1|$src1, $src2}"),
1150                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
1151 }
1152
1153 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode> {
1154   defm W : avx512_mask_testop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1155                             VEX, PS;
1156 }
1157
1158 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
1159
1160 def : Pat<(X86cmp VK1:$src1, (i1 0)),
1161           (KORTESTWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
1162            (COPY_TO_REGCLASS VK1:$src1, VK16))>;
1163
1164 // Mask shift
1165 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
1166                              SDNode OpNode> {
1167   let Predicates = [HasAVX512] in
1168     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, i8imm:$imm),
1169                  !strconcat(OpcodeStr,
1170                             " \t{$imm, $src, $dst|$dst, $src, $imm}"),
1171                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
1172 }
1173
1174 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
1175                                SDNode OpNode> {
1176   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
1177                              VEX, TAPD, VEX_W;
1178 }
1179
1180 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
1181 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
1182
1183 // Mask setting all 0s or 1s
1184 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
1185   let Predicates = [HasAVX512] in
1186     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
1187       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
1188                      [(set KRC:$dst, (VT Val))]>;
1189 }
1190
1191 multiclass avx512_mask_setop_w<PatFrag Val> {
1192   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
1193   defm W : avx512_mask_setop<VK16, v16i1, Val>;
1194 }
1195
1196 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
1197 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
1198
1199 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
1200 let Predicates = [HasAVX512] in {
1201   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
1202   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
1203   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
1204   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1205   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSET1W), VK1)>;
1206 }
1207 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
1208           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
1209
1210 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
1211           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
1212
1213 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
1214           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
1215
1216 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
1217           (v8i1 (COPY_TO_REGCLASS (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1218
1219 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
1220           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16), (I8Imm $imm)), VK8))>;
1221 //===----------------------------------------------------------------------===//
1222 // AVX-512 - Aligned and unaligned load and store
1223 //
1224
1225 multiclass avx512_mov_packed<bits<8> opc, RegisterClass RC, RegisterClass KRC,
1226                             X86MemOperand x86memop, PatFrag ld_frag,
1227                             string asm, Domain d, bit IsReMaterializable = 1> {
1228 let hasSideEffects = 0 in
1229   def rr : AVX512PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1230               !strconcat(asm, " \t{$src, $dst|$dst, $src}"), [], d>,
1231               EVEX;
1232 let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable in
1233   def rm : AVX512PI<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1234               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1235                [(set RC:$dst, (ld_frag addr:$src))], d>, EVEX;
1236 let Constraints = "$src1 = $dst" in {
1237   def rrk : AVX512PI<opc, MRMSrcReg, (outs RC:$dst),
1238                                      (ins RC:$src1, KRC:$mask, RC:$src2),
1239               !strconcat(asm,
1240               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), [], d>,
1241               EVEX, EVEX_K;
1242   def rmk : AVX512PI<opc, MRMSrcMem, (outs RC:$dst),
1243                                 (ins RC:$src1, KRC:$mask, x86memop:$src2),
1244               !strconcat(asm,
1245               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
1246                [], d>, EVEX, EVEX_K;
1247 }
1248 }
1249
1250 defm VMOVAPSZ : avx512_mov_packed<0x28, VR512, VK16WM, f512mem, alignedloadv16f32,
1251                               "vmovaps", SSEPackedSingle>,
1252                                PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1253 defm VMOVAPDZ : avx512_mov_packed<0x28, VR512, VK8WM, f512mem, alignedloadv8f64,
1254                               "vmovapd", SSEPackedDouble>,
1255                               PD, EVEX_V512, VEX_W,
1256                               EVEX_CD8<64, CD8VF>;
1257 defm VMOVUPSZ : avx512_mov_packed<0x10, VR512, VK16WM, f512mem, loadv16f32,
1258                               "vmovups", SSEPackedSingle>,
1259                               PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1260 defm VMOVUPDZ : avx512_mov_packed<0x10, VR512, VK8WM, f512mem, loadv8f64,
1261                               "vmovupd", SSEPackedDouble, 0>,
1262                                PD, EVEX_V512, VEX_W,
1263                                EVEX_CD8<64, CD8VF>;
1264 def VMOVAPSZmr : AVX512PI<0x29, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1265                     "vmovaps\t{$src, $dst|$dst, $src}",
1266                     [(alignedstore512 (v16f32 VR512:$src), addr:$dst)],
1267                     SSEPackedSingle>, EVEX, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
1268 def VMOVAPDZmr : AVX512PI<0x29, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1269                     "vmovapd\t{$src, $dst|$dst, $src}",
1270                     [(alignedstore512 (v8f64 VR512:$src), addr:$dst)],
1271                     SSEPackedDouble>, EVEX, EVEX_V512,
1272                     PD, VEX_W, EVEX_CD8<64, CD8VF>;
1273 def VMOVUPSZmr : AVX512PI<0x11, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1274                     "vmovups\t{$src, $dst|$dst, $src}",
1275                     [(store (v16f32 VR512:$src), addr:$dst)],
1276                     SSEPackedSingle>, EVEX, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
1277 def VMOVUPDZmr : AVX512PI<0x11, MRMDestMem, (outs), (ins f512mem:$dst, VR512:$src),
1278                     "vmovupd\t{$src, $dst|$dst, $src}",
1279                     [(store (v8f64 VR512:$src), addr:$dst)],
1280                     SSEPackedDouble>, EVEX, EVEX_V512,
1281                     PD, VEX_W, EVEX_CD8<64, CD8VF>;
1282
1283 let hasSideEffects = 0 in {
1284   def VMOVDQA32rr  : AVX512BI<0x6F, MRMSrcReg, (outs VR512:$dst),
1285                              (ins VR512:$src),
1286                              "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1287                              EVEX, EVEX_V512;
1288   def VMOVDQA64rr  : AVX512BI<0x6F, MRMSrcReg, (outs VR512:$dst),
1289                              (ins VR512:$src),
1290                              "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1291                              EVEX, EVEX_V512, VEX_W;
1292 let mayStore = 1 in {
1293   def VMOVDQA32mr  : AVX512BI<0x7F, MRMDestMem, (outs),
1294                      (ins i512mem:$dst, VR512:$src),
1295                      "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1296                      EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1297   def VMOVDQA64mr  : AVX512BI<0x7F, MRMDestMem, (outs),
1298                      (ins i512mem:$dst, VR512:$src),
1299                      "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1300                      EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1301 }
1302 let mayLoad = 1 in {
1303 def VMOVDQA32rm  : AVX512BI<0x6F, MRMSrcMem, (outs VR512:$dst),
1304                            (ins i512mem:$src),
1305                            "vmovdqa32\t{$src, $dst|$dst, $src}", []>,
1306                            EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
1307 def VMOVDQA64rm  : AVX512BI<0x6F, MRMSrcMem, (outs VR512:$dst),
1308                            (ins i512mem:$src),
1309                            "vmovdqa64\t{$src, $dst|$dst, $src}", []>,
1310                            EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1311 }
1312 }
1313
1314 // 512-bit aligned load/store
1315 def : Pat<(alignedloadv8i64 addr:$src),  (VMOVDQA64rm addr:$src)>;
1316 def : Pat<(alignedloadv16i32 addr:$src), (VMOVDQA32rm addr:$src)>;
1317
1318 def : Pat<(alignedstore512 (v8i64  VR512:$src), addr:$dst),
1319           (VMOVDQA64mr addr:$dst, VR512:$src)>;
1320 def : Pat<(alignedstore512 (v16i32 VR512:$src), addr:$dst),
1321           (VMOVDQA32mr addr:$dst, VR512:$src)>;
1322
1323 multiclass avx512_mov_int<bits<8> load_opc, bits<8> store_opc, string asm,
1324                           RegisterClass RC, RegisterClass KRC,
1325                           PatFrag ld_frag, X86MemOperand x86memop> {
1326 let hasSideEffects = 0 in
1327   def rr : AVX512XSI<load_opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
1328                      !strconcat(asm, " \t{$src, $dst|$dst, $src}"), []>, EVEX;
1329 let canFoldAsLoad = 1 in
1330   def rm : AVX512XSI<load_opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1331                      !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1332                      [(set RC:$dst, (ld_frag addr:$src))]>, EVEX;
1333 let mayStore = 1 in
1334   def mr : AVX512XSI<store_opc, MRMDestMem, (outs),
1335                      (ins x86memop:$dst, VR512:$src),
1336                      !strconcat(asm, " \t{$src, $dst|$dst, $src}"), []>, EVEX;
1337 let Constraints = "$src1 = $dst" in {
1338   def rrk : AVX512XSI<load_opc, MRMSrcReg, (outs RC:$dst),
1339                                       (ins RC:$src1, KRC:$mask, RC:$src2),
1340               !strconcat(asm,
1341               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"), []>,
1342               EVEX, EVEX_K;
1343   def rmk : AVX512XSI<load_opc, MRMSrcMem, (outs RC:$dst),
1344                                   (ins RC:$src1, KRC:$mask, x86memop:$src2),
1345               !strconcat(asm,
1346               " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
1347                []>, EVEX, EVEX_K;
1348 }
1349   def rrkz : AVX512XSI<load_opc, MRMSrcReg, (outs RC:$dst),
1350                                       (ins KRC:$mask, RC:$src),
1351               !strconcat(asm,
1352               " \t{$src, ${dst} {${mask}}  {z}|${dst} {${mask}} {z}, $src}"), []>,
1353               EVEX, EVEX_KZ;
1354 }
1355
1356 defm VMOVDQU32 : avx512_mov_int<0x6F, 0x7F, "vmovdqu32", VR512, VK16WM,
1357                                 memopv16i32, i512mem>,
1358                                 EVEX_V512, EVEX_CD8<32, CD8VF>;
1359 defm VMOVDQU64 : avx512_mov_int<0x6F, 0x7F, "vmovdqu64", VR512, VK8WM,
1360                                 memopv8i64, i512mem>,
1361                                 EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1362
1363 // 512-bit unaligned load/store
1364 def : Pat<(loadv8i64 addr:$src),         (VMOVDQU64rm addr:$src)>;
1365 def : Pat<(loadv16i32 addr:$src),        (VMOVDQU32rm addr:$src)>;
1366
1367 def : Pat<(store (v8i64  VR512:$src), addr:$dst),
1368           (VMOVDQU64mr addr:$dst, VR512:$src)>;
1369 def : Pat<(store (v16i32 VR512:$src), addr:$dst),
1370           (VMOVDQU32mr addr:$dst, VR512:$src)>;
1371
1372 let AddedComplexity = 20 in {
1373 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
1374                            (bc_v8i64 (v16i32 immAllZerosV)))),
1375                   (VMOVDQU64rrkz VK8WM:$mask, VR512:$src)>;
1376
1377 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
1378                   (v8i64 VR512:$src))),
1379    (VMOVDQU64rrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
1380                                               VK8), VR512:$src)>;
1381
1382 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
1383                            (v16i32 immAllZerosV))),
1384                   (VMOVDQU32rrkz VK16WM:$mask, VR512:$src)>;
1385
1386 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
1387                    (v16i32 VR512:$src))),
1388    (VMOVDQU32rrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
1389
1390 def : Pat<(v16f32 (vselect VK16WM:$mask, (v16f32 VR512:$src1),
1391                            (v16f32 VR512:$src2))),
1392                   (VMOVUPSZrrk VR512:$src2, VK16WM:$mask, VR512:$src1)>;
1393 def : Pat<(v8f64 (vselect VK8WM:$mask, (v8f64 VR512:$src1),
1394                            (v8f64 VR512:$src2))),
1395                   (VMOVUPDZrrk VR512:$src2, VK8WM:$mask, VR512:$src1)>;
1396 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src1),
1397                            (v16i32 VR512:$src2))),
1398                   (VMOVDQU32rrk VR512:$src2, VK16WM:$mask, VR512:$src1)>;
1399 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src1),
1400                            (v8i64 VR512:$src2))),
1401                   (VMOVDQU64rrk VR512:$src2, VK8WM:$mask, VR512:$src1)>;
1402 }
1403 // Move Int Doubleword to Packed Double Int
1404 //
1405 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
1406                       "vmovd\t{$src, $dst|$dst, $src}",
1407                       [(set VR128X:$dst,
1408                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
1409                         EVEX, VEX_LIG;
1410 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
1411                       "vmovd\t{$src, $dst|$dst, $src}",
1412                       [(set VR128X:$dst,
1413                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
1414                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1415 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
1416                       "vmovq\t{$src, $dst|$dst, $src}",
1417                         [(set VR128X:$dst,
1418                           (v2i64 (scalar_to_vector GR64:$src)))],
1419                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
1420 let isCodeGenOnly = 1 in {
1421 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
1422                        "vmovq\t{$src, $dst|$dst, $src}",
1423                        [(set FR64:$dst, (bitconvert GR64:$src))],
1424                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1425 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
1426                          "vmovq\t{$src, $dst|$dst, $src}",
1427                          [(set GR64:$dst, (bitconvert FR64:$src))],
1428                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
1429 }
1430 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
1431                          "vmovq\t{$src, $dst|$dst, $src}",
1432                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
1433                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
1434                          EVEX_CD8<64, CD8VT1>;
1435
1436 // Move Int Doubleword to Single Scalar
1437 //
1438 let isCodeGenOnly = 1 in {
1439 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
1440                       "vmovd\t{$src, $dst|$dst, $src}",
1441                       [(set FR32X:$dst, (bitconvert GR32:$src))],
1442                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
1443
1444 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
1445                       "vmovd\t{$src, $dst|$dst, $src}",
1446                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
1447                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1448 }
1449
1450 // Move doubleword from xmm register to r/m32
1451 //
1452 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
1453                        "vmovd\t{$src, $dst|$dst, $src}",
1454                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
1455                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
1456                        EVEX, VEX_LIG;
1457 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
1458                        (ins i32mem:$dst, VR128X:$src),
1459                        "vmovd\t{$src, $dst|$dst, $src}",
1460                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
1461                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
1462                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1463
1464 // Move quadword from xmm1 register to r/m64
1465 //
1466 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
1467                       "vmovq\t{$src, $dst|$dst, $src}",
1468                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
1469                                                    (iPTR 0)))],
1470                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
1471                       Requires<[HasAVX512, In64BitMode]>;
1472
1473 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
1474                        (ins i64mem:$dst, VR128X:$src),
1475                        "vmovq\t{$src, $dst|$dst, $src}",
1476                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
1477                                addr:$dst)], IIC_SSE_MOVDQ>,
1478                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
1479                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
1480
1481 // Move Scalar Single to Double Int
1482 //
1483 let isCodeGenOnly = 1 in {
1484 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
1485                       (ins FR32X:$src),
1486                       "vmovd\t{$src, $dst|$dst, $src}",
1487                       [(set GR32:$dst, (bitconvert FR32X:$src))],
1488                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
1489 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
1490                       (ins i32mem:$dst, FR32X:$src),
1491                       "vmovd\t{$src, $dst|$dst, $src}",
1492                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
1493                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
1494 }
1495
1496 // Move Quadword Int to Packed Quadword Int
1497 //
1498 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
1499                       (ins i64mem:$src),
1500                       "vmovq\t{$src, $dst|$dst, $src}",
1501                       [(set VR128X:$dst,
1502                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
1503                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
1504
1505 //===----------------------------------------------------------------------===//
1506 // AVX-512  MOVSS, MOVSD
1507 //===----------------------------------------------------------------------===//
1508
1509 multiclass avx512_move_scalar <string asm, RegisterClass RC,
1510                               SDNode OpNode, ValueType vt,
1511                               X86MemOperand x86memop, PatFrag mem_pat> {
1512   let hasSideEffects = 0 in {
1513   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
1514               !strconcat(asm, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1515               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
1516                                       (scalar_to_vector RC:$src2))))],
1517               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
1518   let Constraints = "$src1 = $dst" in
1519   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
1520               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
1521               !strconcat(asm,
1522                 " \t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
1523               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
1524   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
1525               !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1526               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
1527               EVEX, VEX_LIG;
1528   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
1529              !strconcat(asm, " \t{$src, $dst|$dst, $src}"),
1530              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
1531              EVEX, VEX_LIG;
1532   } //hasSideEffects = 0
1533 }
1534
1535 let ExeDomain = SSEPackedSingle in
1536 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
1537                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
1538
1539 let ExeDomain = SSEPackedDouble in
1540 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
1541                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
1542
1543 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
1544           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
1545            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
1546
1547 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
1548           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
1549            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
1550
1551 // For the disassembler
1552 let isCodeGenOnly = 1, ForceDisassemble = 1, hasSideEffects = 0 in {
1553   def VMOVSSZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1554                         (ins VR128X:$src1, FR32X:$src2),
1555                         "movss\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1556                         IIC_SSE_MOV_S_RR>,
1557                         XS, EVEX_4V, VEX_LIG;
1558   def VMOVSDZrr_REV : SI<0x11, MRMDestReg, (outs VR128X:$dst),
1559                         (ins VR128X:$src1, FR64X:$src2),
1560                         "movsd\t{$src2, $src1, $dst|$dst, $src1, $src2}", [],
1561                         IIC_SSE_MOV_S_RR>,
1562                         XD, EVEX_4V, VEX_LIG, VEX_W;
1563 }
1564
1565 let Predicates = [HasAVX512] in {
1566   let AddedComplexity = 15 in {
1567   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
1568   // MOVS{S,D} to the lower bits.
1569   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
1570             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
1571   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
1572             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1573   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
1574             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
1575   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
1576             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
1577
1578   // Move low f32 and clear high bits.
1579   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
1580             (SUBREG_TO_REG (i32 0),
1581              (VMOVSSZrr (v4f32 (V_SET0)),
1582               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
1583   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
1584             (SUBREG_TO_REG (i32 0),
1585              (VMOVSSZrr (v4i32 (V_SET0)),
1586                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
1587   }
1588
1589   let AddedComplexity = 20 in {
1590   // MOVSSrm zeros the high parts of the register; represent this
1591   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1592   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
1593             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1594   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
1595             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1596   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
1597             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
1598
1599   // MOVSDrm zeros the high parts of the register; represent this
1600   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
1601   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
1602             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1603   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
1604             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1605   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
1606             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1607   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
1608             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1609   def : Pat<(v2f64 (X86vzload addr:$src)),
1610             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
1611
1612   // Represent the same patterns above but in the form they appear for
1613   // 256-bit types
1614   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1615                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
1616             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
1617   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1618                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
1619             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
1620   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1621                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
1622             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
1623   }
1624   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
1625                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
1626             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
1627                                             FR32X:$src)), sub_xmm)>;
1628   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
1629                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
1630             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
1631                                      FR64X:$src)), sub_xmm)>;
1632   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1633                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
1634             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
1635
1636   // Move low f64 and clear high bits.
1637   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
1638             (SUBREG_TO_REG (i32 0),
1639              (VMOVSDZrr (v2f64 (V_SET0)),
1640                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
1641
1642   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
1643             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
1644                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
1645
1646   // Extract and store.
1647   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
1648                    addr:$dst),
1649             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
1650   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
1651                    addr:$dst),
1652             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
1653
1654   // Shuffle with VMOVSS
1655   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
1656             (VMOVSSZrr (v4i32 VR128X:$src1),
1657                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
1658   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
1659             (VMOVSSZrr (v4f32 VR128X:$src1),
1660                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
1661
1662   // 256-bit variants
1663   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
1664             (SUBREG_TO_REG (i32 0),
1665               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
1666                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
1667               sub_xmm)>;
1668   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
1669             (SUBREG_TO_REG (i32 0),
1670               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
1671                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
1672               sub_xmm)>;
1673
1674   // Shuffle with VMOVSD
1675   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
1676             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1677   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
1678             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1679   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
1680             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1681   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
1682             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1683
1684   // 256-bit variants
1685   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
1686             (SUBREG_TO_REG (i32 0),
1687               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
1688                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
1689               sub_xmm)>;
1690   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
1691             (SUBREG_TO_REG (i32 0),
1692               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
1693                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
1694               sub_xmm)>;
1695
1696   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
1697             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1698   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
1699             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1700   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
1701             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1702   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
1703             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
1704 }
1705
1706 let AddedComplexity = 15 in
1707 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
1708                                 (ins VR128X:$src),
1709                                 "vmovq\t{$src, $dst|$dst, $src}",
1710                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
1711                                                    (v2i64 VR128X:$src))))],
1712                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
1713
1714 let AddedComplexity = 20 in
1715 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
1716                                  (ins i128mem:$src),
1717                                  "vmovq\t{$src, $dst|$dst, $src}",
1718                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
1719                                                      (loadv2i64 addr:$src))))],
1720                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
1721                                  EVEX_CD8<8, CD8VT8>;
1722
1723 let Predicates = [HasAVX512] in {
1724   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
1725   let AddedComplexity = 20 in {
1726     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
1727               (VMOVDI2PDIZrm addr:$src)>;
1728     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
1729               (VMOV64toPQIZrr GR64:$src)>;
1730     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
1731               (VMOVDI2PDIZrr GR32:$src)>;
1732
1733     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
1734               (VMOVDI2PDIZrm addr:$src)>;
1735     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
1736               (VMOVDI2PDIZrm addr:$src)>;
1737     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
1738             (VMOVZPQILo2PQIZrm addr:$src)>;
1739     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
1740             (VMOVZPQILo2PQIZrr VR128X:$src)>;
1741     def : Pat<(v2i64 (X86vzload addr:$src)),
1742             (VMOVZPQILo2PQIZrm addr:$src)>;
1743   }
1744
1745   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
1746   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
1747                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
1748             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
1749   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
1750                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
1751             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
1752 }
1753
1754 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
1755         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
1756
1757 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
1758         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
1759
1760 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
1761         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
1762
1763 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
1764         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
1765
1766 //===----------------------------------------------------------------------===//
1767 // AVX-512 - Integer arithmetic
1768 //
1769 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
1770                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
1771                         X86MemOperand x86memop, PatFrag scalar_mfrag,
1772                         X86MemOperand x86scalar_mop, string BrdcstStr,
1773                         OpndItins itins, bit IsCommutable = 0> {
1774   let isCommutable = IsCommutable in
1775   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1776        (ins RC:$src1, RC:$src2),
1777        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1778        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
1779        itins.rr>, EVEX_4V;
1780   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1781        (ins RC:$src1, x86memop:$src2),
1782        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1783        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (memop_frag addr:$src2))))],
1784                                      itins.rm>, EVEX_4V;
1785   def rmb : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1786        (ins RC:$src1, x86scalar_mop:$src2),
1787        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
1788                   ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
1789        [(set RC:$dst, (OpNode RC:$src1,
1790                        (OpVT (X86VBroadcast (scalar_mfrag addr:$src2)))))],
1791                         itins.rm>, EVEX_4V, EVEX_B;
1792 }
1793 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr,
1794                          ValueType DstVT, ValueType SrcVT, RegisterClass RC,
1795                          PatFrag memop_frag, X86MemOperand x86memop,
1796                          OpndItins itins,
1797                          bit IsCommutable = 0> {
1798   let isCommutable = IsCommutable in
1799   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1800        (ins RC:$src1, RC:$src2),
1801        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1802        []>, EVEX_4V, VEX_W;
1803   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1804        (ins RC:$src1, x86memop:$src2),
1805        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1806        []>, EVEX_4V, VEX_W;
1807 }
1808
1809 defm VPADDDZ : avx512_binop_rm<0xFE, "vpaddd", add, v16i32, VR512, memopv16i32,
1810                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1811                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1812
1813 defm VPSUBDZ : avx512_binop_rm<0xFA, "vpsubd", sub, v16i32, VR512, memopv16i32,
1814                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 0>,
1815                    EVEX_V512, EVEX_CD8<32, CD8VF>;
1816
1817 defm VPMULLDZ : avx512_binop_rm<0x40, "vpmulld", mul, v16i32, VR512, memopv16i32,
1818                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1819                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1820
1821 defm VPADDQZ : avx512_binop_rm<0xD4, "vpaddq", add, v8i64, VR512, memopv8i64,
1822                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 1>,
1823                    EVEX_CD8<64, CD8VF>, EVEX_V512, VEX_W;
1824
1825 defm VPSUBQZ : avx512_binop_rm<0xFB, "vpsubq", sub, v8i64, VR512, memopv8i64,
1826                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1827                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1828
1829 defm VPMULDQZ : avx512_binop_rm2<0x28, "vpmuldq", v8i64, v16i32,
1830                 VR512, memopv8i64, i512mem, SSE_INTALU_ITINS_P, 1>, T8PD,
1831                 EVEX_V512, EVEX_CD8<64, CD8VF>;
1832
1833 defm VPMULUDQZ : avx512_binop_rm2<0xF4, "vpmuludq", v8i64, v16i32,
1834                  VR512, memopv8i64, i512mem, SSE_INTMUL_ITINS_P, 1>, EVEX_V512,
1835                  EVEX_CD8<64, CD8VF>;
1836
1837 def : Pat<(v8i64 (X86pmuludq (v16i32 VR512:$src1), (v16i32 VR512:$src2))),
1838           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
1839
1840 def : Pat<(v8i64 (int_x86_avx512_mask_pmulu_dq_512 (v16i32 VR512:$src1),
1841            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1842           (VPMULUDQZrr VR512:$src1, VR512:$src2)>;
1843 def : Pat<(v8i64 (int_x86_avx512_mask_pmul_dq_512 (v16i32 VR512:$src1),
1844            (v16i32 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1845           (VPMULDQZrr VR512:$src1, VR512:$src2)>;
1846
1847 defm VPMAXUDZ : avx512_binop_rm<0x3F, "vpmaxud", X86umax, v16i32, VR512, memopv16i32,
1848                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1849                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1850 defm VPMAXUQZ : avx512_binop_rm<0x3F, "vpmaxuq", X86umax, v8i64, VR512, memopv8i64,
1851                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1852                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1853
1854 defm VPMAXSDZ : avx512_binop_rm<0x3D, "vpmaxsd", X86smax, v16i32, VR512, memopv16i32,
1855                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1856                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1857 defm VPMAXSQZ : avx512_binop_rm<0x3D, "vpmaxsq", X86smax, v8i64, VR512, memopv8i64,
1858                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1859                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1860
1861 defm VPMINUDZ : avx512_binop_rm<0x3B, "vpminud", X86umin, v16i32, VR512, memopv16i32,
1862                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1863                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1864 defm VPMINUQZ : avx512_binop_rm<0x3B, "vpminuq", X86umin, v8i64, VR512, memopv8i64,
1865                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1866                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1867
1868 defm VPMINSDZ : avx512_binop_rm<0x39, "vpminsd", X86smin, v16i32, VR512, memopv16i32,
1869                    i512mem, loadi32, i32mem, "{1to16}", SSE_INTALU_ITINS_P, 1>,
1870                    T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1871 defm VPMINSQZ : avx512_binop_rm<0x39, "vpminsq", X86smin, v8i64, VR512, memopv8i64,
1872                    i512mem, loadi64, i64mem, "{1to8}", SSE_INTALU_ITINS_P, 0>,
1873                    T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1874
1875 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxs_d_512 (v16i32 VR512:$src1),
1876                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1877            (VPMAXSDZrr VR512:$src1, VR512:$src2)>;
1878 def : Pat <(v16i32 (int_x86_avx512_mask_pmaxu_d_512 (v16i32 VR512:$src1),
1879                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1880            (VPMAXUDZrr VR512:$src1, VR512:$src2)>;
1881 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxs_q_512 (v8i64 VR512:$src1),
1882                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1883            (VPMAXSQZrr VR512:$src1, VR512:$src2)>;
1884 def : Pat <(v8i64 (int_x86_avx512_mask_pmaxu_q_512 (v8i64 VR512:$src1),
1885                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1886            (VPMAXUQZrr VR512:$src1, VR512:$src2)>;
1887 def : Pat <(v16i32 (int_x86_avx512_mask_pmins_d_512 (v16i32 VR512:$src1),
1888                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1889            (VPMINSDZrr VR512:$src1, VR512:$src2)>;
1890 def : Pat <(v16i32 (int_x86_avx512_mask_pminu_d_512 (v16i32 VR512:$src1),
1891                     (v16i32 VR512:$src2), (v16i32 immAllZerosV), (i16 -1))),
1892            (VPMINUDZrr VR512:$src1, VR512:$src2)>;
1893 def : Pat <(v8i64 (int_x86_avx512_mask_pmins_q_512 (v8i64 VR512:$src1),
1894                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1895            (VPMINSQZrr VR512:$src1, VR512:$src2)>;
1896 def : Pat <(v8i64 (int_x86_avx512_mask_pminu_q_512 (v8i64 VR512:$src1),
1897                 (v8i64 VR512:$src2), (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
1898            (VPMINUQZrr VR512:$src1, VR512:$src2)>;
1899 //===----------------------------------------------------------------------===//
1900 // AVX-512 - Unpack Instructions
1901 //===----------------------------------------------------------------------===//
1902
1903 multiclass avx512_unpack_fp<bits<8> opc, SDNode OpNode, ValueType vt,
1904                                    PatFrag mem_frag, RegisterClass RC,
1905                                    X86MemOperand x86memop, string asm,
1906                                    Domain d> {
1907     def rr : AVX512PI<opc, MRMSrcReg,
1908                 (outs RC:$dst), (ins RC:$src1, RC:$src2),
1909                 asm, [(set RC:$dst,
1910                            (vt (OpNode RC:$src1, RC:$src2)))],
1911                            d>, EVEX_4V;
1912     def rm : AVX512PI<opc, MRMSrcMem,
1913                 (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
1914                 asm, [(set RC:$dst,
1915                        (vt (OpNode RC:$src1,
1916                             (bitconvert (mem_frag addr:$src2)))))],
1917                         d>, EVEX_4V;
1918 }
1919
1920 defm VUNPCKHPSZ: avx512_unpack_fp<0x15, X86Unpckh, v16f32, memopv8f64,
1921       VR512, f512mem, "vunpckhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1922       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1923 defm VUNPCKHPDZ: avx512_unpack_fp<0x15, X86Unpckh, v8f64, memopv8f64,
1924       VR512, f512mem, "vunpckhpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1925       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1926 defm VUNPCKLPSZ: avx512_unpack_fp<0x14, X86Unpckl, v16f32, memopv8f64,
1927       VR512, f512mem, "vunpcklps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1928       SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
1929 defm VUNPCKLPDZ: avx512_unpack_fp<0x14, X86Unpckl, v8f64, memopv8f64,
1930       VR512, f512mem, "vunpcklpd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
1931       SSEPackedDouble>, PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
1932
1933 multiclass avx512_unpack_int<bits<8> opc, string OpcodeStr, SDNode OpNode,
1934                         ValueType OpVT, RegisterClass RC, PatFrag memop_frag,
1935                         X86MemOperand x86memop> {
1936   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
1937        (ins RC:$src1, RC:$src2),
1938        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1939        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1), (OpVT RC:$src2))))],
1940        IIC_SSE_UNPCK>, EVEX_4V;
1941   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
1942        (ins RC:$src1, x86memop:$src2),
1943        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1944        [(set RC:$dst, (OpVT (OpNode (OpVT RC:$src1),
1945                                      (bitconvert (memop_frag addr:$src2)))))],
1946                                      IIC_SSE_UNPCK>, EVEX_4V;
1947 }
1948 defm VPUNPCKLDQZ  : avx512_unpack_int<0x62, "vpunpckldq", X86Unpckl, v16i32,
1949                                 VR512, memopv16i32, i512mem>, EVEX_V512,
1950                                 EVEX_CD8<32, CD8VF>;
1951 defm VPUNPCKLQDQZ : avx512_unpack_int<0x6C, "vpunpcklqdq", X86Unpckl, v8i64,
1952                                 VR512, memopv8i64, i512mem>, EVEX_V512,
1953                                 VEX_W, EVEX_CD8<64, CD8VF>;
1954 defm VPUNPCKHDQZ  : avx512_unpack_int<0x6A, "vpunpckhdq", X86Unpckh, v16i32,
1955                                 VR512, memopv16i32, i512mem>, EVEX_V512,
1956                                 EVEX_CD8<32, CD8VF>;
1957 defm VPUNPCKHQDQZ : avx512_unpack_int<0x6D, "vpunpckhqdq", X86Unpckh, v8i64,
1958                                 VR512, memopv8i64, i512mem>, EVEX_V512,
1959                                 VEX_W, EVEX_CD8<64, CD8VF>;
1960 //===----------------------------------------------------------------------===//
1961 // AVX-512 - PSHUFD
1962 //
1963
1964 multiclass avx512_pshuf_imm<bits<8> opc, string OpcodeStr, RegisterClass RC,
1965                          SDNode OpNode, PatFrag mem_frag,
1966                          X86MemOperand x86memop, ValueType OpVT> {
1967   def ri : AVX512Ii8<opc, MRMSrcReg, (outs RC:$dst),
1968                      (ins RC:$src1, i8imm:$src2),
1969                      !strconcat(OpcodeStr,
1970                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1971                      [(set RC:$dst,
1972                        (OpVT (OpNode RC:$src1, (i8 imm:$src2))))]>,
1973                      EVEX;
1974   def mi : AVX512Ii8<opc, MRMSrcMem, (outs RC:$dst),
1975                      (ins x86memop:$src1, i8imm:$src2),
1976                      !strconcat(OpcodeStr,
1977                          " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1978                      [(set RC:$dst,
1979                        (OpVT (OpNode (mem_frag addr:$src1),
1980                               (i8 imm:$src2))))]>, EVEX;
1981 }
1982
1983 defm VPSHUFDZ : avx512_pshuf_imm<0x70, "vpshufd", VR512, X86PShufd, memopv16i32,
1984                       i512mem, v16i32>, PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
1985
1986 let ExeDomain = SSEPackedSingle in
1987 defm VPERMILPSZ : avx512_pshuf_imm<0x04, "vpermilps", VR512, X86VPermilp,
1988                       memopv16f32, i512mem, v16f32>, TAPD, EVEX_V512,
1989                       EVEX_CD8<32, CD8VF>;
1990 let ExeDomain = SSEPackedDouble in
1991 defm VPERMILPDZ : avx512_pshuf_imm<0x05, "vpermilpd", VR512, X86VPermilp,
1992                       memopv8f64, i512mem, v8f64>, TAPD, EVEX_V512,
1993                       VEX_W, EVEX_CD8<32, CD8VF>;
1994
1995 def : Pat<(v16i32 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
1996           (VPERMILPSZri VR512:$src1, imm:$imm)>;
1997 def : Pat<(v8i64 (X86VPermilp VR512:$src1, (i8 imm:$imm))),
1998           (VPERMILPDZri VR512:$src1, imm:$imm)>;
1999
2000 //===----------------------------------------------------------------------===//
2001 // AVX-512  Logical Instructions
2002 //===----------------------------------------------------------------------===//
2003
2004 defm VPANDDZ : avx512_binop_rm<0xDB, "vpandd", and, v16i32, VR512, memopv16i32,
2005                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2006                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2007 defm VPANDQZ : avx512_binop_rm<0xDB, "vpandq", and, v8i64, VR512, memopv8i64,
2008                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2009                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2010 defm VPORDZ  : avx512_binop_rm<0xEB, "vpord", or, v16i32, VR512, memopv16i32,
2011                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2012                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2013 defm VPORQZ  : avx512_binop_rm<0xEB, "vporq", or, v8i64, VR512, memopv8i64,
2014                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2015                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2016 defm VPXORDZ : avx512_binop_rm<0xEF, "vpxord", xor, v16i32, VR512, memopv16i32,
2017                       i512mem, loadi32, i32mem, "{1to16}", SSE_BIT_ITINS_P, 1>,
2018                       EVEX_V512, EVEX_CD8<32, CD8VF>;
2019 defm VPXORQZ : avx512_binop_rm<0xEF, "vpxorq", xor, v8i64, VR512, memopv8i64,
2020                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 1>,
2021                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2022 defm VPANDNDZ : avx512_binop_rm<0xDF, "vpandnd", X86andnp, v16i32, VR512,
2023                       memopv16i32, i512mem, loadi32, i32mem, "{1to16}",
2024                       SSE_BIT_ITINS_P, 0>, EVEX_V512, EVEX_CD8<32, CD8VF>;
2025 defm VPANDNQZ : avx512_binop_rm<0xDF, "vpandnq", X86andnp, v8i64, VR512, memopv8i64,
2026                       i512mem, loadi64, i64mem, "{1to8}", SSE_BIT_ITINS_P, 0>,
2027                       EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
2028
2029 //===----------------------------------------------------------------------===//
2030 // AVX-512  FP arithmetic
2031 //===----------------------------------------------------------------------===//
2032
2033 multiclass avx512_binop_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
2034                                   SizeItins itins> {
2035   defm SSZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "ss"), OpNode, FR32X,
2036                              f32mem, itins.s, 0>, XS, EVEX_4V, VEX_LIG,
2037                              EVEX_CD8<32, CD8VT1>;
2038   defm SDZ : sse12_fp_scalar<opc, !strconcat(OpcodeStr, "sd"), OpNode, FR64X,
2039                              f64mem, itins.d, 0>, XD, VEX_W, EVEX_4V, VEX_LIG,
2040                              EVEX_CD8<64, CD8VT1>;
2041 }
2042
2043 let isCommutable = 1 in {
2044 defm VADD : avx512_binop_s<0x58, "add", fadd, SSE_ALU_ITINS_S>;
2045 defm VMUL : avx512_binop_s<0x59, "mul", fmul, SSE_ALU_ITINS_S>;
2046 defm VMIN : avx512_binop_s<0x5D, "min", X86fmin, SSE_ALU_ITINS_S>;
2047 defm VMAX : avx512_binop_s<0x5F, "max", X86fmax, SSE_ALU_ITINS_S>;
2048 }
2049 let isCommutable = 0 in {
2050 defm VSUB : avx512_binop_s<0x5C, "sub", fsub, SSE_ALU_ITINS_S>;
2051 defm VDIV : avx512_binop_s<0x5E, "div", fdiv, SSE_ALU_ITINS_S>;
2052 }
2053
2054 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
2055                            RegisterClass KRC,
2056                            RegisterClass RC, ValueType vt,
2057                            X86MemOperand x86memop, PatFrag mem_frag,
2058                            X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2059                            string BrdcstStr,
2060                            Domain d, OpndItins itins, bit commutable> {
2061   let isCommutable = commutable in {
2062     def rr : PI<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src1, RC:$src2),
2063        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2064        [(set RC:$dst, (vt (OpNode RC:$src1, RC:$src2)))], itins.rr, d>,
2065        EVEX_4V;
2066
2067     def rrk: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2068        !strconcat(OpcodeStr,
2069            " \t{$src2, $src1, $dst {${mask}} |$dst {${mask}}, $src1, $src2}"),
2070        [], itins.rr, d>, EVEX_4V, EVEX_K;
2071
2072     def rrkz: PI<opc, MRMSrcReg, (outs RC:$dst), (ins KRC:$mask, RC:$src1, RC:$src2),
2073        !strconcat(OpcodeStr,
2074            " \t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2075        [], itins.rr, d>, EVEX_4V, EVEX_KZ;
2076   }
2077
2078   let mayLoad = 1 in {
2079     def rm : PI<opc, MRMSrcMem, (outs RC:$dst), (ins RC:$src1, x86memop:$src2),
2080        !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2081        [(set RC:$dst, (OpNode RC:$src1, (mem_frag addr:$src2)))],
2082           itins.rm, d>, EVEX_4V;
2083
2084     def rmb : PI<opc, MRMSrcMem, (outs RC:$dst),
2085        (ins RC:$src1, x86scalar_mop:$src2),
2086        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2087            ", $src1, $dst|$dst, $src1, ${src2}", BrdcstStr, "}"),
2088        [(set RC:$dst, (OpNode RC:$src1,
2089                        (vt (X86VBroadcast (scalar_mfrag addr:$src2)))))],
2090        itins.rm, d>, EVEX_4V, EVEX_B;
2091
2092     def rmk : PI<opc, MRMSrcMem, (outs RC:$dst),
2093        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2094            "\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2095        [], itins.rm, d>, EVEX_4V, EVEX_K;
2096
2097     def rmkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2098        (ins KRC:$mask, RC:$src1, x86memop:$src2), !strconcat(OpcodeStr,
2099            "\t{$src2, $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, $src2}"),
2100        [], itins.rm, d>, EVEX_4V, EVEX_KZ;
2101
2102     def rmbk : PI<opc, MRMSrcMem, (outs RC:$dst),
2103        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2104            " \t{${src2}", BrdcstStr,
2105            ", $src1, $dst {${mask}}|$dst {${mask}}, $src1, ${src2}", BrdcstStr, "}"),
2106        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_K;
2107
2108     def rmbkz : PI<opc, MRMSrcMem, (outs RC:$dst),
2109        (ins KRC:$mask, RC:$src1, x86scalar_mop:$src2), !strconcat(OpcodeStr,
2110            " \t{${src2}", BrdcstStr,
2111            ", $src1, $dst {${mask}} {z}|$dst {${mask}} {z}, $src1, ${src2}",
2112            BrdcstStr, "}"),
2113        [], itins.rm, d>, EVEX_4V, EVEX_B, EVEX_KZ;
2114   }
2115 }
2116
2117 defm VADDPSZ : avx512_fp_packed<0x58, "addps", fadd, VK16WM, VR512, v16f32, f512mem,
2118                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2119                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2120
2121 defm VADDPDZ : avx512_fp_packed<0x58, "addpd", fadd, VK8WM, VR512, v8f64, f512mem,
2122                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2123                    SSE_ALU_ITINS_P.d, 1>,
2124                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2125
2126 defm VMULPSZ : avx512_fp_packed<0x59, "mulps", fmul, VK16WM, VR512, v16f32, f512mem,
2127                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2128                    SSE_ALU_ITINS_P.s, 1>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2129 defm VMULPDZ : avx512_fp_packed<0x59, "mulpd", fmul, VK8WM, VR512, v8f64, f512mem,
2130                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2131                    SSE_ALU_ITINS_P.d, 1>,
2132                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2133
2134 defm VMINPSZ : avx512_fp_packed<0x5D, "minps", X86fmin, VK16WM, VR512, v16f32, f512mem,
2135                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2136                    SSE_ALU_ITINS_P.s, 1>,
2137                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2138 defm VMAXPSZ : avx512_fp_packed<0x5F, "maxps", X86fmax, VK16WM, VR512, v16f32, f512mem,
2139                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2140                    SSE_ALU_ITINS_P.s, 1>,
2141                    EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2142
2143 defm VMINPDZ : avx512_fp_packed<0x5D, "minpd", X86fmin, VK8WM, VR512, v8f64, f512mem,
2144                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2145                    SSE_ALU_ITINS_P.d, 1>,
2146                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2147 defm VMAXPDZ : avx512_fp_packed<0x5F, "maxpd", X86fmax, VK8WM, VR512, v8f64, f512mem,
2148                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2149                    SSE_ALU_ITINS_P.d, 1>,
2150                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2151
2152 defm VSUBPSZ : avx512_fp_packed<0x5C, "subps", fsub, VK16WM, VR512, v16f32, f512mem,
2153                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2154                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2155 defm VDIVPSZ : avx512_fp_packed<0x5E, "divps", fdiv, VK16WM, VR512, v16f32, f512mem,
2156                    memopv16f32, f32mem, loadf32, "{1to16}", SSEPackedSingle,
2157                    SSE_ALU_ITINS_P.s, 0>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
2158
2159 defm VSUBPDZ : avx512_fp_packed<0x5C, "subpd", fsub, VK8WM, VR512, v8f64, f512mem,
2160                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2161                    SSE_ALU_ITINS_P.d, 0>,
2162                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2163 defm VDIVPDZ : avx512_fp_packed<0x5E, "divpd", fdiv, VK8WM, VR512, v8f64, f512mem,
2164                    memopv8f64, f64mem, loadf64, "{1to8}", SSEPackedDouble,
2165                    SSE_ALU_ITINS_P.d, 0>,
2166                    EVEX_V512, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2167
2168 def : Pat<(v16f32 (int_x86_avx512_mask_max_ps_512 (v16f32 VR512:$src1),
2169                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
2170                    (i16 -1), FROUND_CURRENT)),
2171           (VMAXPSZrr VR512:$src1, VR512:$src2)>;
2172
2173 def : Pat<(v8f64 (int_x86_avx512_mask_max_pd_512 (v8f64 VR512:$src1),
2174                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
2175                    (i8 -1), FROUND_CURRENT)),
2176           (VMAXPDZrr VR512:$src1, VR512:$src2)>;
2177
2178 def : Pat<(v16f32 (int_x86_avx512_mask_min_ps_512 (v16f32 VR512:$src1),
2179                    (v16f32 VR512:$src2), (bc_v16f32 (v16i32 immAllZerosV)),
2180                    (i16 -1), FROUND_CURRENT)),
2181           (VMINPSZrr VR512:$src1, VR512:$src2)>;
2182
2183 def : Pat<(v8f64 (int_x86_avx512_mask_min_pd_512 (v8f64 VR512:$src1),
2184                    (v8f64 VR512:$src2), (bc_v8f64 (v16i32 immAllZerosV)),
2185                    (i8 -1), FROUND_CURRENT)),
2186           (VMINPDZrr VR512:$src1, VR512:$src2)>;
2187 //===----------------------------------------------------------------------===//
2188 // AVX-512  VPTESTM instructions
2189 //===----------------------------------------------------------------------===//
2190
2191 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2192               RegisterClass RC, X86MemOperand x86memop, PatFrag memop_frag,
2193               SDNode OpNode, ValueType vt> {
2194   def rr : AVX512PI<opc, MRMSrcReg,
2195              (outs KRC:$dst), (ins RC:$src1, RC:$src2),
2196              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2197              [(set KRC:$dst, (OpNode (vt RC:$src1), (vt RC:$src2)))],
2198              SSEPackedInt>, EVEX_4V;
2199   def rm : AVX512PI<opc, MRMSrcMem,
2200              (outs KRC:$dst), (ins RC:$src1, x86memop:$src2),
2201              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2202              [(set KRC:$dst, (OpNode (vt RC:$src1),
2203               (bitconvert (memop_frag addr:$src2))))], SSEPackedInt>, EVEX_4V;
2204 }
2205
2206 defm VPTESTMDZ  : avx512_vptest<0x27, "vptestmd", VK16, VR512,  f512mem,
2207                               memopv16i32, X86testm, v16i32>, T8PD, EVEX_V512,
2208                               EVEX_CD8<32, CD8VF>;
2209 defm VPTESTMQZ  : avx512_vptest<0x27, "vptestmq", VK8, VR512,  f512mem,
2210                               memopv8i64, X86testm, v8i64>, T8PD, EVEX_V512, VEX_W,
2211                               EVEX_CD8<64, CD8VF>;
2212
2213 let Predicates = [HasCDI] in {
2214 defm VPTESTNMDZ  : avx512_vptest<0x27, "vptestnmd", VK16, VR512,  f512mem,
2215                               memopv16i32, X86testnm, v16i32>, T8XS, EVEX_V512,
2216                               EVEX_CD8<32, CD8VF>;
2217 defm VPTESTNMQZ  : avx512_vptest<0x27, "vptestnmq", VK8, VR512,  f512mem,
2218                               memopv8i64, X86testnm, v8i64>, T8XS, EVEX_V512, VEX_W,
2219                               EVEX_CD8<64, CD8VF>;
2220 }
2221
2222 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
2223                  (v16i32 VR512:$src2), (i16 -1))),
2224                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
2225
2226 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
2227                  (v8i64 VR512:$src2), (i8 -1))),
2228                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
2229 //===----------------------------------------------------------------------===//
2230 // AVX-512  Shift instructions
2231 //===----------------------------------------------------------------------===//
2232 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
2233                          string OpcodeStr, SDNode OpNode, RegisterClass RC,
2234                          ValueType vt, X86MemOperand x86memop, PatFrag mem_frag,
2235                          RegisterClass KRC> {
2236   def ri : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
2237        (ins RC:$src1, i8imm:$src2),
2238            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2239        [(set RC:$dst, (vt (OpNode RC:$src1, (i8 imm:$src2))))],
2240         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
2241   def rik : AVX512BIi8<opc, ImmFormR, (outs RC:$dst),
2242        (ins KRC:$mask, RC:$src1, i8imm:$src2),
2243            !strconcat(OpcodeStr,
2244                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2245        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
2246   def mi: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
2247        (ins x86memop:$src1, i8imm:$src2),
2248            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2249        [(set RC:$dst, (OpNode (mem_frag addr:$src1),
2250                      (i8 imm:$src2)))], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
2251   def mik: AVX512BIi8<opc, ImmFormM, (outs RC:$dst),
2252        (ins KRC:$mask, x86memop:$src1, i8imm:$src2),
2253            !strconcat(OpcodeStr,
2254                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2255        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
2256 }
2257
2258 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2259                           RegisterClass RC, ValueType vt, ValueType SrcVT,
2260                           PatFrag bc_frag, RegisterClass KRC> {
2261   // src2 is always 128-bit
2262   def rr : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2263        (ins RC:$src1, VR128X:$src2),
2264            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2265        [(set RC:$dst, (vt (OpNode RC:$src1, (SrcVT VR128X:$src2))))],
2266         SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V;
2267   def rrk : AVX512BI<opc, MRMSrcReg, (outs RC:$dst),
2268        (ins KRC:$mask, RC:$src1, VR128X:$src2),
2269            !strconcat(OpcodeStr,
2270                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2271        [], SSE_INTSHIFT_ITINS_P.rr>, EVEX_4V, EVEX_K;
2272   def rm : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2273        (ins RC:$src1, i128mem:$src2),
2274            !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2275        [(set RC:$dst, (vt (OpNode RC:$src1,
2276                        (bc_frag (memopv2i64 addr:$src2)))))],
2277                         SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V;
2278   def rmk : AVX512BI<opc, MRMSrcMem, (outs RC:$dst),
2279        (ins KRC:$mask, RC:$src1, i128mem:$src2),
2280            !strconcat(OpcodeStr,
2281                 " \t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}"),
2282        [], SSE_INTSHIFT_ITINS_P.rm>, EVEX_4V, EVEX_K;
2283 }
2284
2285 defm VPSRLDZ : avx512_shift_rmi<0x72, MRM2r, MRM2m, "vpsrld", X86vsrli,
2286                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
2287                            EVEX_V512, EVEX_CD8<32, CD8VF>;
2288 defm VPSRLDZ : avx512_shift_rrm<0xD2, "vpsrld", X86vsrl,
2289                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2290                            EVEX_CD8<32, CD8VQ>;
2291
2292 defm VPSRLQZ : avx512_shift_rmi<0x73, MRM2r, MRM2m, "vpsrlq", X86vsrli,
2293                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2294                            EVEX_CD8<64, CD8VF>, VEX_W;
2295 defm VPSRLQZ : avx512_shift_rrm<0xD3, "vpsrlq", X86vsrl,
2296                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2297                            EVEX_CD8<64, CD8VQ>, VEX_W;
2298
2299 defm VPSLLDZ : avx512_shift_rmi<0x72, MRM6r, MRM6m, "vpslld", X86vshli,
2300                            VR512, v16i32, i512mem, memopv16i32, VK16WM>, EVEX_V512,
2301                            EVEX_CD8<32, CD8VF>;
2302 defm VPSLLDZ : avx512_shift_rrm<0xF2, "vpslld", X86vshl,
2303                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2304                            EVEX_CD8<32, CD8VQ>;
2305
2306 defm VPSLLQZ : avx512_shift_rmi<0x73, MRM6r, MRM6m, "vpsllq", X86vshli,
2307                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2308                            EVEX_CD8<64, CD8VF>, VEX_W;
2309 defm VPSLLQZ : avx512_shift_rrm<0xF3, "vpsllq", X86vshl,
2310                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2311                            EVEX_CD8<64, CD8VQ>, VEX_W;
2312
2313 defm VPSRADZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsrad", X86vsrai,
2314                            VR512, v16i32, i512mem, memopv16i32, VK16WM>,
2315                            EVEX_V512, EVEX_CD8<32, CD8VF>;
2316 defm VPSRADZ : avx512_shift_rrm<0xE2, "vpsrad", X86vsra,
2317                            VR512, v16i32, v4i32, bc_v4i32, VK16WM>, EVEX_V512,
2318                            EVEX_CD8<32, CD8VQ>;
2319
2320 defm VPSRAQZ : avx512_shift_rmi<0x72, MRM4r, MRM4m, "vpsraq", X86vsrai,
2321                            VR512, v8i64, i512mem, memopv8i64, VK8WM>, EVEX_V512,
2322                            EVEX_CD8<64, CD8VF>, VEX_W;
2323 defm VPSRAQZ : avx512_shift_rrm<0xE2, "vpsraq", X86vsra,
2324                            VR512, v8i64, v2i64, bc_v2i64, VK8WM>, EVEX_V512,
2325                            EVEX_CD8<64, CD8VQ>, VEX_W;
2326
2327 //===-------------------------------------------------------------------===//
2328 // Variable Bit Shifts
2329 //===-------------------------------------------------------------------===//
2330 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
2331                            RegisterClass RC, ValueType vt,
2332                            X86MemOperand x86memop, PatFrag mem_frag> {
2333   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
2334              (ins RC:$src1, RC:$src2),
2335              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2336              [(set RC:$dst,
2337                (vt (OpNode RC:$src1, (vt RC:$src2))))]>,
2338              EVEX_4V;
2339   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
2340              (ins RC:$src1, x86memop:$src2),
2341              !strconcat(OpcodeStr, " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2342              [(set RC:$dst,
2343                (vt (OpNode RC:$src1, (mem_frag addr:$src2))))]>,
2344              EVEX_4V;
2345 }
2346
2347 defm VPSLLVDZ : avx512_var_shift<0x47, "vpsllvd", shl, VR512, v16i32,
2348                                i512mem, memopv16i32>, EVEX_V512,
2349                                EVEX_CD8<32, CD8VF>;
2350 defm VPSLLVQZ : avx512_var_shift<0x47, "vpsllvq", shl, VR512, v8i64,
2351                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2352                                EVEX_CD8<64, CD8VF>;
2353 defm VPSRLVDZ : avx512_var_shift<0x45, "vpsrlvd", srl, VR512, v16i32,
2354                                i512mem, memopv16i32>, EVEX_V512,
2355                                EVEX_CD8<32, CD8VF>;
2356 defm VPSRLVQZ : avx512_var_shift<0x45, "vpsrlvq", srl, VR512, v8i64,
2357                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2358                                EVEX_CD8<64, CD8VF>;
2359 defm VPSRAVDZ : avx512_var_shift<0x46, "vpsravd", sra, VR512, v16i32,
2360                                i512mem, memopv16i32>, EVEX_V512,
2361                                EVEX_CD8<32, CD8VF>;
2362 defm VPSRAVQZ : avx512_var_shift<0x46, "vpsravq", sra, VR512, v8i64,
2363                                i512mem, memopv8i64>, EVEX_V512, VEX_W,
2364                                EVEX_CD8<64, CD8VF>;
2365
2366 //===----------------------------------------------------------------------===//
2367 // AVX-512 - MOVDDUP
2368 //===----------------------------------------------------------------------===//
2369
2370 multiclass avx512_movddup<string OpcodeStr, RegisterClass RC, ValueType VT,
2371                         X86MemOperand x86memop, PatFrag memop_frag> {
2372 def rr  : AVX512PDI<0x12, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2373                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2374                     [(set RC:$dst, (VT (X86Movddup RC:$src)))]>, EVEX;
2375 def rm  : AVX512PDI<0x12, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2376                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2377                     [(set RC:$dst,
2378                       (VT (X86Movddup (memop_frag addr:$src))))]>, EVEX;
2379 }
2380
2381 defm VMOVDDUPZ : avx512_movddup<"vmovddup", VR512, v8f64, f512mem, memopv8f64>,
2382                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
2383 def : Pat<(X86Movddup (v8f64 (scalar_to_vector (loadf64 addr:$src)))),
2384           (VMOVDDUPZrm addr:$src)>;
2385
2386 //===---------------------------------------------------------------------===//
2387 // Replicate Single FP - MOVSHDUP and MOVSLDUP
2388 //===---------------------------------------------------------------------===//
2389 multiclass avx512_replicate_sfp<bits<8> op, SDNode OpNode, string OpcodeStr,
2390                               ValueType vt, RegisterClass RC, PatFrag mem_frag,
2391                               X86MemOperand x86memop> {
2392   def rr : AVX512XSI<op, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
2393                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2394                       [(set RC:$dst, (vt (OpNode RC:$src)))]>, EVEX;
2395   let mayLoad = 1 in
2396   def rm : AVX512XSI<op, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2397                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
2398                       [(set RC:$dst, (OpNode (mem_frag addr:$src)))]>, EVEX;
2399 }
2400
2401 defm VMOVSHDUPZ  : avx512_replicate_sfp<0x16, X86Movshdup, "vmovshdup",
2402                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
2403                        EVEX_CD8<32, CD8VF>;
2404 defm VMOVSLDUPZ  : avx512_replicate_sfp<0x12, X86Movsldup, "vmovsldup",
2405                        v16f32, VR512, memopv16f32, f512mem>, EVEX_V512,
2406                        EVEX_CD8<32, CD8VF>;
2407
2408 def : Pat<(v16i32 (X86Movshdup VR512:$src)), (VMOVSHDUPZrr VR512:$src)>;
2409 def : Pat<(v16i32 (X86Movshdup (memopv16i32 addr:$src))),
2410            (VMOVSHDUPZrm addr:$src)>;
2411 def : Pat<(v16i32 (X86Movsldup VR512:$src)), (VMOVSLDUPZrr VR512:$src)>;
2412 def : Pat<(v16i32 (X86Movsldup (memopv16i32 addr:$src))),
2413            (VMOVSLDUPZrm addr:$src)>;
2414
2415 //===----------------------------------------------------------------------===//
2416 // Move Low to High and High to Low packed FP Instructions
2417 //===----------------------------------------------------------------------===//
2418 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
2419           (ins VR128X:$src1, VR128X:$src2),
2420           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2421           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
2422            IIC_SSE_MOV_LH>, EVEX_4V;
2423 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
2424           (ins VR128X:$src1, VR128X:$src2),
2425           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2426           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
2427           IIC_SSE_MOV_LH>, EVEX_4V;
2428
2429 let Predicates = [HasAVX512] in {
2430   // MOVLHPS patterns
2431   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2432             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
2433   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
2434             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
2435
2436   // MOVHLPS patterns
2437   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
2438             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
2439 }
2440
2441 //===----------------------------------------------------------------------===//
2442 // FMA - Fused Multiply Operations
2443 //
2444 let Constraints = "$src1 = $dst" in {
2445 multiclass avx512_fma3p_rm<bits<8> opc, string OpcodeStr,
2446             RegisterClass RC, X86MemOperand x86memop,
2447             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2448             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2449   def r: AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2450           (ins RC:$src1, RC:$src2, RC:$src3),
2451           !strconcat(OpcodeStr," \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2452           [(set RC:$dst, (OpVT(OpNode RC:$src1, RC:$src2, RC:$src3)))]>;
2453
2454   let mayLoad = 1 in
2455   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2456           (ins RC:$src1, RC:$src2, x86memop:$src3),
2457           !strconcat(OpcodeStr, " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2458           [(set RC:$dst, (OpVT (OpNode RC:$src1, RC:$src2,
2459                                                (mem_frag addr:$src3))))]>;
2460    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2461            (ins RC:$src1, RC:$src2, x86scalar_mop:$src3),
2462            !strconcat(OpcodeStr, " \t{${src3}", BrdcstStr,
2463             ", $src2, $dst|$dst, $src2, ${src3}", BrdcstStr, "}"),
2464            [(set RC:$dst, (OpNode RC:$src1, RC:$src2,
2465            (OpVT (X86VBroadcast (scalar_mfrag addr:$src3)))))]>, EVEX_B;
2466 }
2467 } // Constraints = "$src1 = $dst"
2468
2469 let ExeDomain = SSEPackedSingle in {
2470   defm VFMADD213PSZ    : avx512_fma3p_rm<0xA8, "vfmadd213ps", VR512, f512mem,
2471                                     memopv16f32, f32mem, loadf32, "{1to16}",
2472                                     X86Fmadd, v16f32>, EVEX_V512,
2473                                     EVEX_CD8<32, CD8VF>;
2474   defm VFMSUB213PSZ    : avx512_fma3p_rm<0xAA, "vfmsub213ps", VR512, f512mem,
2475                                     memopv16f32, f32mem, loadf32, "{1to16}",
2476                                     X86Fmsub, v16f32>, EVEX_V512,
2477                                     EVEX_CD8<32, CD8VF>;
2478   defm VFMADDSUB213PSZ : avx512_fma3p_rm<0xA6, "vfmaddsub213ps", VR512, f512mem,
2479                                     memopv16f32, f32mem, loadf32, "{1to16}",
2480                                     X86Fmaddsub, v16f32>,
2481                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2482   defm VFMSUBADD213PSZ : avx512_fma3p_rm<0xA7, "vfmsubadd213ps", VR512, f512mem,
2483                                     memopv16f32, f32mem, loadf32, "{1to16}",
2484                                     X86Fmsubadd, v16f32>,
2485                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2486   defm VFNMADD213PSZ   : avx512_fma3p_rm<0xAC, "vfnmadd213ps", VR512, f512mem,
2487                                     memopv16f32, f32mem, loadf32, "{1to16}",
2488                                     X86Fnmadd, v16f32>, EVEX_V512,
2489                                     EVEX_CD8<32, CD8VF>;
2490   defm VFNMSUB213PSZ   : avx512_fma3p_rm<0xAE, "vfnmsub213ps", VR512, f512mem,
2491                                     memopv16f32, f32mem, loadf32, "{1to16}",
2492                                     X86Fnmsub, v16f32>, EVEX_V512,
2493                                     EVEX_CD8<32, CD8VF>;
2494 }
2495 let ExeDomain = SSEPackedDouble in {
2496   defm VFMADD213PDZ    : avx512_fma3p_rm<0xA8, "vfmadd213pd", VR512, f512mem,
2497                                     memopv8f64, f64mem, loadf64, "{1to8}",
2498                                     X86Fmadd, v8f64>, EVEX_V512,
2499                                     VEX_W, EVEX_CD8<64, CD8VF>;
2500   defm VFMSUB213PDZ    : avx512_fma3p_rm<0xAA, "vfmsub213pd", VR512, f512mem,
2501                                     memopv8f64, f64mem, loadf64, "{1to8}",
2502                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2503                                     EVEX_CD8<64, CD8VF>;
2504   defm VFMADDSUB213PDZ : avx512_fma3p_rm<0xA6, "vfmaddsub213pd", VR512, f512mem,
2505                                     memopv8f64, f64mem, loadf64, "{1to8}",
2506                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2507                                     EVEX_CD8<64, CD8VF>;
2508   defm VFMSUBADD213PDZ : avx512_fma3p_rm<0xA7, "vfmsubadd213pd", VR512, f512mem,
2509                                     memopv8f64, f64mem, loadf64, "{1to8}",
2510                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2511                                     EVEX_CD8<64, CD8VF>;
2512   defm VFNMADD213PDZ : avx512_fma3p_rm<0xAC, "vfnmadd213pd", VR512, f512mem,
2513                                   memopv8f64, f64mem, loadf64, "{1to8}",
2514                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2515                                   EVEX_CD8<64, CD8VF>;
2516   defm VFNMSUB213PDZ : avx512_fma3p_rm<0xAE, "vfnmsub213pd", VR512, f512mem,
2517                                   memopv8f64, f64mem, loadf64, "{1to8}",
2518                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2519                                   EVEX_CD8<64, CD8VF>;
2520 }
2521
2522 let Constraints = "$src1 = $dst" in {
2523 multiclass avx512_fma3p_m132<bits<8> opc, string OpcodeStr,
2524             RegisterClass RC, X86MemOperand x86memop,
2525             PatFrag mem_frag, X86MemOperand x86scalar_mop, PatFrag scalar_mfrag,
2526             string BrdcstStr, SDNode OpNode, ValueType OpVT> {
2527   let mayLoad = 1 in
2528   def m: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2529           (ins RC:$src1, RC:$src3, x86memop:$src2),
2530           !strconcat(OpcodeStr, " \t{$src2, $src3, $dst|$dst, $src3, $src2}"),
2531           [(set RC:$dst, (OpVT (OpNode RC:$src1, (mem_frag addr:$src2), RC:$src3)))]>;
2532    def mb: AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2533            (ins RC:$src1, RC:$src3, x86scalar_mop:$src2),
2534            !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
2535             ", $src3, $dst|$dst, $src3, ${src2}", BrdcstStr, "}"),
2536            [(set RC:$dst, (OpNode RC:$src1,
2537            (OpVT (X86VBroadcast (scalar_mfrag addr:$src2))), RC:$src3))]>, EVEX_B;
2538 }
2539 } // Constraints = "$src1 = $dst"
2540
2541
2542 let ExeDomain = SSEPackedSingle in {
2543   defm VFMADD132PSZ    : avx512_fma3p_m132<0x98, "vfmadd132ps", VR512, f512mem,
2544                                     memopv16f32, f32mem, loadf32, "{1to16}",
2545                                     X86Fmadd, v16f32>, EVEX_V512,
2546                                     EVEX_CD8<32, CD8VF>;
2547   defm VFMSUB132PSZ    : avx512_fma3p_m132<0x9A, "vfmsub132ps", VR512, f512mem,
2548                                     memopv16f32, f32mem, loadf32, "{1to16}",
2549                                     X86Fmsub, v16f32>, EVEX_V512,
2550                                     EVEX_CD8<32, CD8VF>;
2551   defm VFMADDSUB132PSZ : avx512_fma3p_m132<0x96, "vfmaddsub132ps", VR512, f512mem,
2552                                     memopv16f32, f32mem, loadf32, "{1to16}",
2553                                     X86Fmaddsub, v16f32>,
2554                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2555   defm VFMSUBADD132PSZ : avx512_fma3p_m132<0x97, "vfmsubadd132ps", VR512, f512mem,
2556                                     memopv16f32, f32mem, loadf32, "{1to16}",
2557                                     X86Fmsubadd, v16f32>,
2558                                     EVEX_V512, EVEX_CD8<32, CD8VF>;
2559   defm VFNMADD132PSZ   : avx512_fma3p_m132<0x9C, "vfnmadd132ps", VR512, f512mem,
2560                                     memopv16f32, f32mem, loadf32, "{1to16}",
2561                                     X86Fnmadd, v16f32>, EVEX_V512,
2562                                     EVEX_CD8<32, CD8VF>;
2563   defm VFNMSUB132PSZ   : avx512_fma3p_m132<0x9E, "vfnmsub132ps", VR512, f512mem,
2564                                     memopv16f32, f32mem, loadf32, "{1to16}",
2565                                     X86Fnmsub, v16f32>, EVEX_V512,
2566                                     EVEX_CD8<32, CD8VF>;
2567 }
2568 let ExeDomain = SSEPackedDouble in {
2569   defm VFMADD132PDZ    : avx512_fma3p_m132<0x98, "vfmadd132pd", VR512, f512mem,
2570                                     memopv8f64, f64mem, loadf64, "{1to8}",
2571                                     X86Fmadd, v8f64>, EVEX_V512,
2572                                     VEX_W, EVEX_CD8<64, CD8VF>;
2573   defm VFMSUB132PDZ    : avx512_fma3p_m132<0x9A, "vfmsub132pd", VR512, f512mem,
2574                                     memopv8f64, f64mem, loadf64, "{1to8}",
2575                                     X86Fmsub, v8f64>, EVEX_V512, VEX_W,
2576                                     EVEX_CD8<64, CD8VF>;
2577   defm VFMADDSUB132PDZ : avx512_fma3p_m132<0x96, "vfmaddsub132pd", VR512, f512mem,
2578                                     memopv8f64, f64mem, loadf64, "{1to8}",
2579                                     X86Fmaddsub, v8f64>, EVEX_V512, VEX_W,
2580                                     EVEX_CD8<64, CD8VF>;
2581   defm VFMSUBADD132PDZ : avx512_fma3p_m132<0x97, "vfmsubadd132pd", VR512, f512mem,
2582                                     memopv8f64, f64mem, loadf64, "{1to8}",
2583                                     X86Fmsubadd, v8f64>, EVEX_V512, VEX_W,
2584                                     EVEX_CD8<64, CD8VF>;
2585   defm VFNMADD132PDZ : avx512_fma3p_m132<0x9C, "vfnmadd132pd", VR512, f512mem,
2586                                   memopv8f64, f64mem, loadf64, "{1to8}",
2587                                   X86Fnmadd, v8f64>, EVEX_V512, VEX_W,
2588                                   EVEX_CD8<64, CD8VF>;
2589   defm VFNMSUB132PDZ : avx512_fma3p_m132<0x9E, "vfnmsub132pd", VR512, f512mem,
2590                                   memopv8f64, f64mem, loadf64, "{1to8}",
2591                                   X86Fnmsub, v8f64>, EVEX_V512, VEX_W,
2592                                   EVEX_CD8<64, CD8VF>;
2593 }
2594
2595 // Scalar FMA
2596 let Constraints = "$src1 = $dst" in {
2597 multiclass avx512_fma3s_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
2598                  RegisterClass RC, ValueType OpVT,
2599                  X86MemOperand x86memop, Operand memop,
2600                  PatFrag mem_frag> {
2601   let isCommutable = 1 in
2602   def r     : AVX512FMA3<opc, MRMSrcReg, (outs RC:$dst),
2603                    (ins RC:$src1, RC:$src2, RC:$src3),
2604                    !strconcat(OpcodeStr,
2605                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2606                    [(set RC:$dst,
2607                      (OpVT (OpNode RC:$src2, RC:$src1, RC:$src3)))]>;
2608   let mayLoad = 1 in
2609   def m     : AVX512FMA3<opc, MRMSrcMem, (outs RC:$dst),
2610                    (ins RC:$src1, RC:$src2, f128mem:$src3),
2611                    !strconcat(OpcodeStr,
2612                               " \t{$src3, $src2, $dst|$dst, $src2, $src3}"),
2613                    [(set RC:$dst,
2614                      (OpVT (OpNode RC:$src2, RC:$src1,
2615                             (mem_frag addr:$src3))))]>;
2616 }
2617
2618 } // Constraints = "$src1 = $dst"
2619
2620 defm VFMADDSSZ  : avx512_fma3s_rm<0xA9, "vfmadd213ss", X86Fmadd, FR32X,
2621                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2622 defm VFMADDSDZ  : avx512_fma3s_rm<0xA9, "vfmadd213sd", X86Fmadd, FR64X,
2623                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2624 defm VFMSUBSSZ  : avx512_fma3s_rm<0xAB, "vfmsub213ss", X86Fmsub, FR32X,
2625                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2626 defm VFMSUBSDZ  : avx512_fma3s_rm<0xAB, "vfmsub213sd", X86Fmsub, FR64X,
2627                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2628 defm VFNMADDSSZ  : avx512_fma3s_rm<0xAD, "vfnmadd213ss", X86Fnmadd, FR32X,
2629                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2630 defm VFNMADDSDZ  : avx512_fma3s_rm<0xAD, "vfnmadd213sd", X86Fnmadd, FR64X,
2631                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2632 defm VFNMSUBSSZ  : avx512_fma3s_rm<0xAF, "vfnmsub213ss", X86Fnmsub, FR32X,
2633                       f32, f32mem, ssmem, loadf32>, EVEX_CD8<32, CD8VT1>;
2634 defm VFNMSUBSDZ  : avx512_fma3s_rm<0xAF, "vfnmsub213sd", X86Fnmsub, FR64X,
2635                       f64, f64mem, sdmem, loadf64>, VEX_W, EVEX_CD8<64, CD8VT1>;
2636
2637 //===----------------------------------------------------------------------===//
2638 // AVX-512  Scalar convert from sign integer to float/double
2639 //===----------------------------------------------------------------------===//
2640
2641 multiclass avx512_vcvtsi<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2642                           X86MemOperand x86memop, string asm> {
2643 let hasSideEffects = 0 in {
2644   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins DstRC:$src1, SrcRC:$src),
2645               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
2646               EVEX_4V;
2647   let mayLoad = 1 in
2648   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst),
2649               (ins DstRC:$src1, x86memop:$src),
2650               !strconcat(asm," \t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
2651               EVEX_4V;
2652 } // hasSideEffects = 0
2653 }
2654 let Predicates = [HasAVX512] in {
2655 defm VCVTSI2SSZ   : avx512_vcvtsi<0x2A, GR32, FR32X, i32mem, "cvtsi2ss{l}">,
2656                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2657 defm VCVTSI642SSZ : avx512_vcvtsi<0x2A, GR64, FR32X, i64mem, "cvtsi2ss{q}">,
2658                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2659 defm VCVTSI2SDZ   : avx512_vcvtsi<0x2A, GR32, FR64X, i32mem, "cvtsi2sd{l}">,
2660                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2661 defm VCVTSI642SDZ : avx512_vcvtsi<0x2A, GR64, FR64X, i64mem, "cvtsi2sd{q}">,
2662                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2663
2664 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
2665           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2666 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
2667           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2668 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
2669           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2670 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
2671           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2672
2673 def : Pat<(f32 (sint_to_fp GR32:$src)),
2674           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
2675 def : Pat<(f32 (sint_to_fp GR64:$src)),
2676           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
2677 def : Pat<(f64 (sint_to_fp GR32:$src)),
2678           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
2679 def : Pat<(f64 (sint_to_fp GR64:$src)),
2680           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
2681
2682 defm VCVTUSI2SSZ   : avx512_vcvtsi<0x7B, GR32, FR32X, i32mem, "cvtusi2ss{l}">,
2683                                   XS, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2684 defm VCVTUSI642SSZ : avx512_vcvtsi<0x7B, GR64, FR32X, i64mem, "cvtusi2ss{q}">,
2685                                   XS, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2686 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, GR32, FR64X, i32mem, "cvtusi2sd{l}">,
2687                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2688 defm VCVTUSI642SDZ : avx512_vcvtsi<0x7B, GR64, FR64X, i64mem, "cvtusi2sd{q}">,
2689                                   XD, VEX_W, VEX_LIG, EVEX_CD8<64, CD8VT1>;
2690
2691 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
2692           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2693 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
2694           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
2695 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
2696           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2697 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
2698           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
2699
2700 def : Pat<(f32 (uint_to_fp GR32:$src)),
2701           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
2702 def : Pat<(f32 (uint_to_fp GR64:$src)),
2703           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
2704 def : Pat<(f64 (uint_to_fp GR32:$src)),
2705           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
2706 def : Pat<(f64 (uint_to_fp GR64:$src)),
2707           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
2708 }
2709
2710 //===----------------------------------------------------------------------===//
2711 // AVX-512  Scalar convert from float/double to integer
2712 //===----------------------------------------------------------------------===//
2713 multiclass avx512_cvt_s_int<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2714                           Intrinsic Int, Operand memop, ComplexPattern mem_cpat,
2715                           string asm> {
2716 let hasSideEffects = 0 in {
2717   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2718               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2719               [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG,
2720               Requires<[HasAVX512]>;
2721   let mayLoad = 1 in
2722   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
2723               !strconcat(asm," \t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG,
2724               Requires<[HasAVX512]>;
2725 } // hasSideEffects = 0
2726 }
2727 let Predicates = [HasAVX512] in {
2728 // Convert float/double to signed/unsigned int 32/64
2729 defm VCVTSS2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
2730                                    ssmem, sse_load_f32, "cvtss2si">,
2731                                    XS, EVEX_CD8<32, CD8VT1>;
2732 defm VCVTSS2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse_cvtss2si64,
2733                                    ssmem, sse_load_f32, "cvtss2si">,
2734                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
2735 defm VCVTSS2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtss2usi,
2736                                    ssmem, sse_load_f32, "cvtss2usi">,
2737                                    XS, EVEX_CD8<32, CD8VT1>;
2738 defm VCVTSS2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
2739                                    int_x86_avx512_cvtss2usi64, ssmem,
2740                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
2741                                    EVEX_CD8<32, CD8VT1>;
2742 defm VCVTSD2SIZ:    avx512_cvt_s_int<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
2743                                    sdmem, sse_load_f64, "cvtsd2si">,
2744                                    XD, EVEX_CD8<64, CD8VT1>;
2745 defm VCVTSD2SI64Z:  avx512_cvt_s_int<0x2D, VR128X, GR64, int_x86_sse2_cvtsd2si64,
2746                                    sdmem, sse_load_f64, "cvtsd2si">,
2747                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2748 defm VCVTSD2USIZ:   avx512_cvt_s_int<0x79, VR128X, GR32, int_x86_avx512_cvtsd2usi,
2749                                    sdmem, sse_load_f64, "cvtsd2usi">,
2750                                    XD, EVEX_CD8<64, CD8VT1>;
2751 defm VCVTSD2USI64Z: avx512_cvt_s_int<0x79, VR128X, GR64,
2752                                    int_x86_avx512_cvtsd2usi64, sdmem,
2753                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
2754                                    EVEX_CD8<64, CD8VT1>;
2755
2756 let isCodeGenOnly = 1 in {
2757   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2758             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
2759             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
2760   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2761             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
2762             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
2763   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2764             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
2765             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
2766   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2767             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
2768             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
2769
2770   defm Int_VCVTUSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2771             int_x86_avx512_cvtusi2ss, i32mem, loadi32, "cvtusi2ss{l}",
2772             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
2773   defm Int_VCVTUSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2774             int_x86_avx512_cvtusi642ss, i64mem, loadi64, "cvtusi2ss{q}",
2775             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
2776   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
2777             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
2778             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
2779   defm Int_VCVTUSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
2780             int_x86_avx512_cvtusi642sd, i64mem, loadi64, "cvtusi2sd{q}",
2781             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
2782 } // isCodeGenOnly = 1
2783
2784 // Convert float/double to signed/unsigned int 32/64 with truncation
2785 let isCodeGenOnly = 1 in {
2786   defm Int_VCVTTSS2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse_cvttss2si,
2787                                      ssmem, sse_load_f32, "cvttss2si">,
2788                                      XS, EVEX_CD8<32, CD8VT1>;
2789   defm Int_VCVTTSS2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
2790                                      int_x86_sse_cvttss2si64, ssmem, sse_load_f32,
2791                                      "cvttss2si">, XS, VEX_W,
2792                                      EVEX_CD8<32, CD8VT1>;
2793   defm Int_VCVTTSD2SIZ : avx512_cvt_s_int<0x2C, VR128X, GR32, int_x86_sse2_cvttsd2si,
2794                                      sdmem, sse_load_f64, "cvttsd2si">, XD,
2795                                      EVEX_CD8<64, CD8VT1>;
2796   defm Int_VCVTTSD2SI64Z : avx512_cvt_s_int<0x2C, VR128X, GR64,
2797                                      int_x86_sse2_cvttsd2si64, sdmem, sse_load_f64,
2798                                      "cvttsd2si">, XD, VEX_W,
2799                                      EVEX_CD8<64, CD8VT1>;
2800   defm Int_VCVTTSS2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
2801                                      int_x86_avx512_cvttss2usi, ssmem, sse_load_f32,
2802                                      "cvttss2usi">, XS, EVEX_CD8<32, CD8VT1>;
2803   defm Int_VCVTTSS2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
2804                                      int_x86_avx512_cvttss2usi64, ssmem,
2805                                      sse_load_f32, "cvttss2usi">, XS, VEX_W,
2806                                      EVEX_CD8<32, CD8VT1>;
2807   defm Int_VCVTTSD2USIZ : avx512_cvt_s_int<0x78, VR128X, GR32,
2808                                      int_x86_avx512_cvttsd2usi,
2809                                      sdmem, sse_load_f64, "cvttsd2usi">, XD,
2810                                      EVEX_CD8<64, CD8VT1>;
2811   defm Int_VCVTTSD2USI64Z : avx512_cvt_s_int<0x78, VR128X, GR64,
2812                                      int_x86_avx512_cvttsd2usi64, sdmem,
2813                                      sse_load_f64, "cvttsd2usi">, XD, VEX_W,
2814                                      EVEX_CD8<64, CD8VT1>;
2815 } // isCodeGenOnly = 1
2816
2817 multiclass avx512_cvt_s<bits<8> opc, RegisterClass SrcRC, RegisterClass DstRC,
2818                          SDNode OpNode, X86MemOperand x86memop, PatFrag ld_frag,
2819                          string asm> {
2820   def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2821               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2822               [(set DstRC:$dst, (OpNode SrcRC:$src))]>, EVEX;
2823   def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2824               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2825               [(set DstRC:$dst, (OpNode (ld_frag addr:$src)))]>, EVEX;
2826 }
2827
2828 defm VCVTTSS2SIZ    : avx512_cvt_s<0x2C, FR32X, GR32, fp_to_sint, f32mem,
2829                                   loadf32, "cvttss2si">, XS,
2830                                   EVEX_CD8<32, CD8VT1>;
2831 defm VCVTTSS2USIZ   : avx512_cvt_s<0x78, FR32X, GR32, fp_to_uint, f32mem,
2832                                   loadf32, "cvttss2usi">, XS,
2833                                   EVEX_CD8<32, CD8VT1>;
2834 defm VCVTTSS2SI64Z  : avx512_cvt_s<0x2C, FR32X, GR64, fp_to_sint, f32mem,
2835                                   loadf32, "cvttss2si">, XS, VEX_W,
2836                                   EVEX_CD8<32, CD8VT1>;
2837 defm VCVTTSS2USI64Z : avx512_cvt_s<0x78, FR32X, GR64, fp_to_uint, f32mem,
2838                                   loadf32, "cvttss2usi">, XS, VEX_W,
2839                                   EVEX_CD8<32, CD8VT1>;
2840 defm VCVTTSD2SIZ    : avx512_cvt_s<0x2C, FR64X, GR32, fp_to_sint, f64mem,
2841                                   loadf64, "cvttsd2si">, XD,
2842                                   EVEX_CD8<64, CD8VT1>;
2843 defm VCVTTSD2USIZ   : avx512_cvt_s<0x78, FR64X, GR32, fp_to_uint, f64mem,
2844                                   loadf64, "cvttsd2usi">, XD,
2845                                   EVEX_CD8<64, CD8VT1>;
2846 defm VCVTTSD2SI64Z  : avx512_cvt_s<0x2C, FR64X, GR64, fp_to_sint, f64mem,
2847                                   loadf64, "cvttsd2si">, XD, VEX_W,
2848                                   EVEX_CD8<64, CD8VT1>;
2849 defm VCVTTSD2USI64Z : avx512_cvt_s<0x78, FR64X, GR64, fp_to_uint, f64mem,
2850                                   loadf64, "cvttsd2usi">, XD, VEX_W,
2851                                   EVEX_CD8<64, CD8VT1>;
2852 } // HasAVX512
2853 //===----------------------------------------------------------------------===//
2854 // AVX-512  Convert form float to double and back
2855 //===----------------------------------------------------------------------===//
2856 let hasSideEffects = 0 in {
2857 def VCVTSS2SDZrr : AVX512XSI<0x5A, MRMSrcReg, (outs FR64X:$dst),
2858                     (ins FR32X:$src1, FR32X:$src2),
2859                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2860                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
2861 let mayLoad = 1 in
2862 def VCVTSS2SDZrm : AVX512XSI<0x5A, MRMSrcMem, (outs FR64X:$dst),
2863                     (ins FR32X:$src1, f32mem:$src2),
2864                     "vcvtss2sd\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2865                     []>, EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
2866                     EVEX_CD8<32, CD8VT1>;
2867
2868 // Convert scalar double to scalar single
2869 def VCVTSD2SSZrr  : AVX512XDI<0x5A, MRMSrcReg, (outs FR32X:$dst),
2870                       (ins FR64X:$src1, FR64X:$src2),
2871                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2872                       []>, EVEX_4V, VEX_LIG, VEX_W, Sched<[WriteCvtF2F]>;
2873 let mayLoad = 1 in
2874 def VCVTSD2SSZrm  : AVX512XDI<0x5A, MRMSrcMem, (outs FR32X:$dst),
2875                       (ins FR64X:$src1, f64mem:$src2),
2876                       "vcvtsd2ss\t{$src2, $src1, $dst|$dst, $src1, $src2}",
2877                       []>, EVEX_4V, VEX_LIG, VEX_W,
2878                       Sched<[WriteCvtF2FLd, ReadAfterLd]>, EVEX_CD8<64, CD8VT1>;
2879 }
2880
2881 def : Pat<(f64 (fextend FR32X:$src)), (VCVTSS2SDZrr FR32X:$src, FR32X:$src)>,
2882       Requires<[HasAVX512]>;
2883 def : Pat<(fextend (loadf32 addr:$src)),
2884     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>, Requires<[HasAVX512]>;
2885
2886 def : Pat<(extloadf32 addr:$src),
2887     (VCVTSS2SDZrm (f32 (IMPLICIT_DEF)), addr:$src)>,
2888       Requires<[HasAVX512, OptForSize]>;
2889
2890 def : Pat<(extloadf32 addr:$src),
2891     (VCVTSS2SDZrr (f32 (IMPLICIT_DEF)), (VMOVSSZrm addr:$src))>,
2892     Requires<[HasAVX512, OptForSpeed]>;
2893
2894 def : Pat<(f32 (fround FR64X:$src)), (VCVTSD2SSZrr FR64X:$src, FR64X:$src)>,
2895            Requires<[HasAVX512]>;
2896
2897 multiclass avx512_vcvt_fp_with_rc<bits<8> opc, string asm, RegisterClass SrcRC,
2898                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
2899                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
2900                Domain d> {
2901 let hasSideEffects = 0 in {
2902   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2903               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2904               [(set DstRC:$dst,
2905                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
2906   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
2907               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
2908               [], d>, EVEX, EVEX_B, EVEX_RC;
2909   let mayLoad = 1 in
2910   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2911               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2912               [(set DstRC:$dst,
2913                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
2914 } // hasSideEffects = 0
2915 }
2916
2917 multiclass avx512_vcvt_fp<bits<8> opc, string asm, RegisterClass SrcRC,
2918                RegisterClass DstRC, SDNode OpNode, PatFrag mem_frag,
2919                X86MemOperand x86memop, ValueType OpVT, ValueType InVT,
2920                Domain d> {
2921 let hasSideEffects = 0 in {
2922   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
2923               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2924               [(set DstRC:$dst,
2925                 (OpVT (OpNode (InVT SrcRC:$src))))], d>, EVEX;
2926   let mayLoad = 1 in
2927   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
2928               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
2929               [(set DstRC:$dst,
2930                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))], d>, EVEX;
2931 } // hasSideEffects = 0
2932 }
2933
2934 defm VCVTPD2PSZ : avx512_vcvt_fp_with_rc<0x5A, "vcvtpd2ps", VR512, VR256X, fround,
2935                                 memopv8f64, f512mem, v8f32, v8f64,
2936                                 SSEPackedSingle>, EVEX_V512, VEX_W, PD,
2937                                 EVEX_CD8<64, CD8VF>;
2938
2939 defm VCVTPS2PDZ : avx512_vcvt_fp<0x5A, "vcvtps2pd", VR256X, VR512, fextend,
2940                                 memopv4f64, f256mem, v8f64, v8f32,
2941                                 SSEPackedDouble>, EVEX_V512, PS,
2942                                 EVEX_CD8<32, CD8VH>;
2943 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
2944             (VCVTPS2PDZrm addr:$src)>;
2945
2946 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
2947                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), (i32 FROUND_CURRENT))),
2948           (VCVTPD2PSZrr VR512:$src)>;
2949
2950 def : Pat<(v8f32 (int_x86_avx512_mask_cvtpd2ps_512 (v8f64 VR512:$src),
2951                    (bc_v8f32(v8i32 immAllZerosV)), (i8 -1), imm:$rc)),
2952           (VCVTPD2PSZrrb VR512:$src, imm:$rc)>;
2953
2954 //===----------------------------------------------------------------------===//
2955 // AVX-512  Vector convert from sign integer to float/double
2956 //===----------------------------------------------------------------------===//
2957
2958 defm VCVTDQ2PSZ : avx512_vcvt_fp_with_rc<0x5B, "vcvtdq2ps", VR512, VR512, sint_to_fp,
2959                                 memopv8i64, i512mem, v16f32, v16i32,
2960                                 SSEPackedSingle>, EVEX_V512, PS,
2961                                 EVEX_CD8<32, CD8VF>;
2962
2963 defm VCVTDQ2PDZ : avx512_vcvt_fp<0xE6, "vcvtdq2pd", VR256X, VR512, sint_to_fp,
2964                                 memopv4i64, i256mem, v8f64, v8i32,
2965                                 SSEPackedDouble>, EVEX_V512, XS,
2966                                 EVEX_CD8<32, CD8VH>;
2967
2968 defm VCVTTPS2DQZ : avx512_vcvt_fp<0x5B, "vcvttps2dq", VR512, VR512, fp_to_sint,
2969                                  memopv16f32, f512mem, v16i32, v16f32,
2970                                  SSEPackedSingle>, EVEX_V512, XS,
2971                                  EVEX_CD8<32, CD8VF>;
2972
2973 defm VCVTTPD2DQZ : avx512_vcvt_fp<0xE6, "vcvttpd2dq", VR512, VR256X, fp_to_sint,
2974                                  memopv8f64, f512mem, v8i32, v8f64,
2975                                  SSEPackedDouble>, EVEX_V512, PD, VEX_W,
2976                                  EVEX_CD8<64, CD8VF>;
2977
2978 defm VCVTTPS2UDQZ : avx512_vcvt_fp<0x78, "vcvttps2udq", VR512, VR512, fp_to_uint,
2979                                  memopv16f32, f512mem, v16i32, v16f32,
2980                                  SSEPackedSingle>, EVEX_V512, PS,
2981                                  EVEX_CD8<32, CD8VF>;
2982
2983 // cvttps2udq (src, 0, mask-all-ones, sae-current)
2984 def : Pat<(v16i32 (int_x86_avx512_mask_cvttps2udq_512 (v16f32 VR512:$src),
2985                    (v16i32 immAllZerosV), (i16 -1), FROUND_CURRENT)),
2986           (VCVTTPS2UDQZrr VR512:$src)>;
2987
2988 defm VCVTTPD2UDQZ : avx512_vcvt_fp<0x78, "vcvttpd2udq", VR512, VR256X, fp_to_uint,
2989                                  memopv8f64, f512mem, v8i32, v8f64,
2990                                  SSEPackedDouble>, EVEX_V512, PS, VEX_W,
2991                                  EVEX_CD8<64, CD8VF>;
2992
2993 // cvttpd2udq (src, 0, mask-all-ones, sae-current)
2994 def : Pat<(v8i32 (int_x86_avx512_mask_cvttpd2udq_512 (v8f64 VR512:$src),
2995                    (v8i32 immAllZerosV), (i8 -1), FROUND_CURRENT)),
2996           (VCVTTPD2UDQZrr VR512:$src)>;
2997
2998 defm VCVTUDQ2PDZ : avx512_vcvt_fp<0x7A, "vcvtudq2pd", VR256X, VR512, uint_to_fp,
2999                                  memopv4i64, f256mem, v8f64, v8i32,
3000                                  SSEPackedDouble>, EVEX_V512, XS,
3001                                  EVEX_CD8<32, CD8VH>;
3002
3003 defm VCVTUDQ2PSZ : avx512_vcvt_fp_with_rc<0x7A, "vcvtudq2ps", VR512, VR512, uint_to_fp,
3004                                  memopv16i32, f512mem, v16f32, v16i32,
3005                                  SSEPackedSingle>, EVEX_V512, XD,
3006                                  EVEX_CD8<32, CD8VF>;
3007
3008 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
3009           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
3010            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
3011
3012
3013 def : Pat<(v16f32 (int_x86_avx512_mask_cvtdq2ps_512 (v16i32 VR512:$src),
3014                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3015           (VCVTDQ2PSZrrb VR512:$src, imm:$rc)>;
3016 def : Pat<(v8f64 (int_x86_avx512_mask_cvtdq2pd_512 (v8i32 VR256X:$src),
3017                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3018           (VCVTDQ2PDZrr VR256X:$src)>;
3019 def : Pat<(v16f32 (int_x86_avx512_mask_cvtudq2ps_512 (v16i32 VR512:$src),
3020                    (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), imm:$rc)),
3021           (VCVTUDQ2PSZrrb VR512:$src, imm:$rc)>;
3022 def : Pat<(v8f64 (int_x86_avx512_mask_cvtudq2pd_512 (v8i32 VR256X:$src),
3023                    (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3024           (VCVTUDQ2PDZrr VR256X:$src)>;
3025
3026 multiclass avx512_vcvt_fp2int<bits<8> opc, string asm, RegisterClass SrcRC,
3027                RegisterClass DstRC, PatFrag mem_frag,
3028                X86MemOperand x86memop, Domain d> {
3029 let hasSideEffects = 0 in {
3030   def rr : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
3031               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3032               [], d>, EVEX;
3033   def rrb : AVX512PI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
3034               !strconcat(asm," \t{$rc, $src, $dst|$dst, $src, $rc}"),
3035               [], d>, EVEX, EVEX_B, EVEX_RC;
3036   let mayLoad = 1 in
3037   def rm : AVX512PI<opc, MRMSrcMem, (outs DstRC:$dst), (ins x86memop:$src),
3038               !strconcat(asm," \t{$src, $dst|$dst, $src}"),
3039               [], d>, EVEX;
3040 } // hasSideEffects = 0
3041 }
3042
3043 defm VCVTPS2DQZ : avx512_vcvt_fp2int<0x5B, "vcvtps2dq", VR512, VR512,
3044                                  memopv16f32, f512mem, SSEPackedSingle>, PD,
3045                                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3046 defm VCVTPD2DQZ : avx512_vcvt_fp2int<0xE6, "vcvtpd2dq", VR512, VR256X,
3047                                  memopv8f64, f512mem, SSEPackedDouble>, XD, VEX_W,
3048                                  EVEX_V512, EVEX_CD8<64, CD8VF>;
3049
3050 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2dq_512 (v16f32 VR512:$src),
3051                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3052            (VCVTPS2DQZrrb VR512:$src, imm:$rc)>;
3053
3054 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2dq_512 (v8f64 VR512:$src),
3055                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3056            (VCVTPD2DQZrrb VR512:$src, imm:$rc)>;
3057
3058 defm VCVTPS2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtps2udq", VR512, VR512,
3059                                  memopv16f32, f512mem, SSEPackedSingle>,
3060                                  PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3061 defm VCVTPD2UDQZ : avx512_vcvt_fp2int<0x79, "vcvtpd2udq", VR512, VR256X,
3062                                  memopv8f64, f512mem, SSEPackedDouble>, VEX_W,
3063                                  PS, EVEX_V512, EVEX_CD8<64, CD8VF>;
3064
3065 def : Pat <(v16i32 (int_x86_avx512_mask_cvtps2udq_512 (v16f32 VR512:$src),
3066                     (v16i32 immAllZerosV), (i16 -1), imm:$rc)),
3067            (VCVTPS2UDQZrrb VR512:$src, imm:$rc)>;
3068
3069 def : Pat <(v8i32 (int_x86_avx512_mask_cvtpd2udq_512 (v8f64 VR512:$src),
3070                     (v8i32 immAllZerosV), (i8 -1), imm:$rc)),
3071            (VCVTPD2UDQZrrb VR512:$src, imm:$rc)>;
3072
3073 let Predicates = [HasAVX512] in {
3074   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
3075             (VCVTPD2PSZrm addr:$src)>;
3076   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
3077             (VCVTPS2PDZrm addr:$src)>;
3078 }
3079
3080 //===----------------------------------------------------------------------===//
3081 // Half precision conversion instructions
3082 //===----------------------------------------------------------------------===//
3083 multiclass avx512_cvtph2ps<RegisterClass destRC, RegisterClass srcRC,
3084                              X86MemOperand x86memop> {
3085   def rr : AVX5128I<0x13, MRMSrcReg, (outs destRC:$dst), (ins srcRC:$src),
3086              "vcvtph2ps\t{$src, $dst|$dst, $src}",
3087              []>, EVEX;
3088   let hasSideEffects = 0, mayLoad = 1 in
3089   def rm : AVX5128I<0x13, MRMSrcMem, (outs destRC:$dst), (ins x86memop:$src),
3090              "vcvtph2ps\t{$src, $dst|$dst, $src}", []>, EVEX;
3091 }
3092
3093 multiclass avx512_cvtps2ph<RegisterClass destRC, RegisterClass srcRC,
3094                              X86MemOperand x86memop> {
3095   def rr : AVX512AIi8<0x1D, MRMDestReg, (outs destRC:$dst),
3096                (ins srcRC:$src1, i32i8imm:$src2),
3097                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}",
3098                []>, EVEX;
3099   let hasSideEffects = 0, mayStore = 1 in
3100   def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
3101                (ins x86memop:$dst, srcRC:$src1, i32i8imm:$src2),
3102                "vcvtps2ph \t{$src2, $src1, $dst|$dst, $src1, $src2}", []>, EVEX;
3103 }
3104
3105 defm VCVTPH2PSZ : avx512_cvtph2ps<VR512, VR256X, f256mem>, EVEX_V512,
3106                                     EVEX_CD8<32, CD8VH>;
3107 defm VCVTPS2PHZ : avx512_cvtps2ph<VR256X, VR512, f256mem>, EVEX_V512,
3108                                     EVEX_CD8<32, CD8VH>;
3109
3110 def : Pat<(v16i16 (int_x86_avx512_mask_vcvtps2ph_512 (v16f32 VR512:$src),
3111            imm:$rc, (bc_v16i16(v8i32 immAllZerosV)), (i16 -1))),
3112            (VCVTPS2PHZrr VR512:$src, imm:$rc)>;
3113
3114 def : Pat<(v16f32 (int_x86_avx512_mask_vcvtph2ps_512 (v16i16 VR256X:$src),
3115            (bc_v16f32(v16i32 immAllZerosV)), (i16 -1), (i32 FROUND_CURRENT))),
3116            (VCVTPH2PSZrr VR256X:$src)>;
3117
3118 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
3119   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
3120                                  "ucomiss">, PS, EVEX, VEX_LIG,
3121                                  EVEX_CD8<32, CD8VT1>;
3122   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
3123                                   "ucomisd">, PD, EVEX,
3124                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3125   let Pattern = []<dag> in {
3126     defm VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, undef, v4f32, f128mem, load,
3127                                    "comiss">, PS, EVEX, VEX_LIG,
3128                                    EVEX_CD8<32, CD8VT1>;
3129     defm VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, undef, v2f64, f128mem, load,
3130                                    "comisd">, PD, EVEX,
3131                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3132   }
3133   let isCodeGenOnly = 1 in {
3134     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
3135                               load, "ucomiss">, PS, EVEX, VEX_LIG,
3136                               EVEX_CD8<32, CD8VT1>;
3137     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
3138                               load, "ucomisd">, PD, EVEX,
3139                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3140
3141     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
3142                               load, "comiss">, PS, EVEX, VEX_LIG,
3143                               EVEX_CD8<32, CD8VT1>;
3144     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
3145                               load, "comisd">, PD, EVEX,
3146                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
3147   }
3148 }
3149
3150 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
3151 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3152                             X86MemOperand x86memop> {
3153   let hasSideEffects = 0 in {
3154   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3155                (ins RC:$src1, RC:$src2),
3156                !strconcat(OpcodeStr,
3157                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3158   let mayLoad = 1 in {
3159   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3160                (ins RC:$src1, x86memop:$src2),
3161                !strconcat(OpcodeStr,
3162                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3163   }
3164 }
3165 }
3166
3167 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", FR32X, f32mem>,
3168                   EVEX_CD8<32, CD8VT1>;
3169 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", FR64X, f64mem>,
3170                   VEX_W, EVEX_CD8<64, CD8VT1>;
3171 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", FR32X, f32mem>,
3172                   EVEX_CD8<32, CD8VT1>;
3173 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", FR64X, f64mem>,
3174                   VEX_W, EVEX_CD8<64, CD8VT1>;
3175
3176 def : Pat <(v4f32 (int_x86_avx512_rcp14_ss (v4f32 VR128X:$src1),
3177               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
3178            (COPY_TO_REGCLASS (VRCP14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3179                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3180
3181 def : Pat <(v2f64 (int_x86_avx512_rcp14_sd (v2f64 VR128X:$src1),
3182               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
3183            (COPY_TO_REGCLASS (VRCP14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3184                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3185
3186 def : Pat <(v4f32 (int_x86_avx512_rsqrt14_ss (v4f32 VR128X:$src1),
3187               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1))),
3188            (COPY_TO_REGCLASS (VRSQRT14SSrr (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3189                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3190
3191 def : Pat <(v2f64 (int_x86_avx512_rsqrt14_sd (v2f64 VR128X:$src1),
3192               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1))),
3193            (COPY_TO_REGCLASS (VRSQRT14SDrr (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3194                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3195
3196 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
3197 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3198                          RegisterClass RC, X86MemOperand x86memop,
3199                          PatFrag mem_frag, ValueType OpVt> {
3200   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3201                         !strconcat(OpcodeStr,
3202                                    " \t{$src, $dst|$dst, $src}"),
3203                         [(set RC:$dst, (OpVt (OpNode RC:$src)))]>,
3204                         EVEX;
3205   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3206                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3207                         [(set RC:$dst, (OpVt (OpNode (mem_frag addr:$src))))]>,
3208                         EVEX;
3209 }
3210 defm VRSQRT14PSZ : avx512_fp14_p<0x4E, "vrsqrt14ps", X86frsqrt, VR512, f512mem,
3211                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3212 defm VRSQRT14PDZ : avx512_fp14_p<0x4E, "vrsqrt14pd", X86frsqrt, VR512, f512mem,
3213                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3214 defm VRCP14PSZ : avx512_fp14_p<0x4C, "vrcp14ps", X86frcp, VR512, f512mem,
3215                         memopv16f32, v16f32>, EVEX_V512, EVEX_CD8<32, CD8VF>;
3216 defm VRCP14PDZ : avx512_fp14_p<0x4C, "vrcp14pd", X86frcp, VR512, f512mem,
3217                         memopv8f64, v8f64>, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3218
3219 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
3220               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
3221            (VRSQRT14PSZr VR512:$src)>;
3222 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
3223               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3224            (VRSQRT14PDZr VR512:$src)>;
3225
3226 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
3227               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
3228            (VRCP14PSZr VR512:$src)>;
3229 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
3230               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
3231            (VRCP14PDZr VR512:$src)>;
3232
3233 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
3234 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr, RegisterClass RC,
3235                             X86MemOperand x86memop> {
3236   let hasSideEffects = 0, Predicates = [HasERI] in {
3237   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3238                (ins RC:$src1, RC:$src2),
3239                !strconcat(OpcodeStr,
3240                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3241   def rrb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3242                (ins RC:$src1, RC:$src2),
3243                !strconcat(OpcodeStr,
3244                " \t{{sae}, $src2, $src1, $dst|$dst, $src1, $src2, {sae}}"),
3245                []>, EVEX_4V, EVEX_B;
3246   let mayLoad = 1 in {
3247   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3248                (ins RC:$src1, x86memop:$src2),
3249                !strconcat(OpcodeStr,
3250                " \t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>, EVEX_4V;
3251   }
3252 }
3253 }
3254
3255 defm VRCP28SS   : avx512_fp28_s<0xCB, "vrcp28ss", FR32X, f32mem>,
3256                   EVEX_CD8<32, CD8VT1>;
3257 defm VRCP28SD   : avx512_fp28_s<0xCB, "vrcp28sd", FR64X, f64mem>,
3258                   VEX_W, EVEX_CD8<64, CD8VT1>;
3259 defm VRSQRT28SS   : avx512_fp28_s<0xCD, "vrsqrt28ss", FR32X, f32mem>,
3260                   EVEX_CD8<32, CD8VT1>;
3261 defm VRSQRT28SD   : avx512_fp28_s<0xCD, "vrsqrt28sd", FR64X, f64mem>,
3262                   VEX_W, EVEX_CD8<64, CD8VT1>;
3263
3264 def : Pat <(v4f32 (int_x86_avx512_rcp28_ss (v4f32 VR128X:$src1),
3265               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
3266                    FROUND_NO_EXC)),
3267            (COPY_TO_REGCLASS (VRCP28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3268                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3269
3270 def : Pat <(v2f64 (int_x86_avx512_rcp28_sd (v2f64 VR128X:$src1),
3271               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
3272                    FROUND_NO_EXC)),
3273            (COPY_TO_REGCLASS (VRCP28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3274                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3275
3276 def : Pat <(v4f32 (int_x86_avx512_rsqrt28_ss (v4f32 VR128X:$src1),
3277               (v4f32 VR128X:$src2), (bc_v4f32 (v4i32 immAllZerosV)), (i8 -1),
3278                    FROUND_NO_EXC)),
3279            (COPY_TO_REGCLASS (VRSQRT28SSrrb (COPY_TO_REGCLASS VR128X:$src1, FR32X),
3280                        (COPY_TO_REGCLASS VR128X:$src2, FR32X)), VR128X)>;
3281
3282 def : Pat <(v2f64 (int_x86_avx512_rsqrt28_sd (v2f64 VR128X:$src1),
3283               (v2f64 VR128X:$src2), (bc_v2f64 (v4i32 immAllZerosV)), (i8 -1),
3284                    FROUND_NO_EXC)),
3285            (COPY_TO_REGCLASS (VRSQRT28SDrrb (COPY_TO_REGCLASS VR128X:$src1, FR64X),
3286                        (COPY_TO_REGCLASS VR128X:$src2, FR64X)), VR128X)>;
3287
3288 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
3289 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr,
3290                          RegisterClass RC, X86MemOperand x86memop> {
3291   let hasSideEffects = 0, Predicates = [HasERI] in {
3292   def r : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3293                         !strconcat(OpcodeStr,
3294                                    " \t{$src, $dst|$dst, $src}"),
3295                         []>, EVEX;
3296   def rb : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3297                         !strconcat(OpcodeStr,
3298                                    " \t{{sae}, $src, $dst|$dst, $src, {sae}}"),
3299                         []>, EVEX, EVEX_B;
3300   def m : AVX5128I<opc, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
3301                         !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3302                         []>, EVEX;
3303   }
3304 }
3305 defm VRSQRT28PSZ : avx512_fp28_p<0xCC, "vrsqrt28ps", VR512, f512mem>,
3306                         EVEX_V512, EVEX_CD8<32, CD8VF>;
3307 defm VRSQRT28PDZ : avx512_fp28_p<0xCC, "vrsqrt28pd", VR512, f512mem>,
3308                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3309 defm VRCP28PSZ : avx512_fp28_p<0xCA, "vrcp28ps", VR512, f512mem>,
3310                         EVEX_V512, EVEX_CD8<32, CD8VF>;
3311 defm VRCP28PDZ : avx512_fp28_p<0xCA, "vrcp28pd", VR512, f512mem>,
3312                         VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3313
3314 def : Pat <(v16f32 (int_x86_avx512_rsqrt28_ps (v16f32 VR512:$src),
3315               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
3316            (VRSQRT28PSZrb VR512:$src)>;
3317 def : Pat <(v8f64 (int_x86_avx512_rsqrt28_pd (v8f64 VR512:$src),
3318               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
3319            (VRSQRT28PDZrb VR512:$src)>;
3320
3321 def : Pat <(v16f32 (int_x86_avx512_rcp28_ps (v16f32 VR512:$src),
3322               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1), FROUND_NO_EXC)),
3323            (VRCP28PSZrb VR512:$src)>;
3324 def : Pat <(v8f64 (int_x86_avx512_rcp28_pd (v8f64 VR512:$src),
3325               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1), FROUND_NO_EXC)),
3326            (VRCP28PDZrb VR512:$src)>;
3327
3328 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3329                               Intrinsic V16F32Int, Intrinsic V8F64Int,
3330                               OpndItins itins_s, OpndItins itins_d> {
3331   def PSZrr :AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3332              !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3333              [(set VR512:$dst, (v16f32 (OpNode VR512:$src)))], itins_s.rr>,
3334              EVEX, EVEX_V512;
3335
3336   let mayLoad = 1 in
3337   def PSZrm : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3338               !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3339               [(set VR512:$dst,
3340                 (OpNode (v16f32 (bitconvert (memopv16f32 addr:$src)))))],
3341               itins_s.rm>, EVEX, EVEX_V512, EVEX_CD8<32, CD8VF>;
3342
3343   def PDZrr : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3344               !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3345               [(set VR512:$dst, (v8f64 (OpNode VR512:$src)))], itins_d.rr>,
3346               EVEX, EVEX_V512;
3347
3348   let mayLoad = 1 in
3349     def PDZrm : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3350                 !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3351                 [(set VR512:$dst, (OpNode
3352                   (v8f64 (bitconvert (memopv16f32 addr:$src)))))],
3353                 itins_d.rm>, EVEX, EVEX_V512, EVEX_CD8<64, CD8VF>;
3354
3355 let isCodeGenOnly = 1 in {
3356   def PSZr_Int : AVX512PSI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3357                            !strconcat(OpcodeStr,
3358                                       "ps\t{$src, $dst|$dst, $src}"),
3359                            [(set VR512:$dst, (V16F32Int VR512:$src))]>,
3360                            EVEX, EVEX_V512;
3361   def PSZm_Int : AVX512PSI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3362                           !strconcat(OpcodeStr, "ps\t{$src, $dst|$dst, $src}"),
3363                           [(set VR512:$dst,
3364                            (V16F32Int (memopv16f32 addr:$src)))]>, EVEX,
3365                           EVEX_V512, EVEX_CD8<32, CD8VF>;
3366   def PDZr_Int : AVX512PDI<opc, MRMSrcReg, (outs VR512:$dst), (ins VR512:$src),
3367                            !strconcat(OpcodeStr, "pd\t{$src, $dst|$dst, $src}"),
3368                            [(set VR512:$dst, (V8F64Int VR512:$src))]>,
3369                            EVEX, EVEX_V512, VEX_W;
3370   def PDZm_Int : AVX512PDI<opc, MRMSrcMem, (outs VR512:$dst), (ins f512mem:$src),
3371                          !strconcat(OpcodeStr,
3372                          "pd\t{$src, $dst|$dst, $src}"),
3373                          [(set VR512:$dst, (V8F64Int (memopv8f64 addr:$src)))]>,
3374                          EVEX, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3375 } // isCodeGenOnly = 1
3376 }
3377
3378 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,
3379                           Intrinsic F32Int, Intrinsic F64Int,
3380                           OpndItins itins_s, OpndItins itins_d> {
3381   def SSZr : SI<opc, MRMSrcReg, (outs FR32X:$dst),
3382                (ins FR32X:$src1, FR32X:$src2),
3383                !strconcat(OpcodeStr,
3384                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3385                       [], itins_s.rr>, XS, EVEX_4V;
3386   let isCodeGenOnly = 1 in
3387   def SSZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
3388                (ins VR128X:$src1, VR128X:$src2),
3389                !strconcat(OpcodeStr,
3390                 "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3391                [(set VR128X:$dst,
3392                  (F32Int VR128X:$src1, VR128X:$src2))],
3393                itins_s.rr>, XS, EVEX_4V;
3394   let mayLoad = 1 in {
3395   def SSZm : SI<opc, MRMSrcMem, (outs FR32X:$dst),
3396                (ins FR32X:$src1, f32mem:$src2),
3397                !strconcat(OpcodeStr,
3398                           "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3399                       [], itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
3400   let isCodeGenOnly = 1 in
3401   def SSZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
3402                    (ins VR128X:$src1, ssmem:$src2),
3403                    !strconcat(OpcodeStr,
3404                  "ss\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3405                    [(set VR128X:$dst,
3406                      (F32Int VR128X:$src1, sse_load_f32:$src2))],
3407                    itins_s.rm>, XS, EVEX_4V, EVEX_CD8<32, CD8VT1>;
3408   }
3409   def SDZr : SI<opc, MRMSrcReg, (outs FR64X:$dst),
3410                (ins FR64X:$src1, FR64X:$src2),
3411                !strconcat(OpcodeStr,
3412                           "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
3413                       XD, EVEX_4V, VEX_W;
3414   let isCodeGenOnly = 1 in
3415   def SDZr_Int : SIi8<opc, MRMSrcReg, (outs VR128X:$dst),
3416                (ins VR128X:$src1, VR128X:$src2),
3417                !strconcat(OpcodeStr,
3418                 "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3419                [(set VR128X:$dst,
3420                  (F64Int VR128X:$src1, VR128X:$src2))],
3421                itins_s.rr>, XD, EVEX_4V, VEX_W;
3422   let mayLoad = 1 in {
3423   def SDZm : SI<opc, MRMSrcMem, (outs FR64X:$dst),
3424                (ins FR64X:$src1, f64mem:$src2),
3425                !strconcat(OpcodeStr,
3426                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"), []>,
3427                XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
3428   let isCodeGenOnly = 1 in
3429   def SDZm_Int : SIi8<opc, MRMSrcMem, (outs VR128X:$dst),
3430                   (ins VR128X:$src1, sdmem:$src2),
3431                    !strconcat(OpcodeStr,
3432                   "sd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3433                   [(set VR128X:$dst,
3434                     (F64Int VR128X:$src1, sse_load_f64:$src2))]>,
3435                   XD, EVEX_4V, VEX_W, EVEX_CD8<64, CD8VT1>;
3436   }
3437 }
3438
3439
3440 defm VSQRT  : avx512_sqrt_scalar<0x51, "sqrt",
3441                 int_x86_avx512_sqrt_ss, int_x86_avx512_sqrt_sd,
3442                 SSE_SQRTSS, SSE_SQRTSD>,
3443               avx512_sqrt_packed<0x51, "vsqrt", fsqrt,
3444                 int_x86_avx512_sqrt_ps_512, int_x86_avx512_sqrt_pd_512,
3445                 SSE_SQRTPS, SSE_SQRTPD>;
3446
3447 let Predicates = [HasAVX512] in {
3448   def : Pat<(f32 (fsqrt FR32X:$src)),
3449             (VSQRTSSZr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3450   def : Pat<(f32 (fsqrt (load addr:$src))),
3451             (VSQRTSSZm (f32 (IMPLICIT_DEF)), addr:$src)>,
3452             Requires<[OptForSize]>;
3453   def : Pat<(f64 (fsqrt FR64X:$src)),
3454             (VSQRTSDZr (f64 (IMPLICIT_DEF)), FR64X:$src)>;
3455   def : Pat<(f64 (fsqrt (load addr:$src))),
3456             (VSQRTSDZm (f64 (IMPLICIT_DEF)), addr:$src)>,
3457             Requires<[OptForSize]>;
3458
3459   def : Pat<(f32 (X86frsqrt FR32X:$src)),
3460             (VRSQRT14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3461   def : Pat<(f32 (X86frsqrt (load addr:$src))),
3462             (VRSQRT14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3463             Requires<[OptForSize]>;
3464
3465   def : Pat<(f32 (X86frcp FR32X:$src)),
3466             (VRCP14SSrr (f32 (IMPLICIT_DEF)), FR32X:$src)>;
3467   def : Pat<(f32 (X86frcp (load addr:$src))),
3468             (VRCP14SSrm (f32 (IMPLICIT_DEF)), addr:$src)>,
3469             Requires<[OptForSize]>;
3470
3471   def : Pat<(int_x86_sse_sqrt_ss VR128X:$src),
3472             (COPY_TO_REGCLASS (VSQRTSSZr (f32 (IMPLICIT_DEF)),
3473                                         (COPY_TO_REGCLASS VR128X:$src, FR32)),
3474                               VR128X)>;
3475   def : Pat<(int_x86_sse_sqrt_ss sse_load_f32:$src),
3476             (VSQRTSSZm_Int (v4f32 (IMPLICIT_DEF)), sse_load_f32:$src)>;
3477
3478   def : Pat<(int_x86_sse2_sqrt_sd VR128X:$src),
3479             (COPY_TO_REGCLASS (VSQRTSDZr (f64 (IMPLICIT_DEF)),
3480                                         (COPY_TO_REGCLASS VR128X:$src, FR64)),
3481                               VR128X)>;
3482   def : Pat<(int_x86_sse2_sqrt_sd sse_load_f64:$src),
3483             (VSQRTSDZm_Int (v2f64 (IMPLICIT_DEF)), sse_load_f64:$src)>;
3484 }
3485
3486
3487 multiclass avx512_fp_unop_rm<bits<8> opcps, bits<8> opcpd, string OpcodeStr,
3488                             X86MemOperand x86memop, RegisterClass RC,
3489                             PatFrag mem_frag32, PatFrag mem_frag64,
3490                             Intrinsic V4F32Int, Intrinsic V2F64Int,
3491                             CD8VForm VForm> {
3492 let ExeDomain = SSEPackedSingle in {
3493   // Intrinsic operation, reg.
3494   // Vector intrinsic operation, reg
3495   def PSr : AVX512AIi8<opcps, MRMSrcReg,
3496                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3497                     !strconcat(OpcodeStr,
3498                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3499                     [(set RC:$dst, (V4F32Int RC:$src1, imm:$src2))]>;
3500
3501   // Vector intrinsic operation, mem
3502   def PSm : AVX512AIi8<opcps, MRMSrcMem,
3503                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3504                     !strconcat(OpcodeStr,
3505                     "ps\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3506                     [(set RC:$dst,
3507                           (V4F32Int (mem_frag32 addr:$src1),imm:$src2))]>,
3508                     EVEX_CD8<32, VForm>;
3509 } // ExeDomain = SSEPackedSingle
3510
3511 let ExeDomain = SSEPackedDouble in {
3512   // Vector intrinsic operation, reg
3513   def PDr : AVX512AIi8<opcpd, MRMSrcReg,
3514                      (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3515                      !strconcat(OpcodeStr,
3516                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3517                      [(set RC:$dst, (V2F64Int RC:$src1, imm:$src2))]>;
3518
3519   // Vector intrinsic operation, mem
3520   def PDm : AVX512AIi8<opcpd, MRMSrcMem,
3521                      (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3522                      !strconcat(OpcodeStr,
3523                      "pd\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3524                      [(set RC:$dst,
3525                           (V2F64Int (mem_frag64 addr:$src1),imm:$src2))]>,
3526                      EVEX_CD8<64, VForm>;
3527 } // ExeDomain = SSEPackedDouble
3528 }
3529
3530 multiclass avx512_fp_binop_rm<bits<8> opcss, bits<8> opcsd,
3531                             string OpcodeStr,
3532                             Intrinsic F32Int,
3533                             Intrinsic F64Int> {
3534 let ExeDomain = GenericDomain in {
3535   // Operation, reg.
3536   let hasSideEffects = 0 in
3537   def SSr : AVX512AIi8<opcss, MRMSrcReg,
3538       (outs FR32X:$dst), (ins FR32X:$src1, FR32X:$src2, i32i8imm:$src3),
3539       !strconcat(OpcodeStr,
3540               "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3541       []>;
3542
3543   // Intrinsic operation, reg.
3544   let isCodeGenOnly = 1 in
3545   def SSr_Int : AVX512AIi8<opcss, MRMSrcReg,
3546         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
3547         !strconcat(OpcodeStr,
3548                 "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3549         [(set VR128X:$dst, (F32Int VR128X:$src1, VR128X:$src2, imm:$src3))]>;
3550
3551   // Intrinsic operation, mem.
3552   def SSm : AVX512AIi8<opcss, MRMSrcMem, (outs VR128X:$dst),
3553                      (ins VR128X:$src1, ssmem:$src2, i32i8imm:$src3),
3554                      !strconcat(OpcodeStr,
3555                    "ss\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3556                      [(set VR128X:$dst, (F32Int VR128X:$src1,
3557                                          sse_load_f32:$src2, imm:$src3))]>,
3558                      EVEX_CD8<32, CD8VT1>;
3559
3560   // Operation, reg.
3561   let hasSideEffects = 0 in
3562   def SDr : AVX512AIi8<opcsd, MRMSrcReg,
3563         (outs FR64X:$dst), (ins FR64X:$src1, FR64X:$src2, i32i8imm:$src3),
3564         !strconcat(OpcodeStr,
3565                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3566         []>, VEX_W;
3567
3568   // Intrinsic operation, reg.
3569   let isCodeGenOnly = 1 in
3570   def SDr_Int : AVX512AIi8<opcsd, MRMSrcReg,
3571         (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2, i32i8imm:$src3),
3572         !strconcat(OpcodeStr,
3573                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3574         [(set VR128X:$dst, (F64Int VR128X:$src1, VR128X:$src2, imm:$src3))]>,
3575         VEX_W;
3576
3577   // Intrinsic operation, mem.
3578   def SDm : AVX512AIi8<opcsd, MRMSrcMem,
3579         (outs VR128X:$dst), (ins VR128X:$src1, sdmem:$src2, i32i8imm:$src3),
3580         !strconcat(OpcodeStr,
3581                 "sd\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3582         [(set VR128X:$dst,
3583               (F64Int VR128X:$src1, sse_load_f64:$src2, imm:$src3))]>,
3584         VEX_W, EVEX_CD8<64, CD8VT1>;
3585 } // ExeDomain = GenericDomain
3586 }
3587
3588 multiclass avx512_rndscale<bits<8> opc, string OpcodeStr,
3589                             X86MemOperand x86memop, RegisterClass RC,
3590                             PatFrag mem_frag, Domain d> {
3591 let ExeDomain = d in {
3592   // Intrinsic operation, reg.
3593   // Vector intrinsic operation, reg
3594   def r : AVX512AIi8<opc, MRMSrcReg,
3595                     (outs RC:$dst), (ins RC:$src1, i32i8imm:$src2),
3596                     !strconcat(OpcodeStr,
3597                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3598                     []>, EVEX;
3599
3600   // Vector intrinsic operation, mem
3601   def m : AVX512AIi8<opc, MRMSrcMem,
3602                     (outs RC:$dst), (ins x86memop:$src1, i32i8imm:$src2),
3603                     !strconcat(OpcodeStr,
3604                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3605                     []>, EVEX;
3606 } // ExeDomain
3607 }
3608
3609
3610 defm VRNDSCALEPSZ : avx512_rndscale<0x08, "vrndscaleps", f512mem, VR512,
3611                                 memopv16f32, SSEPackedSingle>, EVEX_V512,
3612                                 EVEX_CD8<32, CD8VF>;
3613
3614 def : Pat<(v16f32 (int_x86_avx512_mask_rndscale_ps_512 (v16f32 VR512:$src1),
3615                    imm:$src2, (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1),
3616                    FROUND_CURRENT)),
3617                    (VRNDSCALEPSZr VR512:$src1, imm:$src2)>;
3618
3619
3620 defm VRNDSCALEPDZ : avx512_rndscale<0x09, "vrndscalepd", f512mem, VR512,
3621                                 memopv8f64, SSEPackedDouble>, EVEX_V512,
3622                                 VEX_W, EVEX_CD8<64, CD8VF>;
3623
3624 def : Pat<(v8f64 (int_x86_avx512_mask_rndscale_pd_512 (v8f64 VR512:$src1),
3625                   imm:$src2, (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1),
3626                   FROUND_CURRENT)),
3627                    (VRNDSCALEPDZr VR512:$src1, imm:$src2)>;
3628
3629 multiclass avx512_rndscale_scalar<bits<8> opc, string OpcodeStr,
3630                      Operand x86memop, RegisterClass RC, Domain d> {
3631 let ExeDomain = d in {
3632   def r : AVX512AIi8<opc, MRMSrcReg,
3633                     (outs RC:$dst), (ins RC:$src1, RC:$src2, i32i8imm:$src3),
3634                     !strconcat(OpcodeStr,
3635                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3636                     []>, EVEX_4V;
3637
3638   def m : AVX512AIi8<opc, MRMSrcMem,
3639                     (outs RC:$dst), (ins RC:$src1, x86memop:$src2,  i32i8imm:$src3),
3640                     !strconcat(OpcodeStr,
3641                     " \t{$src2, $src1, $dst|$dst, $src1, $src2}"),
3642                     []>, EVEX_4V;
3643 } // ExeDomain
3644 }
3645
3646 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", ssmem, FR32X,
3647                                 SSEPackedSingle>, EVEX_CD8<32, CD8VT1>;
3648
3649 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", sdmem, FR64X,
3650                                 SSEPackedDouble>, EVEX_CD8<64, CD8VT1>;
3651
3652 def : Pat<(ffloor FR32X:$src),
3653           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x1))>;
3654 def : Pat<(f64 (ffloor FR64X:$src)),
3655           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x1))>;
3656 def : Pat<(f32 (fnearbyint FR32X:$src)),
3657           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0xC))>;
3658 def : Pat<(f64 (fnearbyint FR64X:$src)),
3659           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0xC))>;
3660 def : Pat<(f32 (fceil FR32X:$src)),
3661           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x2))>;
3662 def : Pat<(f64 (fceil FR64X:$src)),
3663           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x2))>;
3664 def : Pat<(f32 (frint FR32X:$src)),
3665           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x4))>;
3666 def : Pat<(f64 (frint FR64X:$src)),
3667           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x4))>;
3668 def : Pat<(f32 (ftrunc FR32X:$src)),
3669           (VRNDSCALESSr (f32 (IMPLICIT_DEF)), FR32X:$src, (i32 0x3))>;
3670 def : Pat<(f64 (ftrunc FR64X:$src)),
3671           (VRNDSCALESDr (f64 (IMPLICIT_DEF)), FR64X:$src, (i32 0x3))>;
3672
3673 def : Pat<(v16f32 (ffloor VR512:$src)),
3674           (VRNDSCALEPSZr VR512:$src, (i32 0x1))>;
3675 def : Pat<(v16f32 (fnearbyint VR512:$src)),
3676           (VRNDSCALEPSZr VR512:$src, (i32 0xC))>;
3677 def : Pat<(v16f32 (fceil VR512:$src)),
3678           (VRNDSCALEPSZr VR512:$src, (i32 0x2))>;
3679 def : Pat<(v16f32 (frint VR512:$src)),
3680           (VRNDSCALEPSZr VR512:$src, (i32 0x4))>;
3681 def : Pat<(v16f32 (ftrunc VR512:$src)),
3682           (VRNDSCALEPSZr VR512:$src, (i32 0x3))>;
3683
3684 def : Pat<(v8f64 (ffloor VR512:$src)),
3685           (VRNDSCALEPDZr VR512:$src, (i32 0x1))>;
3686 def : Pat<(v8f64 (fnearbyint VR512:$src)),
3687           (VRNDSCALEPDZr VR512:$src, (i32 0xC))>;
3688 def : Pat<(v8f64 (fceil VR512:$src)),
3689           (VRNDSCALEPDZr VR512:$src, (i32 0x2))>;
3690 def : Pat<(v8f64 (frint VR512:$src)),
3691           (VRNDSCALEPDZr VR512:$src, (i32 0x4))>;
3692 def : Pat<(v8f64 (ftrunc VR512:$src)),
3693           (VRNDSCALEPDZr VR512:$src, (i32 0x3))>;
3694
3695 //-------------------------------------------------
3696 // Integer truncate and extend operations
3697 //-------------------------------------------------
3698
3699 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr,
3700                           RegisterClass dstRC, RegisterClass srcRC,
3701                           RegisterClass KRC, X86MemOperand x86memop> {
3702   def rr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
3703                (ins srcRC:$src),
3704                !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
3705                []>, EVEX;
3706
3707   def krr : AVX512XS8I<opc, MRMDestReg, (outs dstRC:$dst),
3708                (ins KRC:$mask, srcRC:$src),
3709                !strconcat(OpcodeStr,
3710                  " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
3711                []>, EVEX, EVEX_KZ;
3712
3713   def mr : AVX512XS8I<opc, MRMDestMem, (outs), (ins x86memop:$dst, srcRC:$src),
3714                !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3715                []>, EVEX;
3716 }
3717 defm VPMOVQB    : avx512_trunc_sat<0x32, "vpmovqb",   VR128X, VR512, VK8WM,
3718                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
3719 defm VPMOVSQB   : avx512_trunc_sat<0x22, "vpmovsqb",  VR128X, VR512, VK8WM,
3720                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
3721 defm VPMOVUSQB  : avx512_trunc_sat<0x12, "vpmovusqb", VR128X, VR512, VK8WM,
3722                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VO>;
3723 defm VPMOVQW    : avx512_trunc_sat<0x34, "vpmovqw",   VR128X, VR512, VK8WM,
3724                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
3725 defm VPMOVSQW   : avx512_trunc_sat<0x24, "vpmovsqw",  VR128X, VR512, VK8WM,
3726                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
3727 defm VPMOVUSQW  : avx512_trunc_sat<0x14, "vpmovusqw", VR128X, VR512, VK8WM,
3728                                  i128mem>, EVEX_V512, EVEX_CD8<16, CD8VQ>;
3729 defm VPMOVQD    : avx512_trunc_sat<0x35, "vpmovqd",   VR256X, VR512, VK8WM,
3730                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
3731 defm VPMOVSQD   : avx512_trunc_sat<0x25, "vpmovsqd",  VR256X, VR512, VK8WM,
3732                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
3733 defm VPMOVUSQD  : avx512_trunc_sat<0x15, "vpmovusqd", VR256X, VR512, VK8WM,
3734                                  i256mem>, EVEX_V512, EVEX_CD8<32, CD8VH>;
3735 defm VPMOVDW    : avx512_trunc_sat<0x33, "vpmovdw",   VR256X, VR512, VK16WM,
3736                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
3737 defm VPMOVSDW   : avx512_trunc_sat<0x23, "vpmovsdw",  VR256X, VR512, VK16WM,
3738                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
3739 defm VPMOVUSDW  : avx512_trunc_sat<0x13, "vpmovusdw", VR256X, VR512, VK16WM,
3740                                  i256mem>, EVEX_V512, EVEX_CD8<16, CD8VH>;
3741 defm VPMOVDB    : avx512_trunc_sat<0x31, "vpmovdb",   VR128X, VR512, VK16WM,
3742                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
3743 defm VPMOVSDB   : avx512_trunc_sat<0x21, "vpmovsdb",  VR128X, VR512, VK16WM,
3744                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
3745 defm VPMOVUSDB  : avx512_trunc_sat<0x11, "vpmovusdb", VR128X, VR512, VK16WM,
3746                                  i128mem>, EVEX_V512, EVEX_CD8<8, CD8VQ>;
3747
3748 def : Pat<(v16i8  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQBrr  VR512:$src)>;
3749 def : Pat<(v8i16  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQWrr  VR512:$src)>;
3750 def : Pat<(v16i16 (X86vtrunc (v16i32 VR512:$src))), (VPMOVDWrr  VR512:$src)>;
3751 def : Pat<(v16i8  (X86vtrunc (v16i32 VR512:$src))), (VPMOVDBrr  VR512:$src)>;
3752 def : Pat<(v8i32  (X86vtrunc (v8i64  VR512:$src))), (VPMOVQDrr  VR512:$src)>;
3753
3754 def : Pat<(v16i8  (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
3755                   (VPMOVDBkrr VK16WM:$mask, VR512:$src)>;
3756 def : Pat<(v16i16 (X86vtruncm VK16WM:$mask, (v16i32 VR512:$src))),
3757                   (VPMOVDWkrr VK16WM:$mask, VR512:$src)>;
3758 def : Pat<(v8i16  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
3759                   (VPMOVQWkrr  VK8WM:$mask, VR512:$src)>;
3760 def : Pat<(v8i32  (X86vtruncm VK8WM:$mask,  (v8i64 VR512:$src))),
3761                   (VPMOVQDkrr  VK8WM:$mask, VR512:$src)>;
3762
3763
3764 multiclass avx512_extend<bits<8> opc, string OpcodeStr, RegisterClass DstRC,
3765                       RegisterClass SrcRC, SDNode OpNode, PatFrag mem_frag,
3766                       X86MemOperand x86memop, ValueType OpVT, ValueType InVT> {
3767
3768   def rr : AVX5128I<opc, MRMSrcReg, (outs DstRC:$dst),
3769               (ins SrcRC:$src),
3770               !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"),
3771               [(set DstRC:$dst, (OpVT (OpNode (InVT SrcRC:$src))))]>, EVEX;
3772   def rm : AVX5128I<opc, MRMSrcMem, (outs DstRC:$dst),
3773               (ins x86memop:$src),
3774               !strconcat(OpcodeStr," \t{$src, $dst|$dst, $src}"),
3775               [(set DstRC:$dst,
3776                 (OpVT (OpNode (InVT (bitconvert (mem_frag addr:$src))))))]>,
3777               EVEX;
3778 }
3779
3780 defm VPMOVZXBDZ: avx512_extend<0x31, "vpmovzxbd", VR512, VR128X, X86vzext,
3781                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
3782                              EVEX_CD8<8, CD8VQ>;
3783 defm VPMOVZXBQZ: avx512_extend<0x32, "vpmovzxbq", VR512, VR128X, X86vzext,
3784                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
3785                              EVEX_CD8<8, CD8VO>;
3786 defm VPMOVZXWDZ: avx512_extend<0x33, "vpmovzxwd", VR512, VR256X, X86vzext,
3787                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
3788                              EVEX_CD8<16, CD8VH>;
3789 defm VPMOVZXWQZ: avx512_extend<0x34, "vpmovzxwq", VR512, VR128X, X86vzext,
3790                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
3791                              EVEX_CD8<16, CD8VQ>;
3792 defm VPMOVZXDQZ: avx512_extend<0x35, "vpmovzxdq", VR512, VR256X, X86vzext,
3793                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
3794                              EVEX_CD8<32, CD8VH>;
3795
3796 defm VPMOVSXBDZ: avx512_extend<0x21, "vpmovsxbd", VR512, VR128X, X86vsext,
3797                              memopv2i64, i128mem, v16i32, v16i8>, EVEX_V512,
3798                              EVEX_CD8<8, CD8VQ>;
3799 defm VPMOVSXBQZ: avx512_extend<0x22, "vpmovsxbq", VR512, VR128X, X86vsext,
3800                              memopv2i64, i128mem, v8i64, v16i8>, EVEX_V512,
3801                              EVEX_CD8<8, CD8VO>;
3802 defm VPMOVSXWDZ: avx512_extend<0x23, "vpmovsxwd", VR512, VR256X, X86vsext,
3803                              memopv4i64, i256mem, v16i32, v16i16>, EVEX_V512,
3804                              EVEX_CD8<16, CD8VH>;
3805 defm VPMOVSXWQZ: avx512_extend<0x24, "vpmovsxwq", VR512, VR128X, X86vsext,
3806                              memopv2i64, i128mem, v8i64, v8i16>, EVEX_V512,
3807                              EVEX_CD8<16, CD8VQ>;
3808 defm VPMOVSXDQZ: avx512_extend<0x25, "vpmovsxdq", VR512, VR256X, X86vsext,
3809                              memopv4i64, i256mem, v8i64, v8i32>, EVEX_V512,
3810                              EVEX_CD8<32, CD8VH>;
3811
3812 //===----------------------------------------------------------------------===//
3813 // GATHER - SCATTER Operations
3814
3815 multiclass avx512_gather<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3816                        RegisterClass RC, X86MemOperand memop> {
3817 let mayLoad = 1,
3818   Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb" in
3819   def rm  : AVX5128I<opc, MRMSrcMem, (outs RC:$dst, KRC:$mask_wb),
3820             (ins RC:$src1, KRC:$mask, memop:$src2),
3821             !strconcat(OpcodeStr,
3822             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
3823             []>, EVEX, EVEX_K;
3824 }
3825 defm VGATHERDPDZ : avx512_gather<0x92, "vgatherdpd", VK8WM, VR512, vy64xmem>,
3826                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3827 defm VGATHERDPSZ : avx512_gather<0x92, "vgatherdps", VK16WM, VR512, vz32mem>,
3828                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3829
3830 defm VGATHERQPDZ : avx512_gather<0x93, "vgatherqpd", VK8WM, VR512, vz64mem>,
3831                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3832 defm VGATHERQPSZ : avx512_gather<0x93, "vgatherqps", VK8WM, VR256X, vz64mem>,
3833                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3834
3835 defm VPGATHERDQZ : avx512_gather<0x90, "vpgatherdq", VK8WM, VR512,  vy64xmem>,
3836                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3837 defm VPGATHERDDZ : avx512_gather<0x90, "vpgatherdd", VK16WM, VR512, vz32mem>,
3838                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3839
3840 defm VPGATHERQQZ : avx512_gather<0x91, "vpgatherqq", VK8WM, VR512,  vz64mem>,
3841                                  EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3842 defm VPGATHERQDZ : avx512_gather<0x91, "vpgatherqd", VK8WM, VR256X,  vz64mem>,
3843                                  EVEX_V512, EVEX_CD8<32, CD8VT1>;
3844
3845 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, RegisterClass KRC,
3846                        RegisterClass RC, X86MemOperand memop> {
3847 let mayStore = 1, Constraints = "$mask = $mask_wb" in
3848   def mr  : AVX5128I<opc, MRMDestMem, (outs KRC:$mask_wb),
3849             (ins memop:$dst, KRC:$mask, RC:$src2),
3850             !strconcat(OpcodeStr,
3851             " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
3852             []>, EVEX, EVEX_K;
3853 }
3854
3855 defm VSCATTERDPDZ : avx512_scatter<0xA2, "vscatterdpd", VK8WM, VR512, vy64xmem>,
3856                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3857 defm VSCATTERDPSZ : avx512_scatter<0xA2, "vscatterdps", VK16WM, VR512, vz32mem>,
3858                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
3859
3860 defm VSCATTERQPDZ : avx512_scatter<0xA3, "vscatterqpd", VK8WM, VR512, vz64mem>,
3861                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3862 defm VSCATTERQPSZ : avx512_scatter<0xA3, "vscatterqps", VK8WM, VR256X, vz64mem>,
3863                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
3864
3865 defm VPSCATTERDQZ : avx512_scatter<0xA0, "vpscatterdq", VK8WM, VR512, vy64xmem>,
3866                                    EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3867 defm VPSCATTERDDZ : avx512_scatter<0xA0, "vpscatterdd", VK16WM, VR512, vz32mem>,
3868                                    EVEX_V512, EVEX_CD8<32, CD8VT1>;
3869
3870 defm VPSCATTERQQZ : avx512_scatter<0xA1, "vpscatterqq", VK8WM, VR512, vz64mem>,
3871                                   EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
3872 defm VPSCATTERQDZ : avx512_scatter<0xA1, "vpscatterqd", VK8WM, VR256X, vz64mem>,
3873                                   EVEX_V512, EVEX_CD8<32, CD8VT1>;
3874
3875 //===----------------------------------------------------------------------===//
3876 // VSHUFPS - VSHUFPD Operations
3877
3878 multiclass avx512_shufp<RegisterClass RC, X86MemOperand x86memop,
3879                       ValueType vt, string OpcodeStr, PatFrag mem_frag,
3880                       Domain d> {
3881   def rmi : AVX512PIi8<0xC6, MRMSrcMem, (outs RC:$dst),
3882                    (ins RC:$src1, x86memop:$src2, i8imm:$src3),
3883                    !strconcat(OpcodeStr,
3884                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3885                    [(set RC:$dst, (vt (X86Shufp RC:$src1, (mem_frag addr:$src2),
3886                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
3887                    EVEX_4V, Sched<[WriteShuffleLd, ReadAfterLd]>;
3888   def rri : AVX512PIi8<0xC6, MRMSrcReg, (outs RC:$dst),
3889                    (ins RC:$src1, RC:$src2, i8imm:$src3),
3890                    !strconcat(OpcodeStr,
3891                    " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3892                    [(set RC:$dst, (vt (X86Shufp RC:$src1, RC:$src2,
3893                                        (i8 imm:$src3))))], d, IIC_SSE_SHUFP>,
3894                    EVEX_4V, Sched<[WriteShuffle]>;
3895 }
3896
3897 defm VSHUFPSZ  : avx512_shufp<VR512, f512mem, v16f32, "vshufps", memopv16f32,
3898                   SSEPackedSingle>, PS, EVEX_V512, EVEX_CD8<32, CD8VF>;
3899 defm VSHUFPDZ  : avx512_shufp<VR512, f512mem, v8f64, "vshufpd", memopv8f64,
3900                   SSEPackedDouble>, PD, VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3901
3902 def : Pat<(v16i32 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3903           (VSHUFPSZrri VR512:$src1, VR512:$src2, imm:$imm)>;
3904 def : Pat<(v16i32 (X86Shufp VR512:$src1,
3905                     (memopv16i32 addr:$src2), (i8 imm:$imm))),
3906           (VSHUFPSZrmi VR512:$src1, addr:$src2, imm:$imm)>;
3907
3908 def : Pat<(v8i64 (X86Shufp VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3909           (VSHUFPDZrri VR512:$src1, VR512:$src2, imm:$imm)>;
3910 def : Pat<(v8i64 (X86Shufp VR512:$src1,
3911                             (memopv8i64 addr:$src2), (i8 imm:$imm))),
3912           (VSHUFPDZrmi VR512:$src1, addr:$src2, imm:$imm)>;
3913
3914 multiclass avx512_alignr<string OpcodeStr, RegisterClass RC,
3915                        X86MemOperand x86memop> {
3916   def rri : AVX512AIi8<0x03, MRMSrcReg, (outs RC:$dst),
3917                      (ins RC:$src1, RC:$src2, i8imm:$src3),
3918                      !strconcat(OpcodeStr,
3919                      " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3920                      []>, EVEX_4V;
3921   let mayLoad = 1 in
3922   def rmi : AVX512AIi8<0x03, MRMSrcMem, (outs RC:$dst),
3923                      (ins RC:$src1, x86memop:$src2, i8imm:$src3),
3924                      !strconcat(OpcodeStr,
3925                      " \t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}"),
3926                      []>, EVEX_4V;
3927 }
3928 defm VALIGND : avx512_alignr<"valignd", VR512, i512mem>,
3929                  EVEX_V512, EVEX_CD8<32, CD8VF>;
3930 defm VALIGNQ : avx512_alignr<"valignq", VR512, i512mem>,
3931                  VEX_W, EVEX_V512, EVEX_CD8<64, CD8VF>;
3932
3933 def : Pat<(v16f32 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3934           (VALIGNDrri VR512:$src2, VR512:$src1, imm:$imm)>;
3935 def : Pat<(v8f64 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3936           (VALIGNQrri VR512:$src2, VR512:$src1, imm:$imm)>;
3937 def : Pat<(v16i32 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3938           (VALIGNDrri VR512:$src2, VR512:$src1, imm:$imm)>;
3939 def : Pat<(v8i64 (X86PAlignr VR512:$src1, VR512:$src2, (i8 imm:$imm))),
3940           (VALIGNQrri VR512:$src2, VR512:$src1, imm:$imm)>;
3941
3942 multiclass avx512_vpabs<bits<8> opc, string OpcodeStr, RegisterClass RC,
3943                        X86MemOperand x86memop> {
3944   def rr  : AVX5128I<opc, MRMSrcReg, (outs RC:$dst), (ins RC:$src),
3945                     !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>,
3946                     EVEX;
3947   def rm  : AVX5128I<opc, MRMSrcMem, (outs VR512:$dst),
3948                    (ins x86memop:$src),
3949                    !strconcat(OpcodeStr, " \t{$src, $dst|$dst, $src}"), []>,
3950                    EVEX;
3951 }
3952
3953 defm VPABSD : avx512_vpabs<0x1E, "vpabsd", VR512, i512mem>, EVEX_V512,
3954                         EVEX_CD8<32, CD8VF>;
3955 defm VPABSQ : avx512_vpabs<0x1F, "vpabsq", VR512, i512mem>, EVEX_V512, VEX_W,
3956                         EVEX_CD8<64, CD8VF>;
3957
3958 def : Pat<(v16i32 (int_x86_avx512_mask_pabs_d_512 (v16i32 VR512:$src),
3959                    (v16i32 immAllZerosV), (i16 -1))),
3960           (VPABSDrr VR512:$src)>;
3961 def : Pat<(v8i64 (int_x86_avx512_mask_pabs_q_512 (v8i64 VR512:$src),
3962                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 -1))),
3963           (VPABSQrr VR512:$src)>;
3964
3965 multiclass avx512_conflict<bits<8> opc, string OpcodeStr,
3966                         RegisterClass RC, RegisterClass KRC,
3967                         X86MemOperand x86memop,
3968                         X86MemOperand x86scalar_mop, string BrdcstStr> {
3969   def rr : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3970        (ins RC:$src),
3971        !strconcat(OpcodeStr, " \t{$src, ${dst} |${dst}, $src}"),
3972        []>, EVEX;
3973   def rm : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3974        (ins x86memop:$src),
3975        !strconcat(OpcodeStr, " \t{$src, ${dst}|${dst}, $src}"),
3976        []>, EVEX;
3977   def rmb : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3978        (ins x86scalar_mop:$src),
3979        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
3980                   ", ${dst}|${dst}, ${src}", BrdcstStr, "}"),
3981        []>, EVEX, EVEX_B;
3982   def rrkz : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
3983        (ins KRC:$mask, RC:$src),
3984        !strconcat(OpcodeStr,
3985                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
3986        []>, EVEX, EVEX_KZ;
3987   def rmkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3988        (ins KRC:$mask, x86memop:$src),
3989        !strconcat(OpcodeStr,
3990                   " \t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
3991        []>, EVEX, EVEX_KZ;
3992   def rmbkz : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
3993        (ins KRC:$mask, x86scalar_mop:$src),
3994        !strconcat(OpcodeStr, " \t{${src}", BrdcstStr,
3995                   ", ${dst} {${mask}} {z}|${dst} {${mask}} {z}, ${src}",
3996                   BrdcstStr, "}"),
3997        []>, EVEX, EVEX_KZ, EVEX_B;
3998
3999   let Constraints = "$src1 = $dst" in {
4000   def rrk : AVX5128I<opc, MRMSrcReg, (outs RC:$dst),
4001        (ins RC:$src1, KRC:$mask, RC:$src2),
4002        !strconcat(OpcodeStr,
4003                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4004        []>, EVEX, EVEX_K;
4005   def rmk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4006        (ins RC:$src1, KRC:$mask, x86memop:$src2),
4007        !strconcat(OpcodeStr,
4008                   " \t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
4009        []>, EVEX, EVEX_K;
4010   def rmbk : AVX5128I<opc, MRMSrcMem, (outs RC:$dst),
4011        (ins RC:$src1, KRC:$mask, x86scalar_mop:$src2),
4012        !strconcat(OpcodeStr, " \t{${src2}", BrdcstStr,
4013                   ", ${dst} {${mask}}|${dst} {${mask}}, ${src2}", BrdcstStr, "}"),
4014        []>, EVEX, EVEX_K, EVEX_B;
4015    }
4016 }
4017
4018 let Predicates = [HasCDI] in {
4019 defm VPCONFLICTD : avx512_conflict<0xC4, "vpconflictd", VR512, VK16WM,
4020                     i512mem, i32mem, "{1to16}">,
4021                     EVEX_V512, EVEX_CD8<32, CD8VF>;
4022
4023
4024 defm VPCONFLICTQ : avx512_conflict<0xC4, "vpconflictq", VR512, VK8WM,
4025                     i512mem, i64mem, "{1to8}">,
4026                     EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
4027
4028 }
4029
4030 def : Pat<(int_x86_avx512_mask_conflict_d_512 VR512:$src2, VR512:$src1,
4031                                               GR16:$mask),
4032           (VPCONFLICTDrrk VR512:$src1,
4033            (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), VR512:$src2)>;
4034
4035 def : Pat<(int_x86_avx512_mask_conflict_q_512 VR512:$src2, VR512:$src1,
4036                                               GR8:$mask),
4037           (VPCONFLICTQrrk VR512:$src1,
4038            (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), VR512:$src2)>;