lib/Target/X86/X86InstrAVX512.td

   1 //===-- X86InstrAVX512.td - AVX512 Instruction Set ---------*- tablegen -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes the X86 AVX512 instruction set, defining the
  11 // instructions, and properties of the instructions which are needed for code
  12 // generation, machine code emission, and analysis.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 // Group template arguments that can be derived from the vector type (EltNum x
  17 // EltVT).  These are things like the register class for the writemask, etc.
  18 // The idea is to pass one of these as the template argument rather than the
  19 // individual arguments.
  20 // The template is also used for scalar types, in this case numelts is 1.
  21 class X86VectorVTInfo<int numelts, ValueType eltvt, RegisterClass rc,
  22                       string suffix = ""> {
  23   RegisterClass RC = rc;
  24   ValueType EltVT = eltvt;
  25   int NumElts = numelts;
  26
  27   // Corresponding mask register class.
  28   RegisterClass KRC = !cast<RegisterClass>("VK" # NumElts);
  29
  30   // Corresponding write-mask register class.
  31   RegisterClass KRCWM = !cast<RegisterClass>("VK" # NumElts # "WM");
  32
  33   // The GPR register class that can hold the write mask.  Use GR8 for fewer
  34   // than 8 elements.  Use shift-right and equal to work around the lack of
  35   // !lt in tablegen.
  36   RegisterClass MRC =
  37     !cast<RegisterClass>("GR" #
  38                          !if (!eq (!srl(NumElts, 3), 0), 8, NumElts));
  39
  40   // Suffix used in the instruction mnemonic.
  41   string Suffix = suffix;
  42
  43   // VTName is a string name for vector VT. For vector types it will be
  44   // v # NumElts # EltVT, so for vector of 8 elements of i32 it will be v8i32
  45   // It is a little bit complex for scalar types, where NumElts = 1.
  46   // In this case we build v4f32 or v2f64
  47   string VTName = "v" # !if (!eq (NumElts, 1),
  48                         !if (!eq (EltVT.Size, 32), 4,
  49                         !if (!eq (EltVT.Size, 64), 2, NumElts)), NumElts) # EltVT;
  50
  51   // The vector VT.
  52   ValueType VT = !cast<ValueType>(VTName);
  53
  54   string EltTypeName = !cast<string>(EltVT);
  55   // Size of the element type in bits, e.g. 32 for v16i32.
  56   string EltSizeName = !subst("i", "", !subst("f", "", EltTypeName));
  57   int EltSize = EltVT.Size;
  58
  59   // "i" for integer types and "f" for floating-point types
  60   string TypeVariantName = !subst(EltSizeName, "", EltTypeName);
  61
  62   // Size of RC in bits, e.g. 512 for VR512.
  63   int Size = VT.Size;
  64
  65   // The corresponding memory operand, e.g. i512mem for VR512.
  66   X86MemOperand MemOp = !cast<X86MemOperand>(TypeVariantName # Size # "mem");
  67   X86MemOperand ScalarMemOp = !cast<X86MemOperand>(EltVT # "mem");
  68
  69   // Load patterns
  70   // Note: For 128/256-bit integer VT we choose loadv2i64/loadv4i64
  71   //       due to load promotion during legalization
  72   PatFrag LdFrag = !cast<PatFrag>("load" #
  73                                   !if (!eq (TypeVariantName, "i"),
  74                                        !if (!eq (Size, 128), "v2i64",
  75                                        !if (!eq (Size, 256), "v4i64",
  76                                             VTName)), VTName));
  77
  78   PatFrag AlignedLdFrag = !cast<PatFrag>("alignedload" #
  79                           !if (!eq (TypeVariantName, "i"),
  80                                 !if (!eq (Size, 128), "v2i64",
  81                                 !if (!eq (Size, 256), "v4i64",
  82                                 !if (!eq (Size, 512),
  83                                     !if (!eq (EltSize, 64), "v8i64", "v16i32"),
  84                                     VTName))), VTName));
  85
  86   PatFrag ScalarLdFrag = !cast<PatFrag>("load" # EltVT);
  87
  88   // The corresponding float type, e.g. v16f32 for v16i32
  89   // Note: For EltSize < 32, FloatVT is illegal and TableGen
  90   //       fails to compile, so we choose FloatVT = VT
  91   ValueType FloatVT = !cast<ValueType>(
  92                         !if (!eq (!srl(EltSize,5),0),
  93                              VTName,
  94                              !if (!eq(TypeVariantName, "i"),
  95                                   "v" # NumElts # "f" # EltSize,
  96                                   VTName)));
  97
  98   // The string to specify embedded broadcast in assembly.
  99   string BroadcastStr = "{1to" # NumElts # "}";
 100
 101   // 8-bit compressed displacement tuple/subvector format.  This is only
 102   // defined for NumElts <= 8.
 103   CD8VForm CD8TupleForm = !if (!eq (!srl(NumElts, 4), 0),
 104                                !cast<CD8VForm>("CD8VT" # NumElts), ?);
 105
 106   SubRegIndex SubRegIdx = !if (!eq (Size, 128), sub_xmm,
 107                           !if (!eq (Size, 256), sub_ymm, ?));
 108
 109   Domain ExeDomain = !if (!eq (EltTypeName, "f32"), SSEPackedSingle,
 110                      !if (!eq (EltTypeName, "f64"), SSEPackedDouble,
 111                      SSEPackedInt));
 112
 113   RegisterClass FRC = !if (!eq (EltTypeName, "f32"), FR32X, FR64X);
 114
 115   // A vector type of the same width with element type i32.  This is used to
 116   // create the canonical constant zero node ImmAllZerosV.
 117   ValueType i32VT = !cast<ValueType>("v" # !srl(Size, 5) # "i32");
 118   dag ImmAllZerosV = (VT (bitconvert (i32VT immAllZerosV)));
 119
 120   string ZSuffix = !if (!eq (Size, 128), "Z128",
 121                    !if (!eq (Size, 256), "Z256", "Z"));
 122 }
 123
 124 def v64i8_info  : X86VectorVTInfo<64,  i8, VR512, "b">;
 125 def v32i16_info : X86VectorVTInfo<32, i16, VR512, "w">;
 126 def v16i32_info : X86VectorVTInfo<16, i32, VR512, "d">;
 127 def v8i64_info  : X86VectorVTInfo<8,  i64, VR512, "q">;
 128 def v16f32_info : X86VectorVTInfo<16, f32, VR512, "ps">;
 129 def v8f64_info  : X86VectorVTInfo<8,  f64, VR512, "pd">;
 130
 131 // "x" in v32i8x_info means RC = VR256X
 132 def v32i8x_info  : X86VectorVTInfo<32,  i8, VR256X, "b">;
 133 def v16i16x_info : X86VectorVTInfo<16, i16, VR256X, "w">;
 134 def v8i32x_info  : X86VectorVTInfo<8,  i32, VR256X, "d">;
 135 def v4i64x_info  : X86VectorVTInfo<4,  i64, VR256X, "q">;
 136 def v8f32x_info  : X86VectorVTInfo<8,  f32, VR256X, "ps">;
 137 def v4f64x_info  : X86VectorVTInfo<4,  f64, VR256X, "pd">;
 138
 139 def v16i8x_info  : X86VectorVTInfo<16,  i8, VR128X, "b">;
 140 def v8i16x_info  : X86VectorVTInfo<8,  i16, VR128X, "w">;
 141 def v4i32x_info  : X86VectorVTInfo<4,  i32, VR128X, "d">;
 142 def v2i64x_info  : X86VectorVTInfo<2,  i64, VR128X, "q">;
 143 def v4f32x_info  : X86VectorVTInfo<4,  f32, VR128X, "ps">;
 144 def v2f64x_info  : X86VectorVTInfo<2,  f64, VR128X, "pd">;
 145
 146 // We map scalar types to the smallest (128-bit) vector type
 147 // with the appropriate element type. This allows to use the same masking logic.
 148 def i32x_info    : X86VectorVTInfo<1,  i32, GR32, "si">;
 149 def i64x_info    : X86VectorVTInfo<1,  i64, GR64, "sq">;
 150 def f32x_info    : X86VectorVTInfo<1,  f32, VR128X, "ss">;
 151 def f64x_info    : X86VectorVTInfo<1,  f64, VR128X, "sd">;
 152
 153 class AVX512VLVectorVTInfo<X86VectorVTInfo i512, X86VectorVTInfo i256,
 154                            X86VectorVTInfo i128> {
 155   X86VectorVTInfo info512 = i512;
 156   X86VectorVTInfo info256 = i256;
 157   X86VectorVTInfo info128 = i128;
 158 }
 159
 160 def avx512vl_i8_info  : AVX512VLVectorVTInfo<v64i8_info, v32i8x_info,
 161                                              v16i8x_info>;
 162 def avx512vl_i16_info : AVX512VLVectorVTInfo<v32i16_info, v16i16x_info,
 163                                              v8i16x_info>;
 164 def avx512vl_i32_info : AVX512VLVectorVTInfo<v16i32_info, v8i32x_info,
 165                                              v4i32x_info>;
 166 def avx512vl_i64_info : AVX512VLVectorVTInfo<v8i64_info, v4i64x_info,
 167                                              v2i64x_info>;
 168 def avx512vl_f32_info : AVX512VLVectorVTInfo<v16f32_info, v8f32x_info,
 169                                              v4f32x_info>;
 170 def avx512vl_f64_info : AVX512VLVectorVTInfo<v8f64_info, v4f64x_info,
 171                                              v2f64x_info>;
 172
 173 // This multiclass generates the masking variants from the non-masking
 174 // variant.  It only provides the assembly pieces for the masking variants.
 175 // It assumes custom ISel patterns for masking which can be provided as
 176 // template arguments.
 177 multiclass AVX512_maskable_custom<bits<8> O, Format F,
 178                                   dag Outs,
 179                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 180                                   string OpcodeStr,
 181                                   string AttSrcAsm, string IntelSrcAsm,
 182                                   list<dag> Pattern,
 183                                   list<dag> MaskingPattern,
 184                                   list<dag> ZeroMaskingPattern,
 185                                   string MaskingConstraint = "",
 186                                   InstrItinClass itin = NoItinerary,
 187                                   bit IsCommutable = 0> {
 188   let isCommutable = IsCommutable in
 189     def NAME: AVX512<O, F, Outs, Ins,
 190                        OpcodeStr#"\t{"#AttSrcAsm#", $dst|"#
 191                                      "$dst , "#IntelSrcAsm#"}",
 192                        Pattern, itin>;
 193
 194   // Prefer over VMOV*rrk Pat<>
 195   let AddedComplexity = 20 in
 196     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 197                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}}|"#
 198                                      "$dst {${mask}}, "#IntelSrcAsm#"}",
 199                        MaskingPattern, itin>,
 200               EVEX_K {
 201       // In case of the 3src subclass this is overridden with a let.
 202       string Constraints = MaskingConstraint;
 203   }
 204   let AddedComplexity = 30 in // Prefer over VMOV*rrkz Pat<>
 205     def NAME#kz: AVX512<O, F, Outs, ZeroMaskingIns,
 206                        OpcodeStr#"\t{"#AttSrcAsm#", $dst {${mask}} {z}|"#
 207                                      "$dst {${mask}} {z}, "#IntelSrcAsm#"}",
 208                        ZeroMaskingPattern,
 209                        itin>,
 210               EVEX_KZ;
 211 }
 212
 213
 214 // Common base class of AVX512_maskable and AVX512_maskable_3src.
 215 multiclass AVX512_maskable_common<bits<8> O, Format F, X86VectorVTInfo _,
 216                                   dag Outs,
 217                                   dag Ins, dag MaskingIns, dag ZeroMaskingIns,
 218                                   string OpcodeStr,
 219                                   string AttSrcAsm, string IntelSrcAsm,
 220                                   dag RHS, dag MaskingRHS,
 221                                   SDNode Select = vselect,
 222                                   string MaskingConstraint = "",
 223                                   InstrItinClass itin = NoItinerary,
 224                                   bit IsCommutable = 0> :
 225   AVX512_maskable_custom<O, F, Outs, Ins, MaskingIns, ZeroMaskingIns, OpcodeStr,
 226                          AttSrcAsm, IntelSrcAsm,
 227                          [(set _.RC:$dst, RHS)],
 228                          [(set _.RC:$dst, MaskingRHS)],
 229                          [(set _.RC:$dst,
 230                                (Select _.KRCWM:$mask, RHS, _.ImmAllZerosV))],
 231                          MaskingConstraint, NoItinerary, IsCommutable>;
 232
 233 // This multiclass generates the unconditional/non-masking, the masking and
 234 // the zero-masking variant of the vector instruction.  In the masking case, the
 235 // perserved vector elements come from a new dummy input operand tied to $dst.
 236 multiclass AVX512_maskable<bits<8> O, Format F, X86VectorVTInfo _,
 237                            dag Outs, dag Ins, string OpcodeStr,
 238                            string AttSrcAsm, string IntelSrcAsm,
 239                            dag RHS,
 240                            InstrItinClass itin = NoItinerary,
 241                            bit IsCommutable = 0> :
 242    AVX512_maskable_common<O, F, _, Outs, Ins,
 243                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 244                           !con((ins _.KRCWM:$mask), Ins),
 245                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 246                           (vselect _.KRCWM:$mask, RHS, _.RC:$src0), vselect,
 247                           "$src0 = $dst", itin, IsCommutable>;
 248
 249 // This multiclass generates the unconditional/non-masking, the masking and
 250 // the zero-masking variant of the scalar instruction.
 251 multiclass AVX512_maskable_scalar<bits<8> O, Format F, X86VectorVTInfo _,
 252                            dag Outs, dag Ins, string OpcodeStr,
 253                            string AttSrcAsm, string IntelSrcAsm,
 254                            dag RHS,
 255                            InstrItinClass itin = NoItinerary,
 256                            bit IsCommutable = 0> :
 257    AVX512_maskable_common<O, F, _, Outs, Ins,
 258                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 259                           !con((ins _.KRCWM:$mask), Ins),
 260                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 261                           (X86select _.KRCWM:$mask, RHS, _.RC:$src0), X86select,
 262                           "$src0 = $dst", itin, IsCommutable>;
 263
 264 // Similar to AVX512_maskable but in this case one of the source operands
 265 // ($src1) is already tied to $dst so we just use that for the preserved
 266 // vector elements.  NOTE that the NonTiedIns (the ins dag) should exclude
 267 // $src1.
 268 multiclass AVX512_maskable_3src<bits<8> O, Format F, X86VectorVTInfo _,
 269                                 dag Outs, dag NonTiedIns, string OpcodeStr,
 270                                 string AttSrcAsm, string IntelSrcAsm,
 271                                 dag RHS> :
 272    AVX512_maskable_common<O, F, _, Outs,
 273                           !con((ins _.RC:$src1), NonTiedIns),
 274                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 275                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 276                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 277                           (vselect _.KRCWM:$mask, RHS, _.RC:$src1)>;
 278
 279 multiclass AVX512_maskable_3src_scalar<bits<8> O, Format F, X86VectorVTInfo _,
 280                                      dag Outs, dag NonTiedIns, string OpcodeStr,
 281                                      string AttSrcAsm, string IntelSrcAsm,
 282                                      dag RHS> :
 283    AVX512_maskable_common<O, F, _, Outs,
 284                           !con((ins _.RC:$src1), NonTiedIns),
 285                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 286                           !con((ins _.RC:$src1, _.KRCWM:$mask), NonTiedIns),
 287                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 288                           (X86select _.KRCWM:$mask, RHS, _.RC:$src1)>;
 289
 290 multiclass AVX512_maskable_in_asm<bits<8> O, Format F, X86VectorVTInfo _,
 291                                   dag Outs, dag Ins,
 292                                   string OpcodeStr,
 293                                   string AttSrcAsm, string IntelSrcAsm,
 294                                   list<dag> Pattern> :
 295    AVX512_maskable_custom<O, F, Outs, Ins,
 296                           !con((ins _.RC:$src0, _.KRCWM:$mask), Ins),
 297                           !con((ins _.KRCWM:$mask), Ins),
 298                           OpcodeStr, AttSrcAsm, IntelSrcAsm, Pattern, [], [],
 299                           "$src0 = $dst">;
 300
 301
 302 // Instruction with mask that puts result in mask register,
 303 // like "compare" and "vptest"
 304 multiclass AVX512_maskable_custom_cmp<bits<8> O, Format F,
 305                                   dag Outs,
 306                                   dag Ins, dag MaskingIns,
 307                                   string OpcodeStr,
 308                                   string AttSrcAsm, string IntelSrcAsm,
 309                                   list<dag> Pattern,
 310                                   list<dag> MaskingPattern,
 311                                   string Round = "",
 312                                   InstrItinClass itin = NoItinerary> {
 313     def NAME: AVX512<O, F, Outs, Ins,
 314                        OpcodeStr#"\t{"#AttSrcAsm#", $dst "#Round#"|"#
 315                                      "$dst "#Round#", "#IntelSrcAsm#"}",
 316                        Pattern, itin>;
 317
 318     def NAME#k: AVX512<O, F, Outs, MaskingIns,
 319                        OpcodeStr#"\t{"#Round#AttSrcAsm#", $dst {${mask}}|"#
 320                                      "$dst {${mask}}, "#IntelSrcAsm#Round#"}",
 321                        MaskingPattern, itin>, EVEX_K;
 322 }
 323
 324 multiclass AVX512_maskable_common_cmp<bits<8> O, Format F, X86VectorVTInfo _,
 325                                   dag Outs,
 326                                   dag Ins, dag MaskingIns,
 327                                   string OpcodeStr,
 328                                   string AttSrcAsm, string IntelSrcAsm,
 329                                   dag RHS, dag MaskingRHS,
 330                                   string Round = "",
 331                                   InstrItinClass itin = NoItinerary> :
 332   AVX512_maskable_custom_cmp<O, F, Outs, Ins, MaskingIns, OpcodeStr,
 333                          AttSrcAsm, IntelSrcAsm,
 334                          [(set _.KRC:$dst, RHS)],
 335                          [(set _.KRC:$dst, MaskingRHS)],
 336                          Round, NoItinerary>;
 337
 338 multiclass AVX512_maskable_cmp<bits<8> O, Format F, X86VectorVTInfo _,
 339                            dag Outs, dag Ins, string OpcodeStr,
 340                            string AttSrcAsm, string IntelSrcAsm,
 341                            dag RHS, string Round = "",
 342                            InstrItinClass itin = NoItinerary> :
 343    AVX512_maskable_common_cmp<O, F, _, Outs, Ins,
 344                           !con((ins _.KRCWM:$mask), Ins),
 345                           OpcodeStr, AttSrcAsm, IntelSrcAsm, RHS,
 346                           (and _.KRCWM:$mask, RHS),
 347                           Round, itin>;
 348
 349 multiclass AVX512_maskable_cmp_alt<bits<8> O, Format F, X86VectorVTInfo _,
 350                            dag Outs, dag Ins, string OpcodeStr,
 351                            string AttSrcAsm, string IntelSrcAsm> :
 352    AVX512_maskable_custom_cmp<O, F, Outs,
 353                              Ins, !con((ins _.KRCWM:$mask),Ins), OpcodeStr,
 354                              AttSrcAsm, IntelSrcAsm,
 355                              [],[],"", NoItinerary>;
 356
 357 // Bitcasts between 512-bit vector types. Return the original type since
 358 // no instruction is needed for the conversion
 359 let Predicates = [HasAVX512] in {
 360   def : Pat<(v8f64  (bitconvert (v8i64 VR512:$src))),  (v8f64 VR512:$src)>;
 361   def : Pat<(v8f64  (bitconvert (v16i32 VR512:$src))), (v8f64 VR512:$src)>;
 362   def : Pat<(v8f64  (bitconvert (v32i16 VR512:$src))),  (v8f64 VR512:$src)>;
 363   def : Pat<(v8f64  (bitconvert (v64i8 VR512:$src))), (v8f64 VR512:$src)>;
 364   def : Pat<(v8f64  (bitconvert (v16f32 VR512:$src))), (v8f64 VR512:$src)>;
 365   def : Pat<(v16f32 (bitconvert (v8i64 VR512:$src))),  (v16f32 VR512:$src)>;
 366   def : Pat<(v16f32 (bitconvert (v16i32 VR512:$src))), (v16f32 VR512:$src)>;
 367   def : Pat<(v16f32 (bitconvert (v32i16 VR512:$src))), (v16f32 VR512:$src)>;
 368   def : Pat<(v16f32 (bitconvert (v64i8 VR512:$src))), (v16f32 VR512:$src)>;
 369   def : Pat<(v16f32 (bitconvert (v8f64 VR512:$src))),  (v16f32 VR512:$src)>;
 370   def : Pat<(v8i64  (bitconvert (v16i32 VR512:$src))), (v8i64 VR512:$src)>;
 371   def : Pat<(v8i64  (bitconvert (v32i16 VR512:$src))), (v8i64 VR512:$src)>;
 372   def : Pat<(v8i64  (bitconvert (v64i8 VR512:$src))), (v8i64 VR512:$src)>;
 373   def : Pat<(v8i64  (bitconvert (v8f64 VR512:$src))),  (v8i64 VR512:$src)>;
 374   def : Pat<(v8i64  (bitconvert (v16f32 VR512:$src))), (v8i64 VR512:$src)>;
 375   def : Pat<(v16i32 (bitconvert (v8i64 VR512:$src))), (v16i32 VR512:$src)>;
 376   def : Pat<(v16i32 (bitconvert (v16f32 VR512:$src))), (v16i32 VR512:$src)>;
 377   def : Pat<(v16i32 (bitconvert (v32i16 VR512:$src))),  (v16i32 VR512:$src)>;
 378   def : Pat<(v16i32 (bitconvert (v64i8 VR512:$src))),  (v16i32 VR512:$src)>;
 379   def : Pat<(v16i32 (bitconvert (v8f64 VR512:$src))),  (v16i32 VR512:$src)>;
 380   def : Pat<(v32i16 (bitconvert (v8i64 VR512:$src))), (v32i16 VR512:$src)>;
 381   def : Pat<(v32i16 (bitconvert (v16i32 VR512:$src))),  (v32i16 VR512:$src)>;
 382   def : Pat<(v32i16 (bitconvert (v64i8 VR512:$src))),  (v32i16 VR512:$src)>;
 383   def : Pat<(v32i16 (bitconvert (v8f64 VR512:$src))),  (v32i16 VR512:$src)>;
 384   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 385   def : Pat<(v32i16 (bitconvert (v16f32 VR512:$src))), (v32i16 VR512:$src)>;
 386   def : Pat<(v64i8  (bitconvert (v8i64 VR512:$src))), (v64i8 VR512:$src)>;
 387   def : Pat<(v64i8  (bitconvert (v16i32 VR512:$src))), (v64i8 VR512:$src)>;
 388   def : Pat<(v64i8  (bitconvert (v32i16 VR512:$src))), (v64i8 VR512:$src)>;
 389   def : Pat<(v64i8  (bitconvert (v8f64 VR512:$src))),  (v64i8 VR512:$src)>;
 390   def : Pat<(v64i8  (bitconvert (v16f32 VR512:$src))), (v64i8 VR512:$src)>;
 391
 392   def : Pat<(v2i64 (bitconvert (v4i32 VR128X:$src))), (v2i64 VR128X:$src)>;
 393   def : Pat<(v2i64 (bitconvert (v8i16 VR128X:$src))), (v2i64 VR128X:$src)>;
 394   def : Pat<(v2i64 (bitconvert (v16i8 VR128X:$src))), (v2i64 VR128X:$src)>;
 395   def : Pat<(v2i64 (bitconvert (v2f64 VR128X:$src))), (v2i64 VR128X:$src)>;
 396   def : Pat<(v2i64 (bitconvert (v4f32 VR128X:$src))), (v2i64 VR128X:$src)>;
 397   def : Pat<(v4i32 (bitconvert (v2i64 VR128X:$src))), (v4i32 VR128X:$src)>;
 398   def : Pat<(v4i32 (bitconvert (v8i16 VR128X:$src))), (v4i32 VR128X:$src)>;
 399   def : Pat<(v4i32 (bitconvert (v16i8 VR128X:$src))), (v4i32 VR128X:$src)>;
 400   def : Pat<(v4i32 (bitconvert (v2f64 VR128X:$src))), (v4i32 VR128X:$src)>;
 401   def : Pat<(v4i32 (bitconvert (v4f32 VR128X:$src))), (v4i32 VR128X:$src)>;
 402   def : Pat<(v8i16 (bitconvert (v2i64 VR128X:$src))), (v8i16 VR128X:$src)>;
 403   def : Pat<(v8i16 (bitconvert (v4i32 VR128X:$src))), (v8i16 VR128X:$src)>;
 404   def : Pat<(v8i16 (bitconvert (v16i8 VR128X:$src))), (v8i16 VR128X:$src)>;
 405   def : Pat<(v8i16 (bitconvert (v2f64 VR128X:$src))), (v8i16 VR128X:$src)>;
 406   def : Pat<(v8i16 (bitconvert (v4f32 VR128X:$src))), (v8i16 VR128X:$src)>;
 407   def : Pat<(v16i8 (bitconvert (v2i64 VR128X:$src))), (v16i8 VR128X:$src)>;
 408   def : Pat<(v16i8 (bitconvert (v4i32 VR128X:$src))), (v16i8 VR128X:$src)>;
 409   def : Pat<(v16i8 (bitconvert (v8i16 VR128X:$src))), (v16i8 VR128X:$src)>;
 410   def : Pat<(v16i8 (bitconvert (v2f64 VR128X:$src))), (v16i8 VR128X:$src)>;
 411   def : Pat<(v16i8 (bitconvert (v4f32 VR128X:$src))), (v16i8 VR128X:$src)>;
 412   def : Pat<(v4f32 (bitconvert (v2i64 VR128X:$src))), (v4f32 VR128X:$src)>;
 413   def : Pat<(v4f32 (bitconvert (v4i32 VR128X:$src))), (v4f32 VR128X:$src)>;
 414   def : Pat<(v4f32 (bitconvert (v8i16 VR128X:$src))), (v4f32 VR128X:$src)>;
 415   def : Pat<(v4f32 (bitconvert (v16i8 VR128X:$src))), (v4f32 VR128X:$src)>;
 416   def : Pat<(v4f32 (bitconvert (v2f64 VR128X:$src))), (v4f32 VR128X:$src)>;
 417   def : Pat<(v2f64 (bitconvert (v2i64 VR128X:$src))), (v2f64 VR128X:$src)>;
 418   def : Pat<(v2f64 (bitconvert (v4i32 VR128X:$src))), (v2f64 VR128X:$src)>;
 419   def : Pat<(v2f64 (bitconvert (v8i16 VR128X:$src))), (v2f64 VR128X:$src)>;
 420   def : Pat<(v2f64 (bitconvert (v16i8 VR128X:$src))), (v2f64 VR128X:$src)>;
 421   def : Pat<(v2f64 (bitconvert (v4f32 VR128X:$src))), (v2f64 VR128X:$src)>;
 422
 423 // Bitcasts between 256-bit vector types. Return the original type since
 424 // no instruction is needed for the conversion
 425   def : Pat<(v4f64  (bitconvert (v8f32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 426   def : Pat<(v4f64  (bitconvert (v8i32 VR256X:$src))),  (v4f64 VR256X:$src)>;
 427   def : Pat<(v4f64  (bitconvert (v4i64 VR256X:$src))),  (v4f64 VR256X:$src)>;
 428   def : Pat<(v4f64  (bitconvert (v16i16 VR256X:$src))), (v4f64 VR256X:$src)>;
 429   def : Pat<(v4f64  (bitconvert (v32i8 VR256X:$src))),  (v4f64 VR256X:$src)>;
 430   def : Pat<(v8f32  (bitconvert (v8i32 VR256X:$src))),  (v8f32 VR256X:$src)>;
 431   def : Pat<(v8f32  (bitconvert (v4i64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 432   def : Pat<(v8f32  (bitconvert (v4f64 VR256X:$src))),  (v8f32 VR256X:$src)>;
 433   def : Pat<(v8f32  (bitconvert (v32i8 VR256X:$src))),  (v8f32 VR256X:$src)>;
 434   def : Pat<(v8f32  (bitconvert (v16i16 VR256X:$src))), (v8f32 VR256X:$src)>;
 435   def : Pat<(v4i64  (bitconvert (v8f32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 436   def : Pat<(v4i64  (bitconvert (v8i32 VR256X:$src))),  (v4i64 VR256X:$src)>;
 437   def : Pat<(v4i64  (bitconvert (v4f64 VR256X:$src))),  (v4i64 VR256X:$src)>;
 438   def : Pat<(v4i64  (bitconvert (v32i8 VR256X:$src))),  (v4i64 VR256X:$src)>;
 439   def : Pat<(v4i64  (bitconvert (v16i16 VR256X:$src))), (v4i64 VR256X:$src)>;
 440   def : Pat<(v32i8  (bitconvert (v4f64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 441   def : Pat<(v32i8  (bitconvert (v4i64 VR256X:$src))),  (v32i8 VR256X:$src)>;
 442   def : Pat<(v32i8  (bitconvert (v8f32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 443   def : Pat<(v32i8  (bitconvert (v8i32 VR256X:$src))),  (v32i8 VR256X:$src)>;
 444   def : Pat<(v32i8  (bitconvert (v16i16 VR256X:$src))), (v32i8 VR256X:$src)>;
 445   def : Pat<(v8i32  (bitconvert (v32i8 VR256X:$src))),  (v8i32 VR256X:$src)>;
 446   def : Pat<(v8i32  (bitconvert (v16i16 VR256X:$src))), (v8i32 VR256X:$src)>;
 447   def : Pat<(v8i32  (bitconvert (v8f32 VR256X:$src))),  (v8i32 VR256X:$src)>;
 448   def : Pat<(v8i32  (bitconvert (v4i64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 449   def : Pat<(v8i32  (bitconvert (v4f64 VR256X:$src))),  (v8i32 VR256X:$src)>;
 450   def : Pat<(v16i16 (bitconvert (v8f32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 451   def : Pat<(v16i16 (bitconvert (v8i32 VR256X:$src))),  (v16i16 VR256X:$src)>;
 452   def : Pat<(v16i16 (bitconvert (v4i64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 453   def : Pat<(v16i16 (bitconvert (v4f64 VR256X:$src))),  (v16i16 VR256X:$src)>;
 454   def : Pat<(v16i16 (bitconvert (v32i8 VR256X:$src))),  (v16i16 VR256X:$src)>;
 455 }
 456
 457 //
 458 // AVX-512: VPXOR instruction writes zero to its upper part, it's safe build zeros.
 459 //
 460
 461 let isReMaterializable = 1, isAsCheapAsAMove = 1, canFoldAsLoad = 1,
 462     isPseudo = 1, Predicates = [HasAVX512] in {
 463 def AVX512_512_SET0 : I<0, Pseudo, (outs VR512:$dst), (ins), "",
 464                [(set VR512:$dst, (v16f32 immAllZerosV))]>;
 465 }
 466
 467 let Predicates = [HasAVX512] in {
 468 def : Pat<(v8i64 immAllZerosV), (AVX512_512_SET0)>;
 469 def : Pat<(v16i32 immAllZerosV), (AVX512_512_SET0)>;
 470 def : Pat<(v8f64 immAllZerosV), (AVX512_512_SET0)>;
 471 }
 472
 473 //===----------------------------------------------------------------------===//
 474 // AVX-512 - VECTOR INSERT
 475 //
 476 multiclass vinsert_for_size<int Opcode, X86VectorVTInfo From, X86VectorVTInfo To,
 477                                                        PatFrag vinsert_insert> {
 478   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 479     defm rr : AVX512_maskable<Opcode, MRMSrcReg, To, (outs To.RC:$dst),
 480                    (ins To.RC:$src1, From.RC:$src2, i32u8imm:$src3),
 481                    "vinsert" # From.EltTypeName # "x" # From.NumElts,
 482                    "$src3, $src2, $src1", "$src1, $src2, $src3",
 483                    (vinsert_insert:$src3 (To.VT To.RC:$src1),
 484                                          (From.VT From.RC:$src2),
 485                                          (iPTR imm))>, AVX512AIi8Base, EVEX_4V;
 486
 487   let mayLoad = 1 in
 488     defm rm : AVX512_maskable<Opcode, MRMSrcMem, To, (outs To.RC:$dst),
 489                    (ins To.RC:$src1, From.MemOp:$src2, i32u8imm:$src3),
 490                    "vinsert" # From.EltTypeName # "x" # From.NumElts,
 491                    "$src3, $src2, $src1", "$src1, $src2, $src3",
 492                    (vinsert_insert:$src3 (To.VT To.RC:$src1),
 493                                (From.VT (bitconvert (From.LdFrag addr:$src2))),
 494                                (iPTR imm))>, AVX512AIi8Base, EVEX_4V,
 495                    EVEX_CD8<From.EltSize, From.CD8TupleForm>;
 496   }
 497 }
 498
 499 multiclass vinsert_for_size_lowering<string InstrStr, X86VectorVTInfo From,
 500                        X86VectorVTInfo To, PatFrag vinsert_insert,
 501                        SDNodeXForm INSERT_get_vinsert_imm , list<Predicate> p> {
 502   let Predicates = p in {
 503     def : Pat<(vinsert_insert:$ins
 504                      (To.VT To.RC:$src1), (From.VT From.RC:$src2), (iPTR imm)),
 505               (To.VT (!cast<Instruction>(InstrStr#"rr")
 506                      To.RC:$src1, From.RC:$src2,
 507                      (INSERT_get_vinsert_imm To.RC:$ins)))>;
 508
 509     def : Pat<(vinsert_insert:$ins
 510                   (To.VT To.RC:$src1),
 511                   (From.VT (bitconvert (From.LdFrag addr:$src2))),
 512                   (iPTR imm)),
 513               (To.VT (!cast<Instruction>(InstrStr#"rm")
 514                   To.RC:$src1, addr:$src2,
 515                   (INSERT_get_vinsert_imm To.RC:$ins)))>;
 516   }
 517 }
 518
 519 multiclass vinsert_for_type<ValueType EltVT32, int Opcode128,
 520                             ValueType EltVT64, int Opcode256> {
 521
 522   let Predicates = [HasVLX] in
 523     defm NAME # "32x4Z256" : vinsert_for_size<Opcode128,
 524                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 525                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 526                                  vinsert128_insert>, EVEX_V256;
 527
 528   defm NAME # "32x4Z" : vinsert_for_size<Opcode128,
 529                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 530                                  X86VectorVTInfo<16, EltVT32, VR512>,
 531                                  vinsert128_insert>, EVEX_V512;
 532
 533   defm NAME # "64x4Z" : vinsert_for_size<Opcode256,
 534                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 535                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 536                                  vinsert256_insert>, VEX_W, EVEX_V512;
 537
 538   let Predicates = [HasVLX, HasDQI] in
 539     defm NAME # "64x2Z256" : vinsert_for_size<Opcode128,
 540                                    X86VectorVTInfo< 2, EltVT64, VR128X>,
 541                                    X86VectorVTInfo< 4, EltVT64, VR256X>,
 542                                    vinsert128_insert>, VEX_W, EVEX_V256;
 543
 544   let Predicates = [HasDQI] in {
 545     defm NAME # "64x2Z" : vinsert_for_size<Opcode128,
 546                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 547                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 548                                  vinsert128_insert>, VEX_W, EVEX_V512;
 549
 550     defm NAME # "32x8Z" : vinsert_for_size<Opcode256,
 551                                    X86VectorVTInfo< 8, EltVT32, VR256X>,
 552                                    X86VectorVTInfo<16, EltVT32, VR512>,
 553                                    vinsert256_insert>, EVEX_V512;
 554   }
 555 }
 556
 557 defm VINSERTF : vinsert_for_type<f32, 0x18, f64, 0x1a>;
 558 defm VINSERTI : vinsert_for_type<i32, 0x38, i64, 0x3a>;
 559
 560 // Codegen pattern with the alternative types,
 561 // Only add this if 64x2 and its friends are not supported natively via AVX512DQ.
 562 defm : vinsert_for_size_lowering<"VINSERTF32x4Z256", v2f64x_info, v4f64x_info,
 563               vinsert128_insert, INSERT_get_vinsert128_imm, [HasVLX, NoDQI]>;
 564 defm : vinsert_for_size_lowering<"VINSERTI32x4Z256", v2i64x_info, v4i64x_info,
 565               vinsert128_insert, INSERT_get_vinsert128_imm, [HasVLX, NoDQI]>;
 566
 567 defm : vinsert_for_size_lowering<"VINSERTF32x4Z", v2f64x_info, v8f64_info,
 568               vinsert128_insert, INSERT_get_vinsert128_imm, [HasAVX512, NoDQI]>;
 569 defm : vinsert_for_size_lowering<"VINSERTI32x4Z", v2i64x_info, v8i64_info,
 570               vinsert128_insert, INSERT_get_vinsert128_imm, [HasAVX512, NoDQI]>;
 571
 572 defm : vinsert_for_size_lowering<"VINSERTF64x4Z", v8f32x_info, v16f32_info,
 573               vinsert256_insert, INSERT_get_vinsert256_imm, [HasAVX512, NoDQI]>;
 574 defm : vinsert_for_size_lowering<"VINSERTI64x4Z", v8i32x_info, v16i32_info,
 575               vinsert256_insert, INSERT_get_vinsert256_imm, [HasAVX512, NoDQI]>;
 576
 577 // Codegen pattern with the alternative types insert VEC128 into VEC256
 578 defm : vinsert_for_size_lowering<"VINSERTI32x4Z256", v8i16x_info, v16i16x_info,
 579               vinsert128_insert, INSERT_get_vinsert128_imm, [HasVLX]>;
 580 defm : vinsert_for_size_lowering<"VINSERTI32x4Z256", v16i8x_info, v32i8x_info,
 581               vinsert128_insert, INSERT_get_vinsert128_imm, [HasVLX]>;
 582 // Codegen pattern with the alternative types insert VEC128 into VEC512
 583 defm : vinsert_for_size_lowering<"VINSERTI32x4Z", v8i16x_info, v32i16_info,
 584               vinsert128_insert, INSERT_get_vinsert128_imm, [HasAVX512]>;
 585 defm : vinsert_for_size_lowering<"VINSERTI32x4Z", v16i8x_info, v64i8_info,
 586                vinsert128_insert, INSERT_get_vinsert128_imm, [HasAVX512]>;
 587 // Codegen pattern with the alternative types insert VEC256 into VEC512
 588 defm : vinsert_for_size_lowering<"VINSERTI64x4Z", v16i16x_info, v32i16_info,
 589               vinsert256_insert, INSERT_get_vinsert256_imm, [HasAVX512]>;
 590 defm : vinsert_for_size_lowering<"VINSERTI64x4Z", v32i8x_info, v64i8_info,
 591               vinsert256_insert, INSERT_get_vinsert256_imm, [HasAVX512]>;
 592
 593 // vinsertps - insert f32 to XMM
 594 def VINSERTPSzrr : AVX512AIi8<0x21, MRMSrcReg, (outs VR128X:$dst),
 595       (ins VR128X:$src1, VR128X:$src2, u8imm:$src3),
 596       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 597       [(set VR128X:$dst, (X86insertps VR128X:$src1, VR128X:$src2, imm:$src3))]>,
 598       EVEX_4V;
 599 def VINSERTPSzrm: AVX512AIi8<0x21, MRMSrcMem, (outs VR128X:$dst),
 600       (ins VR128X:$src1, f32mem:$src2, u8imm:$src3),
 601       "vinsertps\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
 602       [(set VR128X:$dst, (X86insertps VR128X:$src1,
 603                           (v4f32 (scalar_to_vector (loadf32 addr:$src2))),
 604                           imm:$src3))]>, EVEX_4V, EVEX_CD8<32, CD8VT1>;
 605
 606 //===----------------------------------------------------------------------===//
 607 // AVX-512 VECTOR EXTRACT
 608 //---
 609
 610 multiclass vextract_for_size_first_position_lowering<X86VectorVTInfo From,
 611                                                      X86VectorVTInfo To> {
 612   // A subvector extract from the first vector position is
 613   // a subregister copy that needs no instruction.
 614   def NAME # To.NumElts:
 615       Pat<(To.VT (extract_subvector (From.VT From.RC:$src),(iPTR 0))),
 616           (To.VT (EXTRACT_SUBREG (From.VT From.RC:$src), To.SubRegIdx))>;
 617 }
 618
 619 multiclass vextract_for_size<int Opcode,
 620                                     X86VectorVTInfo From, X86VectorVTInfo To,
 621                                     PatFrag vextract_extract> :
 622   vextract_for_size_first_position_lowering<From, To> {
 623
 624   let hasSideEffects = 0, ExeDomain = To.ExeDomain in {
 625     // use AVX512_maskable_in_asm (AVX512_maskable can't be used due to
 626     // vextract_extract), we interesting only in patterns without mask,
 627     // intrinsics pattern match generated bellow.
 628     defm rr : AVX512_maskable_in_asm<Opcode, MRMDestReg, To, (outs To.RC:$dst),
 629                 (ins From.RC:$src1, i32u8imm:$idx),
 630                 "vextract" # To.EltTypeName # "x" # To.NumElts,
 631                 "$idx, $src1", "$src1, $idx",
 632                 [(set To.RC:$dst, (vextract_extract:$idx (From.VT From.RC:$src1),
 633                                                          (iPTR imm)))]>,
 634               AVX512AIi8Base, EVEX;
 635     let mayStore = 1 in {
 636       def rm  : AVX512AIi8<Opcode, MRMDestMem, (outs),
 637                       (ins To.MemOp:$dst, From.RC:$src1, i32u8imm:$src2),
 638                       "vextract" # To.EltTypeName # "x" # To.NumElts #
 639                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 640                       []>, EVEX;
 641
 642       def rmk : AVX512AIi8<Opcode, MRMDestMem, (outs),
 643                       (ins To.MemOp:$dst, To.KRCWM:$mask,
 644                                           From.RC:$src1, i32u8imm:$src2),
 645                        "vextract" # To.EltTypeName # "x" # To.NumElts #
 646                             "\t{$src2, $src1, $dst {${mask}}|"
 647                             "$dst {${mask}}, $src1, $src2}",
 648                       []>, EVEX_K, EVEX;
 649     }//mayStore = 1
 650   }
 651
 652   // Intrinsic call with masking.
 653   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 654                               "x" # To.NumElts # "_" # From.Size)
 655                 From.RC:$src1, (iPTR imm:$idx), To.RC:$src0, To.MRC:$mask),
 656             (!cast<Instruction>(NAME # To.EltSize # "x" # To.NumElts #
 657                                 From.ZSuffix # "rrk")
 658                 To.RC:$src0,
 659                 (COPY_TO_REGCLASS To.MRC:$mask, To.KRCWM),
 660                 From.RC:$src1, imm:$idx)>;
 661
 662   // Intrinsic call with zero-masking.
 663   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 664                               "x" # To.NumElts # "_" # From.Size)
 665                 From.RC:$src1, (iPTR imm:$idx), To.ImmAllZerosV, To.MRC:$mask),
 666             (!cast<Instruction>(NAME # To.EltSize # "x" # To.NumElts #
 667                                 From.ZSuffix # "rrkz")
 668                 (COPY_TO_REGCLASS To.MRC:$mask, To.KRCWM),
 669                 From.RC:$src1, imm:$idx)>;
 670
 671   // Intrinsic call without masking.
 672   def : Pat<(!cast<Intrinsic>("int_x86_avx512_mask_vextract" # To.EltTypeName #
 673                               "x" # To.NumElts # "_" # From.Size)
 674                 From.RC:$src1, (iPTR imm:$idx), To.ImmAllZerosV, (i8 -1)),
 675             (!cast<Instruction>(NAME # To.EltSize # "x" # To.NumElts #
 676                                 From.ZSuffix # "rr")
 677                 From.RC:$src1, imm:$idx)>;
 678 }
 679
 680 // Codegen pattern for the alternative types
 681 multiclass vextract_for_size_lowering<string InstrStr, X86VectorVTInfo From,
 682                 X86VectorVTInfo To, PatFrag vextract_extract,
 683                 SDNodeXForm EXTRACT_get_vextract_imm, list<Predicate> p> :
 684   vextract_for_size_first_position_lowering<From, To> {
 685
 686   let Predicates = p in
 687      def : Pat<(vextract_extract:$ext (From.VT From.RC:$src1), (iPTR imm)),
 688                (To.VT (!cast<Instruction>(InstrStr#"rr")
 689                           From.RC:$src1,
 690                           (EXTRACT_get_vextract_imm To.RC:$ext)))>;
 691 }
 692
 693 multiclass vextract_for_type<ValueType EltVT32, int Opcode128,
 694                                              ValueType EltVT64, int Opcode256> {
 695   defm NAME # "32x4Z" : vextract_for_size<Opcode128,
 696                                  X86VectorVTInfo<16, EltVT32, VR512>,
 697                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 698                                  vextract128_extract>,
 699                                      EVEX_V512, EVEX_CD8<32, CD8VT4>;
 700   defm NAME # "64x4Z" : vextract_for_size<Opcode256,
 701                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 702                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 703                                  vextract256_extract>,
 704                                      VEX_W, EVEX_V512, EVEX_CD8<64, CD8VT4>;
 705   let Predicates = [HasVLX] in
 706     defm NAME # "32x4Z256" : vextract_for_size<Opcode128,
 707                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 708                                  X86VectorVTInfo< 4, EltVT32, VR128X>,
 709                                  vextract128_extract>,
 710                                      EVEX_V256, EVEX_CD8<32, CD8VT4>;
 711   let Predicates = [HasVLX, HasDQI] in
 712     defm NAME # "64x2Z256" : vextract_for_size<Opcode128,
 713                                  X86VectorVTInfo< 4, EltVT64, VR256X>,
 714                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 715                                  vextract128_extract>,
 716                                      VEX_W, EVEX_V256, EVEX_CD8<64, CD8VT2>;
 717   let Predicates = [HasDQI] in {
 718     defm NAME # "64x2Z" : vextract_for_size<Opcode128,
 719                                  X86VectorVTInfo< 8, EltVT64, VR512>,
 720                                  X86VectorVTInfo< 2, EltVT64, VR128X>,
 721                                  vextract128_extract>,
 722                                      VEX_W, EVEX_V512, EVEX_CD8<64, CD8VT2>;
 723     defm NAME # "32x8Z" : vextract_for_size<Opcode256,
 724                                  X86VectorVTInfo<16, EltVT32, VR512>,
 725                                  X86VectorVTInfo< 8, EltVT32, VR256X>,
 726                                  vextract256_extract>,
 727                                      EVEX_V512, EVEX_CD8<32, CD8VT8>;
 728   }
 729 }
 730
 731 defm VEXTRACTF : vextract_for_type<f32, 0x19, f64, 0x1b>;
 732 defm VEXTRACTI : vextract_for_type<i32, 0x39, i64, 0x3b>;
 733
 734 // extract_subvector codegen patterns with the alternative types.
 735 // Only add this if 64x2 and its friends are not supported natively via AVX512DQ.
 736 defm : vextract_for_size_lowering<"VEXTRACTF32x4Z", v8f64_info, v2f64x_info,
 737           vextract128_extract, EXTRACT_get_vextract128_imm, [HasAVX512, NoDQI]>;
 738 defm : vextract_for_size_lowering<"VEXTRACTI32x4Z", v8i64_info, v2i64x_info,
 739           vextract128_extract, EXTRACT_get_vextract128_imm, [HasAVX512, NoDQI]>;
 740
 741 defm : vextract_for_size_lowering<"VEXTRACTF64x4Z", v16f32_info, v8f32x_info,
 742           vextract256_extract, EXTRACT_get_vextract256_imm, [HasAVX512, NoDQI]>;
 743 defm : vextract_for_size_lowering<"VEXTRACTI64x4Z", v16i32_info, v8i32x_info,
 744           vextract256_extract, EXTRACT_get_vextract256_imm, [HasAVX512, NoDQI]>;
 745
 746 defm : vextract_for_size_lowering<"VEXTRACTF32x4Z256", v4f64x_info, v2f64x_info,
 747           vextract128_extract, EXTRACT_get_vextract128_imm, [HasVLX, NoDQI]>;
 748 defm : vextract_for_size_lowering<"VEXTRACTI32x4Z256", v4i64x_info, v2i64x_info,
 749           vextract128_extract, EXTRACT_get_vextract128_imm, [HasVLX, NoDQI]>;
 750
 751 // Codegen pattern with the alternative types extract VEC128 from VEC512
 752 defm : vextract_for_size_lowering<"VEXTRACTI32x4Z", v32i16_info, v8i16x_info,
 753                  vextract128_extract, EXTRACT_get_vextract128_imm, [HasAVX512]>;
 754 defm : vextract_for_size_lowering<"VEXTRACTI32x4Z", v64i8_info, v16i8x_info,
 755                  vextract128_extract, EXTRACT_get_vextract128_imm, [HasAVX512]>;
 756 // Codegen pattern with the alternative types extract VEC256 from VEC512
 757 defm : vextract_for_size_lowering<"VEXTRACTI64x4Z", v32i16_info, v16i16x_info,
 758                  vextract256_extract, EXTRACT_get_vextract256_imm, [HasAVX512]>;
 759 defm : vextract_for_size_lowering<"VEXTRACTI64x4Z", v64i8_info, v32i8x_info,
 760                  vextract256_extract, EXTRACT_get_vextract256_imm, [HasAVX512]>;
 761
 762 // A 128-bit subvector insert to the first 512-bit vector position
 763 // is a subregister copy that needs no instruction.
 764 def : Pat<(insert_subvector undef, (v2i64 VR128X:$src), (iPTR 0)),
 765           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)),
 766           (INSERT_SUBREG (v4i64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 767           sub_ymm)>;
 768 def : Pat<(insert_subvector undef, (v2f64 VR128X:$src), (iPTR 0)),
 769           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)),
 770           (INSERT_SUBREG (v4f64 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 771           sub_ymm)>;
 772 def : Pat<(insert_subvector undef, (v4i32 VR128X:$src), (iPTR 0)),
 773           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)),
 774           (INSERT_SUBREG (v8i32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 775           sub_ymm)>;
 776 def : Pat<(insert_subvector undef, (v4f32 VR128X:$src), (iPTR 0)),
 777           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)),
 778           (INSERT_SUBREG (v8f32 (IMPLICIT_DEF)), VR128X:$src, sub_xmm),
 779           sub_ymm)>;
 780
 781 def : Pat<(insert_subvector undef, (v4i64 VR256X:$src), (iPTR 0)),
 782           (INSERT_SUBREG (v8i64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 783 def : Pat<(insert_subvector undef, (v4f64 VR256X:$src), (iPTR 0)),
 784           (INSERT_SUBREG (v8f64 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 785 def : Pat<(insert_subvector undef, (v8i32 VR256X:$src), (iPTR 0)),
 786           (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 787 def : Pat<(insert_subvector undef, (v8f32 VR256X:$src), (iPTR 0)),
 788           (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 789 def : Pat<(insert_subvector undef, (v16i16 VR256X:$src), (iPTR 0)),
 790           (INSERT_SUBREG (v32i16 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 791 def : Pat<(insert_subvector undef, (v32i8 VR256X:$src), (iPTR 0)),
 792           (INSERT_SUBREG (v64i8 (IMPLICIT_DEF)), VR256X:$src, sub_ymm)>;
 793
 794 // vextractps - extract 32 bits from XMM
 795 def VEXTRACTPSzrr : AVX512AIi8<0x17, MRMDestReg, (outs GR32:$dst),
 796       (ins VR128X:$src1, u8imm:$src2),
 797       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 798       [(set GR32:$dst, (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2))]>,
 799       EVEX;
 800
 801 def VEXTRACTPSzmr : AVX512AIi8<0x17, MRMDestMem, (outs),
 802       (ins f32mem:$dst, VR128X:$src1, u8imm:$src2),
 803       "vextractps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
 804       [(store (extractelt (bc_v4i32 (v4f32 VR128X:$src1)), imm:$src2),
 805                           addr:$dst)]>, EVEX, EVEX_CD8<32, CD8VT1>;
 806
 807 //===---------------------------------------------------------------------===//
 808 // AVX-512 BROADCAST
 809 //---
 810
 811 multiclass avx512_broadcast_rm<bits<8> opc, string OpcodeStr,
 812                             X86VectorVTInfo DestInfo, X86VectorVTInfo SrcInfo> {
 813
 814   defm r : AVX512_maskable<opc, MRMSrcReg, DestInfo, (outs DestInfo.RC:$dst),
 815                    (ins SrcInfo.RC:$src), OpcodeStr, "$src", "$src",
 816                    (DestInfo.VT (X86VBroadcast (SrcInfo.VT SrcInfo.RC:$src)))>,
 817                    T8PD, EVEX;
 818   let mayLoad = 1 in
 819     defm m : AVX512_maskable<opc, MRMSrcMem, DestInfo, (outs DestInfo.RC:$dst),
 820                      (ins SrcInfo.ScalarMemOp:$src), OpcodeStr, "$src", "$src",
 821                      (DestInfo.VT (X86VBroadcast
 822                                      (SrcInfo.ScalarLdFrag addr:$src)))>,
 823                      T8PD, EVEX, EVEX_CD8<SrcInfo.EltSize, CD8VT1>;
 824 }
 825
 826 multiclass avx512_fp_broadcast_vl<bits<8> opc, string OpcodeStr,
 827                                                        AVX512VLVectorVTInfo _> {
 828   defm Z  : avx512_broadcast_rm<opc, OpcodeStr, _.info512, _.info128>,
 829                              EVEX_V512;
 830
 831   let Predicates = [HasVLX] in {
 832     defm Z256  : avx512_broadcast_rm<opc, OpcodeStr, _.info256, _.info128>,
 833                              EVEX_V256;
 834   }
 835 }
 836
 837 let ExeDomain = SSEPackedSingle in {
 838   defm VBROADCASTSS  : avx512_fp_broadcast_vl<0x18, "vbroadcastss",
 839                                          avx512vl_f32_info>;
 840    let Predicates = [HasVLX] in {
 841      defm VBROADCASTSSZ128  : avx512_broadcast_rm<0x18, "vbroadcastss",
 842                                          v4f32x_info, v4f32x_info>, EVEX_V128;
 843    }
 844 }
 845
 846 let ExeDomain = SSEPackedDouble in {
 847   defm VBROADCASTSD  : avx512_fp_broadcast_vl<0x19, "vbroadcastsd",
 848                                          avx512vl_f64_info>, VEX_W;
 849 }
 850
 851 // avx512_broadcast_pat introduces patterns for broadcast with a scalar argument.
 852 // Later, we can canonize broadcast instructions before ISel phase and
 853 // eliminate additional patterns on ISel.
 854 // SrcRC_v and SrcRC_s are RegisterClasses for vector and scalar
 855 // representations of source
 856 multiclass avx512_broadcast_pat<string InstName, SDNode OpNode,
 857                                 X86VectorVTInfo _, RegisterClass SrcRC_v,
 858                                 RegisterClass SrcRC_s> {
 859   def : Pat<(_.VT (OpNode  (_.EltVT SrcRC_s:$src))),
 860             (!cast<Instruction>(InstName##"r")
 861               (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 862
 863   let AddedComplexity = 30 in {
 864     def : Pat<(_.VT (vselect _.KRCWM:$mask,
 865                 (OpNode (_.EltVT SrcRC_s:$src)), _.RC:$src0)),
 866               (!cast<Instruction>(InstName##"rk") _.RC:$src0, _.KRCWM:$mask,
 867                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 868
 869     def : Pat<(_.VT(vselect _.KRCWM:$mask,
 870                 (OpNode (_.EltVT SrcRC_s:$src)), _.ImmAllZerosV)),
 871               (!cast<Instruction>(InstName##"rkz") _.KRCWM:$mask,
 872                 (COPY_TO_REGCLASS SrcRC_s:$src, SrcRC_v))>;
 873   }
 874 }
 875
 876 defm : avx512_broadcast_pat<"VBROADCASTSSZ", X86VBroadcast, v16f32_info,
 877                             VR128X, FR32X>;
 878 defm : avx512_broadcast_pat<"VBROADCASTSDZ", X86VBroadcast, v8f64_info,
 879                             VR128X, FR64X>;
 880
 881 let Predicates = [HasVLX] in {
 882   defm : avx512_broadcast_pat<"VBROADCASTSSZ256", X86VBroadcast,
 883                               v8f32x_info, VR128X, FR32X>;
 884   defm : avx512_broadcast_pat<"VBROADCASTSSZ128", X86VBroadcast,
 885                               v4f32x_info, VR128X, FR32X>;
 886   defm : avx512_broadcast_pat<"VBROADCASTSDZ256", X86VBroadcast,
 887                               v4f64x_info, VR128X, FR64X>;
 888 }
 889
 890 def : Pat<(v16f32 (X86VBroadcast (loadf32 addr:$src))),
 891           (VBROADCASTSSZm addr:$src)>;
 892 def : Pat<(v8f64 (X86VBroadcast (loadf64 addr:$src))),
 893           (VBROADCASTSDZm addr:$src)>;
 894
 895 def : Pat<(int_x86_avx512_vbroadcast_ss_512 addr:$src),
 896           (VBROADCASTSSZm addr:$src)>;
 897 def : Pat<(int_x86_avx512_vbroadcast_sd_512 addr:$src),
 898           (VBROADCASTSDZm addr:$src)>;
 899
 900 multiclass avx512_int_broadcast_reg<bits<8> opc, X86VectorVTInfo _,
 901                                     RegisterClass SrcRC> {
 902   defm r : AVX512_maskable_in_asm<opc, MRMSrcReg, _, (outs _.RC:$dst),
 903                            (ins SrcRC:$src),  "vpbroadcast"##_.Suffix,
 904                            "$src", "$src", []>, T8PD, EVEX;
 905 }
 906
 907 multiclass avx512_int_broadcast_reg_vl<bits<8> opc, AVX512VLVectorVTInfo _,
 908                                        RegisterClass SrcRC, Predicate prd> {
 909   let Predicates = [prd] in
 910     defm Z : avx512_int_broadcast_reg<opc, _.info512, SrcRC>, EVEX_V512;
 911   let Predicates = [prd, HasVLX] in {
 912     defm Z256 : avx512_int_broadcast_reg<opc, _.info256, SrcRC>, EVEX_V256;
 913     defm Z128 : avx512_int_broadcast_reg<opc, _.info128, SrcRC>, EVEX_V128;
 914   }
 915 }
 916
 917 defm VPBROADCASTBr : avx512_int_broadcast_reg_vl<0x7A, avx512vl_i8_info, GR32,
 918                                                  HasBWI>;
 919 defm VPBROADCASTWr : avx512_int_broadcast_reg_vl<0x7B, avx512vl_i16_info, GR32,
 920                                                  HasBWI>;
 921 defm VPBROADCASTDr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i32_info, GR32,
 922                                                  HasAVX512>;
 923 defm VPBROADCASTQr : avx512_int_broadcast_reg_vl<0x7C, avx512vl_i64_info, GR64,
 924                                                  HasAVX512>, VEX_W;
 925
 926 def : Pat <(v16i32 (X86vzext VK16WM:$mask)),
 927            (VPBROADCASTDrZrkz VK16WM:$mask, (i32 (MOV32ri 0x1)))>;
 928
 929 def : Pat <(v8i64 (X86vzext VK8WM:$mask)),
 930            (VPBROADCASTQrZrkz VK8WM:$mask, (i64 (MOV64ri 0x1)))>;
 931
 932 def : Pat<(v16i32 (X86VBroadcast (i32 GR32:$src))),
 933         (VPBROADCASTDrZr GR32:$src)>;
 934 def : Pat<(v8i64 (X86VBroadcast (i64 GR64:$src))),
 935         (VPBROADCASTQrZr GR64:$src)>;
 936
 937 def : Pat<(v16i32 (int_x86_avx512_pbroadcastd_i32_512 (i32 GR32:$src))),
 938         (VPBROADCASTDrZr GR32:$src)>;
 939 def : Pat<(v8i64 (int_x86_avx512_pbroadcastq_i64_512 (i64 GR64:$src))),
 940         (VPBROADCASTQrZr GR64:$src)>;
 941
 942 def : Pat<(v16i32 (int_x86_avx512_mask_pbroadcast_d_gpr_512 (i32 GR32:$src),
 943                    (v16i32 immAllZerosV), (i16 GR16:$mask))),
 944           (VPBROADCASTDrZrkz (COPY_TO_REGCLASS GR16:$mask, VK16WM), GR32:$src)>;
 945 def : Pat<(v8i64 (int_x86_avx512_mask_pbroadcast_q_gpr_512 (i64 GR64:$src),
 946                    (bc_v8i64 (v16i32 immAllZerosV)), (i8 GR8:$mask))),
 947           (VPBROADCASTQrZrkz (COPY_TO_REGCLASS GR8:$mask, VK8WM), GR64:$src)>;
 948
 949 // Provide aliases for broadcast from the same register class that
 950 // automatically does the extract.
 951 multiclass avx512_int_broadcast_rm_lowering<X86VectorVTInfo DestInfo,
 952                                             X86VectorVTInfo SrcInfo> {
 953   def : Pat<(DestInfo.VT (X86VBroadcast (SrcInfo.VT SrcInfo.RC:$src))),
 954             (!cast<Instruction>(NAME#DestInfo.ZSuffix#"r")
 955                 (EXTRACT_SUBREG (SrcInfo.VT SrcInfo.RC:$src), sub_xmm))>;
 956 }
 957
 958 multiclass avx512_int_broadcast_rm_vl<bits<8> opc, string OpcodeStr,
 959                                         AVX512VLVectorVTInfo _, Predicate prd> {
 960   let Predicates = [prd] in {
 961     defm Z :   avx512_broadcast_rm<opc, OpcodeStr, _.info512, _.info128>,
 962                avx512_int_broadcast_rm_lowering<_.info512, _.info256>,
 963                                   EVEX_V512;
 964     // Defined separately to avoid redefinition.
 965     defm Z_Alt : avx512_int_broadcast_rm_lowering<_.info512, _.info512>;
 966   }
 967   let Predicates = [prd, HasVLX] in {
 968     defm Z256 : avx512_broadcast_rm<opc, OpcodeStr, _.info256, _.info128>,
 969                 avx512_int_broadcast_rm_lowering<_.info256, _.info256>,
 970                                  EVEX_V256;
 971     defm Z128 : avx512_broadcast_rm<opc, OpcodeStr, _.info128, _.info128>,
 972                                  EVEX_V128;
 973   }
 974 }
 975
 976 defm VPBROADCASTB  : avx512_int_broadcast_rm_vl<0x78, "vpbroadcastb",
 977                                            avx512vl_i8_info, HasBWI>;
 978 defm VPBROADCASTW  : avx512_int_broadcast_rm_vl<0x79, "vpbroadcastw",
 979                                            avx512vl_i16_info, HasBWI>;
 980 defm VPBROADCASTD  : avx512_int_broadcast_rm_vl<0x58, "vpbroadcastd",
 981                                            avx512vl_i32_info, HasAVX512>;
 982 defm VPBROADCASTQ  : avx512_int_broadcast_rm_vl<0x59, "vpbroadcastq",
 983                                            avx512vl_i64_info, HasAVX512>, VEX_W;
 984
 985 multiclass avx512_subvec_broadcast_rm<bits<8> opc, string OpcodeStr,
 986                           X86VectorVTInfo _Dst, X86VectorVTInfo _Src> {
 987   let mayLoad = 1 in {
 988   def rm : AVX5128I<opc, MRMSrcMem, (outs _Dst.RC:$dst), (ins _Src.MemOp:$src),
 989                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
 990                   [(set _Dst.RC:$dst,
 991                     (_Dst.VT (X86SubVBroadcast
 992                     (_Src.VT (bitconvert (_Src.LdFrag addr:$src))))))]>, EVEX;
 993   def rmk : AVX5128I<opc, MRMSrcMem, (outs _Dst.RC:$dst), (ins _Dst.KRCWM:$mask,
 994                                                          _Src.MemOp:$src),
 995                   !strconcat(OpcodeStr,
 996                       "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
 997                   []>, EVEX, EVEX_K;
 998   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _Dst.RC:$dst), (ins _Dst.KRCWM:$mask,
 999                                                          _Src.MemOp:$src),
1000                   !strconcat(OpcodeStr,
1001                     "\t{$src, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src}"),
1002                   []>, EVEX, EVEX_KZ;
1003   }
1004 }
1005
1006 defm VBROADCASTI32X4 : avx512_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
1007                        v16i32_info, v4i32x_info>,
1008                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
1009 defm VBROADCASTF32X4 : avx512_subvec_broadcast_rm<0x1a, "vbroadcastf32x4",
1010                        v16f32_info, v4f32x_info>,
1011                        EVEX_V512, EVEX_CD8<32, CD8VT4>;
1012 defm VBROADCASTI64X4 : avx512_subvec_broadcast_rm<0x5b, "vbroadcasti64x4",
1013                        v8i64_info, v4i64x_info>, VEX_W,
1014                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
1015 defm VBROADCASTF64X4 : avx512_subvec_broadcast_rm<0x1b, "vbroadcastf64x4",
1016                        v8f64_info, v4f64x_info>, VEX_W,
1017                        EVEX_V512, EVEX_CD8<64, CD8VT4>;
1018
1019 let Predicates = [HasVLX] in {
1020 defm VBROADCASTI32X4Z256 : avx512_subvec_broadcast_rm<0x5a, "vbroadcasti32x4",
1021                            v8i32x_info, v4i32x_info>,
1022                            EVEX_V256, EVEX_CD8<32, CD8VT4>;
1023 defm VBROADCASTF32X4Z256 : avx512_subvec_broadcast_rm<0x1a, "vbroadcastf32x4",
1024                            v8f32x_info, v4f32x_info>,
1025                            EVEX_V256, EVEX_CD8<32, CD8VT4>;
1026 }
1027 let Predicates = [HasVLX, HasDQI] in {
1028 defm VBROADCASTI64X2Z128 : avx512_subvec_broadcast_rm<0x5a, "vbroadcasti64x2",
1029                            v4i64x_info, v2i64x_info>, VEX_W,
1030                            EVEX_V256, EVEX_CD8<64, CD8VT2>;
1031 defm VBROADCASTF64X2Z128 : avx512_subvec_broadcast_rm<0x1a, "vbroadcastf64x2",
1032                            v4f64x_info, v2f64x_info>, VEX_W,
1033                            EVEX_V256, EVEX_CD8<64, CD8VT2>;
1034 }
1035 let Predicates = [HasDQI] in {
1036 defm VBROADCASTI64X2 : avx512_subvec_broadcast_rm<0x5a, "vbroadcasti64x2",
1037                        v8i64_info, v2i64x_info>, VEX_W,
1038                        EVEX_V512, EVEX_CD8<64, CD8VT2>;
1039 defm VBROADCASTI32X8 : avx512_subvec_broadcast_rm<0x5b, "vbroadcasti32x8",
1040                        v16i32_info, v8i32x_info>,
1041                        EVEX_V512, EVEX_CD8<32, CD8VT8>;
1042 defm VBROADCASTF64X2 : avx512_subvec_broadcast_rm<0x1a, "vbroadcastf64x2",
1043                        v8f64_info, v2f64x_info>, VEX_W,
1044                        EVEX_V512, EVEX_CD8<64, CD8VT2>;
1045 defm VBROADCASTF32X8 : avx512_subvec_broadcast_rm<0x1b, "vbroadcastf32x8",
1046                        v16f32_info, v8f32x_info>,
1047                        EVEX_V512, EVEX_CD8<32, CD8VT8>;
1048 }
1049
1050 multiclass avx512_broadcast_32x2<bits<8> opc, string OpcodeStr,
1051                                  X86VectorVTInfo _Dst, X86VectorVTInfo _Src,
1052                                  SDNode OpNode = X86SubVBroadcast> {
1053
1054   defm r : AVX512_maskable<opc, MRMSrcReg, _Dst, (outs _Dst.RC:$dst),
1055                    (ins _Src.RC:$src), OpcodeStr, "$src", "$src",
1056                    (_Dst.VT (OpNode (_Src.VT _Src.RC:$src)))>,
1057                    T8PD, EVEX;
1058   let mayLoad = 1 in
1059     defm m : AVX512_maskable<opc, MRMSrcMem, _Dst, (outs _Dst.RC:$dst),
1060                    (ins _Src.ScalarMemOp:$src), OpcodeStr, "$src", "$src",
1061                    (_Dst.VT (OpNode
1062                               (_Src.VT (scalar_to_vector(loadi64 addr:$src)))))>,
1063                    T8PD, EVEX, EVEX_CD8<_Src.EltSize, CD8VT2>;
1064 }
1065
1066 multiclass avx512_common_broadcast_32x2<bits<8> opc, string OpcodeStr,
1067                              AVX512VLVectorVTInfo _> {
1068   let Predicates = [HasDQI] in
1069     defm Z :    avx512_broadcast_32x2<opc, OpcodeStr, _.info512, _.info128>,
1070                                   EVEX_V512;
1071   let Predicates = [HasDQI, HasVLX] in
1072     defm Z256 : avx512_broadcast_32x2<opc, OpcodeStr, _.info256, _.info128>,
1073                                   EVEX_V256;
1074 }
1075
1076 multiclass avx512_common_broadcast_i32x2<bits<8> opc, string OpcodeStr,
1077                                                        AVX512VLVectorVTInfo _> :
1078   avx512_common_broadcast_32x2<opc, OpcodeStr, _> {
1079
1080   let Predicates = [HasDQI, HasVLX] in
1081     defm Z128 : avx512_broadcast_32x2<opc, OpcodeStr, _.info128, _.info128,
1082                                       X86SubV32x2Broadcast>, EVEX_V128;
1083 }
1084
1085 defm VPBROADCASTI32X2  : avx512_common_broadcast_i32x2<0x59, "vbroadcasti32x2",
1086                                            avx512vl_i32_info>;
1087 defm VPBROADCASTF32X2  : avx512_common_broadcast_32x2<0x19, "vbroadcastf32x2",
1088                                            avx512vl_f32_info>;
1089
1090 def : Pat<(v16f32 (X86VBroadcast (v16f32 VR512:$src))),
1091           (VBROADCASTSSZr (EXTRACT_SUBREG (v16f32 VR512:$src), sub_xmm))>;
1092 def : Pat<(v16f32 (X86VBroadcast (v8f32 VR256X:$src))),
1093           (VBROADCASTSSZr (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm))>;
1094
1095 def : Pat<(v8f64 (X86VBroadcast (v8f64 VR512:$src))),
1096           (VBROADCASTSDZr (EXTRACT_SUBREG (v8f64 VR512:$src), sub_xmm))>;
1097 def : Pat<(v8f64 (X86VBroadcast (v4f64 VR256X:$src))),
1098           (VBROADCASTSDZr (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm))>;
1099
1100 def : Pat<(v16f32 (int_x86_avx512_vbroadcast_ss_ps_512 (v4f32 VR128X:$src))),
1101           (VBROADCASTSSZr VR128X:$src)>;
1102 def : Pat<(v8f64 (int_x86_avx512_vbroadcast_sd_pd_512 (v2f64 VR128X:$src))),
1103           (VBROADCASTSDZr VR128X:$src)>;
1104
1105 // Provide fallback in case the load node that is used in the patterns above
1106 // is used by additional users, which prevents the pattern selection.
1107 def : Pat<(v16f32 (X86VBroadcast FR32X:$src)),
1108           (VBROADCASTSSZr (COPY_TO_REGCLASS FR32X:$src, VR128X))>;
1109 def : Pat<(v8f64 (X86VBroadcast FR64X:$src)),
1110           (VBROADCASTSDZr (COPY_TO_REGCLASS FR64X:$src, VR128X))>;
1111
1112
1113 //===----------------------------------------------------------------------===//
1114 // AVX-512 BROADCAST MASK TO VECTOR REGISTER
1115 //---
1116 multiclass avx512_mask_broadcastm<bits<8> opc, string OpcodeStr,
1117                                   X86VectorVTInfo _, RegisterClass KRC> {
1118   def rr : AVX512XS8I<opc, MRMSrcReg, (outs _.RC:$dst), (ins KRC:$src),
1119                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
1120                   [(set _.RC:$dst, (_.VT (X86VBroadcastm KRC:$src)))]>, EVEX;
1121 }
1122
1123 multiclass avx512_mask_broadcast<bits<8> opc, string OpcodeStr,
1124                                  AVX512VLVectorVTInfo VTInfo, RegisterClass KRC> {
1125   let Predicates = [HasCDI] in
1126     defm Z : avx512_mask_broadcastm<opc, OpcodeStr, VTInfo.info512, KRC>, EVEX_V512;
1127   let Predicates = [HasCDI, HasVLX] in {
1128     defm Z256 : avx512_mask_broadcastm<opc, OpcodeStr, VTInfo.info256, KRC>, EVEX_V256;
1129     defm Z128 : avx512_mask_broadcastm<opc, OpcodeStr, VTInfo.info128, KRC>, EVEX_V128;
1130   }
1131 }
1132
1133 defm VPBROADCASTMW2D : avx512_mask_broadcast<0x3A, "vpbroadcastmw2d",
1134                                                avx512vl_i32_info, VK16>;
1135 defm VPBROADCASTMB2Q : avx512_mask_broadcast<0x2A, "vpbroadcastmb2q",
1136                                                avx512vl_i64_info, VK8>, VEX_W;
1137
1138 //===----------------------------------------------------------------------===//
1139 // -- VPERM2I - 3 source operands form --
1140 multiclass avx512_perm_i<bits<8> opc, string OpcodeStr,
1141                             SDNode OpNode, X86VectorVTInfo _> {
1142 let Constraints = "$src1 = $dst" in {
1143   defm rr: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
1144           (ins _.RC:$src2, _.RC:$src3),
1145           OpcodeStr, "$src3, $src2", "$src2, $src3",
1146           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>, EVEX_4V,
1147          AVX5128IBase;
1148
1149   let mayLoad = 1 in
1150   defm rm: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
1151             (ins _.RC:$src2, _.MemOp:$src3),
1152             OpcodeStr, "$src3, $src2", "$src2, $src3",
1153             (_.VT (OpNode _.RC:$src1, _.RC:$src2,
1154                    (_.VT (bitconvert (_.LdFrag addr:$src3)))))>,
1155             EVEX_4V, AVX5128IBase;
1156   }
1157 }
1158 multiclass avx512_perm_i_mb<bits<8> opc, string OpcodeStr,
1159                                SDNode OpNode, X86VectorVTInfo _> {
1160   let mayLoad = 1, Constraints = "$src1 = $dst" in
1161   defm rmb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
1162               (ins _.RC:$src2, _.ScalarMemOp:$src3),
1163               OpcodeStr,   !strconcat("${src3}", _.BroadcastStr,", $src2"),
1164               !strconcat("$src2, ${src3}", _.BroadcastStr ),
1165               (_.VT (OpNode _.RC:$src1,
1166                _.RC:$src2,(_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))>,
1167               AVX5128IBase, EVEX_4V, EVEX_B;
1168 }
1169
1170 multiclass avx512_perm_i_sizes<bits<8> opc, string OpcodeStr,
1171                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo> {
1172   defm NAME: avx512_perm_i<opc, OpcodeStr, OpNode, VTInfo.info512>,
1173             avx512_perm_i_mb<opc, OpcodeStr, OpNode, VTInfo.info512>, EVEX_V512;
1174   let Predicates = [HasVLX] in {
1175   defm NAME#128: avx512_perm_i<opc, OpcodeStr, OpNode, VTInfo.info128>,
1176                  avx512_perm_i_mb<opc, OpcodeStr, OpNode, VTInfo.info128>, EVEX_V128;
1177   defm NAME#256: avx512_perm_i<opc, OpcodeStr, OpNode, VTInfo.info256>,
1178                  avx512_perm_i_mb<opc, OpcodeStr, OpNode, VTInfo.info256>,  EVEX_V256;
1179   }
1180 }
1181
1182 multiclass avx512_perm_i_sizes_w<bits<8> opc, string OpcodeStr,
1183                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo> {
1184   let Predicates = [HasBWI] in
1185   defm NAME: avx512_perm_i<opc, OpcodeStr, OpNode, VTInfo.info512>, EVEX_V512;
1186   let Predicates = [HasBWI, HasVLX] in {
1187   defm NAME#128: avx512_perm_i<opc, OpcodeStr, OpNode, VTInfo.info128>, EVEX_V128;
1188   defm NAME#256: avx512_perm_i<opc, OpcodeStr, OpNode, VTInfo.info256>,  EVEX_V256;
1189   }
1190 }
1191
1192 defm VPERMI2D  : avx512_perm_i_sizes<0x76, "vpermi2d", X86VPermi2X,
1193                   avx512vl_i32_info>, EVEX_CD8<32, CD8VF>;
1194 defm VPERMI2Q  : avx512_perm_i_sizes<0x76, "vpermi2q", X86VPermi2X,
1195                   avx512vl_i64_info>, VEX_W, EVEX_CD8<64, CD8VF>;
1196 defm VPERMI2W  : avx512_perm_i_sizes_w<0x75, "vpermi2w", X86VPermi2X,
1197                   avx512vl_i16_info>, VEX_W, EVEX_CD8<16, CD8VF>;
1198 defm VPERMI2PS : avx512_perm_i_sizes<0x77, "vpermi2ps", X86VPermi2X,
1199                   avx512vl_f32_info>, EVEX_CD8<32, CD8VF>;
1200 defm VPERMI2PD : avx512_perm_i_sizes<0x77, "vpermi2pd", X86VPermi2X,
1201                   avx512vl_f64_info>, VEX_W, EVEX_CD8<64, CD8VF>;
1202
1203 // VPERMT
1204 multiclass avx512_perm_t<bits<8> opc, string OpcodeStr,
1205                          X86VectorVTInfo _, X86VectorVTInfo IdxVT> {
1206 let Constraints = "$src1 = $dst" in {
1207   defm rr: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
1208           (ins IdxVT.RC:$src2, _.RC:$src3),
1209           OpcodeStr, "$src3, $src2", "$src2, $src3",
1210           (_.VT (X86VPermt2 _.RC:$src1, IdxVT.RC:$src2, _.RC:$src3))>, EVEX_4V,
1211          AVX5128IBase;
1212
1213   let mayLoad = 1 in
1214   defm rm: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
1215             (ins IdxVT.RC:$src2, _.MemOp:$src3),
1216             OpcodeStr, "$src3, $src2", "$src2, $src3",
1217             (_.VT (X86VPermt2 _.RC:$src1, IdxVT.RC:$src2,
1218                    (bitconvert (_.LdFrag addr:$src3))))>,
1219             EVEX_4V, AVX5128IBase;
1220   }
1221 }
1222 multiclass avx512_perm_t_mb<bits<8> opc, string OpcodeStr,
1223                             X86VectorVTInfo _, X86VectorVTInfo IdxVT> {
1224   let mayLoad = 1, Constraints = "$src1 = $dst" in
1225   defm rmb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
1226               (ins IdxVT.RC:$src2, _.ScalarMemOp:$src3),
1227               OpcodeStr,   !strconcat("${src3}", _.BroadcastStr,", $src2"),
1228               !strconcat("$src2, ${src3}", _.BroadcastStr ),
1229               (_.VT (X86VPermt2 _.RC:$src1,
1230                IdxVT.RC:$src2,(_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3)))))>,
1231               AVX5128IBase, EVEX_4V, EVEX_B;
1232 }
1233
1234 multiclass avx512_perm_t_sizes<bits<8> opc, string OpcodeStr,
1235                                AVX512VLVectorVTInfo VTInfo,
1236                                AVX512VLVectorVTInfo ShuffleMask> {
1237   defm NAME: avx512_perm_t<opc, OpcodeStr, VTInfo.info512,
1238                               ShuffleMask.info512>,
1239             avx512_perm_t_mb<opc, OpcodeStr, VTInfo.info512,
1240                               ShuffleMask.info512>, EVEX_V512;
1241   let Predicates = [HasVLX] in {
1242   defm NAME#128: avx512_perm_t<opc, OpcodeStr, VTInfo.info128,
1243                               ShuffleMask.info128>,
1244                  avx512_perm_t_mb<opc, OpcodeStr, VTInfo.info128,
1245                               ShuffleMask.info128>, EVEX_V128;
1246   defm NAME#256: avx512_perm_t<opc, OpcodeStr, VTInfo.info256,
1247                               ShuffleMask.info256>,
1248                  avx512_perm_t_mb<opc, OpcodeStr, VTInfo.info256,
1249                               ShuffleMask.info256>, EVEX_V256;
1250   }
1251 }
1252
1253 multiclass avx512_perm_t_sizes_w<bits<8> opc, string OpcodeStr,
1254                                  AVX512VLVectorVTInfo VTInfo,
1255                                  AVX512VLVectorVTInfo Idx> {
1256   let Predicates = [HasBWI] in
1257   defm NAME: avx512_perm_t<opc, OpcodeStr, VTInfo.info512,
1258                            Idx.info512>, EVEX_V512;
1259   let Predicates = [HasBWI, HasVLX] in {
1260   defm NAME#128: avx512_perm_t<opc, OpcodeStr, VTInfo.info128,
1261                                Idx.info128>, EVEX_V128;
1262   defm NAME#256: avx512_perm_t<opc, OpcodeStr, VTInfo.info256,
1263                                Idx.info256>, EVEX_V256;
1264   }
1265 }
1266
1267 defm VPERMT2D  : avx512_perm_t_sizes<0x7E, "vpermt2d",
1268                   avx512vl_i32_info, avx512vl_i32_info>, EVEX_CD8<32, CD8VF>;
1269 defm VPERMT2Q  : avx512_perm_t_sizes<0x7E, "vpermt2q",
1270                   avx512vl_i64_info, avx512vl_i64_info>, VEX_W, EVEX_CD8<64, CD8VF>;
1271 defm VPERMT2W  : avx512_perm_t_sizes_w<0x7D, "vpermt2w",
1272                   avx512vl_i16_info, avx512vl_i16_info>, VEX_W, EVEX_CD8<16, CD8VF>;
1273 defm VPERMT2PS : avx512_perm_t_sizes<0x7F, "vpermt2ps",
1274                   avx512vl_f32_info, avx512vl_i32_info>, EVEX_CD8<32, CD8VF>;
1275 defm VPERMT2PD : avx512_perm_t_sizes<0x7F, "vpermt2pd",
1276                   avx512vl_f64_info, avx512vl_i64_info>, VEX_W, EVEX_CD8<64, CD8VF>;
1277
1278 //===----------------------------------------------------------------------===//
1279 // AVX-512 - BLEND using mask
1280 //
1281 multiclass avx512_blendmask<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1282   let ExeDomain = _.ExeDomain in {
1283   def rr : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1284              (ins _.RC:$src1, _.RC:$src2),
1285              !strconcat(OpcodeStr,
1286              "\t{$src2, $src1, ${dst} |${dst}, $src1, $src2}"),
1287              []>, EVEX_4V;
1288   def rrk : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1289              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1290              !strconcat(OpcodeStr,
1291              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1292              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1293                  (_.VT _.RC:$src2)))]>, EVEX_4V, EVEX_K;
1294   def rrkz : AVX5128I<opc, MRMSrcReg, (outs _.RC:$dst),
1295              (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1296              !strconcat(OpcodeStr,
1297              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1298              []>, EVEX_4V, EVEX_KZ;
1299   let mayLoad = 1 in {
1300   def rm  : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1301              (ins _.RC:$src1, _.MemOp:$src2),
1302              !strconcat(OpcodeStr,
1303              "\t{$src2, $src1, ${dst} |${dst},  $src1, $src2}"),
1304              []>, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
1305   def rmk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1306              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1307              !strconcat(OpcodeStr,
1308              "\t{$src2, $src1, ${dst} {${mask}}|${dst} {${mask}}, $src1, $src2}"),
1309              [(set _.RC:$dst, (X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1310               (_.VT (bitconvert (_.LdFrag addr:$src2)))))]>,
1311               EVEX_4V, EVEX_K, EVEX_CD8<_.EltSize, CD8VF>;
1312   def rmkz : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1313              (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1314              !strconcat(OpcodeStr,
1315              "\t{$src2, $src1, ${dst} {${mask}} {z}|${dst} {${mask}} {z}, $src1, $src2}"),
1316              []>, EVEX_4V, EVEX_KZ, EVEX_CD8<_.EltSize, CD8VF>;
1317   }
1318   }
1319 }
1320 multiclass avx512_blendmask_rmb<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
1321
1322   def rmbk : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1323       (ins _.KRCWM:$mask, _.RC:$src1, _.ScalarMemOp:$src2),
1324        !strconcat(OpcodeStr,
1325             "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1326             "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1327       [(set _.RC:$dst,(X86select _.KRCWM:$mask, (_.VT _.RC:$src1),
1328                        (X86VBroadcast (_.ScalarLdFrag addr:$src2))))]>,
1329       EVEX_4V, EVEX_K, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1330
1331   def rmb : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst),
1332       (ins _.RC:$src1, _.ScalarMemOp:$src2),
1333        !strconcat(OpcodeStr,
1334             "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1335             "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1336       []>,  EVEX_4V, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
1337
1338 }
1339
1340 multiclass blendmask_dq <bits<8> opc, string OpcodeStr,
1341                                  AVX512VLVectorVTInfo VTInfo> {
1342   defm Z : avx512_blendmask      <opc, OpcodeStr, VTInfo.info512>,
1343            avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1344
1345   let Predicates = [HasVLX] in {
1346     defm Z256 : avx512_blendmask<opc, OpcodeStr, VTInfo.info256>,
1347                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1348     defm Z128 : avx512_blendmask<opc, OpcodeStr, VTInfo.info128>,
1349                 avx512_blendmask_rmb  <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1350   }
1351 }
1352
1353 multiclass blendmask_bw <bits<8> opc, string OpcodeStr,
1354                          AVX512VLVectorVTInfo VTInfo> {
1355   let Predicates = [HasBWI] in
1356     defm Z : avx512_blendmask    <opc, OpcodeStr, VTInfo.info512>, EVEX_V512;
1357
1358   let Predicates = [HasBWI, HasVLX] in {
1359     defm Z256 : avx512_blendmask <opc, OpcodeStr, VTInfo.info256>, EVEX_V256;
1360     defm Z128 : avx512_blendmask <opc, OpcodeStr, VTInfo.info128>, EVEX_V128;
1361   }
1362 }
1363
1364
1365 defm VBLENDMPS : blendmask_dq <0x65, "vblendmps", avx512vl_f32_info>;
1366 defm VBLENDMPD : blendmask_dq <0x65, "vblendmpd", avx512vl_f64_info>, VEX_W;
1367 defm VPBLENDMD : blendmask_dq <0x64, "vpblendmd", avx512vl_i32_info>;
1368 defm VPBLENDMQ : blendmask_dq <0x64, "vpblendmq", avx512vl_i64_info>, VEX_W;
1369 defm VPBLENDMB : blendmask_bw <0x66, "vpblendmb", avx512vl_i8_info>;
1370 defm VPBLENDMW : blendmask_bw <0x66, "vpblendmw", avx512vl_i16_info>, VEX_W;
1371
1372
1373 let Predicates = [HasAVX512] in {
1374 def : Pat<(v8f32 (vselect (v8i1 VK8WM:$mask), (v8f32 VR256X:$src1),
1375                             (v8f32 VR256X:$src2))),
1376             (EXTRACT_SUBREG
1377               (v16f32 (VBLENDMPSZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1378             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1379             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1380
1381 def : Pat<(v8i32 (vselect (v8i1 VK8WM:$mask), (v8i32 VR256X:$src1),
1382                             (v8i32 VR256X:$src2))),
1383             (EXTRACT_SUBREG
1384                 (v16i32 (VPBLENDMDZrrk (COPY_TO_REGCLASS VK8WM:$mask, VK16WM),
1385             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1386             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
1387 }
1388 //===----------------------------------------------------------------------===//
1389 // Compare Instructions
1390 //===----------------------------------------------------------------------===//
1391
1392 // avx512_cmp_scalar - AVX512 CMPSS and CMPSD
1393
1394 multiclass avx512_cmp_scalar<X86VectorVTInfo _, SDNode OpNode, SDNode OpNodeRnd>{
1395
1396   defm  rr_Int  : AVX512_maskable_cmp<0xC2, MRMSrcReg, _,
1397                       (outs _.KRC:$dst),
1398                       (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1399                       "vcmp${cc}"#_.Suffix,
1400                       "$src2, $src1", "$src1, $src2",
1401                       (OpNode (_.VT _.RC:$src1),
1402                               (_.VT _.RC:$src2),
1403                               imm:$cc)>, EVEX_4V;
1404   let mayLoad = 1 in
1405     defm  rm_Int  : AVX512_maskable_cmp<0xC2, MRMSrcMem, _,
1406                       (outs _.KRC:$dst),
1407                       (ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1408                       "vcmp${cc}"#_.Suffix,
1409                       "$src2, $src1", "$src1, $src2",
1410                       (OpNode (_.VT _.RC:$src1),
1411                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
1412                           imm:$cc)>, EVEX_4V, EVEX_CD8<_.EltSize, CD8VT1>;
1413
1414   defm  rrb_Int  : AVX512_maskable_cmp<0xC2, MRMSrcReg, _,
1415                      (outs _.KRC:$dst),
1416                      (ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1417                      "vcmp${cc}"#_.Suffix,
1418                      "{sae}, $src2, $src1", "$src1, $src2,{sae}",
1419                      (OpNodeRnd (_.VT _.RC:$src1),
1420                                 (_.VT _.RC:$src2),
1421                                 imm:$cc,
1422                                 (i32 FROUND_NO_EXC))>, EVEX_4V, EVEX_B;
1423   // Accept explicit immediate argument form instead of comparison code.
1424   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1425     defm  rri_alt  : AVX512_maskable_cmp_alt<0xC2, MRMSrcReg, _,
1426                         (outs VK1:$dst),
1427                         (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1428                         "vcmp"#_.Suffix,
1429                         "$cc, $src2, $src1", "$src1, $src2, $cc">, EVEX_4V;
1430     defm  rmi_alt  : AVX512_maskable_cmp_alt<0xC2, MRMSrcMem, _,
1431                         (outs _.KRC:$dst),
1432                         (ins _.RC:$src1, _.MemOp:$src2, u8imm:$cc),
1433                         "vcmp"#_.Suffix,
1434                         "$cc, $src2, $src1", "$src1, $src2, $cc">,
1435                         EVEX_4V, EVEX_CD8<_.EltSize, CD8VT1>;
1436
1437     defm  rrb_alt  : AVX512_maskable_cmp_alt<0xC2, MRMSrcReg, _,
1438                        (outs _.KRC:$dst),
1439                        (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1440                        "vcmp"#_.Suffix,
1441                        "$cc,{sae}, $src2, $src1","$src1, $src2,{sae}, $cc">,
1442                        EVEX_4V, EVEX_B;
1443   }// let isAsmParserOnly = 1, hasSideEffects = 0
1444
1445   let isCodeGenOnly = 1 in {
1446     def rr : AVX512Ii8<0xC2, MRMSrcReg,
1447                 (outs _.KRC:$dst), (ins _.FRC:$src1, _.FRC:$src2, AVXCC:$cc),
1448                 !strconcat("vcmp${cc}", _.Suffix,
1449                            "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1450                 [(set _.KRC:$dst, (OpNode _.FRC:$src1,
1451                                           _.FRC:$src2,
1452                                           imm:$cc))],
1453                 IIC_SSE_ALU_F32S_RR>, EVEX_4V;
1454     let mayLoad = 1 in
1455       def rm : AVX512Ii8<0xC2, MRMSrcMem,
1456                 (outs _.KRC:$dst),
1457                 (ins _.FRC:$src1, _.ScalarMemOp:$src2, AVXCC:$cc),
1458                 !strconcat("vcmp${cc}", _.Suffix,
1459                            "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1460                 [(set _.KRC:$dst, (OpNode _.FRC:$src1,
1461                                           (_.ScalarLdFrag addr:$src2),
1462                                           imm:$cc))],
1463                 IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_CD8<_.EltSize, CD8VT1>;
1464   }
1465 }
1466
1467 let Predicates = [HasAVX512] in {
1468   defm VCMPSSZ : avx512_cmp_scalar<f32x_info, X86cmpms, X86cmpmsRnd>,
1469                                    AVX512XSIi8Base;
1470   defm VCMPSDZ : avx512_cmp_scalar<f64x_info, X86cmpms, X86cmpmsRnd>,
1471                                    AVX512XDIi8Base, VEX_W;
1472 }
1473
1474 multiclass avx512_icmp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
1475               X86VectorVTInfo _> {
1476   def rr : AVX512BI<opc, MRMSrcReg,
1477              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2),
1478              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1479              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2)))],
1480              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1481   let mayLoad = 1 in
1482   def rm : AVX512BI<opc, MRMSrcMem,
1483              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2),
1484              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1485              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1486                                      (_.VT (bitconvert (_.LdFrag addr:$src2)))))],
1487              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1488   def rrk : AVX512BI<opc, MRMSrcReg,
1489               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2),
1490               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1491                           "$dst {${mask}}, $src1, $src2}"),
1492               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1493                                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))))],
1494               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1495   let mayLoad = 1 in
1496   def rmk : AVX512BI<opc, MRMSrcMem,
1497               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2),
1498               !strconcat(OpcodeStr, "\t{$src2, $src1, $dst {${mask}}|",
1499                           "$dst {${mask}}, $src1, $src2}"),
1500               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1501                                    (OpNode (_.VT _.RC:$src1),
1502                                        (_.VT (bitconvert
1503                                               (_.LdFrag addr:$src2))))))],
1504               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1505 }
1506
1507 multiclass avx512_icmp_packed_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
1508               X86VectorVTInfo _> :
1509            avx512_icmp_packed<opc, OpcodeStr, OpNode, _> {
1510   let mayLoad = 1 in {
1511   def rmb : AVX512BI<opc, MRMSrcMem,
1512               (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2),
1513               !strconcat(OpcodeStr, "\t{${src2}", _.BroadcastStr, ", $src1, $dst",
1514                                     "|$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1515               [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1516                               (X86VBroadcast (_.ScalarLdFrag addr:$src2))))],
1517               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1518   def rmbk : AVX512BI<opc, MRMSrcMem,
1519                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1520                                        _.ScalarMemOp:$src2),
1521                !strconcat(OpcodeStr,
1522                           "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1523                           "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1524                [(set _.KRC:$dst, (and _.KRCWM:$mask,
1525                                       (OpNode (_.VT _.RC:$src1),
1526                                         (X86VBroadcast
1527                                           (_.ScalarLdFrag addr:$src2)))))],
1528                IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1529   }
1530 }
1531
1532 multiclass avx512_icmp_packed_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
1533                                  AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1534   let Predicates = [prd] in
1535   defm Z : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info512>,
1536            EVEX_V512;
1537
1538   let Predicates = [prd, HasVLX] in {
1539     defm Z256 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info256>,
1540                 EVEX_V256;
1541     defm Z128 : avx512_icmp_packed<opc, OpcodeStr, OpNode, VTInfo.info128>,
1542                 EVEX_V128;
1543   }
1544 }
1545
1546 multiclass avx512_icmp_packed_rmb_vl<bits<8> opc, string OpcodeStr,
1547                                   SDNode OpNode, AVX512VLVectorVTInfo VTInfo,
1548                                   Predicate prd> {
1549   let Predicates = [prd] in
1550   defm Z : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
1551            EVEX_V512;
1552
1553   let Predicates = [prd, HasVLX] in {
1554     defm Z256 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
1555                 EVEX_V256;
1556     defm Z128 : avx512_icmp_packed_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
1557                 EVEX_V128;
1558   }
1559 }
1560
1561 defm VPCMPEQB : avx512_icmp_packed_vl<0x74, "vpcmpeqb", X86pcmpeqm,
1562                       avx512vl_i8_info, HasBWI>,
1563                 EVEX_CD8<8, CD8VF>;
1564
1565 defm VPCMPEQW : avx512_icmp_packed_vl<0x75, "vpcmpeqw", X86pcmpeqm,
1566                       avx512vl_i16_info, HasBWI>,
1567                 EVEX_CD8<16, CD8VF>;
1568
1569 defm VPCMPEQD : avx512_icmp_packed_rmb_vl<0x76, "vpcmpeqd", X86pcmpeqm,
1570                       avx512vl_i32_info, HasAVX512>,
1571                 EVEX_CD8<32, CD8VF>;
1572
1573 defm VPCMPEQQ : avx512_icmp_packed_rmb_vl<0x29, "vpcmpeqq", X86pcmpeqm,
1574                       avx512vl_i64_info, HasAVX512>,
1575                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1576
1577 defm VPCMPGTB : avx512_icmp_packed_vl<0x64, "vpcmpgtb", X86pcmpgtm,
1578                       avx512vl_i8_info, HasBWI>,
1579                 EVEX_CD8<8, CD8VF>;
1580
1581 defm VPCMPGTW : avx512_icmp_packed_vl<0x65, "vpcmpgtw", X86pcmpgtm,
1582                       avx512vl_i16_info, HasBWI>,
1583                 EVEX_CD8<16, CD8VF>;
1584
1585 defm VPCMPGTD : avx512_icmp_packed_rmb_vl<0x66, "vpcmpgtd", X86pcmpgtm,
1586                       avx512vl_i32_info, HasAVX512>,
1587                 EVEX_CD8<32, CD8VF>;
1588
1589 defm VPCMPGTQ : avx512_icmp_packed_rmb_vl<0x37, "vpcmpgtq", X86pcmpgtm,
1590                       avx512vl_i64_info, HasAVX512>,
1591                 T8PD, VEX_W, EVEX_CD8<64, CD8VF>;
1592
1593 def : Pat<(v8i1 (X86pcmpgtm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1594             (COPY_TO_REGCLASS (VPCMPGTDZrr
1595             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1596             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1597
1598 def : Pat<(v8i1 (X86pcmpeqm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2))),
1599             (COPY_TO_REGCLASS (VPCMPEQDZrr
1600             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1601             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm))), VK8)>;
1602
1603 multiclass avx512_icmp_cc<bits<8> opc, string Suffix, SDNode OpNode,
1604                           X86VectorVTInfo _> {
1605   def rri : AVX512AIi8<opc, MRMSrcReg,
1606              (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, AVX512ICC:$cc),
1607              !strconcat("vpcmp${cc}", Suffix,
1608                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1609              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1610                                        imm:$cc))],
1611              IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1612   let mayLoad = 1 in
1613   def rmi : AVX512AIi8<opc, MRMSrcMem,
1614              (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, AVX512ICC:$cc),
1615              !strconcat("vpcmp${cc}", Suffix,
1616                         "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
1617              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1618                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
1619                               imm:$cc))],
1620              IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1621   def rrik : AVX512AIi8<opc, MRMSrcReg,
1622               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1623                                       AVX512ICC:$cc),
1624               !strconcat("vpcmp${cc}", Suffix,
1625                          "\t{$src2, $src1, $dst {${mask}}|",
1626                          "$dst {${mask}}, $src1, $src2}"),
1627               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1628                                   (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
1629                                           imm:$cc)))],
1630               IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1631   let mayLoad = 1 in
1632   def rmik : AVX512AIi8<opc, MRMSrcMem,
1633               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1634                                     AVX512ICC:$cc),
1635               !strconcat("vpcmp${cc}", Suffix,
1636                          "\t{$src2, $src1, $dst {${mask}}|",
1637                          "$dst {${mask}}, $src1, $src2}"),
1638               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1639                                    (OpNode (_.VT _.RC:$src1),
1640                                       (_.VT (bitconvert (_.LdFrag addr:$src2))),
1641                                       imm:$cc)))],
1642               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1643
1644   // Accept explicit immediate argument form instead of comparison code.
1645   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1646     def rri_alt : AVX512AIi8<opc, MRMSrcReg,
1647                (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1648                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1649                           "$dst, $src1, $src2, $cc}"),
1650                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V;
1651     let mayLoad = 1 in
1652     def rmi_alt : AVX512AIi8<opc, MRMSrcMem,
1653                (outs _.KRC:$dst), (ins _.RC:$src1, _.MemOp:$src2, u8imm:$cc),
1654                !strconcat("vpcmp", Suffix, "\t{$cc, $src2, $src1, $dst|",
1655                           "$dst, $src1, $src2, $cc}"),
1656                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V;
1657     def rrik_alt : AVX512AIi8<opc, MRMSrcReg,
1658                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.RC:$src2,
1659                                        u8imm:$cc),
1660                !strconcat("vpcmp", Suffix,
1661                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1662                           "$dst {${mask}}, $src1, $src2, $cc}"),
1663                [], IIC_SSE_ALU_F32P_RR>, EVEX_4V, EVEX_K;
1664     let mayLoad = 1 in
1665     def rmik_alt : AVX512AIi8<opc, MRMSrcMem,
1666                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1, _.MemOp:$src2,
1667                                        u8imm:$cc),
1668                !strconcat("vpcmp", Suffix,
1669                           "\t{$cc, $src2, $src1, $dst {${mask}}|",
1670                           "$dst {${mask}}, $src1, $src2, $cc}"),
1671                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K;
1672   }
1673 }
1674
1675 multiclass avx512_icmp_cc_rmb<bits<8> opc, string Suffix, SDNode OpNode,
1676                               X86VectorVTInfo _> :
1677            avx512_icmp_cc<opc, Suffix, OpNode, _> {
1678   def rmib : AVX512AIi8<opc, MRMSrcMem,
1679              (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1680                                      AVX512ICC:$cc),
1681              !strconcat("vpcmp${cc}", Suffix,
1682                         "\t{${src2}", _.BroadcastStr, ", $src1, $dst|",
1683                         "$dst, $src1, ${src2}", _.BroadcastStr, "}"),
1684              [(set _.KRC:$dst, (OpNode (_.VT _.RC:$src1),
1685                                (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1686                                imm:$cc))],
1687              IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1688   def rmibk : AVX512AIi8<opc, MRMSrcMem,
1689               (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1690                                        _.ScalarMemOp:$src2, AVX512ICC:$cc),
1691               !strconcat("vpcmp${cc}", Suffix,
1692                        "\t{${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1693                        "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, "}"),
1694               [(set _.KRC:$dst, (and _.KRCWM:$mask,
1695                                   (OpNode (_.VT _.RC:$src1),
1696                                     (X86VBroadcast (_.ScalarLdFrag addr:$src2)),
1697                                     imm:$cc)))],
1698               IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1699
1700   // Accept explicit immediate argument form instead of comparison code.
1701   let isAsmParserOnly = 1, hasSideEffects = 0, mayLoad = 1 in {
1702     def rmib_alt : AVX512AIi8<opc, MRMSrcMem,
1703                (outs _.KRC:$dst), (ins _.RC:$src1, _.ScalarMemOp:$src2,
1704                                        u8imm:$cc),
1705                !strconcat("vpcmp", Suffix,
1706                    "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst|",
1707                    "$dst, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1708                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_B;
1709     def rmibk_alt : AVX512AIi8<opc, MRMSrcMem,
1710                (outs _.KRC:$dst), (ins _.KRCWM:$mask, _.RC:$src1,
1711                                        _.ScalarMemOp:$src2, u8imm:$cc),
1712                !strconcat("vpcmp", Suffix,
1713                   "\t{$cc, ${src2}", _.BroadcastStr, ", $src1, $dst {${mask}}|",
1714                   "$dst {${mask}}, $src1, ${src2}", _.BroadcastStr, ", $cc}"),
1715                [], IIC_SSE_ALU_F32P_RM>, EVEX_4V, EVEX_K, EVEX_B;
1716   }
1717 }
1718
1719 multiclass avx512_icmp_cc_vl<bits<8> opc, string Suffix, SDNode OpNode,
1720                              AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1721   let Predicates = [prd] in
1722   defm Z : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info512>, EVEX_V512;
1723
1724   let Predicates = [prd, HasVLX] in {
1725     defm Z256 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info256>, EVEX_V256;
1726     defm Z128 : avx512_icmp_cc<opc, Suffix, OpNode, VTInfo.info128>, EVEX_V128;
1727   }
1728 }
1729
1730 multiclass avx512_icmp_cc_rmb_vl<bits<8> opc, string Suffix, SDNode OpNode,
1731                                 AVX512VLVectorVTInfo VTInfo, Predicate prd> {
1732   let Predicates = [prd] in
1733   defm Z : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info512>,
1734            EVEX_V512;
1735
1736   let Predicates = [prd, HasVLX] in {
1737     defm Z256 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info256>,
1738                 EVEX_V256;
1739     defm Z128 : avx512_icmp_cc_rmb<opc, Suffix, OpNode, VTInfo.info128>,
1740                 EVEX_V128;
1741   }
1742 }
1743
1744 defm VPCMPB : avx512_icmp_cc_vl<0x3F, "b", X86cmpm, avx512vl_i8_info,
1745                                 HasBWI>, EVEX_CD8<8, CD8VF>;
1746 defm VPCMPUB : avx512_icmp_cc_vl<0x3E, "ub", X86cmpmu, avx512vl_i8_info,
1747                                  HasBWI>, EVEX_CD8<8, CD8VF>;
1748
1749 defm VPCMPW : avx512_icmp_cc_vl<0x3F, "w", X86cmpm, avx512vl_i16_info,
1750                                 HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1751 defm VPCMPUW : avx512_icmp_cc_vl<0x3E, "uw", X86cmpmu, avx512vl_i16_info,
1752                                  HasBWI>, VEX_W, EVEX_CD8<16, CD8VF>;
1753
1754 defm VPCMPD : avx512_icmp_cc_rmb_vl<0x1F, "d", X86cmpm, avx512vl_i32_info,
1755                                     HasAVX512>, EVEX_CD8<32, CD8VF>;
1756 defm VPCMPUD : avx512_icmp_cc_rmb_vl<0x1E, "ud", X86cmpmu, avx512vl_i32_info,
1757                                      HasAVX512>, EVEX_CD8<32, CD8VF>;
1758
1759 defm VPCMPQ : avx512_icmp_cc_rmb_vl<0x1F, "q", X86cmpm, avx512vl_i64_info,
1760                                     HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1761 defm VPCMPUQ : avx512_icmp_cc_rmb_vl<0x1E, "uq", X86cmpmu, avx512vl_i64_info,
1762                                      HasAVX512>, VEX_W, EVEX_CD8<64, CD8VF>;
1763
1764 multiclass avx512_vcmp_common<X86VectorVTInfo _> {
1765
1766   defm  rri  : AVX512_maskable_cmp<0xC2, MRMSrcReg, _,
1767                    (outs _.KRC:$dst), (ins _.RC:$src1, _.RC:$src2,AVXCC:$cc),
1768                    "vcmp${cc}"#_.Suffix,
1769                    "$src2, $src1", "$src1, $src2",
1770                    (X86cmpm (_.VT _.RC:$src1),
1771                          (_.VT _.RC:$src2),
1772                            imm:$cc)>;
1773
1774   let mayLoad = 1 in {
1775     defm  rmi  : AVX512_maskable_cmp<0xC2, MRMSrcMem, _,
1776                   (outs _.KRC:$dst),(ins _.RC:$src1, _.MemOp:$src2, AVXCC:$cc),
1777                   "vcmp${cc}"#_.Suffix,
1778                   "$src2, $src1", "$src1, $src2",
1779                   (X86cmpm (_.VT _.RC:$src1),
1780                           (_.VT (bitconvert (_.LdFrag addr:$src2))),
1781                           imm:$cc)>;
1782
1783     defm  rmbi : AVX512_maskable_cmp<0xC2, MRMSrcMem, _,
1784                   (outs _.KRC:$dst),
1785                   (ins _.RC:$src1, _.ScalarMemOp:$src2, AVXCC:$cc),
1786                   "vcmp${cc}"#_.Suffix,
1787                   "${src2}"##_.BroadcastStr##", $src1",
1788                   "$src1, ${src2}"##_.BroadcastStr,
1789                   (X86cmpm (_.VT _.RC:$src1),
1790                           (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src2))),
1791                           imm:$cc)>,EVEX_B;
1792   }
1793   // Accept explicit immediate argument form instead of comparison code.
1794   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1795     defm  rri_alt : AVX512_maskable_cmp_alt<0xC2, MRMSrcReg, _,
1796                          (outs _.KRC:$dst),
1797                          (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1798                          "vcmp"#_.Suffix,
1799                          "$cc, $src2, $src1", "$src1, $src2, $cc">;
1800
1801     let mayLoad = 1 in {
1802       defm rmi_alt : AVX512_maskable_cmp_alt<0xC2, MRMSrcMem, _,
1803                              (outs _.KRC:$dst),
1804                              (ins _.RC:$src1, _.MemOp:$src2, u8imm:$cc),
1805                              "vcmp"#_.Suffix,
1806                              "$cc, $src2, $src1", "$src1, $src2, $cc">;
1807
1808       defm  rmbi_alt : AVX512_maskable_cmp_alt<0xC2, MRMSrcMem, _,
1809                          (outs _.KRC:$dst),
1810                          (ins _.RC:$src1, _.ScalarMemOp:$src2, u8imm:$cc),
1811                          "vcmp"#_.Suffix,
1812                          "$cc, ${src2}"##_.BroadcastStr##", $src1",
1813                          "$src1, ${src2}"##_.BroadcastStr##", $cc">,EVEX_B;
1814     }
1815  }
1816 }
1817
1818 multiclass avx512_vcmp_sae<X86VectorVTInfo _> {
1819   // comparison code form (VCMP[EQ/LT/LE/...]
1820   defm  rrib  : AVX512_maskable_cmp<0xC2, MRMSrcReg, _,
1821                      (outs _.KRC:$dst),(ins _.RC:$src1, _.RC:$src2, AVXCC:$cc),
1822                      "vcmp${cc}"#_.Suffix,
1823                      "{sae}, $src2, $src1", "$src1, $src2,{sae}",
1824                      (X86cmpmRnd (_.VT _.RC:$src1),
1825                                     (_.VT _.RC:$src2),
1826                                     imm:$cc,
1827                                 (i32 FROUND_NO_EXC))>, EVEX_B;
1828
1829   let isAsmParserOnly = 1, hasSideEffects = 0 in {
1830     defm  rrib_alt  : AVX512_maskable_cmp_alt<0xC2, MRMSrcReg, _,
1831                          (outs _.KRC:$dst),
1832                          (ins _.RC:$src1, _.RC:$src2, u8imm:$cc),
1833                          "vcmp"#_.Suffix,
1834                          "$cc,{sae}, $src2, $src1",
1835                          "$src1, $src2,{sae}, $cc">, EVEX_B;
1836    }
1837 }
1838
1839 multiclass avx512_vcmp<AVX512VLVectorVTInfo _> {
1840   let Predicates = [HasAVX512] in {
1841     defm Z    : avx512_vcmp_common<_.info512>,
1842                 avx512_vcmp_sae<_.info512>, EVEX_V512;
1843
1844   }
1845   let Predicates = [HasAVX512,HasVLX] in {
1846    defm Z128 : avx512_vcmp_common<_.info128>, EVEX_V128;
1847    defm Z256 : avx512_vcmp_common<_.info256>, EVEX_V256;
1848   }
1849 }
1850
1851 defm VCMPPD : avx512_vcmp<avx512vl_f64_info>,
1852                           AVX512PDIi8Base, EVEX_4V, EVEX_CD8<64, CD8VF>, VEX_W;
1853 defm VCMPPS : avx512_vcmp<avx512vl_f32_info>,
1854                           AVX512PSIi8Base, EVEX_4V, EVEX_CD8<32, CD8VF>;
1855
1856 def : Pat<(v8i1 (X86cmpm (v8f32 VR256X:$src1), (v8f32 VR256X:$src2), imm:$cc)),
1857           (COPY_TO_REGCLASS (VCMPPSZrri
1858             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1859             (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1860             imm:$cc), VK8)>;
1861 def : Pat<(v8i1 (X86cmpm (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1862           (COPY_TO_REGCLASS (VPCMPDZrri
1863             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1864             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1865             imm:$cc), VK8)>;
1866 def : Pat<(v8i1 (X86cmpmu (v8i32 VR256X:$src1), (v8i32 VR256X:$src2), imm:$cc)),
1867           (COPY_TO_REGCLASS (VPCMPUDZrri
1868             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)),
1869             (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src2, sub_ymm)),
1870             imm:$cc), VK8)>;
1871
1872 // ----------------------------------------------------------------
1873 // FPClass
1874 //handle fpclass instruction  mask =  op(reg_scalar,imm)
1875 //                                    op(mem_scalar,imm)
1876 multiclass avx512_scalar_fpclass<bits<8> opc, string OpcodeStr, SDNode OpNode,
1877                                  X86VectorVTInfo _, Predicate prd> {
1878   let Predicates = [prd] in {
1879       def rr : AVX512<opc, MRMSrcReg, (outs _.KRC:$dst),//_.KRC:$dst),
1880                       (ins _.RC:$src1, i32u8imm:$src2),
1881                       OpcodeStr##_.Suffix#"\t{$src2, $src1, $dst | $dst, $src1, $src2}",
1882                       [(set _.KRC:$dst,(OpNode (_.VT _.RC:$src1),
1883                               (i32 imm:$src2)))], NoItinerary>;
1884       def rrk : AVX512<opc, MRMSrcReg, (outs _.KRC:$dst),
1885                       (ins _.KRCWM:$mask, _.RC:$src1, i32u8imm:$src2),
1886                       OpcodeStr##_.Suffix#
1887                       "\t{$src2, $src1, $dst {${mask}} | $dst {${mask}}, $src1, $src2}",
1888                       [(set _.KRC:$dst,(or _.KRCWM:$mask,
1889                                       (OpNode (_.VT _.RC:$src1),
1890                                       (i32 imm:$src2))))], NoItinerary>, EVEX_K;
1891     let mayLoad = 1, AddedComplexity = 20 in {
1892       def rm : AVX512<opc, MRMSrcMem, (outs _.KRC:$dst),
1893                       (ins _.MemOp:$src1, i32u8imm:$src2),
1894                       OpcodeStr##_.Suffix##
1895                                 "\t{$src2, $src1, $dst | $dst, $src1, $src2}",
1896                       [(set _.KRC:$dst,
1897                             (OpNode (_.VT (bitconvert (_.LdFrag addr:$src1))),
1898                                     (i32 imm:$src2)))], NoItinerary>;
1899       def rmk : AVX512<opc, MRMSrcMem, (outs _.KRC:$dst),
1900                       (ins _.KRCWM:$mask, _.MemOp:$src1, i32u8imm:$src2),
1901                       OpcodeStr##_.Suffix##
1902                       "\t{$src2, $src1, $dst {${mask}} | $dst {${mask}}, $src1, $src2}",
1903                       [(set _.KRC:$dst,(or _.KRCWM:$mask,
1904                           (OpNode (_.VT (bitconvert (_.LdFrag addr:$src1))),
1905                               (i32 imm:$src2))))], NoItinerary>, EVEX_K;
1906     }
1907   }
1908 }
1909
1910 //handle fpclass instruction mask = fpclass(reg_vec, reg_vec, imm)
1911 //                                  fpclass(reg_vec, mem_vec, imm)
1912 //                                  fpclass(reg_vec, broadcast(eltVt), imm)
1913 multiclass avx512_vector_fpclass<bits<8> opc, string OpcodeStr, SDNode OpNode,
1914                                  X86VectorVTInfo _, string mem, string broadcast>{
1915   def rr : AVX512<opc, MRMSrcReg, (outs _.KRC:$dst),
1916                       (ins _.RC:$src1, i32u8imm:$src2),
1917                       OpcodeStr##_.Suffix#"\t{$src2, $src1, $dst | $dst, $src1, $src2}",
1918                       [(set _.KRC:$dst,(OpNode (_.VT _.RC:$src1),
1919                                        (i32 imm:$src2)))], NoItinerary>;
1920   def rrk : AVX512<opc, MRMSrcReg, (outs _.KRC:$dst),
1921                       (ins _.KRCWM:$mask, _.RC:$src1, i32u8imm:$src2),
1922                       OpcodeStr##_.Suffix#
1923                       "\t{$src2, $src1, $dst {${mask}}| $dst {${mask}}, $src1, $src2}",
1924                       [(set _.KRC:$dst,(or _.KRCWM:$mask,
1925                                        (OpNode (_.VT _.RC:$src1),
1926                                        (i32 imm:$src2))))], NoItinerary>, EVEX_K;
1927   let mayLoad = 1 in {
1928     def rm : AVX512<opc, MRMSrcMem, (outs _.KRC:$dst),
1929                       (ins _.MemOp:$src1, i32u8imm:$src2),
1930                       OpcodeStr##_.Suffix##mem#
1931                       "\t{$src2, $src1, $dst | $dst, $src1, $src2}",
1932                       [(set _.KRC:$dst,(OpNode
1933                                        (_.VT (bitconvert (_.LdFrag addr:$src1))),
1934                                        (i32 imm:$src2)))], NoItinerary>;
1935     def rmk : AVX512<opc, MRMSrcMem, (outs _.KRC:$dst),
1936                       (ins _.KRCWM:$mask, _.MemOp:$src1, i32u8imm:$src2),
1937                       OpcodeStr##_.Suffix##mem#
1938                       "\t{$src2, $src1, $dst {${mask}} | $dst {${mask}}, $src1, $src2}",
1939                       [(set _.KRC:$dst, (or _.KRCWM:$mask, (OpNode
1940                                     (_.VT (bitconvert (_.LdFrag addr:$src1))),
1941                                     (i32 imm:$src2))))], NoItinerary>, EVEX_K;
1942     def rmb : AVX512<opc, MRMSrcMem, (outs _.KRC:$dst),
1943                       (ins _.ScalarMemOp:$src1, i32u8imm:$src2),
1944                       OpcodeStr##_.Suffix##broadcast##"\t{$src2, ${src1}"##
1945                                         _.BroadcastStr##", $dst | $dst, ${src1}"
1946                                                     ##_.BroadcastStr##", $src2}",
1947                       [(set _.KRC:$dst,(OpNode
1948                                        (_.VT (X86VBroadcast
1949                                              (_.ScalarLdFrag addr:$src1))),
1950                                        (i32 imm:$src2)))], NoItinerary>,EVEX_B;
1951     def rmbk : AVX512<opc, MRMSrcMem, (outs _.KRC:$dst),
1952                       (ins _.KRCWM:$mask, _.ScalarMemOp:$src1, i32u8imm:$src2),
1953                       OpcodeStr##_.Suffix##broadcast##"\t{$src2, ${src1}"##
1954                             _.BroadcastStr##", $dst {${mask}} | $dst {${mask}}, ${src1}"##
1955                                                      _.BroadcastStr##", $src2}",
1956                       [(set _.KRC:$dst,(or _.KRCWM:$mask, (OpNode
1957                                        (_.VT (X86VBroadcast
1958                                              (_.ScalarLdFrag addr:$src1))),
1959                                        (i32 imm:$src2))))], NoItinerary>,
1960                                                             EVEX_B, EVEX_K;
1961   }
1962 }
1963
1964 multiclass avx512_vector_fpclass_all<string OpcodeStr,
1965             AVX512VLVectorVTInfo _, bits<8> opc, SDNode OpNode, Predicate prd,
1966                                                               string broadcast>{
1967   let Predicates = [prd] in {
1968     defm Z    : avx512_vector_fpclass<opc, OpcodeStr, OpNode, _.info512, "{z}",
1969                                       broadcast>, EVEX_V512;
1970   }
1971   let Predicates = [prd, HasVLX] in {
1972     defm Z128 : avx512_vector_fpclass<opc, OpcodeStr, OpNode, _.info128, "{x}",
1973                                       broadcast>, EVEX_V128;
1974     defm Z256 : avx512_vector_fpclass<opc, OpcodeStr, OpNode, _.info256, "{y}",
1975                                       broadcast>, EVEX_V256;
1976   }
1977 }
1978
1979 multiclass avx512_fp_fpclass_all<string OpcodeStr, bits<8> opcVec,
1980              bits<8> opcScalar, SDNode VecOpNode, SDNode ScalarOpNode, Predicate prd>{
1981   defm PS : avx512_vector_fpclass_all<OpcodeStr,  avx512vl_f32_info, opcVec,
1982                                       VecOpNode, prd, "{l}">, EVEX_CD8<32, CD8VF>;
1983   defm PD : avx512_vector_fpclass_all<OpcodeStr,  avx512vl_f64_info, opcVec,
1984                                       VecOpNode, prd, "{q}">,EVEX_CD8<64, CD8VF> , VEX_W;
1985   defm SS : avx512_scalar_fpclass<opcScalar, OpcodeStr, ScalarOpNode,
1986                                       f32x_info, prd>, EVEX_CD8<32, CD8VT1>;
1987   defm SD : avx512_scalar_fpclass<opcScalar, OpcodeStr, ScalarOpNode,
1988                                       f64x_info, prd>, EVEX_CD8<64, CD8VT1>, VEX_W;
1989 }
1990
1991 defm VFPCLASS : avx512_fp_fpclass_all<"vfpclass", 0x66, 0x67, X86Vfpclass,
1992                                       X86Vfpclasss, HasDQI>, AVX512AIi8Base,EVEX;
1993
1994 //-----------------------------------------------------------------
1995 // Mask register copy, including
1996 // - copy between mask registers
1997 // - load/store mask registers
1998 // - copy from GPR to mask register and vice versa
1999 //
2000 multiclass avx512_mask_mov<bits<8> opc_kk, bits<8> opc_km, bits<8> opc_mk,
2001                          string OpcodeStr, RegisterClass KRC,
2002                          ValueType vvt, X86MemOperand x86memop> {
2003   let hasSideEffects = 0 in {
2004     def kk : I<opc_kk, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
2005                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
2006     let mayLoad = 1 in
2007     def km : I<opc_km, MRMSrcMem, (outs KRC:$dst), (ins x86memop:$src),
2008                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2009                [(set KRC:$dst, (vvt (load addr:$src)))]>;
2010     let mayStore = 1 in
2011     def mk : I<opc_mk, MRMDestMem, (outs), (ins x86memop:$dst, KRC:$src),
2012                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2013                [(store KRC:$src, addr:$dst)]>;
2014   }
2015 }
2016
2017 multiclass avx512_mask_mov_gpr<bits<8> opc_kr, bits<8> opc_rk,
2018                              string OpcodeStr,
2019                              RegisterClass KRC, RegisterClass GRC> {
2020   let hasSideEffects = 0 in {
2021     def kr : I<opc_kr, MRMSrcReg, (outs KRC:$dst), (ins GRC:$src),
2022                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
2023     def rk : I<opc_rk, MRMSrcReg, (outs GRC:$dst), (ins KRC:$src),
2024                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), []>;
2025   }
2026 }
2027
2028 let Predicates = [HasDQI] in
2029   defm KMOVB : avx512_mask_mov<0x90, 0x90, 0x91, "kmovb", VK8, v8i1, i8mem>,
2030                avx512_mask_mov_gpr<0x92, 0x93, "kmovb", VK8, GR32>,
2031                VEX, PD;
2032
2033 let Predicates = [HasAVX512] in
2034   defm KMOVW : avx512_mask_mov<0x90, 0x90, 0x91, "kmovw", VK16, v16i1, i16mem>,
2035                avx512_mask_mov_gpr<0x92, 0x93, "kmovw", VK16, GR32>,
2036                VEX, PS;
2037
2038 let Predicates = [HasBWI] in {
2039   defm KMOVD : avx512_mask_mov<0x90, 0x90, 0x91, "kmovd", VK32, v32i1,i32mem>,
2040                VEX, PD, VEX_W;
2041   defm KMOVD : avx512_mask_mov_gpr<0x92, 0x93, "kmovd", VK32, GR32>,
2042                VEX, XD;
2043 }
2044
2045 let Predicates = [HasBWI] in {
2046   defm KMOVQ : avx512_mask_mov<0x90, 0x90, 0x91, "kmovq", VK64, v64i1, i64mem>,
2047                VEX, PS, VEX_W;
2048   defm KMOVQ : avx512_mask_mov_gpr<0x92, 0x93, "kmovq", VK64, GR64>,
2049                VEX, XD, VEX_W;
2050 }
2051
2052 // GR from/to mask register
2053 let Predicates = [HasDQI] in {
2054   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
2055             (KMOVBkr (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit))>;
2056   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
2057             (EXTRACT_SUBREG (KMOVBrk VK8:$src), sub_8bit)>;
2058 }
2059 let Predicates = [HasAVX512] in {
2060   def : Pat<(v16i1 (bitconvert (i16 GR16:$src))),
2061             (KMOVWkr (SUBREG_TO_REG (i32 0), GR16:$src, sub_16bit))>;
2062   def : Pat<(i16 (bitconvert (v16i1 VK16:$src))),
2063             (EXTRACT_SUBREG (KMOVWrk VK16:$src), sub_16bit)>;
2064 }
2065 let Predicates = [HasBWI] in {
2066   def : Pat<(v32i1 (bitconvert (i32 GR32:$src))), (KMOVDkr GR32:$src)>;
2067   def : Pat<(i32 (bitconvert (v32i1 VK32:$src))), (KMOVDrk VK32:$src)>;
2068 }
2069 let Predicates = [HasBWI] in {
2070   def : Pat<(v64i1 (bitconvert (i64 GR64:$src))), (KMOVQkr GR64:$src)>;
2071   def : Pat<(i64 (bitconvert (v64i1 VK64:$src))), (KMOVQrk VK64:$src)>;
2072 }
2073
2074 // Load/store kreg
2075 let Predicates = [HasDQI] in {
2076   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
2077             (KMOVBmk addr:$dst, VK8:$src)>;
2078   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
2079             (KMOVBkm addr:$src)>;
2080
2081   def : Pat<(store VK4:$src, addr:$dst),
2082             (KMOVBmk addr:$dst, (COPY_TO_REGCLASS VK4:$src, VK8))>;
2083   def : Pat<(store VK2:$src, addr:$dst),
2084             (KMOVBmk addr:$dst, (COPY_TO_REGCLASS VK2:$src, VK8))>;
2085 }
2086 let Predicates = [HasAVX512, NoDQI] in {
2087   def : Pat<(store (i8 (bitconvert (v8i1 VK8:$src))), addr:$dst),
2088             (KMOVWmk addr:$dst, (COPY_TO_REGCLASS VK8:$src, VK16))>;
2089   def : Pat<(v8i1 (bitconvert (i8 (load addr:$src)))),
2090             (COPY_TO_REGCLASS (KMOVWkm addr:$src), VK8)>;
2091 }
2092 let Predicates = [HasAVX512] in {
2093   def : Pat<(store (i16 (bitconvert (v16i1 VK16:$src))), addr:$dst),
2094             (KMOVWmk addr:$dst, VK16:$src)>;
2095   def : Pat<(i1 (load addr:$src)),
2096             (COPY_TO_REGCLASS (AND16ri (i16 (SUBREG_TO_REG (i32 0),
2097                                               (MOV8rm addr:$src), sub_8bit)),
2098                                 (i16 1)), VK1)>;
2099   def : Pat<(v16i1 (bitconvert (i16 (load addr:$src)))),
2100             (KMOVWkm addr:$src)>;
2101 }
2102 let Predicates = [HasBWI] in {
2103   def : Pat<(store (i32 (bitconvert (v32i1 VK32:$src))), addr:$dst),
2104             (KMOVDmk addr:$dst, VK32:$src)>;
2105   def : Pat<(v32i1 (bitconvert (i32 (load addr:$src)))),
2106             (KMOVDkm addr:$src)>;
2107 }
2108 let Predicates = [HasBWI] in {
2109   def : Pat<(store (i64 (bitconvert (v64i1 VK64:$src))), addr:$dst),
2110             (KMOVQmk addr:$dst, VK64:$src)>;
2111   def : Pat<(v64i1 (bitconvert (i64 (load addr:$src)))),
2112             (KMOVQkm addr:$src)>;
2113 }
2114
2115 let Predicates = [HasAVX512] in {
2116   def : Pat<(i1 (trunc (i64 GR64:$src))),
2117             (COPY_TO_REGCLASS (KMOVWkr (AND32ri (EXTRACT_SUBREG $src, sub_32bit),
2118                                         (i32 1))), VK1)>;
2119
2120   def : Pat<(i1 (trunc (i32 GR32:$src))),
2121             (COPY_TO_REGCLASS (KMOVWkr (AND32ri $src, (i32 1))), VK1)>;
2122
2123   def : Pat<(i1 (trunc (i8 GR8:$src))),
2124        (COPY_TO_REGCLASS
2125         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), GR8:$src, sub_8bit), (i32 1))),
2126        VK1)>;
2127   def : Pat<(i1 (trunc (i16 GR16:$src))),
2128        (COPY_TO_REGCLASS
2129         (KMOVWkr (AND32ri (SUBREG_TO_REG (i32 0), $src, sub_16bit), (i32 1))),
2130        VK1)>;
2131
2132   def : Pat<(i32 (zext VK1:$src)),
2133             (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1))>;
2134   def : Pat<(i32 (anyext VK1:$src)),
2135             (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16))>;
2136
2137   def : Pat<(i8 (zext VK1:$src)),
2138             (EXTRACT_SUBREG
2139              (AND32ri (KMOVWrk
2140                        (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)), sub_8bit)>;
2141   def : Pat<(i8 (anyext VK1:$src)),
2142               (EXTRACT_SUBREG
2143                 (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_8bit)>;
2144
2145   def : Pat<(i64 (zext VK1:$src)),
2146             (AND64ri8 (SUBREG_TO_REG (i64 0),
2147              (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), sub_32bit), (i64 1))>;
2148   def : Pat<(i16 (zext VK1:$src)),
2149             (EXTRACT_SUBREG
2150              (AND32ri (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)), (i32 1)),
2151               sub_16bit)>;
2152   def : Pat<(v16i1 (scalar_to_vector VK1:$src)),
2153             (COPY_TO_REGCLASS VK1:$src, VK16)>;
2154   def : Pat<(v8i1 (scalar_to_vector VK1:$src)),
2155             (COPY_TO_REGCLASS VK1:$src, VK8)>;
2156 }
2157 let Predicates = [HasBWI] in {
2158   def : Pat<(v32i1 (scalar_to_vector VK1:$src)),
2159             (COPY_TO_REGCLASS VK1:$src, VK32)>;
2160   def : Pat<(v64i1 (scalar_to_vector VK1:$src)),
2161             (COPY_TO_REGCLASS VK1:$src, VK64)>;
2162 }
2163
2164
2165 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
2166 let Predicates = [HasAVX512, NoDQI] in {
2167   // GR from/to 8-bit mask without native support
2168   def : Pat<(v8i1 (bitconvert (i8 GR8:$src))),
2169             (COPY_TO_REGCLASS
2170              (KMOVWkr (MOVZX32rr8 GR8 :$src)), VK8)>;
2171   def : Pat<(i8 (bitconvert (v8i1 VK8:$src))),
2172             (EXTRACT_SUBREG
2173               (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
2174               sub_8bit)>;
2175 }
2176
2177 let Predicates = [HasAVX512] in {
2178   def : Pat<(i1 (X86Vextract VK16:$src, (iPTR 0))),
2179             (COPY_TO_REGCLASS VK16:$src, VK1)>;
2180   def : Pat<(i1 (X86Vextract VK8:$src, (iPTR 0))),
2181             (COPY_TO_REGCLASS VK8:$src, VK1)>;
2182 }
2183 let Predicates = [HasBWI] in {
2184   def : Pat<(i1 (X86Vextract VK32:$src, (iPTR 0))),
2185             (COPY_TO_REGCLASS VK32:$src, VK1)>;
2186   def : Pat<(i1 (X86Vextract VK64:$src, (iPTR 0))),
2187             (COPY_TO_REGCLASS VK64:$src, VK1)>;
2188 }
2189
2190 // Mask unary operation
2191 // - KNOT
2192 multiclass avx512_mask_unop<bits<8> opc, string OpcodeStr,
2193                             RegisterClass KRC, SDPatternOperator OpNode,
2194                             Predicate prd> {
2195   let Predicates = [prd] in
2196     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src),
2197                !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2198                [(set KRC:$dst, (OpNode KRC:$src))]>;
2199 }
2200
2201 multiclass avx512_mask_unop_all<bits<8> opc, string OpcodeStr,
2202                                 SDPatternOperator OpNode> {
2203   defm B : avx512_mask_unop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
2204                             HasDQI>, VEX, PD;
2205   defm W : avx512_mask_unop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
2206                             HasAVX512>, VEX, PS;
2207   defm D : avx512_mask_unop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
2208                             HasBWI>, VEX, PD, VEX_W;
2209   defm Q : avx512_mask_unop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
2210                             HasBWI>, VEX, PS, VEX_W;
2211 }
2212
2213 defm KNOT : avx512_mask_unop_all<0x44, "knot", not>;
2214
2215 multiclass avx512_mask_unop_int<string IntName, string InstName> {
2216   let Predicates = [HasAVX512] in
2217     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
2218                 (i16 GR16:$src)),
2219               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
2220               (v16i1 (COPY_TO_REGCLASS GR16:$src, VK16))), GR16)>;
2221 }
2222 defm : avx512_mask_unop_int<"knot", "KNOT">;
2223
2224 let Predicates = [HasDQI] in
2225 def : Pat<(xor VK8:$src1, (v8i1 immAllOnesV)), (KNOTBrr VK8:$src1)>;
2226 let Predicates = [HasAVX512] in
2227 def : Pat<(xor VK16:$src1, (v16i1 immAllOnesV)), (KNOTWrr VK16:$src1)>;
2228 let Predicates = [HasBWI] in
2229 def : Pat<(xor VK32:$src1, (v32i1 immAllOnesV)), (KNOTDrr VK32:$src1)>;
2230 let Predicates = [HasBWI] in
2231 def : Pat<(xor VK64:$src1, (v64i1 immAllOnesV)), (KNOTQrr VK64:$src1)>;
2232
2233 // KNL does not support KMOVB, 8-bit mask is promoted to 16-bit
2234 let Predicates = [HasAVX512, NoDQI] in {
2235 def : Pat<(xor VK8:$src1,  (v8i1 immAllOnesV)),
2236           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$src1, VK16)), VK8)>;
2237 def : Pat<(not VK8:$src),
2238           (COPY_TO_REGCLASS
2239             (KNOTWrr (COPY_TO_REGCLASS VK8:$src, VK16)), VK8)>;
2240 }
2241 def : Pat<(xor VK4:$src1,  (v4i1 immAllOnesV)),
2242           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK4:$src1, VK16)), VK4)>;
2243 def : Pat<(xor VK2:$src1,  (v2i1 immAllOnesV)),
2244           (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK2:$src1, VK16)), VK2)>;
2245
2246 // Mask binary operation
2247 // - KAND, KANDN, KOR, KXNOR, KXOR
2248 multiclass avx512_mask_binop<bits<8> opc, string OpcodeStr,
2249                            RegisterClass KRC, SDPatternOperator OpNode,
2250                            Predicate prd, bit IsCommutable> {
2251   let Predicates = [prd], isCommutable = IsCommutable in
2252     def rr : I<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src1, KRC:$src2),
2253                !strconcat(OpcodeStr,
2254                           "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2255                [(set KRC:$dst, (OpNode KRC:$src1, KRC:$src2))]>;
2256 }
2257
2258 multiclass avx512_mask_binop_all<bits<8> opc, string OpcodeStr,
2259                                SDPatternOperator OpNode, bit IsCommutable,
2260                                Predicate prdW = HasAVX512> {
2261   defm B : avx512_mask_binop<opc, !strconcat(OpcodeStr, "b"), VK8, OpNode,
2262                              HasDQI, IsCommutable>, VEX_4V, VEX_L, PD;
2263   defm W : avx512_mask_binop<opc, !strconcat(OpcodeStr, "w"), VK16, OpNode,
2264                              prdW, IsCommutable>, VEX_4V, VEX_L, PS;
2265   defm D : avx512_mask_binop<opc, !strconcat(OpcodeStr, "d"), VK32, OpNode,
2266                              HasBWI, IsCommutable>, VEX_4V, VEX_L, VEX_W, PD;
2267   defm Q : avx512_mask_binop<opc, !strconcat(OpcodeStr, "q"), VK64, OpNode,
2268                              HasBWI, IsCommutable>, VEX_4V, VEX_L, VEX_W, PS;
2269 }
2270
2271 def andn : PatFrag<(ops node:$i0, node:$i1), (and (not node:$i0), node:$i1)>;
2272 def xnor : PatFrag<(ops node:$i0, node:$i1), (not (xor node:$i0, node:$i1))>;
2273
2274 defm KAND  : avx512_mask_binop_all<0x41, "kand",  and,  1>;
2275 defm KOR   : avx512_mask_binop_all<0x45, "kor",   or,   1>;
2276 defm KXNOR : avx512_mask_binop_all<0x46, "kxnor", xnor, 1>;
2277 defm KXOR  : avx512_mask_binop_all<0x47, "kxor",  xor,  1>;
2278 defm KANDN : avx512_mask_binop_all<0x42, "kandn", andn, 0>;
2279 defm KADD  : avx512_mask_binop_all<0x4A, "kadd",  add,  1, HasDQI>;
2280
2281 multiclass avx512_mask_binop_int<string IntName, string InstName> {
2282   let Predicates = [HasAVX512] in
2283     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_w")
2284                 (i16 GR16:$src1), (i16 GR16:$src2)),
2285               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"Wrr")
2286               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
2287               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
2288 }
2289
2290 defm : avx512_mask_binop_int<"kand",  "KAND">;
2291 defm : avx512_mask_binop_int<"kandn", "KANDN">;
2292 defm : avx512_mask_binop_int<"kor",   "KOR">;
2293 defm : avx512_mask_binop_int<"kxnor", "KXNOR">;
2294 defm : avx512_mask_binop_int<"kxor",  "KXOR">;
2295
2296 multiclass avx512_binop_pat<SDPatternOperator OpNode, Instruction Inst> {
2297   // With AVX512F, 8-bit mask is promoted to 16-bit mask,
2298   // for the DQI set, this type is legal and KxxxB instruction is used
2299   let Predicates = [NoDQI] in
2300   def : Pat<(OpNode VK8:$src1, VK8:$src2),
2301             (COPY_TO_REGCLASS
2302               (Inst (COPY_TO_REGCLASS VK8:$src1, VK16),
2303                     (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
2304
2305   // All types smaller than 8 bits require conversion anyway
2306   def : Pat<(OpNode VK1:$src1, VK1:$src2),
2307         (COPY_TO_REGCLASS (Inst
2308                            (COPY_TO_REGCLASS VK1:$src1, VK16),
2309                            (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
2310   def : Pat<(OpNode VK2:$src1, VK2:$src2),
2311         (COPY_TO_REGCLASS (Inst
2312                            (COPY_TO_REGCLASS VK2:$src1, VK16),
2313                            (COPY_TO_REGCLASS VK2:$src2, VK16)), VK1)>;
2314   def : Pat<(OpNode VK4:$src1, VK4:$src2),
2315         (COPY_TO_REGCLASS (Inst
2316                            (COPY_TO_REGCLASS VK4:$src1, VK16),
2317                            (COPY_TO_REGCLASS VK4:$src2, VK16)), VK1)>;
2318 }
2319
2320 defm : avx512_binop_pat<and,  KANDWrr>;
2321 defm : avx512_binop_pat<andn, KANDNWrr>;
2322 defm : avx512_binop_pat<or,   KORWrr>;
2323 defm : avx512_binop_pat<xnor, KXNORWrr>;
2324 defm : avx512_binop_pat<xor,  KXORWrr>;
2325
2326 def : Pat<(xor (xor VK16:$src1, VK16:$src2), (v16i1 immAllOnesV)),
2327           (KXNORWrr VK16:$src1, VK16:$src2)>;
2328 def : Pat<(xor (xor VK8:$src1, VK8:$src2), (v8i1 immAllOnesV)),
2329           (KXNORBrr VK8:$src1, VK8:$src2)>, Requires<[HasDQI]>;
2330 def : Pat<(xor (xor VK32:$src1, VK32:$src2), (v32i1 immAllOnesV)),
2331           (KXNORDrr VK32:$src1, VK32:$src2)>, Requires<[HasBWI]>;
2332 def : Pat<(xor (xor VK64:$src1, VK64:$src2), (v64i1 immAllOnesV)),
2333           (KXNORQrr VK64:$src1, VK64:$src2)>, Requires<[HasBWI]>;
2334
2335 let Predicates = [NoDQI] in
2336 def : Pat<(xor (xor VK8:$src1, VK8:$src2), (v8i1 immAllOnesV)),
2337           (COPY_TO_REGCLASS (KXNORWrr (COPY_TO_REGCLASS VK8:$src1, VK16),
2338                              (COPY_TO_REGCLASS VK8:$src2, VK16)), VK8)>;
2339
2340 def : Pat<(xor (xor VK4:$src1, VK4:$src2), (v4i1 immAllOnesV)),
2341           (COPY_TO_REGCLASS (KXNORWrr (COPY_TO_REGCLASS VK4:$src1, VK16),
2342                              (COPY_TO_REGCLASS VK4:$src2, VK16)), VK4)>;
2343
2344 def : Pat<(xor (xor VK2:$src1, VK2:$src2), (v2i1 immAllOnesV)),
2345           (COPY_TO_REGCLASS (KXNORWrr (COPY_TO_REGCLASS VK2:$src1, VK16),
2346                              (COPY_TO_REGCLASS VK2:$src2, VK16)), VK2)>;
2347
2348 def : Pat<(xor (xor VK1:$src1, VK1:$src2), (i1 1)),
2349           (COPY_TO_REGCLASS (KXNORWrr (COPY_TO_REGCLASS VK1:$src1, VK16),
2350                              (COPY_TO_REGCLASS VK1:$src2, VK16)), VK1)>;
2351
2352 // Mask unpacking
2353 multiclass avx512_mask_unpck<string Suffix,RegisterClass KRC, ValueType VT,
2354                              RegisterClass KRCSrc, Predicate prd> {
2355   let Predicates = [prd] in {
2356     def rr : I<0x4b, MRMSrcReg, (outs KRC:$dst),
2357                (ins KRC:$src1, KRC:$src2),
2358                "kunpck"#Suffix#"\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>,
2359                VEX_4V, VEX_L;
2360
2361     def : Pat<(VT (concat_vectors KRCSrc:$src1, KRCSrc:$src2)),
2362               (!cast<Instruction>(NAME##rr)
2363                         (COPY_TO_REGCLASS KRCSrc:$src2, KRC),
2364                         (COPY_TO_REGCLASS KRCSrc:$src1, KRC))>;
2365   }
2366 }
2367
2368 defm KUNPCKBW : avx512_mask_unpck<"bw", VK16, v16i1, VK8, HasAVX512>, PD;
2369 defm KUNPCKWD : avx512_mask_unpck<"wd", VK32, v32i1, VK16, HasBWI>, PS;
2370 defm KUNPCKDQ : avx512_mask_unpck<"dq", VK64, v64i1, VK32, HasBWI>, PS, VEX_W;
2371
2372 multiclass avx512_mask_unpck_int<string IntName, string InstName> {
2373   let Predicates = [HasAVX512] in
2374     def : Pat<(!cast<Intrinsic>("int_x86_avx512_"##IntName##"_bw")
2375                 (i16 GR16:$src1), (i16 GR16:$src2)),
2376               (COPY_TO_REGCLASS (!cast<Instruction>(InstName##"BWrr")
2377               (v16i1 (COPY_TO_REGCLASS GR16:$src1, VK16)),
2378               (v16i1 (COPY_TO_REGCLASS GR16:$src2, VK16))), GR16)>;
2379 }
2380 defm : avx512_mask_unpck_int<"kunpck",  "KUNPCK">;
2381
2382 // Mask bit testing
2383 multiclass avx512_mask_testop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2384                               SDNode OpNode, Predicate prd> {
2385   let Predicates = [prd], Defs = [EFLAGS] in
2386     def rr : I<opc, MRMSrcReg, (outs), (ins KRC:$src1, KRC:$src2),
2387                !strconcat(OpcodeStr, "\t{$src2, $src1|$src1, $src2}"),
2388                [(set EFLAGS, (OpNode KRC:$src1, KRC:$src2))]>;
2389 }
2390
2391 multiclass avx512_mask_testop_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
2392                                 Predicate prdW = HasAVX512> {
2393   defm B : avx512_mask_testop<opc, OpcodeStr#"b", VK8, OpNode, HasDQI>,
2394                                                                 VEX, PD;
2395   defm W : avx512_mask_testop<opc, OpcodeStr#"w", VK16, OpNode, prdW>,
2396                                                                 VEX, PS;
2397   defm Q : avx512_mask_testop<opc, OpcodeStr#"q", VK64, OpNode, HasBWI>,
2398                                                                 VEX, PS, VEX_W;
2399   defm D : avx512_mask_testop<opc, OpcodeStr#"d", VK32, OpNode, HasBWI>,
2400                                                                 VEX, PD, VEX_W;
2401 }
2402
2403 defm KORTEST : avx512_mask_testop_w<0x98, "kortest", X86kortest>;
2404 defm KTEST   : avx512_mask_testop_w<0x99, "ktest", X86ktest, HasDQI>;
2405
2406 // Mask shift
2407 multiclass avx512_mask_shiftop<bits<8> opc, string OpcodeStr, RegisterClass KRC,
2408                              SDNode OpNode> {
2409   let Predicates = [HasAVX512] in
2410     def ri : Ii8<opc, MRMSrcReg, (outs KRC:$dst), (ins KRC:$src, u8imm:$imm),
2411                  !strconcat(OpcodeStr,
2412                             "\t{$imm, $src, $dst|$dst, $src, $imm}"),
2413                             [(set KRC:$dst, (OpNode KRC:$src, (i8 imm:$imm)))]>;
2414 }
2415
2416 multiclass avx512_mask_shiftop_w<bits<8> opc1, bits<8> opc2, string OpcodeStr,
2417                                SDNode OpNode> {
2418   defm W : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "w"), VK16, OpNode>,
2419                                VEX, TAPD, VEX_W;
2420   let Predicates = [HasDQI] in
2421   defm B : avx512_mask_shiftop<opc1, !strconcat(OpcodeStr, "b"), VK8, OpNode>,
2422                                VEX, TAPD;
2423   let Predicates = [HasBWI] in {
2424   defm Q : avx512_mask_shiftop<opc2, !strconcat(OpcodeStr, "q"), VK64, OpNode>,
2425                                VEX, TAPD, VEX_W;
2426   let Predicates = [HasDQI] in
2427   defm D : avx512_mask_shiftop<opc2, !strconcat(OpcodeStr, "d"), VK32, OpNode>,
2428                                VEX, TAPD;
2429   }
2430 }
2431
2432 defm KSHIFTL : avx512_mask_shiftop_w<0x32, 0x33, "kshiftl", X86vshli>;
2433 defm KSHIFTR : avx512_mask_shiftop_w<0x30, 0x31, "kshiftr", X86vsrli>;
2434
2435 // Mask setting all 0s or 1s
2436 multiclass avx512_mask_setop<RegisterClass KRC, ValueType VT, PatFrag Val> {
2437   let Predicates = [HasAVX512] in
2438     let isReMaterializable = 1, isAsCheapAsAMove = 1, isPseudo = 1 in
2439       def #NAME# : I<0, Pseudo, (outs KRC:$dst), (ins), "",
2440                      [(set KRC:$dst, (VT Val))]>;
2441 }
2442
2443 multiclass avx512_mask_setop_w<PatFrag Val> {
2444   defm B : avx512_mask_setop<VK8,   v8i1, Val>;
2445   defm W : avx512_mask_setop<VK16, v16i1, Val>;
2446   defm D : avx512_mask_setop<VK32,  v32i1, Val>;
2447   defm Q : avx512_mask_setop<VK64, v64i1, Val>;
2448 }
2449
2450 defm KSET0 : avx512_mask_setop_w<immAllZerosV>;
2451 defm KSET1 : avx512_mask_setop_w<immAllOnesV>;
2452
2453 // With AVX-512 only, 8-bit mask is promoted to 16-bit mask.
2454 let Predicates = [HasAVX512] in {
2455   def : Pat<(v8i1 immAllZerosV), (COPY_TO_REGCLASS (KSET0W), VK8)>;
2456   def : Pat<(v8i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK8)>;
2457   def : Pat<(v4i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK4)>;
2458   def : Pat<(v2i1 immAllOnesV),  (COPY_TO_REGCLASS (KSET1W), VK2)>;
2459   def : Pat<(i1 0), (COPY_TO_REGCLASS (KSET0W), VK1)>;
2460   def : Pat<(i1 1), (COPY_TO_REGCLASS (KSHIFTRWri (KSET1W), (i8 15)), VK1)>;
2461   def : Pat<(i1 -1), (COPY_TO_REGCLASS (KSHIFTRWri (KSET1W), (i8 15)), VK1)>;
2462 }
2463 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 0))),
2464           (v8i1 (COPY_TO_REGCLASS VK16:$src, VK8))>;
2465
2466 def : Pat<(v16i1 (insert_subvector undef, (v8i1 VK8:$src), (iPTR 0))),
2467           (v16i1 (COPY_TO_REGCLASS VK8:$src, VK16))>;
2468
2469 def : Pat<(v8i1 (extract_subvector (v16i1 VK16:$src), (iPTR 8))),
2470           (v8i1 (COPY_TO_REGCLASS (KSHIFTRWri VK16:$src, (i8 8)), VK8))>;
2471
2472 def : Pat<(v32i1 (extract_subvector (v64i1 VK64:$src), (iPTR 0))),
2473           (v32i1 (COPY_TO_REGCLASS VK64:$src, VK32))>;
2474
2475 def : Pat<(v32i1 (extract_subvector (v64i1 VK64:$src), (iPTR 32))),
2476           (v32i1 (COPY_TO_REGCLASS (KSHIFTRQri VK64:$src, (i8 32)), VK32))>;
2477
2478 def : Pat<(v4i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2479           (v4i1 (COPY_TO_REGCLASS VK8:$src, VK4))>;
2480 def : Pat<(v2i1 (extract_subvector (v8i1 VK8:$src), (iPTR 0))),
2481           (v2i1 (COPY_TO_REGCLASS VK8:$src, VK2))>;
2482
2483 def : Pat<(v4i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
2484           (v4i1 (COPY_TO_REGCLASS VK2:$src, VK4))>;
2485
2486 def : Pat<(v8i1 (insert_subvector undef, (v4i1 VK4:$src), (iPTR 0))),
2487           (v8i1 (COPY_TO_REGCLASS VK4:$src, VK8))>;
2488 def : Pat<(v8i1 (insert_subvector undef, (v2i1 VK2:$src), (iPTR 0))),
2489           (v8i1 (COPY_TO_REGCLASS VK2:$src, VK8))>;
2490
2491 def : Pat<(v32i1 (insert_subvector undef, VK2:$src, (iPTR 0))),
2492           (v32i1 (COPY_TO_REGCLASS VK2:$src, VK32))>;
2493 def : Pat<(v32i1 (insert_subvector undef, VK4:$src, (iPTR 0))),
2494           (v32i1 (COPY_TO_REGCLASS VK4:$src, VK32))>;
2495 def : Pat<(v32i1 (insert_subvector undef, VK8:$src, (iPTR 0))),
2496           (v32i1 (COPY_TO_REGCLASS VK8:$src, VK32))>;
2497 def : Pat<(v32i1 (insert_subvector undef, VK16:$src, (iPTR 0))),
2498           (v32i1 (COPY_TO_REGCLASS VK16:$src, VK32))>;
2499
2500 def : Pat<(v64i1 (insert_subvector undef, VK2:$src, (iPTR 0))),
2501           (v64i1 (COPY_TO_REGCLASS VK2:$src, VK64))>;
2502 def : Pat<(v64i1 (insert_subvector undef, VK4:$src, (iPTR 0))),
2503           (v64i1 (COPY_TO_REGCLASS VK4:$src, VK64))>;
2504 def : Pat<(v64i1 (insert_subvector undef, VK8:$src, (iPTR 0))),
2505           (v64i1 (COPY_TO_REGCLASS VK8:$src, VK64))>;
2506 def : Pat<(v64i1 (insert_subvector undef, VK16:$src, (iPTR 0))),
2507           (v64i1 (COPY_TO_REGCLASS VK16:$src, VK64))>;
2508 def : Pat<(v64i1 (insert_subvector undef, VK32:$src, (iPTR 0))),
2509           (v64i1 (COPY_TO_REGCLASS VK32:$src, VK64))>;
2510
2511
2512 def : Pat<(v8i1 (X86vshli VK8:$src, (i8 imm:$imm))),
2513           (v8i1 (COPY_TO_REGCLASS
2514                  (KSHIFTLWri (COPY_TO_REGCLASS VK8:$src, VK16),
2515                   (I8Imm $imm)), VK8))>, Requires<[HasAVX512, NoDQI]>;
2516
2517 def : Pat<(v8i1 (X86vsrli VK8:$src, (i8 imm:$imm))),
2518           (v8i1 (COPY_TO_REGCLASS
2519                  (KSHIFTRWri (COPY_TO_REGCLASS VK8:$src, VK16),
2520                   (I8Imm $imm)), VK8))>, Requires<[HasAVX512, NoDQI]>;
2521
2522 def : Pat<(v4i1 (X86vshli VK4:$src, (i8 imm:$imm))),
2523           (v4i1 (COPY_TO_REGCLASS
2524                  (KSHIFTLWri (COPY_TO_REGCLASS VK4:$src, VK16),
2525                   (I8Imm $imm)), VK4))>, Requires<[HasAVX512]>;
2526
2527 def : Pat<(v4i1 (X86vsrli VK4:$src, (i8 imm:$imm))),
2528           (v4i1 (COPY_TO_REGCLASS
2529                  (KSHIFTRWri (COPY_TO_REGCLASS VK4:$src, VK16),
2530                   (I8Imm $imm)), VK4))>, Requires<[HasAVX512]>;
2531
2532 //===----------------------------------------------------------------------===//
2533 // AVX-512 - Aligned and unaligned load and store
2534 //
2535
2536
2537 multiclass avx512_load<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
2538                          PatFrag ld_frag, PatFrag mload,
2539                          bit IsReMaterializable = 1> {
2540   let hasSideEffects = 0 in {
2541   def rr : AVX512PI<opc, MRMSrcReg, (outs _.RC:$dst), (ins _.RC:$src),
2542                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"), [],
2543                     _.ExeDomain>, EVEX;
2544   def rrkz : AVX512PI<opc, MRMSrcReg, (outs _.RC:$dst),
2545                       (ins _.KRCWM:$mask,  _.RC:$src),
2546                       !strconcat(OpcodeStr, "\t{$src, ${dst} {${mask}} {z}|",
2547                        "${dst} {${mask}} {z}, $src}"), [], _.ExeDomain>,
2548                        EVEX, EVEX_KZ;
2549
2550   let canFoldAsLoad = 1, isReMaterializable = IsReMaterializable,
2551       SchedRW = [WriteLoad] in
2552   def rm : AVX512PI<opc, MRMSrcMem, (outs _.RC:$dst), (ins _.MemOp:$src),
2553                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2554                     [(set _.RC:$dst, (_.VT (bitconvert (ld_frag addr:$src))))],
2555                     _.ExeDomain>, EVEX;
2556
2557   let Constraints = "$src0 = $dst" in {
2558   def rrk : AVX512PI<opc, MRMSrcReg, (outs _.RC:$dst),
2559                     (ins _.RC:$src0, _.KRCWM:$mask, _.RC:$src1),
2560                     !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2561                     "${dst} {${mask}}, $src1}"),
2562                     [(set _.RC:$dst, (_.VT (vselect _.KRCWM:$mask,
2563                                         (_.VT _.RC:$src1),
2564                                         (_.VT _.RC:$src0))))], _.ExeDomain>,
2565                      EVEX, EVEX_K;
2566   let mayLoad = 1, SchedRW = [WriteLoad] in
2567     def rmk : AVX512PI<opc, MRMSrcMem, (outs _.RC:$dst),
2568                      (ins _.RC:$src0, _.KRCWM:$mask, _.MemOp:$src1),
2569                      !strconcat(OpcodeStr, "\t{$src1, ${dst} {${mask}}|",
2570                       "${dst} {${mask}}, $src1}"),
2571                      [(set _.RC:$dst, (_.VT
2572                          (vselect _.KRCWM:$mask,
2573                           (_.VT (bitconvert (ld_frag addr:$src1))),
2574                            (_.VT _.RC:$src0))))], _.ExeDomain>, EVEX, EVEX_K;
2575   }
2576   let mayLoad = 1, SchedRW = [WriteLoad] in
2577   def rmkz : AVX512PI<opc, MRMSrcMem, (outs _.RC:$dst),
2578                   (ins _.KRCWM:$mask, _.MemOp:$src),
2579                   OpcodeStr #"\t{$src, ${dst} {${mask}} {z}|"#
2580                                 "${dst} {${mask}} {z}, $src}",
2581                   [(set _.RC:$dst, (_.VT (vselect _.KRCWM:$mask,
2582                     (_.VT (bitconvert (ld_frag addr:$src))), _.ImmAllZerosV)))],
2583                   _.ExeDomain>, EVEX, EVEX_KZ;
2584   }
2585   def : Pat<(_.VT (mload addr:$ptr, _.KRCWM:$mask, undef)),
2586             (!cast<Instruction>(NAME#_.ZSuffix##rmkz) _.KRCWM:$mask, addr:$ptr)>;
2587
2588   def : Pat<(_.VT (mload addr:$ptr, _.KRCWM:$mask, _.ImmAllZerosV)),
2589             (!cast<Instruction>(NAME#_.ZSuffix##rmkz) _.KRCWM:$mask, addr:$ptr)>;
2590
2591   def : Pat<(_.VT (mload addr:$ptr, _.KRCWM:$mask, (_.VT _.RC:$src0))),
2592             (!cast<Instruction>(NAME#_.ZSuffix##rmk) _.RC:$src0,
2593              _.KRCWM:$mask, addr:$ptr)>;
2594 }
2595
2596 multiclass avx512_alignedload_vl<bits<8> opc, string OpcodeStr,
2597                                   AVX512VLVectorVTInfo _,
2598                                   Predicate prd,
2599                                   bit IsReMaterializable = 1> {
2600   let Predicates = [prd] in
2601   defm Z : avx512_load<opc, OpcodeStr, _.info512, _.info512.AlignedLdFrag,
2602                        masked_load_aligned512, IsReMaterializable>, EVEX_V512;
2603
2604   let Predicates = [prd, HasVLX] in {
2605   defm Z256 : avx512_load<opc, OpcodeStr, _.info256, _.info256.AlignedLdFrag,
2606                           masked_load_aligned256, IsReMaterializable>, EVEX_V256;
2607   defm Z128 : avx512_load<opc, OpcodeStr, _.info128, _.info128.AlignedLdFrag,
2608                           masked_load_aligned128, IsReMaterializable>, EVEX_V128;
2609   }
2610 }
2611
2612 multiclass avx512_load_vl<bits<8> opc, string OpcodeStr,
2613                                   AVX512VLVectorVTInfo _,
2614                                   Predicate prd,
2615                                   bit IsReMaterializable = 1> {
2616   let Predicates = [prd] in
2617   defm Z : avx512_load<opc, OpcodeStr, _.info512, _.info512.LdFrag,
2618                        masked_load_unaligned, IsReMaterializable>, EVEX_V512;
2619
2620   let Predicates = [prd, HasVLX] in {
2621   defm Z256 : avx512_load<opc, OpcodeStr, _.info256, _.info256.LdFrag,
2622                          masked_load_unaligned, IsReMaterializable>, EVEX_V256;
2623   defm Z128 : avx512_load<opc, OpcodeStr, _.info128, _.info128.LdFrag,
2624                          masked_load_unaligned, IsReMaterializable>, EVEX_V128;
2625   }
2626 }
2627
2628 multiclass avx512_store<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
2629                         PatFrag st_frag, PatFrag mstore> {
2630
2631   def rr_REV  : AVX512PI<opc, MRMDestReg, (outs _.RC:$dst), (ins _.RC:$src),
2632                          OpcodeStr # ".s\t{$src, $dst|$dst, $src}",
2633                          [], _.ExeDomain>, EVEX;
2634   def rrk_REV : AVX512PI<opc, MRMDestReg, (outs  _.RC:$dst),
2635                          (ins _.KRCWM:$mask, _.RC:$src),
2636                          OpcodeStr # ".s\t{$src, ${dst} {${mask}}|"#
2637                          "${dst} {${mask}}, $src}",
2638                          [], _.ExeDomain>,  EVEX, EVEX_K;
2639   def rrkz_REV : AVX512PI<opc, MRMDestReg, (outs  _.RC:$dst),
2640                           (ins _.KRCWM:$mask, _.RC:$src),
2641                           OpcodeStr # ".s\t{$src, ${dst} {${mask}} {z}|" #
2642                           "${dst} {${mask}} {z}, $src}",
2643                           [], _.ExeDomain>, EVEX, EVEX_KZ;
2644
2645   let mayStore = 1 in {
2646   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins _.MemOp:$dst, _.RC:$src),
2647                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
2648                     [(st_frag (_.VT _.RC:$src), addr:$dst)], _.ExeDomain>, EVEX;
2649   def mrk : AVX512PI<opc, MRMDestMem, (outs),
2650                      (ins _.MemOp:$dst, _.KRCWM:$mask, _.RC:$src),
2651               OpcodeStr # "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}",
2652                [], _.ExeDomain>, EVEX, EVEX_K;
2653   }
2654
2655   def: Pat<(mstore addr:$ptr, _.KRCWM:$mask, (_.VT _.RC:$src)),
2656            (!cast<Instruction>(NAME#_.ZSuffix##mrk) addr:$ptr,
2657                                                     _.KRCWM:$mask, _.RC:$src)>;
2658 }
2659
2660
2661 multiclass avx512_store_vl< bits<8> opc, string OpcodeStr,
2662                             AVX512VLVectorVTInfo _, Predicate prd> {
2663   let Predicates = [prd] in
2664   defm Z : avx512_store<opc, OpcodeStr, _.info512, store,
2665                         masked_store_unaligned>, EVEX_V512;
2666
2667   let Predicates = [prd, HasVLX] in {
2668     defm Z256 : avx512_store<opc, OpcodeStr, _.info256, store,
2669                              masked_store_unaligned>, EVEX_V256;
2670     defm Z128 : avx512_store<opc, OpcodeStr, _.info128, store,
2671                              masked_store_unaligned>, EVEX_V128;
2672   }
2673 }
2674
2675 multiclass avx512_alignedstore_vl<bits<8> opc, string OpcodeStr,
2676                                   AVX512VLVectorVTInfo _,  Predicate prd> {
2677   let Predicates = [prd] in
2678   defm Z : avx512_store<opc, OpcodeStr, _.info512, alignedstore512,
2679                         masked_store_aligned512>, EVEX_V512;
2680
2681   let Predicates = [prd, HasVLX] in {
2682     defm Z256 : avx512_store<opc, OpcodeStr, _.info256, alignedstore256,
2683                              masked_store_aligned256>, EVEX_V256;
2684     defm Z128 : avx512_store<opc, OpcodeStr, _.info128, alignedstore,
2685                              masked_store_aligned128>, EVEX_V128;
2686   }
2687 }
2688
2689 defm VMOVAPS : avx512_alignedload_vl<0x28, "vmovaps", avx512vl_f32_info,
2690                                      HasAVX512>,
2691                avx512_alignedstore_vl<0x29, "vmovaps", avx512vl_f32_info,
2692                                       HasAVX512>,  PS, EVEX_CD8<32, CD8VF>;
2693
2694 defm VMOVAPD : avx512_alignedload_vl<0x28, "vmovapd", avx512vl_f64_info,
2695                                      HasAVX512>,
2696                avx512_alignedstore_vl<0x29, "vmovapd", avx512vl_f64_info,
2697                                      HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2698
2699 defm VMOVUPS : avx512_load_vl<0x10, "vmovups", avx512vl_f32_info, HasAVX512>,
2700                avx512_store_vl<0x11, "vmovups", avx512vl_f32_info, HasAVX512>,
2701                               PS, EVEX_CD8<32, CD8VF>;
2702
2703 defm VMOVUPD : avx512_load_vl<0x10, "vmovupd", avx512vl_f64_info, HasAVX512, 0>,
2704                avx512_store_vl<0x11, "vmovupd", avx512vl_f64_info, HasAVX512>,
2705                PD, VEX_W, EVEX_CD8<64, CD8VF>;
2706
2707 def: Pat<(v8f64 (int_x86_avx512_mask_loadu_pd_512 addr:$ptr,
2708                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2709        (VMOVUPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2710
2711 def: Pat<(v16f32 (int_x86_avx512_mask_loadu_ps_512 addr:$ptr,
2712                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2713        (VMOVUPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2714
2715 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2716                 (bc_v8f64 (v16i32 immAllZerosV)), GR8:$mask)),
2717        (VMOVAPDZrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2718
2719 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2720                  (bc_v16f32 (v16i32 immAllZerosV)), GR16:$mask)),
2721        (VMOVAPSZrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2722
2723 def: Pat<(v8f64 (int_x86_avx512_mask_load_pd_512 addr:$ptr,
2724                 (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
2725        (VMOVAPDZrm addr:$ptr)>;
2726
2727 def: Pat<(v16f32 (int_x86_avx512_mask_load_ps_512 addr:$ptr,
2728                  (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
2729        (VMOVAPSZrm addr:$ptr)>;
2730
2731 def: Pat<(int_x86_avx512_mask_storeu_ps_512 addr:$ptr, (v16f32 VR512:$src),
2732           GR16:$mask),
2733          (VMOVUPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2734             VR512:$src)>;
2735 def: Pat<(int_x86_avx512_mask_storeu_pd_512 addr:$ptr, (v8f64 VR512:$src),
2736           GR8:$mask),
2737          (VMOVUPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2738             VR512:$src)>;
2739
2740 def: Pat<(int_x86_avx512_mask_store_ps_512 addr:$ptr, (v16f32 VR512:$src),
2741           GR16:$mask),
2742          (VMOVAPSZmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2743             VR512:$src)>;
2744 def: Pat<(int_x86_avx512_mask_store_pd_512 addr:$ptr, (v8f64 VR512:$src),
2745           GR8:$mask),
2746          (VMOVAPDZmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2747             VR512:$src)>;
2748
2749 let Predicates = [HasAVX512, NoVLX] in {
2750 def: Pat<(X86mstore addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src)),
2751          (VMOVUPSZmrk addr:$ptr,
2752          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2753          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2754
2755 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2756          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmkz
2757           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2758
2759 def: Pat<(v8f32 (masked_load addr:$ptr, VK8WM:$mask, (v8f32 VR256:$src0))),
2760          (v8f32 (EXTRACT_SUBREG (v16f32 (VMOVUPSZrmk
2761          (INSERT_SUBREG (v16f32 (IMPLICIT_DEF)), VR256:$src0, sub_ymm),
2762           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2763 }
2764
2765 defm VMOVDQA32 : avx512_alignedload_vl<0x6F, "vmovdqa32", avx512vl_i32_info,
2766                                        HasAVX512>,
2767                  avx512_alignedstore_vl<0x7F, "vmovdqa32", avx512vl_i32_info,
2768                                        HasAVX512>, PD, EVEX_CD8<32, CD8VF>;
2769
2770 defm VMOVDQA64 : avx512_alignedload_vl<0x6F, "vmovdqa64", avx512vl_i64_info,
2771                                        HasAVX512>,
2772                  avx512_alignedstore_vl<0x7F, "vmovdqa64", avx512vl_i64_info,
2773                                     HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
2774
2775 defm VMOVDQU8 : avx512_load_vl<0x6F, "vmovdqu8", avx512vl_i8_info, HasBWI>,
2776                  avx512_store_vl<0x7F, "vmovdqu8", avx512vl_i8_info,
2777                                  HasBWI>, XD, EVEX_CD8<8, CD8VF>;
2778
2779 defm VMOVDQU16 : avx512_load_vl<0x6F, "vmovdqu16", avx512vl_i16_info, HasBWI>,
2780                  avx512_store_vl<0x7F, "vmovdqu16", avx512vl_i16_info,
2781                                  HasBWI>, XD, VEX_W, EVEX_CD8<16, CD8VF>;
2782
2783 defm VMOVDQU32 : avx512_load_vl<0x6F, "vmovdqu32", avx512vl_i32_info, HasAVX512>,
2784                  avx512_store_vl<0x7F, "vmovdqu32", avx512vl_i32_info,
2785                                  HasAVX512>, XS, EVEX_CD8<32, CD8VF>;
2786
2787 defm VMOVDQU64 : avx512_load_vl<0x6F, "vmovdqu64", avx512vl_i64_info, HasAVX512>,
2788                  avx512_store_vl<0x7F, "vmovdqu64", avx512vl_i64_info,
2789                                  HasAVX512>, XS, VEX_W, EVEX_CD8<64, CD8VF>;
2790
2791 def: Pat<(v16i32 (int_x86_avx512_mask_loadu_d_512 addr:$ptr,
2792                  (v16i32 immAllZerosV), GR16:$mask)),
2793        (VMOVDQU32Zrmkz (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)), addr:$ptr)>;
2794
2795 def: Pat<(v8i64 (int_x86_avx512_mask_loadu_q_512 addr:$ptr,
2796                 (bc_v8i64 (v16i32 immAllZerosV)), GR8:$mask)),
2797        (VMOVDQU64Zrmkz (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)), addr:$ptr)>;
2798
2799 def: Pat<(int_x86_avx512_mask_storeu_d_512 addr:$ptr, (v16i32 VR512:$src),
2800             GR16:$mask),
2801          (VMOVDQU32Zmrk addr:$ptr, (v16i1 (COPY_TO_REGCLASS GR16:$mask, VK16WM)),
2802             VR512:$src)>;
2803 def: Pat<(int_x86_avx512_mask_storeu_q_512 addr:$ptr, (v8i64 VR512:$src),
2804             GR8:$mask),
2805          (VMOVDQU64Zmrk addr:$ptr, (v8i1 (COPY_TO_REGCLASS GR8:$mask, VK8WM)),
2806             VR512:$src)>;
2807
2808 let AddedComplexity = 20 in {
2809 def : Pat<(v8i64 (vselect VK8WM:$mask, (v8i64 VR512:$src),
2810                           (bc_v8i64 (v16i32 immAllZerosV)))),
2811                   (VMOVDQU64Zrrkz VK8WM:$mask, VR512:$src)>;
2812
2813 def : Pat<(v8i64 (vselect VK8WM:$mask, (bc_v8i64 (v16i32 immAllZerosV)),
2814                           (v8i64 VR512:$src))),
2815    (VMOVDQU64Zrrkz (COPY_TO_REGCLASS (KNOTWrr (COPY_TO_REGCLASS VK8:$mask, VK16)),
2816                                               VK8), VR512:$src)>;
2817
2818 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 VR512:$src),
2819                            (v16i32 immAllZerosV))),
2820                   (VMOVDQU32Zrrkz VK16WM:$mask, VR512:$src)>;
2821
2822 def : Pat<(v16i32 (vselect VK16WM:$mask, (v16i32 immAllZerosV),
2823                            (v16i32 VR512:$src))),
2824                   (VMOVDQU32Zrrkz (KNOTWrr VK16WM:$mask), VR512:$src)>;
2825 }
2826 // NoVLX patterns
2827 let Predicates = [HasAVX512, NoVLX] in {
2828 def: Pat<(X86mstore addr:$ptr, VK8WM:$mask, (v8i32 VR256:$src)),
2829          (VMOVDQU32Zmrk addr:$ptr,
2830          (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)),
2831          (INSERT_SUBREG (v16i32 (IMPLICIT_DEF)), VR256:$src, sub_ymm))>;
2832
2833 def: Pat<(v8i32 (masked_load addr:$ptr, VK8WM:$mask, undef)),
2834          (v8i32 (EXTRACT_SUBREG (v16i32 (VMOVDQU32Zrmkz
2835           (v16i1 (COPY_TO_REGCLASS VK8WM:$mask, VK16WM)), addr:$ptr)), sub_ymm))>;
2836 }
2837
2838 // Move Int Doubleword to Packed Double Int
2839 //
2840 def VMOVDI2PDIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR32:$src),
2841                       "vmovd\t{$src, $dst|$dst, $src}",
2842                       [(set VR128X:$dst,
2843                         (v4i32 (scalar_to_vector GR32:$src)))], IIC_SSE_MOVDQ>,
2844                         EVEX, VEX_LIG;
2845 def VMOVDI2PDIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst), (ins i32mem:$src),
2846                       "vmovd\t{$src, $dst|$dst, $src}",
2847                       [(set VR128X:$dst,
2848                         (v4i32 (scalar_to_vector (loadi32 addr:$src))))],
2849                         IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2850 def VMOV64toPQIZrr : AVX512BI<0x6E, MRMSrcReg, (outs VR128X:$dst), (ins GR64:$src),
2851                       "vmovq\t{$src, $dst|$dst, $src}",
2852                         [(set VR128X:$dst,
2853                           (v2i64 (scalar_to_vector GR64:$src)))],
2854                           IIC_SSE_MOVDQ>, EVEX, VEX_W, VEX_LIG;
2855 let isCodeGenOnly = 1 in {
2856 def VMOV64toSDZrr : AVX512BI<0x6E, MRMSrcReg, (outs FR64:$dst), (ins GR64:$src),
2857                        "vmovq\t{$src, $dst|$dst, $src}",
2858                        [(set FR64:$dst, (bitconvert GR64:$src))],
2859                        IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2860 def VMOVSDto64Zrr : AVX512BI<0x7E, MRMDestReg, (outs GR64:$dst), (ins FR64:$src),
2861                          "vmovq\t{$src, $dst|$dst, $src}",
2862                          [(set GR64:$dst, (bitconvert FR64:$src))],
2863                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteMove]>;
2864 }
2865 def VMOVSDto64Zmr : AVX512BI<0x7E, MRMDestMem, (outs), (ins i64mem:$dst, FR64:$src),
2866                          "vmovq\t{$src, $dst|$dst, $src}",
2867                          [(store (i64 (bitconvert FR64:$src)), addr:$dst)],
2868                          IIC_SSE_MOVDQ>, EVEX, VEX_W, Sched<[WriteStore]>,
2869                          EVEX_CD8<64, CD8VT1>;
2870
2871 // Move Int Doubleword to Single Scalar
2872 //
2873 let isCodeGenOnly = 1 in {
2874 def VMOVDI2SSZrr  : AVX512BI<0x6E, MRMSrcReg, (outs FR32X:$dst), (ins GR32:$src),
2875                       "vmovd\t{$src, $dst|$dst, $src}",
2876                       [(set FR32X:$dst, (bitconvert GR32:$src))],
2877                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG;
2878
2879 def VMOVDI2SSZrm  : AVX512BI<0x6E, MRMSrcMem, (outs FR32X:$dst), (ins i32mem:$src),
2880                       "vmovd\t{$src, $dst|$dst, $src}",
2881                       [(set FR32X:$dst, (bitconvert (loadi32 addr:$src)))],
2882                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2883 }
2884
2885 // Move doubleword from xmm register to r/m32
2886 //
2887 def VMOVPDI2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst), (ins VR128X:$src),
2888                        "vmovd\t{$src, $dst|$dst, $src}",
2889                        [(set GR32:$dst, (vector_extract (v4i32 VR128X:$src),
2890                                         (iPTR 0)))], IIC_SSE_MOVD_ToGP>,
2891                        EVEX, VEX_LIG;
2892 def VMOVPDI2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2893                        (ins i32mem:$dst, VR128X:$src),
2894                        "vmovd\t{$src, $dst|$dst, $src}",
2895                        [(store (i32 (vector_extract (v4i32 VR128X:$src),
2896                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOVDQ>,
2897                        EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2898
2899 // Move quadword from xmm1 register to r/m64
2900 //
2901 def VMOVPQIto64Zrr : I<0x7E, MRMDestReg, (outs GR64:$dst), (ins VR128X:$src),
2902                       "vmovq\t{$src, $dst|$dst, $src}",
2903                       [(set GR64:$dst, (extractelt (v2i64 VR128X:$src),
2904                                                    (iPTR 0)))],
2905                       IIC_SSE_MOVD_ToGP>, PD, EVEX, VEX_LIG, VEX_W,
2906                       Requires<[HasAVX512, In64BitMode]>;
2907
2908 def VMOVPQIto64Zmr : I<0xD6, MRMDestMem, (outs),
2909                        (ins i64mem:$dst, VR128X:$src),
2910                        "vmovq\t{$src, $dst|$dst, $src}",
2911                        [(store (extractelt (v2i64 VR128X:$src), (iPTR 0)),
2912                                addr:$dst)], IIC_SSE_MOVDQ>,
2913                        EVEX, PD, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>,
2914                        Sched<[WriteStore]>, Requires<[HasAVX512, In64BitMode]>;
2915
2916 def VMOV64toPQIZrr_REV : AVX512BI<0xD6, MRMDestReg, (outs VR128X:$dst),
2917                             (ins VR128X:$src),
2918                             "vmovq.s\t{$src, $dst|$dst, $src}",[]>,
2919                             EVEX, VEX_W, VEX_LIG;
2920
2921 // Move Scalar Single to Double Int
2922 //
2923 let isCodeGenOnly = 1 in {
2924 def VMOVSS2DIZrr  : AVX512BI<0x7E, MRMDestReg, (outs GR32:$dst),
2925                       (ins FR32X:$src),
2926                       "vmovd\t{$src, $dst|$dst, $src}",
2927                       [(set GR32:$dst, (bitconvert FR32X:$src))],
2928                       IIC_SSE_MOVD_ToGP>, EVEX, VEX_LIG;
2929 def VMOVSS2DIZmr  : AVX512BI<0x7E, MRMDestMem, (outs),
2930                       (ins i32mem:$dst, FR32X:$src),
2931                       "vmovd\t{$src, $dst|$dst, $src}",
2932                       [(store (i32 (bitconvert FR32X:$src)), addr:$dst)],
2933                       IIC_SSE_MOVDQ>, EVEX, VEX_LIG, EVEX_CD8<32, CD8VT1>;
2934 }
2935
2936 // Move Quadword Int to Packed Quadword Int
2937 //
2938 def VMOVQI2PQIZrm : AVX512BI<0x6E, MRMSrcMem, (outs VR128X:$dst),
2939                       (ins i64mem:$src),
2940                       "vmovq\t{$src, $dst|$dst, $src}",
2941                       [(set VR128X:$dst,
2942                         (v2i64 (scalar_to_vector (loadi64 addr:$src))))]>,
2943                       EVEX, VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
2944
2945 //===----------------------------------------------------------------------===//
2946 // AVX-512  MOVSS, MOVSD
2947 //===----------------------------------------------------------------------===//
2948
2949 multiclass avx512_move_scalar <string asm, RegisterClass RC,
2950                               SDNode OpNode, ValueType vt,
2951                               X86MemOperand x86memop, PatFrag mem_pat> {
2952   let hasSideEffects = 0 in {
2953   def rr : SI<0x10, MRMSrcReg, (outs VR128X:$dst), (ins VR128X:$src1, RC:$src2),
2954               !strconcat(asm, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
2955               [(set VR128X:$dst, (vt (OpNode VR128X:$src1,
2956                                       (scalar_to_vector RC:$src2))))],
2957               IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG;
2958   let Constraints = "$src1 = $dst" in
2959   def rrk : SI<0x10, MRMSrcReg, (outs VR128X:$dst),
2960               (ins VR128X:$src1, VK1WM:$mask, RC:$src2, RC:$src3),
2961               !strconcat(asm,
2962                 "\t{$src3, $src2, $dst {${mask}}|$dst {${mask}}, $src2, $src3}"),
2963               [], IIC_SSE_MOV_S_RR>, EVEX_4V, VEX_LIG, EVEX_K;
2964   def rm : SI<0x10, MRMSrcMem, (outs RC:$dst), (ins x86memop:$src),
2965               !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2966               [(set RC:$dst, (mem_pat addr:$src))], IIC_SSE_MOV_S_RM>,
2967               EVEX, VEX_LIG;
2968   let mayStore = 1 in {
2969   def mr: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, RC:$src),
2970              !strconcat(asm, "\t{$src, $dst|$dst, $src}"),
2971              [(store RC:$src, addr:$dst)], IIC_SSE_MOV_S_MR>,
2972              EVEX, VEX_LIG;
2973   def mrk: SI<0x11, MRMDestMem, (outs), (ins x86memop:$dst, VK1WM:$mask, RC:$src),
2974              !strconcat(asm, "\t{$src, $dst {${mask}}|$dst {${mask}}, $src}"),
2975              [], IIC_SSE_MOV_S_MR>,
2976              EVEX, VEX_LIG, EVEX_K;
2977   } // mayStore
2978   } //hasSideEffects = 0
2979 }
2980
2981 let ExeDomain = SSEPackedSingle in
2982 defm VMOVSSZ : avx512_move_scalar<"movss", FR32X, X86Movss, v4f32, f32mem,
2983                                  loadf32>, XS, EVEX_CD8<32, CD8VT1>;
2984
2985 let ExeDomain = SSEPackedDouble in
2986 defm VMOVSDZ : avx512_move_scalar<"movsd", FR64X, X86Movsd, v2f64, f64mem,
2987                                  loadf64>, XD, VEX_W, EVEX_CD8<64, CD8VT1>;
2988
2989 def : Pat<(f32 (X86select VK1WM:$mask, (f32 FR32X:$src1), (f32 FR32X:$src2))),
2990           (COPY_TO_REGCLASS (VMOVSSZrrk (COPY_TO_REGCLASS FR32X:$src2, VR128X),
2991            VK1WM:$mask, (f32 (IMPLICIT_DEF)), FR32X:$src1), FR32X)>;
2992
2993 def : Pat<(f64 (X86select VK1WM:$mask, (f64 FR64X:$src1), (f64 FR64X:$src2))),
2994           (COPY_TO_REGCLASS (VMOVSDZrrk (COPY_TO_REGCLASS FR64X:$src2, VR128X),
2995            VK1WM:$mask, (f64 (IMPLICIT_DEF)), FR64X:$src1), FR64X)>;
2996
2997 def : Pat<(int_x86_avx512_mask_store_ss addr:$dst, VR128X:$src, GR8:$mask),
2998           (VMOVSSZmrk addr:$dst, (i1 (COPY_TO_REGCLASS GR8:$mask, VK1WM)),
2999            (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
3000
3001 defm VMOVSSZrr_REV : AVX512_maskable_in_asm<0x11, MRMDestReg, f32x_info,
3002                            (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2),
3003                            "vmovss.s", "$src2, $src1", "$src1, $src2", []>,
3004                            XS, EVEX_4V, VEX_LIG;
3005
3006 defm VMOVSSDrr_REV : AVX512_maskable_in_asm<0x11, MRMDestReg, f64x_info,
3007                            (outs VR128X:$dst), (ins VR128X:$src1, VR128X:$src2),
3008                            "vmovsd.s", "$src2, $src1", "$src1, $src2", []>,
3009                            XD, EVEX_4V, VEX_LIG, VEX_W;
3010
3011 let Predicates = [HasAVX512] in {
3012   let AddedComplexity = 15 in {
3013   // Move scalar to XMM zero-extended, zeroing a VR128X then do a
3014   // MOVS{S,D} to the lower bits.
3015   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector FR32X:$src)))),
3016             (VMOVSSZrr (v4f32 (V_SET0)), FR32X:$src)>;
3017   def : Pat<(v4f32 (X86vzmovl (v4f32 VR128X:$src))),
3018             (VMOVSSZrr (v4f32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
3019   def : Pat<(v4i32 (X86vzmovl (v4i32 VR128X:$src))),
3020             (VMOVSSZrr (v4i32 (V_SET0)), (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
3021   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector FR64X:$src)))),
3022             (VMOVSDZrr (v2f64 (V_SET0)), FR64X:$src)>;
3023
3024   // Move low f32 and clear high bits.
3025   def : Pat<(v8f32 (X86vzmovl (v8f32 VR256X:$src))),
3026             (SUBREG_TO_REG (i32 0),
3027              (VMOVSSZrr (v4f32 (V_SET0)),
3028               (EXTRACT_SUBREG (v8f32 VR256X:$src), sub_xmm)), sub_xmm)>;
3029   def : Pat<(v8i32 (X86vzmovl (v8i32 VR256X:$src))),
3030             (SUBREG_TO_REG (i32 0),
3031              (VMOVSSZrr (v4i32 (V_SET0)),
3032                        (EXTRACT_SUBREG (v8i32 VR256X:$src), sub_xmm)), sub_xmm)>;
3033   }
3034
3035   let AddedComplexity = 20 in {
3036   // MOVSSrm zeros the high parts of the register; represent this
3037   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
3038   def : Pat<(v4f32 (X86vzmovl (v4f32 (scalar_to_vector (loadf32 addr:$src))))),
3039             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
3040   def : Pat<(v4f32 (scalar_to_vector (loadf32 addr:$src))),
3041             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
3042   def : Pat<(v4f32 (X86vzmovl (loadv4f32 addr:$src))),
3043             (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)>;
3044
3045   // MOVSDrm zeros the high parts of the register; represent this
3046   // with SUBREG_TO_REG. The AVX versions also write: DST[255:128] <- 0
3047   def : Pat<(v2f64 (X86vzmovl (v2f64 (scalar_to_vector (loadf64 addr:$src))))),
3048             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
3049   def : Pat<(v2f64 (scalar_to_vector (loadf64 addr:$src))),
3050             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
3051   def : Pat<(v2f64 (X86vzmovl (loadv2f64 addr:$src))),
3052             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
3053   def : Pat<(v2f64 (X86vzmovl (bc_v2f64 (loadv4f32 addr:$src)))),
3054             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
3055   def : Pat<(v2f64 (X86vzload addr:$src)),
3056             (COPY_TO_REGCLASS (VMOVSDZrm addr:$src), VR128X)>;
3057
3058   // Represent the same patterns above but in the form they appear for
3059   // 256-bit types
3060   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
3061                    (v4i32 (scalar_to_vector (loadi32 addr:$src))), (iPTR 0)))),
3062             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrm addr:$src), sub_xmm)>;
3063   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
3064                    (v4f32 (scalar_to_vector (loadf32 addr:$src))), (iPTR 0)))),
3065             (SUBREG_TO_REG (i32 0), (VMOVSSZrm addr:$src), sub_xmm)>;
3066   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
3067                    (v2f64 (scalar_to_vector (loadf64 addr:$src))), (iPTR 0)))),
3068             (SUBREG_TO_REG (i32 0), (VMOVSDZrm addr:$src), sub_xmm)>;
3069   }
3070   def : Pat<(v8f32 (X86vzmovl (insert_subvector undef,
3071                    (v4f32 (scalar_to_vector FR32X:$src)), (iPTR 0)))),
3072             (SUBREG_TO_REG (i32 0), (v4f32 (VMOVSSZrr (v4f32 (V_SET0)),
3073                                             FR32X:$src)), sub_xmm)>;
3074   def : Pat<(v4f64 (X86vzmovl (insert_subvector undef,
3075                    (v2f64 (scalar_to_vector FR64X:$src)), (iPTR 0)))),
3076             (SUBREG_TO_REG (i64 0), (v2f64 (VMOVSDZrr (v2f64 (V_SET0)),
3077                                      FR64X:$src)), sub_xmm)>;
3078   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
3079                    (v2i64 (scalar_to_vector (loadi64 addr:$src))), (iPTR 0)))),
3080             (SUBREG_TO_REG (i64 0), (VMOVQI2PQIZrm addr:$src), sub_xmm)>;
3081
3082   // Move low f64 and clear high bits.
3083   def : Pat<(v4f64 (X86vzmovl (v4f64 VR256X:$src))),
3084             (SUBREG_TO_REG (i32 0),
3085              (VMOVSDZrr (v2f64 (V_SET0)),
3086                        (EXTRACT_SUBREG (v4f64 VR256X:$src), sub_xmm)), sub_xmm)>;
3087
3088   def : Pat<(v4i64 (X86vzmovl (v4i64 VR256X:$src))),
3089             (SUBREG_TO_REG (i32 0), (VMOVSDZrr (v2i64 (V_SET0)),
3090                        (EXTRACT_SUBREG (v4i64 VR256X:$src), sub_xmm)), sub_xmm)>;
3091
3092   // Extract and store.
3093   def : Pat<(store (f32 (vector_extract (v4f32 VR128X:$src), (iPTR 0))),
3094                    addr:$dst),
3095             (VMOVSSZmr addr:$dst, (COPY_TO_REGCLASS (v4f32 VR128X:$src), FR32X))>;
3096   def : Pat<(store (f64 (vector_extract (v2f64 VR128X:$src), (iPTR 0))),
3097                    addr:$dst),
3098             (VMOVSDZmr addr:$dst, (COPY_TO_REGCLASS (v2f64 VR128X:$src), FR64X))>;
3099
3100   // Shuffle with VMOVSS
3101   def : Pat<(v4i32 (X86Movss VR128X:$src1, VR128X:$src2)),
3102             (VMOVSSZrr (v4i32 VR128X:$src1),
3103                       (COPY_TO_REGCLASS (v4i32 VR128X:$src2), FR32X))>;
3104   def : Pat<(v4f32 (X86Movss VR128X:$src1, VR128X:$src2)),
3105             (VMOVSSZrr (v4f32 VR128X:$src1),
3106                       (COPY_TO_REGCLASS (v4f32 VR128X:$src2), FR32X))>;
3107
3108   // 256-bit variants
3109   def : Pat<(v8i32 (X86Movss VR256X:$src1, VR256X:$src2)),
3110             (SUBREG_TO_REG (i32 0),
3111               (VMOVSSZrr (EXTRACT_SUBREG (v8i32 VR256X:$src1), sub_xmm),
3112                         (EXTRACT_SUBREG (v8i32 VR256X:$src2), sub_xmm)),
3113               sub_xmm)>;
3114   def : Pat<(v8f32 (X86Movss VR256X:$src1, VR256X:$src2)),
3115             (SUBREG_TO_REG (i32 0),
3116               (VMOVSSZrr (EXTRACT_SUBREG (v8f32 VR256X:$src1), sub_xmm),
3117                         (EXTRACT_SUBREG (v8f32 VR256X:$src2), sub_xmm)),
3118               sub_xmm)>;
3119
3120   // Shuffle with VMOVSD
3121   def : Pat<(v2i64 (X86Movsd VR128X:$src1, VR128X:$src2)),
3122             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3123   def : Pat<(v2f64 (X86Movsd VR128X:$src1, VR128X:$src2)),
3124             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3125   def : Pat<(v4f32 (X86Movsd VR128X:$src1, VR128X:$src2)),
3126             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3127   def : Pat<(v4i32 (X86Movsd VR128X:$src1, VR128X:$src2)),
3128             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3129
3130   // 256-bit variants
3131   def : Pat<(v4i64 (X86Movsd VR256X:$src1, VR256X:$src2)),
3132             (SUBREG_TO_REG (i32 0),
3133               (VMOVSDZrr (EXTRACT_SUBREG (v4i64 VR256X:$src1), sub_xmm),
3134                         (EXTRACT_SUBREG (v4i64 VR256X:$src2), sub_xmm)),
3135               sub_xmm)>;
3136   def : Pat<(v4f64 (X86Movsd VR256X:$src1, VR256X:$src2)),
3137             (SUBREG_TO_REG (i32 0),
3138               (VMOVSDZrr (EXTRACT_SUBREG (v4f64 VR256X:$src1), sub_xmm),
3139                         (EXTRACT_SUBREG (v4f64 VR256X:$src2), sub_xmm)),
3140               sub_xmm)>;
3141
3142   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
3143             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3144   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, VR128X:$src2)),
3145             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3146   def : Pat<(v4f32 (X86Movlps VR128X:$src1, VR128X:$src2)),
3147             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3148   def : Pat<(v4i32 (X86Movlps VR128X:$src1, VR128X:$src2)),
3149             (VMOVSDZrr VR128X:$src1, (COPY_TO_REGCLASS VR128X:$src2, FR64X))>;
3150 }
3151
3152 let AddedComplexity = 15 in
3153 def VMOVZPQILo2PQIZrr : AVX512XSI<0x7E, MRMSrcReg, (outs VR128X:$dst),
3154                                 (ins VR128X:$src),
3155                                 "vmovq\t{$src, $dst|$dst, $src}",
3156                                 [(set VR128X:$dst, (v2i64 (X86vzmovl
3157                                                    (v2i64 VR128X:$src))))],
3158                                 IIC_SSE_MOVQ_RR>, EVEX, VEX_W;
3159
3160 let AddedComplexity = 20 , isCodeGenOnly = 1 in
3161 def VMOVZPQILo2PQIZrm : AVX512XSI<0x7E, MRMSrcMem, (outs VR128X:$dst),
3162                                  (ins i128mem:$src),
3163                                  "vmovq\t{$src, $dst|$dst, $src}",
3164                                  [(set VR128X:$dst, (v2i64 (X86vzmovl
3165                                                      (loadv2i64 addr:$src))))],
3166                                  IIC_SSE_MOVDQ>, EVEX, VEX_W,
3167                                  EVEX_CD8<8, CD8VT8>;
3168
3169 let Predicates = [HasAVX512] in {
3170   // AVX 128-bit movd/movq instruction write zeros in the high 128-bit part.
3171   let AddedComplexity = 20 in {
3172     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector (loadi32 addr:$src))))),
3173               (VMOVDI2PDIZrm addr:$src)>;
3174     def : Pat<(v2i64 (X86vzmovl (v2i64 (scalar_to_vector GR64:$src)))),
3175               (VMOV64toPQIZrr GR64:$src)>;
3176     def : Pat<(v4i32 (X86vzmovl (v4i32 (scalar_to_vector GR32:$src)))),
3177               (VMOVDI2PDIZrr GR32:$src)>;
3178
3179     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv4f32 addr:$src)))),
3180               (VMOVDI2PDIZrm addr:$src)>;
3181     def : Pat<(v4i32 (X86vzmovl (bc_v4i32 (loadv2i64 addr:$src)))),
3182               (VMOVDI2PDIZrm addr:$src)>;
3183     def : Pat<(v2i64 (X86vzmovl (loadv2i64 addr:$src))),
3184             (VMOVZPQILo2PQIZrm addr:$src)>;
3185     def : Pat<(v2f64 (X86vzmovl (v2f64 VR128X:$src))),
3186             (VMOVZPQILo2PQIZrr VR128X:$src)>;
3187     def : Pat<(v2i64 (X86vzload addr:$src)),
3188             (VMOVZPQILo2PQIZrm addr:$src)>;
3189   }
3190
3191   // Use regular 128-bit instructions to match 256-bit scalar_to_vec+zext.
3192   def : Pat<(v8i32 (X86vzmovl (insert_subvector undef,
3193                                (v4i32 (scalar_to_vector GR32:$src)),(iPTR 0)))),
3194             (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src), sub_xmm)>;
3195   def : Pat<(v4i64 (X86vzmovl (insert_subvector undef,
3196                                (v2i64 (scalar_to_vector GR64:$src)),(iPTR 0)))),
3197             (SUBREG_TO_REG (i64 0), (VMOV64toPQIZrr GR64:$src), sub_xmm)>;
3198 }
3199
3200 def : Pat<(v16i32 (X86Vinsert (v16i32 immAllZerosV), GR32:$src2, (iPTR 0))),
3201         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
3202
3203 def : Pat<(v8i64 (X86Vinsert (bc_v8i64 (v16i32 immAllZerosV)), GR64:$src2, (iPTR 0))),
3204         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
3205
3206 def : Pat<(v16i32 (X86Vinsert undef, GR32:$src2, (iPTR 0))),
3207         (SUBREG_TO_REG (i32 0), (VMOVDI2PDIZrr GR32:$src2), sub_xmm)>;
3208
3209 def : Pat<(v8i64 (X86Vinsert undef, GR64:$src2, (iPTR 0))),
3210         (SUBREG_TO_REG (i32 0), (VMOV64toPQIZrr GR64:$src2), sub_xmm)>;
3211
3212 //===----------------------------------------------------------------------===//
3213 // AVX-512 - Non-temporals
3214 //===----------------------------------------------------------------------===//
3215 let SchedRW = [WriteLoad] in {
3216   def VMOVNTDQAZrm : AVX512PI<0x2A, MRMSrcMem, (outs VR512:$dst),
3217                         (ins i512mem:$src), "vmovntdqa\t{$src, $dst|$dst, $src}",
3218                         [(set VR512:$dst, (int_x86_avx512_movntdqa addr:$src))],
3219                         SSEPackedInt>, EVEX, T8PD, EVEX_V512,
3220                         EVEX_CD8<64, CD8VF>;
3221
3222   let Predicates = [HasAVX512, HasVLX] in {
3223     def VMOVNTDQAZ256rm : AVX512PI<0x2A, MRMSrcMem, (outs VR256X:$dst),
3224                              (ins i256mem:$src),
3225                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
3226                              SSEPackedInt>, EVEX, T8PD, EVEX_V256,
3227                              EVEX_CD8<64, CD8VF>;
3228
3229     def VMOVNTDQAZ128rm : AVX512PI<0x2A, MRMSrcMem, (outs VR128X:$dst),
3230                              (ins i128mem:$src),
3231                              "vmovntdqa\t{$src, $dst|$dst, $src}", [],
3232                              SSEPackedInt>, EVEX, T8PD, EVEX_V128,
3233                              EVEX_CD8<64, CD8VF>;
3234   }
3235 }
3236
3237 multiclass avx512_movnt<bits<8> opc, string OpcodeStr, PatFrag st_frag,
3238                         ValueType OpVT, RegisterClass RC, X86MemOperand memop,
3239                         Domain d, InstrItinClass itin = IIC_SSE_MOVNT> {
3240   let SchedRW = [WriteStore], mayStore = 1,
3241       AddedComplexity = 400 in
3242   def mr : AVX512PI<opc, MRMDestMem, (outs), (ins memop:$dst, RC:$src),
3243                     !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
3244                     [(st_frag (OpVT RC:$src), addr:$dst)], d, itin>, EVEX;
3245 }
3246
3247 multiclass avx512_movnt_vl<bits<8> opc, string OpcodeStr, PatFrag st_frag,
3248                            string elty, string elsz, string vsz512,
3249                            string vsz256, string vsz128, Domain d,
3250                            Predicate prd, InstrItinClass itin = IIC_SSE_MOVNT> {
3251   let Predicates = [prd] in
3252   defm Z : avx512_movnt<opc, OpcodeStr, st_frag,
3253                         !cast<ValueType>("v"##vsz512##elty##elsz), VR512,
3254                         !cast<X86MemOperand>(elty##"512mem"), d, itin>,
3255                         EVEX_V512;
3256
3257   let Predicates = [prd, HasVLX] in {
3258     defm Z256 : avx512_movnt<opc, OpcodeStr, st_frag,
3259                              !cast<ValueType>("v"##vsz256##elty##elsz), VR256X,
3260                              !cast<X86MemOperand>(elty##"256mem"), d, itin>,
3261                              EVEX_V256;
3262
3263     defm Z128 : avx512_movnt<opc, OpcodeStr, st_frag,
3264                              !cast<ValueType>("v"##vsz128##elty##elsz), VR128X,
3265                              !cast<X86MemOperand>(elty##"128mem"), d, itin>,
3266                              EVEX_V128;
3267   }
3268 }
3269
3270 defm VMOVNTDQ : avx512_movnt_vl<0xE7, "vmovntdq", alignednontemporalstore,
3271                                 "i", "64", "8", "4", "2", SSEPackedInt,
3272                                 HasAVX512>, PD, EVEX_CD8<64, CD8VF>;
3273
3274 defm VMOVNTPD : avx512_movnt_vl<0x2B, "vmovntpd", alignednontemporalstore,
3275                                 "f", "64", "8", "4", "2", SSEPackedDouble,
3276                                 HasAVX512>, PD, VEX_W, EVEX_CD8<64, CD8VF>;
3277
3278 defm VMOVNTPS : avx512_movnt_vl<0x2B, "vmovntps", alignednontemporalstore,
3279                                 "f", "32", "16", "8", "4", SSEPackedSingle,
3280                                 HasAVX512>, PS, EVEX_CD8<32, CD8VF>;
3281
3282 //===----------------------------------------------------------------------===//
3283 // AVX-512 - Integer arithmetic
3284 //
3285 multiclass avx512_binop_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3286                            X86VectorVTInfo _, OpndItins itins,
3287                            bit IsCommutable = 0> {
3288   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3289                     (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3290                     "$src2, $src1", "$src1, $src2",
3291                     (_.VT (OpNode _.RC:$src1, _.RC:$src2)),
3292                     itins.rr, IsCommutable>,
3293             AVX512BIBase, EVEX_4V;
3294
3295   let mayLoad = 1 in
3296     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3297                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3298                     "$src2, $src1", "$src1, $src2",
3299                     (_.VT (OpNode _.RC:$src1,
3300                                   (bitconvert (_.LdFrag addr:$src2)))),
3301                     itins.rm>,
3302               AVX512BIBase, EVEX_4V;
3303 }
3304
3305 multiclass avx512_binop_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
3306                             X86VectorVTInfo _, OpndItins itins,
3307                             bit IsCommutable = 0> :
3308            avx512_binop_rm<opc, OpcodeStr, OpNode, _, itins, IsCommutable> {
3309   let mayLoad = 1 in
3310     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3311                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr,
3312                     "${src2}"##_.BroadcastStr##", $src1",
3313                     "$src1, ${src2}"##_.BroadcastStr,
3314                     (_.VT (OpNode _.RC:$src1,
3315                                   (X86VBroadcast
3316                                       (_.ScalarLdFrag addr:$src2)))),
3317                     itins.rm>,
3318                AVX512BIBase, EVEX_4V, EVEX_B;
3319 }
3320
3321 multiclass avx512_binop_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
3322                               AVX512VLVectorVTInfo VTInfo, OpndItins itins,
3323                               Predicate prd, bit IsCommutable = 0> {
3324   let Predicates = [prd] in
3325     defm Z : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
3326                              IsCommutable>, EVEX_V512;
3327
3328   let Predicates = [prd, HasVLX] in {
3329     defm Z256 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
3330                              IsCommutable>, EVEX_V256;
3331     defm Z128 : avx512_binop_rm<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
3332                              IsCommutable>, EVEX_V128;
3333   }
3334 }
3335
3336 multiclass avx512_binop_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
3337                                AVX512VLVectorVTInfo VTInfo, OpndItins itins,
3338                                Predicate prd, bit IsCommutable = 0> {
3339   let Predicates = [prd] in
3340     defm Z : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info512, itins,
3341                              IsCommutable>, EVEX_V512;
3342
3343   let Predicates = [prd, HasVLX] in {
3344     defm Z256 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info256, itins,
3345                              IsCommutable>, EVEX_V256;
3346     defm Z128 : avx512_binop_rmb<opc, OpcodeStr, OpNode, VTInfo.info128, itins,
3347                              IsCommutable>, EVEX_V128;
3348   }
3349 }
3350
3351 multiclass avx512_binop_rm_vl_q<bits<8> opc, string OpcodeStr, SDNode OpNode,
3352                                 OpndItins itins, Predicate prd,
3353                                 bit IsCommutable = 0> {
3354   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i64_info,
3355                                itins, prd, IsCommutable>,
3356                                VEX_W, EVEX_CD8<64, CD8VF>;
3357 }
3358
3359 multiclass avx512_binop_rm_vl_d<bits<8> opc, string OpcodeStr, SDNode OpNode,
3360                                 OpndItins itins, Predicate prd,
3361                                 bit IsCommutable = 0> {
3362   defm NAME : avx512_binop_rmb_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
3363                                itins, prd, IsCommutable>, EVEX_CD8<32, CD8VF>;
3364 }
3365
3366 multiclass avx512_binop_rm_vl_w<bits<8> opc, string OpcodeStr, SDNode OpNode,
3367                                 OpndItins itins, Predicate prd,
3368                                 bit IsCommutable = 0> {
3369   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i16_info,
3370                               itins, prd, IsCommutable>, EVEX_CD8<16, CD8VF>;
3371 }
3372
3373 multiclass avx512_binop_rm_vl_b<bits<8> opc, string OpcodeStr, SDNode OpNode,
3374                                 OpndItins itins, Predicate prd,
3375                                 bit IsCommutable = 0> {
3376   defm NAME : avx512_binop_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i8_info,
3377                               itins, prd, IsCommutable>, EVEX_CD8<8, CD8VF>;
3378 }
3379
3380 multiclass avx512_binop_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
3381                                  SDNode OpNode, OpndItins itins, Predicate prd,
3382                                  bit IsCommutable = 0> {
3383   defm Q : avx512_binop_rm_vl_q<opc_q, OpcodeStr#"q", OpNode, itins, prd,
3384                                    IsCommutable>;
3385
3386   defm D : avx512_binop_rm_vl_d<opc_d, OpcodeStr#"d", OpNode, itins, prd,
3387                                    IsCommutable>;
3388 }
3389
3390 multiclass avx512_binop_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
3391                                  SDNode OpNode, OpndItins itins, Predicate prd,
3392                                  bit IsCommutable = 0> {
3393   defm W : avx512_binop_rm_vl_w<opc_w, OpcodeStr#"w", OpNode, itins, prd,
3394                                    IsCommutable>;
3395
3396   defm B : avx512_binop_rm_vl_b<opc_b, OpcodeStr#"b", OpNode, itins, prd,
3397                                    IsCommutable>;
3398 }
3399
3400 multiclass avx512_binop_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
3401                                   bits<8> opc_d, bits<8> opc_q,
3402                                   string OpcodeStr, SDNode OpNode,
3403                                   OpndItins itins, bit IsCommutable = 0> {
3404   defm NAME : avx512_binop_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
3405                                     itins, HasAVX512, IsCommutable>,
3406               avx512_binop_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
3407                                     itins, HasBWI, IsCommutable>;
3408 }
3409
3410 multiclass avx512_binop_rm2<bits<8> opc, string OpcodeStr, OpndItins itins,
3411                             SDNode OpNode,X86VectorVTInfo _Src,
3412                             X86VectorVTInfo _Dst, bit IsCommutable = 0> {
3413   defm rr : AVX512_maskable<opc, MRMSrcReg, _Dst, (outs _Dst.RC:$dst),
3414                             (ins _Src.RC:$src1, _Src.RC:$src2), OpcodeStr,
3415                             "$src2, $src1","$src1, $src2",
3416                             (_Dst.VT (OpNode
3417                                          (_Src.VT _Src.RC:$src1),
3418                                          (_Src.VT _Src.RC:$src2))),
3419                             itins.rr, IsCommutable>,
3420                             AVX512BIBase, EVEX_4V;
3421   let mayLoad = 1 in {
3422       defm rm : AVX512_maskable<opc, MRMSrcMem, _Dst, (outs _Dst.RC:$dst),
3423                             (ins _Src.RC:$src1, _Src.MemOp:$src2), OpcodeStr,
3424                             "$src2, $src1", "$src1, $src2",
3425                             (_Dst.VT (OpNode (_Src.VT _Src.RC:$src1),
3426                                           (bitconvert (_Src.LdFrag addr:$src2)))),
3427                             itins.rm>,
3428                             AVX512BIBase, EVEX_4V;
3429
3430       defm rmb : AVX512_maskable<opc, MRMSrcMem, _Dst, (outs _Dst.RC:$dst),
3431                         (ins _Src.RC:$src1, _Dst.ScalarMemOp:$src2),
3432                         OpcodeStr,
3433                         "${src2}"##_Dst.BroadcastStr##", $src1",
3434                          "$src1, ${src2}"##_Dst.BroadcastStr,
3435                         (_Dst.VT (OpNode (_Src.VT _Src.RC:$src1), (bitconvert
3436                                      (_Dst.VT (X86VBroadcast
3437                                               (_Dst.ScalarLdFrag addr:$src2)))))),
3438                         itins.rm>,
3439                         AVX512BIBase, EVEX_4V, EVEX_B;
3440   }
3441 }
3442
3443 defm VPADD : avx512_binop_rm_vl_all<0xFC, 0xFD, 0xFE, 0xD4, "vpadd", add,
3444                                     SSE_INTALU_ITINS_P, 1>;
3445 defm VPSUB : avx512_binop_rm_vl_all<0xF8, 0xF9, 0xFA, 0xFB, "vpsub", sub,
3446                                     SSE_INTALU_ITINS_P, 0>;
3447 defm VPADDS : avx512_binop_rm_vl_bw<0xEC, 0xED, "vpadds", X86adds,
3448                                     SSE_INTALU_ITINS_P, HasBWI, 1>;
3449 defm VPSUBS : avx512_binop_rm_vl_bw<0xE8, 0xE9, "vpsubs", X86subs,
3450                                     SSE_INTALU_ITINS_P, HasBWI, 0>;
3451 defm VPADDUS : avx512_binop_rm_vl_bw<0xDC, 0xDD, "vpaddus", X86addus,
3452                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3453 defm VPSUBUS : avx512_binop_rm_vl_bw<0xD8, 0xD9, "vpsubus", X86subus,
3454                                      SSE_INTALU_ITINS_P, HasBWI, 0>;
3455 defm VPMULLD : avx512_binop_rm_vl_d<0x40, "vpmulld", mul,
3456                                     SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3457 defm VPMULLW : avx512_binop_rm_vl_w<0xD5, "vpmullw", mul,
3458                                     SSE_INTALU_ITINS_P, HasBWI, 1>;
3459 defm VPMULLQ : avx512_binop_rm_vl_q<0x40, "vpmullq", mul,
3460                                     SSE_INTALU_ITINS_P, HasDQI, 1>, T8PD;
3461 defm VPMULHW : avx512_binop_rm_vl_w<0xE5, "vpmulhw", mulhs, SSE_INTALU_ITINS_P,
3462                                     HasBWI, 1>;
3463 defm VPMULHUW : avx512_binop_rm_vl_w<0xE4, "vpmulhuw", mulhu, SSE_INTMUL_ITINS_P,
3464                                      HasBWI, 1>;
3465 defm VPMULHRSW : avx512_binop_rm_vl_w<0x0B, "vpmulhrsw", X86mulhrs, SSE_INTMUL_ITINS_P,
3466                                       HasBWI, 1>, T8PD;
3467 defm VPAVG : avx512_binop_rm_vl_bw<0xE0, 0xE3, "vpavg", X86avg,
3468                                    SSE_INTALU_ITINS_P, HasBWI, 1>;
3469
3470 multiclass avx512_binop_all<bits<8> opc, string OpcodeStr, OpndItins itins,
3471                             SDNode OpNode, bit IsCommutable = 0> {
3472
3473   defm NAME#Z : avx512_binop_rm2<opc, OpcodeStr, itins, OpNode,
3474                                  v16i32_info, v8i64_info, IsCommutable>,
3475                                 EVEX_V512, EVEX_CD8<64, CD8VF>, VEX_W;
3476   let Predicates = [HasVLX] in {
3477     defm NAME#Z256 : avx512_binop_rm2<opc, OpcodeStr, itins, OpNode,
3478                                       v8i32x_info, v4i64x_info, IsCommutable>,
3479                                      EVEX_V256, EVEX_CD8<64, CD8VF>, VEX_W;
3480     defm NAME#Z128 : avx512_binop_rm2<opc, OpcodeStr, itins, OpNode,
3481                                       v4i32x_info, v2i64x_info, IsCommutable>,
3482                                      EVEX_V128, EVEX_CD8<64, CD8VF>, VEX_W;
3483   }
3484 }
3485
3486 defm VPMULDQ : avx512_binop_all<0x28, "vpmuldq", SSE_INTALU_ITINS_P,
3487                    X86pmuldq, 1>,T8PD;
3488 defm VPMULUDQ : avx512_binop_all<0xF4, "vpmuludq", SSE_INTMUL_ITINS_P,
3489                    X86pmuludq, 1>;
3490
3491 multiclass avx512_packs_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
3492                             X86VectorVTInfo _Src, X86VectorVTInfo _Dst> {
3493   let mayLoad = 1 in {
3494       defm rmb : AVX512_maskable<opc, MRMSrcMem, _Dst, (outs _Dst.RC:$dst),
3495                         (ins _Src.RC:$src1, _Src.ScalarMemOp:$src2),
3496                         OpcodeStr,
3497                         "${src2}"##_Src.BroadcastStr##", $src1",
3498                          "$src1, ${src2}"##_Src.BroadcastStr,
3499                         (_Dst.VT (OpNode (_Src.VT _Src.RC:$src1), (bitconvert
3500                                      (_Src.VT (X86VBroadcast
3501                                               (_Src.ScalarLdFrag addr:$src2))))))>,
3502                         EVEX_4V, EVEX_B, EVEX_CD8<_Src.EltSize, CD8VF>;
3503   }
3504 }
3505
3506 multiclass avx512_packs_rm<bits<8> opc, string OpcodeStr,
3507                             SDNode OpNode,X86VectorVTInfo _Src,
3508                             X86VectorVTInfo _Dst> {
3509   defm rr : AVX512_maskable<opc, MRMSrcReg, _Dst, (outs _Dst.RC:$dst),
3510                             (ins _Src.RC:$src1, _Src.RC:$src2), OpcodeStr,
3511                             "$src2, $src1","$src1, $src2",
3512                             (_Dst.VT (OpNode
3513                                          (_Src.VT _Src.RC:$src1),
3514                                          (_Src.VT _Src.RC:$src2)))>,
3515                             EVEX_CD8<_Src.EltSize, CD8VF>, EVEX_4V;
3516   let mayLoad = 1 in {
3517     defm rm : AVX512_maskable<opc, MRMSrcMem, _Dst, (outs _Dst.RC:$dst),
3518                           (ins _Src.RC:$src1, _Src.MemOp:$src2), OpcodeStr,
3519                           "$src2, $src1", "$src1, $src2",
3520                           (_Dst.VT (OpNode (_Src.VT _Src.RC:$src1),
3521                                         (bitconvert (_Src.LdFrag addr:$src2))))>,
3522                            EVEX_4V, EVEX_CD8<_Src.EltSize, CD8VF>;
3523   }
3524 }
3525
3526 multiclass avx512_packs_all_i32_i16<bits<8> opc, string OpcodeStr,
3527                                     SDNode OpNode> {
3528   defm NAME#Z : avx512_packs_rm<opc, OpcodeStr, OpNode, v16i32_info,
3529                                  v32i16_info>,
3530                 avx512_packs_rmb<opc, OpcodeStr, OpNode, v16i32_info,
3531                                  v32i16_info>, EVEX_V512;
3532   let Predicates = [HasVLX] in {
3533     defm NAME#Z256 : avx512_packs_rm<opc, OpcodeStr, OpNode, v8i32x_info,
3534                                      v16i16x_info>,
3535                      avx512_packs_rmb<opc, OpcodeStr, OpNode, v8i32x_info,
3536                                      v16i16x_info>, EVEX_V256;
3537     defm NAME#Z128 : avx512_packs_rm<opc, OpcodeStr, OpNode, v4i32x_info,
3538                                      v8i16x_info>,
3539                      avx512_packs_rmb<opc, OpcodeStr, OpNode, v4i32x_info,
3540                                      v8i16x_info>, EVEX_V128;
3541   }
3542 }
3543 multiclass avx512_packs_all_i16_i8<bits<8> opc, string OpcodeStr,
3544                             SDNode OpNode> {
3545   defm NAME#Z : avx512_packs_rm<opc, OpcodeStr, OpNode, v32i16_info,
3546                                 v64i8_info>, EVEX_V512;
3547   let Predicates = [HasVLX] in {
3548     defm NAME#Z256 : avx512_packs_rm<opc, OpcodeStr, OpNode, v16i16x_info,
3549                                     v32i8x_info>, EVEX_V256;
3550     defm NAME#Z128 : avx512_packs_rm<opc, OpcodeStr, OpNode, v8i16x_info,
3551                                     v16i8x_info>, EVEX_V128;
3552   }
3553 }
3554
3555 multiclass avx512_vpmadd<bits<8> opc, string OpcodeStr,
3556                             SDNode OpNode, AVX512VLVectorVTInfo _Src,
3557                             AVX512VLVectorVTInfo _Dst> {
3558   defm NAME#Z : avx512_packs_rm<opc, OpcodeStr, OpNode, _Src.info512,
3559                                 _Dst.info512>, EVEX_V512;
3560   let Predicates = [HasVLX] in {
3561     defm NAME#Z256 : avx512_packs_rm<opc, OpcodeStr, OpNode, _Src.info256,
3562                                      _Dst.info256>, EVEX_V256;
3563     defm NAME#Z128 : avx512_packs_rm<opc, OpcodeStr, OpNode, _Src.info128,
3564                                      _Dst.info128>, EVEX_V128;
3565   }
3566 }
3567
3568 let Predicates = [HasBWI] in {
3569   defm VPACKSSDW : avx512_packs_all_i32_i16<0x6B, "vpackssdw", X86Packss>, PD;
3570   defm VPACKUSDW : avx512_packs_all_i32_i16<0x2b, "vpackusdw", X86Packus>, T8PD;
3571   defm VPACKSSWB : avx512_packs_all_i16_i8 <0x63, "vpacksswb", X86Packss>, AVX512BIBase, VEX_W;
3572   defm VPACKUSWB : avx512_packs_all_i16_i8 <0x67, "vpackuswb", X86Packus>, AVX512BIBase, VEX_W;
3573
3574   defm VPMADDUBSW : avx512_vpmadd<0x04, "vpmaddubsw", X86vpmaddubsw,
3575                        avx512vl_i8_info, avx512vl_i16_info>, AVX512BIBase, T8PD;
3576   defm VPMADDWD   : avx512_vpmadd<0xF5, "vpmaddwd", X86vpmaddwd,
3577                        avx512vl_i16_info, avx512vl_i32_info>, AVX512BIBase;
3578 }
3579
3580 defm VPMAXSB : avx512_binop_rm_vl_b<0x3C, "vpmaxsb", smax,
3581                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3582 defm VPMAXSW : avx512_binop_rm_vl_w<0xEE, "vpmaxsw", smax,
3583                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3584 defm VPMAXS : avx512_binop_rm_vl_dq<0x3D, 0x3D, "vpmaxs", smax,
3585                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3586
3587 defm VPMAXUB : avx512_binop_rm_vl_b<0xDE, "vpmaxub", umax,
3588                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3589 defm VPMAXUW : avx512_binop_rm_vl_w<0x3E, "vpmaxuw", umax,
3590                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3591 defm VPMAXU : avx512_binop_rm_vl_dq<0x3F, 0x3F, "vpmaxu", umax,
3592                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3593
3594 defm VPMINSB : avx512_binop_rm_vl_b<0x38, "vpminsb", smin,
3595                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3596 defm VPMINSW : avx512_binop_rm_vl_w<0xEA, "vpminsw", smin,
3597                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3598 defm VPMINS : avx512_binop_rm_vl_dq<0x39, 0x39, "vpmins", smin,
3599                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3600
3601 defm VPMINUB : avx512_binop_rm_vl_b<0xDA, "vpminub", umin,
3602                                      SSE_INTALU_ITINS_P, HasBWI, 1>;
3603 defm VPMINUW : avx512_binop_rm_vl_w<0x3A, "vpminuw", umin,
3604                                      SSE_INTALU_ITINS_P, HasBWI, 1>, T8PD;
3605 defm VPMINU : avx512_binop_rm_vl_dq<0x3B, 0x3B, "vpminu", umin,
3606                                      SSE_INTALU_ITINS_P, HasAVX512, 1>, T8PD;
3607 //===----------------------------------------------------------------------===//
3608 // AVX-512  Logical Instructions
3609 //===----------------------------------------------------------------------===//
3610
3611 defm VPAND : avx512_binop_rm_vl_dq<0xDB, 0xDB, "vpand", and,
3612                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3613 defm VPOR : avx512_binop_rm_vl_dq<0xEB, 0xEB, "vpor", or,
3614                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3615 defm VPXOR : avx512_binop_rm_vl_dq<0xEF, 0xEF, "vpxor", xor,
3616                                   SSE_INTALU_ITINS_P, HasAVX512, 1>;
3617 defm VPANDN : avx512_binop_rm_vl_dq<0xDF, 0xDF, "vpandn", X86andnp,
3618                                   SSE_INTALU_ITINS_P, HasAVX512, 0>;
3619
3620 //===----------------------------------------------------------------------===//
3621 // AVX-512  FP arithmetic
3622 //===----------------------------------------------------------------------===//
3623 multiclass avx512_fp_scalar<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
3624                          SDNode OpNode, SDNode VecNode, OpndItins itins,
3625                          bit IsCommutable> {
3626
3627   defm rr_Int : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3628                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3629                            "$src2, $src1", "$src1, $src2",
3630                            (VecNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
3631                            (i32 FROUND_CURRENT)),
3632                            itins.rr, IsCommutable>;
3633
3634   defm rm_Int : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
3635                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3636                          "$src2, $src1", "$src1, $src2",
3637                          (VecNode (_.VT _.RC:$src1),
3638                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
3639                            (i32 FROUND_CURRENT)),
3640                          itins.rm, IsCommutable>;
3641   let isCodeGenOnly = 1, isCommutable = IsCommutable,
3642       Predicates = [HasAVX512] in {
3643   def rr : I< opc, MRMSrcReg, (outs _.FRC:$dst),
3644                          (ins _.FRC:$src1, _.FRC:$src2),
3645                           OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3646                           [(set _.FRC:$dst, (OpNode _.FRC:$src1, _.FRC:$src2))],
3647                           itins.rr>;
3648   def rm : I< opc, MRMSrcMem, (outs _.FRC:$dst),
3649                          (ins _.FRC:$src1, _.ScalarMemOp:$src2),
3650                          OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
3651                          [(set _.FRC:$dst, (OpNode _.FRC:$src1,
3652                          (_.ScalarLdFrag addr:$src2)))], itins.rr>;
3653   }
3654 }
3655
3656 multiclass avx512_fp_scalar_round<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
3657                          SDNode VecNode, OpndItins itins, bit IsCommutable = 0> {
3658
3659   defm rrb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3660                           (ins _.RC:$src1, _.RC:$src2, AVX512RC:$rc), OpcodeStr,
3661                           "$rc, $src2, $src1", "$src1, $src2, $rc",
3662                           (VecNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
3663                           (i32 imm:$rc)), itins.rr, IsCommutable>,
3664                           EVEX_B, EVEX_RC;
3665 }
3666 multiclass avx512_fp_scalar_sae<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
3667                          SDNode VecNode, OpndItins itins, bit IsCommutable> {
3668
3669   defm rrb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3670                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3671                             "{sae}, $src2, $src1", "$src1, $src2, {sae}",
3672                             (VecNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
3673                             (i32 FROUND_NO_EXC))>, EVEX_B;
3674 }
3675
3676 multiclass avx512_binop_s_round<bits<8> opc, string OpcodeStr, SDNode OpNode,
3677                                   SDNode VecNode,
3678                                   SizeItins itins, bit IsCommutable> {
3679   defm SSZ : avx512_fp_scalar<opc, OpcodeStr#"ss", f32x_info, OpNode, VecNode,
3680                               itins.s, IsCommutable>,
3681              avx512_fp_scalar_round<opc, OpcodeStr#"ss", f32x_info, VecNode,
3682                               itins.s, IsCommutable>,
3683                               XS, EVEX_4V, VEX_LIG,  EVEX_CD8<32, CD8VT1>;
3684   defm SDZ : avx512_fp_scalar<opc, OpcodeStr#"sd", f64x_info, OpNode, VecNode,
3685                               itins.d,                  IsCommutable>,
3686              avx512_fp_scalar_round<opc, OpcodeStr#"sd", f64x_info, VecNode,
3687                               itins.d, IsCommutable>,
3688                               XD, VEX_W, EVEX_4V, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3689 }
3690
3691 multiclass avx512_binop_s_sae<bits<8> opc, string OpcodeStr, SDNode OpNode,
3692                                   SDNode VecNode,
3693                                   SizeItins itins, bit IsCommutable> {
3694   defm SSZ : avx512_fp_scalar<opc, OpcodeStr#"ss", f32x_info, OpNode, VecNode,
3695                               itins.s, IsCommutable>,
3696              avx512_fp_scalar_sae<opc, OpcodeStr#"ss", f32x_info, VecNode,
3697                               itins.s, IsCommutable>,
3698                               XS, EVEX_4V, VEX_LIG,  EVEX_CD8<32, CD8VT1>;
3699   defm SDZ : avx512_fp_scalar<opc, OpcodeStr#"sd", f64x_info, OpNode, VecNode,
3700                               itins.d,                  IsCommutable>,
3701              avx512_fp_scalar_sae<opc, OpcodeStr#"sd", f64x_info, VecNode,
3702                               itins.d, IsCommutable>,
3703                               XD, VEX_W, EVEX_4V, VEX_LIG, EVEX_CD8<64, CD8VT1>;
3704 }
3705 defm VADD : avx512_binop_s_round<0x58, "vadd", fadd, X86faddRnd, SSE_ALU_ITINS_S, 1>;
3706 defm VMUL : avx512_binop_s_round<0x59, "vmul", fmul, X86fmulRnd, SSE_ALU_ITINS_S, 1>;
3707 defm VSUB : avx512_binop_s_round<0x5C, "vsub", fsub, X86fsubRnd, SSE_ALU_ITINS_S, 0>;
3708 defm VDIV : avx512_binop_s_round<0x5E, "vdiv", fdiv, X86fdivRnd, SSE_ALU_ITINS_S, 0>;
3709 defm VMIN : avx512_binop_s_sae  <0x5D, "vmin", X86fmin, X86fminRnd, SSE_ALU_ITINS_S, 1>;
3710 defm VMAX : avx512_binop_s_sae  <0x5F, "vmax", X86fmax, X86fmaxRnd, SSE_ALU_ITINS_S, 1>;
3711
3712 multiclass avx512_fp_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
3713                             X86VectorVTInfo _, bit IsCommutable> {
3714   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3715                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3716                   "$src2, $src1", "$src1, $src2",
3717                   (_.VT (OpNode _.RC:$src1, _.RC:$src2))>, EVEX_4V;
3718   let mayLoad = 1 in {
3719     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3720                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3721                     "$src2, $src1", "$src1, $src2",
3722                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2))>, EVEX_4V;
3723     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3724                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3725                      "${src2}"##_.BroadcastStr##", $src1",
3726                      "$src1, ${src2}"##_.BroadcastStr,
3727                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3728                                                 (_.ScalarLdFrag addr:$src2))))>,
3729                      EVEX_4V, EVEX_B;
3730   }//let mayLoad = 1
3731 }
3732
3733 multiclass avx512_fp_round_packed<bits<8> opc, string OpcodeStr, SDNode OpNodeRnd,
3734                             X86VectorVTInfo _> {
3735   defm rb: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3736                   (ins _.RC:$src1, _.RC:$src2, AVX512RC:$rc), OpcodeStr##_.Suffix,
3737                   "$rc, $src2, $src1", "$src1, $src2, $rc",
3738                   (_.VT (OpNodeRnd _.RC:$src1, _.RC:$src2, (i32 imm:$rc)))>,
3739                   EVEX_4V, EVEX_B, EVEX_RC;
3740 }
3741
3742
3743 multiclass avx512_fp_sae_packed<bits<8> opc, string OpcodeStr, SDNode OpNodeRnd,
3744                             X86VectorVTInfo _> {
3745   defm rb: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3746                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3747                   "{sae}, $src2, $src1", "$src1, $src2, {sae}",
3748                   (_.VT (OpNodeRnd _.RC:$src1, _.RC:$src2, (i32 FROUND_NO_EXC)))>,
3749                   EVEX_4V, EVEX_B;
3750 }
3751
3752 multiclass avx512_fp_binop_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3753                              bit IsCommutable = 0> {
3754   defm PSZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v16f32_info,
3755                               IsCommutable>, EVEX_V512, PS,
3756                               EVEX_CD8<32, CD8VF>;
3757   defm PDZ : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f64_info,
3758                               IsCommutable>, EVEX_V512, PD, VEX_W,
3759                               EVEX_CD8<64, CD8VF>;
3760
3761     // Define only if AVX512VL feature is present.
3762   let Predicates = [HasVLX] in {
3763     defm PSZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f32x_info,
3764                                    IsCommutable>, EVEX_V128, PS,
3765                                    EVEX_CD8<32, CD8VF>;
3766     defm PSZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v8f32x_info,
3767                                    IsCommutable>, EVEX_V256, PS,
3768                                    EVEX_CD8<32, CD8VF>;
3769     defm PDZ128 : avx512_fp_packed<opc, OpcodeStr, OpNode, v2f64x_info,
3770                                    IsCommutable>, EVEX_V128, PD, VEX_W,
3771                                    EVEX_CD8<64, CD8VF>;
3772     defm PDZ256 : avx512_fp_packed<opc, OpcodeStr, OpNode, v4f64x_info,
3773                                    IsCommutable>, EVEX_V256, PD, VEX_W,
3774                                    EVEX_CD8<64, CD8VF>;
3775   }
3776 }
3777
3778 multiclass avx512_fp_binop_p_round<bits<8> opc, string OpcodeStr, SDNode OpNodeRnd> {
3779   defm PSZ : avx512_fp_round_packed<opc, OpcodeStr, OpNodeRnd, v16f32_info>,
3780                               EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3781   defm PDZ : avx512_fp_round_packed<opc, OpcodeStr, OpNodeRnd, v8f64_info>,
3782                               EVEX_V512, PD, VEX_W,EVEX_CD8<64, CD8VF>;
3783 }
3784
3785 multiclass avx512_fp_binop_p_sae<bits<8> opc, string OpcodeStr, SDNode OpNodeRnd> {
3786   defm PSZ : avx512_fp_sae_packed<opc, OpcodeStr, OpNodeRnd, v16f32_info>,
3787                               EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
3788   defm PDZ : avx512_fp_sae_packed<opc, OpcodeStr, OpNodeRnd, v8f64_info>,
3789                               EVEX_V512, PD, VEX_W,EVEX_CD8<64, CD8VF>;
3790 }
3791
3792 defm VADD : avx512_fp_binop_p<0x58, "vadd", fadd, 1>,
3793             avx512_fp_binop_p_round<0x58, "vadd", X86faddRnd>;
3794 defm VMUL : avx512_fp_binop_p<0x59, "vmul", fmul, 1>,
3795             avx512_fp_binop_p_round<0x59, "vmul", X86fmulRnd>;
3796 defm VSUB : avx512_fp_binop_p<0x5C, "vsub", fsub>,
3797             avx512_fp_binop_p_round<0x5C, "vsub", X86fsubRnd>;
3798 defm VDIV : avx512_fp_binop_p<0x5E, "vdiv", fdiv>,
3799             avx512_fp_binop_p_round<0x5E, "vdiv", X86fdivRnd>;
3800 defm VMIN : avx512_fp_binop_p<0x5D, "vmin", X86fmin, 1>,
3801             avx512_fp_binop_p_sae<0x5D, "vmin", X86fminRnd>;
3802 defm VMAX : avx512_fp_binop_p<0x5F, "vmax", X86fmax, 1>,
3803             avx512_fp_binop_p_sae<0x5F, "vmax", X86fmaxRnd>;
3804 let Predicates = [HasDQI] in {
3805   defm VAND  : avx512_fp_binop_p<0x54, "vand", X86fand, 1>;
3806   defm VANDN : avx512_fp_binop_p<0x55, "vandn", X86fandn, 0>;
3807   defm VOR   : avx512_fp_binop_p<0x56, "vor", X86for, 1>;
3808   defm VXOR  : avx512_fp_binop_p<0x57, "vxor", X86fxor, 1>;
3809 }
3810
3811 multiclass avx512_fp_scalef_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
3812                             X86VectorVTInfo _> {
3813   defm rr: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3814                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3815                   "$src2, $src1", "$src1, $src2",
3816                   (_.VT (OpNode _.RC:$src1, _.RC:$src2, (i32 FROUND_CURRENT)))>, EVEX_4V;
3817   let mayLoad = 1 in {
3818     defm rm: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3819                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3820                     "$src2, $src1", "$src1, $src2",
3821                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2), (i32 FROUND_CURRENT))>, EVEX_4V;
3822     defm rmb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
3823                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr##_.Suffix,
3824                      "${src2}"##_.BroadcastStr##", $src1",
3825                      "$src1, ${src2}"##_.BroadcastStr,
3826                      (OpNode  _.RC:$src1, (_.VT (X86VBroadcast
3827                                                 (_.ScalarLdFrag addr:$src2))), (i32 FROUND_CURRENT))>,
3828                      EVEX_4V, EVEX_B;
3829   }//let mayLoad = 1
3830 }
3831
3832 multiclass avx512_fp_scalef_scalar<bits<8> opc, string OpcodeStr, SDNode OpNode,
3833                             X86VectorVTInfo _> {
3834   defm rr: AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
3835                   (ins _.RC:$src1, _.RC:$src2), OpcodeStr##_.Suffix,
3836                   "$src2, $src1", "$src1, $src2",
3837                   (_.VT (OpNode _.RC:$src1, _.RC:$src2, (i32 FROUND_CURRENT)))>;
3838   let mayLoad = 1 in {
3839     defm rm: AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
3840                     (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr##_.Suffix,
3841                     "$src2, $src1", "$src1, $src2",
3842                     (OpNode _.RC:$src1, (_.LdFrag addr:$src2), (i32 FROUND_CURRENT))>;
3843   }//let mayLoad = 1
3844 }
3845
3846 multiclass avx512_fp_scalef_all<bits<8> opc, bits<8> opcScaler, string OpcodeStr, SDNode OpNode> {
3847   defm PSZ : avx512_fp_scalef_p<opc, OpcodeStr, OpNode, v16f32_info>,
3848              avx512_fp_round_packed<opc, OpcodeStr, OpNode, v16f32_info>,
3849                               EVEX_V512, EVEX_CD8<32, CD8VF>;
3850   defm PDZ : avx512_fp_scalef_p<opc, OpcodeStr, OpNode, v8f64_info>,
3851              avx512_fp_round_packed<opc, OpcodeStr, OpNode, v8f64_info>,
3852                               EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
3853   defm SSZ128 : avx512_fp_scalef_scalar<opcScaler, OpcodeStr, OpNode, f32x_info>,
3854                 avx512_fp_scalar_round<opcScaler, OpcodeStr##"ss", f32x_info, OpNode, SSE_ALU_ITINS_S.s>,
3855                               EVEX_4V,EVEX_CD8<32, CD8VT1>;
3856   defm SDZ128 : avx512_fp_scalef_scalar<opcScaler, OpcodeStr, OpNode, f64x_info>,
3857                 avx512_fp_scalar_round<opcScaler, OpcodeStr##"sd", f64x_info, OpNode, SSE_ALU_ITINS_S.d>,
3858                               EVEX_4V, EVEX_CD8<64, CD8VT1>, VEX_W;
3859
3860   // Define only if AVX512VL feature is present.
3861   let Predicates = [HasVLX] in {
3862     defm PSZ128 : avx512_fp_scalef_p<opc, OpcodeStr, OpNode, v4f32x_info>,
3863                                    EVEX_V128, EVEX_CD8<32, CD8VF>;
3864     defm PSZ256 : avx512_fp_scalef_p<opc, OpcodeStr, OpNode, v8f32x_info>,
3865                                    EVEX_V256, EVEX_CD8<32, CD8VF>;
3866     defm PDZ128 : avx512_fp_scalef_p<opc, OpcodeStr, OpNode, v2f64x_info>,
3867                                    EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
3868     defm PDZ256 : avx512_fp_scalef_p<opc, OpcodeStr, OpNode, v4f64x_info>,
3869                                    EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
3870   }
3871 }
3872 defm VSCALEF : avx512_fp_scalef_all<0x2C, 0x2D, "vscalef", X86scalef>, T8PD;
3873
3874 //===----------------------------------------------------------------------===//
3875 // AVX-512  VPTESTM instructions
3876 //===----------------------------------------------------------------------===//
3877
3878 multiclass avx512_vptest<bits<8> opc, string OpcodeStr, SDNode OpNode,
3879                             X86VectorVTInfo _> {
3880   defm rr : AVX512_maskable_cmp<opc, MRMSrcReg, _, (outs _.KRC:$dst),
3881                    (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
3882                       "$src2, $src1", "$src1, $src2",
3883                    (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))>,
3884                     EVEX_4V;
3885   let mayLoad = 1 in
3886   defm rm : AVX512_maskable_cmp<opc, MRMSrcMem, _, (outs _.KRC:$dst),
3887                    (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
3888                        "$src2, $src1", "$src1, $src2",
3889                    (OpNode (_.VT _.RC:$src1),
3890                     (_.VT (bitconvert (_.LdFrag addr:$src2))))>,
3891                     EVEX_4V,
3892                    EVEX_CD8<_.EltSize, CD8VF>;
3893 }
3894
3895 multiclass avx512_vptest_mb<bits<8> opc, string OpcodeStr, SDNode OpNode,
3896                             X86VectorVTInfo _> {
3897   let mayLoad = 1 in
3898   defm rmb : AVX512_maskable_cmp<opc, MRMSrcMem, _, (outs _.KRC:$dst),
3899                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr,
3900                     "${src2}"##_.BroadcastStr##", $src1",
3901                     "$src1, ${src2}"##_.BroadcastStr,
3902                     (OpNode (_.VT _.RC:$src1), (_.VT (X86VBroadcast
3903                                                 (_.ScalarLdFrag addr:$src2))))>,
3904                     EVEX_B, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
3905 }
3906 multiclass avx512_vptest_dq_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
3907                                   AVX512VLVectorVTInfo _> {
3908   let Predicates  = [HasAVX512] in
3909   defm Z : avx512_vptest<opc, OpcodeStr, OpNode, _.info512>,
3910            avx512_vptest_mb<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
3911
3912   let Predicates = [HasAVX512, HasVLX] in {
3913   defm Z256 : avx512_vptest<opc, OpcodeStr, OpNode, _.info256>,
3914               avx512_vptest_mb<opc, OpcodeStr, OpNode, _.info256>, EVEX_V256;
3915   defm Z128 : avx512_vptest<opc, OpcodeStr, OpNode, _.info128>,
3916               avx512_vptest_mb<opc, OpcodeStr, OpNode, _.info128>, EVEX_V128;
3917   }
3918 }
3919
3920 multiclass avx512_vptest_dq<bits<8> opc, string OpcodeStr, SDNode OpNode> {
3921   defm D : avx512_vptest_dq_sizes<opc, OpcodeStr#"d", OpNode,
3922                                  avx512vl_i32_info>;
3923   defm Q : avx512_vptest_dq_sizes<opc, OpcodeStr#"q", OpNode,
3924                                  avx512vl_i64_info>, VEX_W;
3925 }
3926
3927 multiclass avx512_vptest_wb<bits<8> opc, string OpcodeStr,
3928                                  SDNode OpNode> {
3929   let Predicates = [HasBWI] in {
3930   defm WZ:    avx512_vptest<opc, OpcodeStr#"w", OpNode, v32i16_info>,
3931               EVEX_V512, VEX_W;
3932   defm BZ:    avx512_vptest<opc, OpcodeStr#"b", OpNode, v64i8_info>,
3933               EVEX_V512;
3934   }
3935   let Predicates = [HasVLX, HasBWI] in {
3936
3937   defm WZ256: avx512_vptest<opc, OpcodeStr#"w", OpNode, v16i16x_info>,
3938               EVEX_V256, VEX_W;
3939   defm WZ128: avx512_vptest<opc, OpcodeStr#"w", OpNode, v8i16x_info>,
3940               EVEX_V128, VEX_W;
3941   defm BZ256: avx512_vptest<opc, OpcodeStr#"b", OpNode, v32i8x_info>,
3942               EVEX_V256;
3943   defm BZ128: avx512_vptest<opc, OpcodeStr#"b", OpNode, v16i8x_info>,
3944               EVEX_V128;
3945   }
3946 }
3947
3948 multiclass avx512_vptest_all_forms<bits<8> opc_wb, bits<8> opc_dq, string OpcodeStr,
3949                                    SDNode OpNode> :
3950   avx512_vptest_wb <opc_wb, OpcodeStr, OpNode>,
3951   avx512_vptest_dq<opc_dq, OpcodeStr, OpNode>;
3952
3953 defm VPTESTM   : avx512_vptest_all_forms<0x26, 0x27, "vptestm", X86testm>, T8PD;
3954 defm VPTESTNM  : avx512_vptest_all_forms<0x26, 0x27, "vptestnm", X86testnm>, T8XS;
3955
3956 def : Pat <(i16 (int_x86_avx512_mask_ptestm_d_512 (v16i32 VR512:$src1),
3957                  (v16i32 VR512:$src2), (i16 -1))),
3958                  (COPY_TO_REGCLASS (VPTESTMDZrr VR512:$src1, VR512:$src2), GR16)>;
3959
3960 def : Pat <(i8 (int_x86_avx512_mask_ptestm_q_512 (v8i64 VR512:$src1),
3961                  (v8i64 VR512:$src2), (i8 -1))),
3962                  (COPY_TO_REGCLASS (VPTESTMQZrr VR512:$src1, VR512:$src2), GR8)>;
3963
3964 //===----------------------------------------------------------------------===//
3965 // AVX-512  Shift instructions
3966 //===----------------------------------------------------------------------===//
3967 multiclass avx512_shift_rmi<bits<8> opc, Format ImmFormR, Format ImmFormM,
3968                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3969   defm ri : AVX512_maskable<opc, ImmFormR, _, (outs _.RC:$dst),
3970                    (ins _.RC:$src1, u8imm:$src2), OpcodeStr,
3971                       "$src2, $src1", "$src1, $src2",
3972                    (_.VT (OpNode _.RC:$src1, (i8 imm:$src2))),
3973                    SSE_INTSHIFT_ITINS_P.rr>;
3974   let mayLoad = 1 in
3975   defm mi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3976                    (ins _.MemOp:$src1, u8imm:$src2), OpcodeStr,
3977                        "$src2, $src1", "$src1, $src2",
3978                    (_.VT (OpNode (_.VT (bitconvert (_.LdFrag addr:$src1))),
3979                           (i8 imm:$src2))),
3980                    SSE_INTSHIFT_ITINS_P.rm>;
3981 }
3982
3983 multiclass avx512_shift_rmbi<bits<8> opc, Format ImmFormM,
3984                          string OpcodeStr, SDNode OpNode, X86VectorVTInfo _> {
3985   let mayLoad = 1 in
3986   defm mbi : AVX512_maskable<opc, ImmFormM, _, (outs _.RC:$dst),
3987                    (ins _.ScalarMemOp:$src1, u8imm:$src2), OpcodeStr,
3988       "$src2, ${src1}"##_.BroadcastStr, "${src1}"##_.BroadcastStr##", $src2",
3989      (_.VT (OpNode (X86VBroadcast (_.ScalarLdFrag addr:$src1)), (i8 imm:$src2))),
3990      SSE_INTSHIFT_ITINS_P.rm>, EVEX_B;
3991 }
3992
3993 multiclass avx512_shift_rrm<bits<8> opc, string OpcodeStr, SDNode OpNode,
3994                          ValueType SrcVT, PatFrag bc_frag, X86VectorVTInfo _> {
3995    // src2 is always 128-bit
3996   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
3997                    (ins _.RC:$src1, VR128X:$src2), OpcodeStr,
3998                       "$src2, $src1", "$src1, $src2",
3999                    (_.VT (OpNode _.RC:$src1, (SrcVT VR128X:$src2))),
4000                    SSE_INTSHIFT_ITINS_P.rr>, AVX512BIBase, EVEX_4V;
4001   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4002                    (ins _.RC:$src1, i128mem:$src2), OpcodeStr,
4003                        "$src2, $src1", "$src1, $src2",
4004                    (_.VT (OpNode _.RC:$src1, (bc_frag (loadv2i64 addr:$src2)))),
4005                    SSE_INTSHIFT_ITINS_P.rm>, AVX512BIBase,
4006                    EVEX_4V;
4007 }
4008
4009 multiclass avx512_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
4010                                   ValueType SrcVT, PatFrag bc_frag,
4011                                   AVX512VLVectorVTInfo VTInfo, Predicate prd> {
4012   let Predicates = [prd] in
4013   defm Z    : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag,
4014                             VTInfo.info512>, EVEX_V512,
4015                             EVEX_CD8<VTInfo.info512.EltSize, CD8VQ> ;
4016   let Predicates = [prd, HasVLX] in {
4017   defm Z256 : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag,
4018                             VTInfo.info256>, EVEX_V256,
4019                             EVEX_CD8<VTInfo.info256.EltSize, CD8VH>;
4020   defm Z128 : avx512_shift_rrm<opc, OpcodeStr, OpNode, SrcVT, bc_frag,
4021                             VTInfo.info128>, EVEX_V128,
4022                             EVEX_CD8<VTInfo.info128.EltSize, CD8VF>;
4023   }
4024 }
4025
4026 multiclass avx512_shift_types<bits<8> opcd, bits<8> opcq, bits<8> opcw,
4027                               string OpcodeStr, SDNode OpNode> {
4028   defm D : avx512_shift_sizes<opcd, OpcodeStr#"d", OpNode, v4i32, bc_v4i32,
4029                                  avx512vl_i32_info, HasAVX512>;
4030   defm Q : avx512_shift_sizes<opcq, OpcodeStr#"q", OpNode, v2i64, bc_v2i64,
4031                                  avx512vl_i64_info, HasAVX512>, VEX_W;
4032   defm W : avx512_shift_sizes<opcw, OpcodeStr#"w", OpNode, v8i16, bc_v8i16,
4033                                  avx512vl_i16_info, HasBWI>;
4034 }
4035
4036 multiclass avx512_shift_rmi_sizes<bits<8> opc, Format ImmFormR, Format ImmFormM,
4037                                  string OpcodeStr, SDNode OpNode,
4038                                  AVX512VLVectorVTInfo VTInfo> {
4039   let Predicates = [HasAVX512] in
4040   defm Z:    avx512_shift_rmi<opc, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4041                               VTInfo.info512>,
4042              avx512_shift_rmbi<opc, ImmFormM, OpcodeStr, OpNode,
4043                               VTInfo.info512>, EVEX_V512;
4044   let Predicates = [HasAVX512, HasVLX] in {
4045   defm Z256: avx512_shift_rmi<opc, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4046                               VTInfo.info256>,
4047              avx512_shift_rmbi<opc, ImmFormM, OpcodeStr, OpNode,
4048                               VTInfo.info256>, EVEX_V256;
4049   defm Z128: avx512_shift_rmi<opc, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4050                               VTInfo.info128>,
4051              avx512_shift_rmbi<opc, ImmFormM, OpcodeStr, OpNode,
4052                               VTInfo.info128>, EVEX_V128;
4053   }
4054 }
4055
4056 multiclass avx512_shift_rmi_w<bits<8> opcw,
4057                                  Format ImmFormR, Format ImmFormM,
4058                                  string OpcodeStr, SDNode OpNode> {
4059   let Predicates = [HasBWI] in
4060   defm WZ:    avx512_shift_rmi<opcw, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4061                                v32i16_info>, EVEX_V512;
4062   let Predicates = [HasVLX, HasBWI] in {
4063   defm WZ256: avx512_shift_rmi<opcw, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4064                                v16i16x_info>, EVEX_V256;
4065   defm WZ128: avx512_shift_rmi<opcw, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4066                                v8i16x_info>, EVEX_V128;
4067   }
4068 }
4069
4070 multiclass avx512_shift_rmi_dq<bits<8> opcd, bits<8> opcq,
4071                                  Format ImmFormR, Format ImmFormM,
4072                                  string OpcodeStr, SDNode OpNode> {
4073   defm D: avx512_shift_rmi_sizes<opcd, ImmFormR, ImmFormM, OpcodeStr#"d", OpNode,
4074                                  avx512vl_i32_info>, EVEX_CD8<32, CD8VF>;
4075   defm Q: avx512_shift_rmi_sizes<opcq, ImmFormR, ImmFormM, OpcodeStr#"q", OpNode,
4076                                  avx512vl_i64_info>, EVEX_CD8<64, CD8VF>, VEX_W;
4077 }
4078
4079 defm VPSRL : avx512_shift_rmi_dq<0x72, 0x73, MRM2r, MRM2m, "vpsrl", X86vsrli>,
4080              avx512_shift_rmi_w<0x71, MRM2r, MRM2m, "vpsrlw", X86vsrli>, AVX512BIi8Base, EVEX_4V;
4081
4082 defm VPSLL : avx512_shift_rmi_dq<0x72, 0x73, MRM6r, MRM6m, "vpsll", X86vshli>,
4083              avx512_shift_rmi_w<0x71, MRM6r, MRM6m, "vpsllw", X86vshli>, AVX512BIi8Base, EVEX_4V;
4084
4085 defm VPSRA : avx512_shift_rmi_dq<0x72, 0x72, MRM4r, MRM4m, "vpsra", X86vsrai>,
4086              avx512_shift_rmi_w<0x71, MRM4r, MRM4m, "vpsraw", X86vsrai>, AVX512BIi8Base, EVEX_4V;
4087
4088 defm VPROR : avx512_shift_rmi_dq<0x72, 0x72, MRM0r, MRM0m, "vpror", rotr>, AVX512BIi8Base, EVEX_4V;
4089 defm VPROL : avx512_shift_rmi_dq<0x72, 0x72, MRM1r, MRM1m, "vprol", rotl>, AVX512BIi8Base, EVEX_4V;
4090
4091 defm VPSLL : avx512_shift_types<0xF2, 0xF3, 0xF1, "vpsll", X86vshl>;
4092 defm VPSRA : avx512_shift_types<0xE2, 0xE2, 0xE1, "vpsra", X86vsra>;
4093 defm VPSRL : avx512_shift_types<0xD2, 0xD3, 0xD1, "vpsrl", X86vsrl>;
4094
4095 //===-------------------------------------------------------------------===//
4096 // Variable Bit Shifts
4097 //===-------------------------------------------------------------------===//
4098 multiclass avx512_var_shift<bits<8> opc, string OpcodeStr, SDNode OpNode,
4099                             X86VectorVTInfo _> {
4100   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
4101                    (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
4102                       "$src2, $src1", "$src1, $src2",
4103                    (_.VT (OpNode _.RC:$src1, (_.VT _.RC:$src2))),
4104                    SSE_INTSHIFT_ITINS_P.rr>, AVX5128IBase, EVEX_4V;
4105   let mayLoad = 1 in
4106   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4107                    (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
4108                        "$src2, $src1", "$src1, $src2",
4109                    (_.VT (OpNode _.RC:$src1,
4110                    (_.VT (bitconvert (_.LdFrag addr:$src2))))),
4111                    SSE_INTSHIFT_ITINS_P.rm>, AVX5128IBase, EVEX_4V,
4112                    EVEX_CD8<_.EltSize, CD8VF>;
4113 }
4114
4115 multiclass avx512_var_shift_mb<bits<8> opc, string OpcodeStr, SDNode OpNode,
4116                             X86VectorVTInfo _> {
4117   let mayLoad = 1 in
4118   defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
4119                     (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr,
4120                     "${src2}"##_.BroadcastStr##", $src1",
4121                     "$src1, ${src2}"##_.BroadcastStr,
4122                     (_.VT (OpNode _.RC:$src1, (_.VT (X86VBroadcast
4123                                                 (_.ScalarLdFrag addr:$src2))))),
4124                     SSE_INTSHIFT_ITINS_P.rm>, AVX5128IBase, EVEX_B,
4125                     EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
4126 }
4127 multiclass avx512_var_shift_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
4128                                   AVX512VLVectorVTInfo _> {
4129   let Predicates  = [HasAVX512] in
4130   defm Z : avx512_var_shift<opc, OpcodeStr, OpNode, _.info512>,
4131            avx512_var_shift_mb<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
4132
4133   let Predicates = [HasAVX512, HasVLX] in {
4134   defm Z256 : avx512_var_shift<opc, OpcodeStr, OpNode, _.info256>,
4135               avx512_var_shift_mb<opc, OpcodeStr, OpNode, _.info256>, EVEX_V256;
4136   defm Z128 : avx512_var_shift<opc, OpcodeStr, OpNode, _.info128>,
4137               avx512_var_shift_mb<opc, OpcodeStr, OpNode, _.info128>, EVEX_V128;
4138   }
4139 }
4140
4141 multiclass avx512_var_shift_types<bits<8> opc, string OpcodeStr,
4142                                  SDNode OpNode> {
4143   defm D : avx512_var_shift_sizes<opc, OpcodeStr#"d", OpNode,
4144                                  avx512vl_i32_info>;
4145   defm Q : avx512_var_shift_sizes<opc, OpcodeStr#"q", OpNode,
4146                                  avx512vl_i64_info>, VEX_W;
4147 }
4148
4149 multiclass avx512_var_shift_w<bits<8> opc, string OpcodeStr,
4150                                  SDNode OpNode> {
4151   let Predicates = [HasBWI] in
4152   defm WZ:    avx512_var_shift<opc, OpcodeStr, OpNode, v32i16_info>,
4153               EVEX_V512, VEX_W;
4154   let Predicates = [HasVLX, HasBWI] in {
4155
4156   defm WZ256: avx512_var_shift<opc, OpcodeStr, OpNode, v16i16x_info>,
4157               EVEX_V256, VEX_W;
4158   defm WZ128: avx512_var_shift<opc, OpcodeStr, OpNode, v8i16x_info>,
4159               EVEX_V128, VEX_W;
4160   }
4161 }
4162
4163 defm VPSLLV : avx512_var_shift_types<0x47, "vpsllv", shl>,
4164               avx512_var_shift_w<0x12, "vpsllvw", shl>;
4165 defm VPSRAV : avx512_var_shift_types<0x46, "vpsrav", sra>,
4166               avx512_var_shift_w<0x11, "vpsravw", sra>;
4167 defm VPSRLV : avx512_var_shift_types<0x45, "vpsrlv", srl>,
4168               avx512_var_shift_w<0x10, "vpsrlvw", srl>;
4169 defm VPRORV : avx512_var_shift_types<0x14, "vprorv", rotr>;
4170 defm VPROLV : avx512_var_shift_types<0x15, "vprolv", rotl>;
4171
4172 //===-------------------------------------------------------------------===//
4173 // 1-src variable permutation VPERMW/D/Q
4174 //===-------------------------------------------------------------------===//
4175 multiclass avx512_vperm_dq_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode,
4176                                   AVX512VLVectorVTInfo _> {
4177   let Predicates  = [HasAVX512] in
4178   defm Z : avx512_var_shift<opc, OpcodeStr, OpNode, _.info512>,
4179            avx512_var_shift_mb<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
4180
4181   let Predicates = [HasAVX512, HasVLX] in
4182   defm Z256 : avx512_var_shift<opc, OpcodeStr, OpNode, _.info256>,
4183               avx512_var_shift_mb<opc, OpcodeStr, OpNode, _.info256>, EVEX_V256;
4184 }
4185
4186 multiclass avx512_vpermi_dq_sizes<bits<8> opc, Format ImmFormR, Format ImmFormM,
4187                                  string OpcodeStr, SDNode OpNode,
4188                                  AVX512VLVectorVTInfo VTInfo> {
4189   let Predicates = [HasAVX512] in
4190   defm Z:    avx512_shift_rmi<opc, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4191                               VTInfo.info512>,
4192              avx512_shift_rmbi<opc, ImmFormM, OpcodeStr, OpNode,
4193                               VTInfo.info512>, EVEX_V512;
4194   let Predicates = [HasAVX512, HasVLX] in
4195   defm Z256: avx512_shift_rmi<opc, ImmFormR, ImmFormM, OpcodeStr, OpNode,
4196                               VTInfo.info256>,
4197              avx512_shift_rmbi<opc, ImmFormM, OpcodeStr, OpNode,
4198                               VTInfo.info256>, EVEX_V256;
4199 }
4200
4201
4202 defm VPERM  : avx512_var_shift_w<0x8D, "vpermw", X86VPermv>;
4203
4204 defm VPERMD : avx512_vperm_dq_sizes<0x36, "vpermd", X86VPermv,
4205                                     avx512vl_i32_info>;
4206 defm VPERMQ : avx512_vperm_dq_sizes<0x36, "vpermq", X86VPermv,
4207                                     avx512vl_i64_info>, VEX_W;
4208 defm VPERMPS : avx512_vperm_dq_sizes<0x16, "vpermps", X86VPermv,
4209                                     avx512vl_f32_info>;
4210 defm VPERMPD : avx512_vperm_dq_sizes<0x16, "vpermpd", X86VPermv,
4211                                     avx512vl_f64_info>, VEX_W;
4212
4213 defm VPERMQ : avx512_vpermi_dq_sizes<0x00, MRMSrcReg, MRMSrcMem, "vpermq",
4214                              X86VPermi, avx512vl_i64_info>,
4215                              EVEX, AVX512AIi8Base, EVEX_CD8<64, CD8VF>, VEX_W;
4216 defm VPERMPD : avx512_vpermi_dq_sizes<0x01, MRMSrcReg, MRMSrcMem, "vpermpd",
4217                              X86VPermi, avx512vl_f64_info>,
4218                              EVEX, AVX512AIi8Base, EVEX_CD8<64, CD8VF>, VEX_W;
4219 //===----------------------------------------------------------------------===//
4220 // AVX-512 - VPERMIL
4221 //===----------------------------------------------------------------------===//
4222
4223 multiclass avx512_permil_vec<bits<8> OpcVar, string OpcodeStr,  SDNode OpNode,
4224                              X86VectorVTInfo _, X86VectorVTInfo Ctrl> {
4225   defm rr: AVX512_maskable<OpcVar, MRMSrcReg, _, (outs _.RC:$dst),
4226                   (ins _.RC:$src1, Ctrl.RC:$src2), OpcodeStr,
4227                   "$src2, $src1", "$src1, $src2",
4228                   (_.VT (OpNode _.RC:$src1,
4229                                (Ctrl.VT Ctrl.RC:$src2)))>,
4230                   T8PD, EVEX_4V;
4231   let mayLoad = 1 in {
4232     defm rm: AVX512_maskable<OpcVar, MRMSrcMem, _, (outs _.RC:$dst),
4233                     (ins _.RC:$src1, Ctrl.MemOp:$src2), OpcodeStr,
4234                     "$src2, $src1", "$src1, $src2",
4235                     (_.VT (OpNode
4236                              _.RC:$src1,
4237                              (Ctrl.VT (bitconvert(Ctrl.LdFrag addr:$src2)))))>,
4238                     T8PD, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
4239     defm rmb: AVX512_maskable<OpcVar, MRMSrcMem, _, (outs _.RC:$dst),
4240                      (ins _.RC:$src1, _.ScalarMemOp:$src2), OpcodeStr,
4241                      "${src2}"##_.BroadcastStr##", $src1",
4242                      "$src1, ${src2}"##_.BroadcastStr,
4243                      (_.VT (OpNode
4244                               _.RC:$src1,
4245                               (Ctrl.VT (X86VBroadcast
4246                                          (Ctrl.ScalarLdFrag addr:$src2)))))>,
4247                      T8PD, EVEX_4V, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
4248   }//let mayLoad = 1
4249 }
4250
4251 multiclass avx512_permil_vec_common<string OpcodeStr, bits<8> OpcVar,
4252                              AVX512VLVectorVTInfo _, AVX512VLVectorVTInfo Ctrl>{
4253   let Predicates = [HasAVX512] in {
4254     defm Z    : avx512_permil_vec<OpcVar, OpcodeStr, X86VPermilpv, _.info512,
4255                                   Ctrl.info512>, EVEX_V512;
4256   }
4257   let Predicates = [HasAVX512, HasVLX] in {
4258     defm Z128 : avx512_permil_vec<OpcVar, OpcodeStr, X86VPermilpv, _.info128,
4259                                   Ctrl.info128>, EVEX_V128;
4260     defm Z256 : avx512_permil_vec<OpcVar, OpcodeStr, X86VPermilpv, _.info256,
4261                                   Ctrl.info256>, EVEX_V256;
4262   }
4263 }
4264
4265 multiclass avx512_permil<string OpcodeStr, bits<8> OpcImm, bits<8> OpcVar,
4266                          AVX512VLVectorVTInfo _, AVX512VLVectorVTInfo Ctrl>{
4267
4268   defm NAME: avx512_permil_vec_common<OpcodeStr, OpcVar, _, Ctrl>;
4269   defm NAME: avx512_shift_rmi_sizes<OpcImm, MRMSrcReg, MRMSrcMem, OpcodeStr,
4270                                     X86VPermilpi, _>,
4271                     EVEX, AVX512AIi8Base, EVEX_CD8<_.info128.EltSize, CD8VF>;
4272
4273   let isCodeGenOnly = 1 in {
4274     // lowering implementation with the alternative types
4275     defm NAME#_I: avx512_permil_vec_common<OpcodeStr, OpcVar, Ctrl, Ctrl>;
4276     defm NAME#_I: avx512_shift_rmi_sizes<OpcImm, MRMSrcReg, MRMSrcMem,
4277                                          OpcodeStr, X86VPermilpi, Ctrl>,
4278                     EVEX, AVX512AIi8Base, EVEX_CD8<_.info128.EltSize, CD8VF>;
4279   }
4280 }
4281
4282 defm VPERMILPS : avx512_permil<"vpermilps", 0x04, 0x0C, avx512vl_f32_info,
4283                                avx512vl_i32_info>;
4284 defm VPERMILPD : avx512_permil<"vpermilpd", 0x05, 0x0D, avx512vl_f64_info,
4285                                avx512vl_i64_info>, VEX_W;
4286 //===----------------------------------------------------------------------===//
4287 // AVX-512 - VPSHUFD, VPSHUFLW, VPSHUFHW
4288 //===----------------------------------------------------------------------===//
4289
4290 defm VPSHUFD : avx512_shift_rmi_sizes<0x70, MRMSrcReg, MRMSrcMem, "vpshufd",
4291                              X86PShufd, avx512vl_i32_info>,
4292                              EVEX, AVX512BIi8Base, EVEX_CD8<32, CD8VF>;
4293 defm VPSHUFH : avx512_shift_rmi_w<0x70, MRMSrcReg, MRMSrcMem, "vpshufhw",
4294                                   X86PShufhw>, EVEX, AVX512XSIi8Base;
4295 defm VPSHUFL : avx512_shift_rmi_w<0x70, MRMSrcReg, MRMSrcMem, "vpshuflw",
4296                                   X86PShuflw>, EVEX, AVX512XDIi8Base;
4297
4298 multiclass avx512_pshufb_sizes<bits<8> opc, string OpcodeStr, SDNode OpNode> {
4299   let Predicates = [HasBWI] in
4300   defm Z:    avx512_var_shift<opc, OpcodeStr, OpNode, v64i8_info>, EVEX_V512;
4301
4302   let Predicates = [HasVLX, HasBWI] in {
4303   defm Z256: avx512_var_shift<opc, OpcodeStr, OpNode, v32i8x_info>, EVEX_V256;
4304   defm Z128: avx512_var_shift<opc, OpcodeStr, OpNode, v16i8x_info>, EVEX_V128;
4305   }
4306 }
4307
4308 defm VPSHUFB: avx512_pshufb_sizes<0x00, "vpshufb", X86pshufb>;
4309
4310 //===----------------------------------------------------------------------===//
4311 // Move Low to High and High to Low packed FP Instructions
4312 //===----------------------------------------------------------------------===//
4313 def VMOVLHPSZrr : AVX512PSI<0x16, MRMSrcReg, (outs VR128X:$dst),
4314           (ins VR128X:$src1, VR128X:$src2),
4315           "vmovlhps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4316           [(set VR128X:$dst, (v4f32 (X86Movlhps VR128X:$src1, VR128X:$src2)))],
4317            IIC_SSE_MOV_LH>, EVEX_4V;
4318 def VMOVHLPSZrr : AVX512PSI<0x12, MRMSrcReg, (outs VR128X:$dst),
4319           (ins VR128X:$src1, VR128X:$src2),
4320           "vmovhlps\t{$src2, $src1, $dst|$dst, $src1, $src2}",
4321           [(set VR128X:$dst, (v4f32 (X86Movhlps VR128X:$src1, VR128X:$src2)))],
4322           IIC_SSE_MOV_LH>, EVEX_4V;
4323
4324 let Predicates = [HasAVX512] in {
4325   // MOVLHPS patterns
4326   def : Pat<(v4i32 (X86Movlhps VR128X:$src1, VR128X:$src2)),
4327             (VMOVLHPSZrr VR128X:$src1, VR128X:$src2)>;
4328   def : Pat<(v2i64 (X86Movlhps VR128X:$src1, VR128X:$src2)),
4329             (VMOVLHPSZrr (v2i64 VR128X:$src1), VR128X:$src2)>;
4330
4331   // MOVHLPS patterns
4332   def : Pat<(v4i32 (X86Movhlps VR128X:$src1, VR128X:$src2)),
4333             (VMOVHLPSZrr VR128X:$src1, VR128X:$src2)>;
4334 }
4335
4336 //===----------------------------------------------------------------------===//
4337 // VMOVHPS/PD VMOVLPS Instructions
4338 // All patterns was taken from SSS implementation.
4339 //===----------------------------------------------------------------------===//
4340 multiclass avx512_mov_hilo_packed<bits<8> opc, string OpcodeStr, SDNode OpNode,
4341                                   X86VectorVTInfo _> {
4342   let mayLoad = 1 in
4343     def rm : AVX512<opc, MRMSrcMem, (outs _.RC:$dst),
4344                     (ins _.RC:$src1, f64mem:$src2),
4345                     !strconcat(OpcodeStr,
4346                                "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4347                     [(set _.RC:$dst,
4348                        (OpNode _.RC:$src1,
4349                          (_.VT (bitconvert
4350                            (v2f64 (scalar_to_vector (loadf64 addr:$src2)))))))],
4351                     IIC_SSE_MOV_LH>, EVEX_4V;
4352 }
4353
4354 defm VMOVHPSZ128 : avx512_mov_hilo_packed<0x16, "vmovhps", X86Movlhps,
4355                                   v4f32x_info>, EVEX_CD8<32, CD8VT2>, PS;
4356 defm VMOVHPDZ128 : avx512_mov_hilo_packed<0x16, "vmovhpd", X86Movlhpd,
4357                                   v2f64x_info>, EVEX_CD8<64, CD8VT1>, PD, VEX_W;
4358 defm VMOVLPSZ128 : avx512_mov_hilo_packed<0x12, "vmovlps", X86Movlps,
4359                                   v4f32x_info>, EVEX_CD8<32, CD8VT2>, PS;
4360 defm VMOVLPDZ128 : avx512_mov_hilo_packed<0x12, "vmovlpd", X86Movlpd,
4361                                   v2f64x_info>, EVEX_CD8<64, CD8VT1>, PD, VEX_W;
4362
4363 let Predicates = [HasAVX512] in {
4364   // VMOVHPS patterns
4365   def : Pat<(X86Movlhps VR128X:$src1,
4366                (bc_v4f32 (v2i64 (scalar_to_vector (loadi64 addr:$src2))))),
4367           (VMOVHPSZ128rm VR128X:$src1, addr:$src2)>;
4368   def : Pat<(X86Movlhps VR128X:$src1,
4369                (bc_v4i32 (v2i64 (X86vzload addr:$src2)))),
4370           (VMOVHPSZ128rm VR128X:$src1, addr:$src2)>;
4371   // VMOVHPD patterns
4372   def : Pat<(v2f64 (X86Unpckl VR128X:$src1,
4373                     (scalar_to_vector (loadf64 addr:$src2)))),
4374            (VMOVHPDZ128rm VR128X:$src1, addr:$src2)>;
4375   def : Pat<(v2f64 (X86Unpckl VR128X:$src1,
4376                     (bc_v2f64 (v2i64 (scalar_to_vector (loadi64 addr:$src2)))))),
4377            (VMOVHPDZ128rm VR128X:$src1, addr:$src2)>;
4378   // VMOVLPS patterns
4379   def : Pat<(v4f32 (X86Movlps VR128X:$src1, (load addr:$src2))),
4380           (VMOVLPSZ128rm VR128X:$src1, addr:$src2)>;
4381   def : Pat<(v4i32 (X86Movlps VR128X:$src1, (load addr:$src2))),
4382           (VMOVLPSZ128rm VR128X:$src1, addr:$src2)>;
4383   // VMOVLPD patterns
4384   def : Pat<(v2f64 (X86Movlpd VR128X:$src1, (load addr:$src2))),
4385           (VMOVLPDZ128rm VR128X:$src1, addr:$src2)>;
4386   def : Pat<(v2i64 (X86Movlpd VR128X:$src1, (load addr:$src2))),
4387           (VMOVLPDZ128rm VR128X:$src1, addr:$src2)>;
4388   def : Pat<(v2f64 (X86Movsd VR128X:$src1,
4389                            (v2f64 (scalar_to_vector (loadf64 addr:$src2))))),
4390           (VMOVLPDZ128rm VR128X:$src1, addr:$src2)>;
4391 }
4392
4393 let mayStore = 1 in {
4394 def VMOVHPSZ128mr : AVX512PSI<0x17, MRMDestMem, (outs),
4395                        (ins f64mem:$dst, VR128X:$src),
4396                        "vmovhps\t{$src, $dst|$dst, $src}",
4397                        [(store (f64 (vector_extract
4398                                      (X86Unpckh (bc_v2f64 (v4f32 VR128X:$src)),
4399                                                 (bc_v2f64 (v4f32 VR128X:$src))),
4400                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOV_LH>,
4401                        EVEX, EVEX_CD8<32, CD8VT2>;
4402 def VMOVHPDZ128mr : AVX512PDI<0x17, MRMDestMem, (outs),
4403                        (ins f64mem:$dst, VR128X:$src),
4404                        "vmovhpd\t{$src, $dst|$dst, $src}",
4405                        [(store (f64 (vector_extract
4406                                      (v2f64 (X86Unpckh VR128X:$src, VR128X:$src)),
4407                                      (iPTR 0))), addr:$dst)], IIC_SSE_MOV_LH>,
4408                        EVEX, EVEX_CD8<64, CD8VT1>, VEX_W;
4409 def VMOVLPSZ128mr : AVX512PSI<0x13, MRMDestMem, (outs),
4410                        (ins f64mem:$dst, VR128X:$src),
4411                        "vmovlps\t{$src, $dst|$dst, $src}",
4412                        [(store (f64 (vector_extract (bc_v2f64 (v4f32 VR128X:$src)),
4413                                      (iPTR 0))), addr:$dst)],
4414                                      IIC_SSE_MOV_LH>,
4415                        EVEX, EVEX_CD8<32, CD8VT2>;
4416 def VMOVLPDZ128mr : AVX512PDI<0x13, MRMDestMem, (outs),
4417                        (ins f64mem:$dst, VR128X:$src),
4418                        "vmovlpd\t{$src, $dst|$dst, $src}",
4419                        [(store (f64 (vector_extract (v2f64 VR128X:$src),
4420                                      (iPTR 0))), addr:$dst)],
4421                                      IIC_SSE_MOV_LH>,
4422                        EVEX, EVEX_CD8<64, CD8VT1>, VEX_W;
4423 }
4424 let Predicates = [HasAVX512] in {
4425   // VMOVHPD patterns
4426   def : Pat<(store (f64 (vector_extract
4427                            (v2f64 (X86VPermilpi VR128X:$src, (i8 1))),
4428                            (iPTR 0))), addr:$dst),
4429            (VMOVHPDZ128mr addr:$dst, VR128X:$src)>;
4430   // VMOVLPS patterns
4431   def : Pat<(store (v4f32 (X86Movlps (load addr:$src1), VR128X:$src2)),
4432                    addr:$src1),
4433             (VMOVLPSZ128mr addr:$src1, VR128X:$src2)>;
4434   def : Pat<(store (v4i32 (X86Movlps
4435                    (bc_v4i32 (loadv2i64 addr:$src1)), VR128X:$src2)), addr:$src1),
4436             (VMOVLPSZ128mr addr:$src1, VR128X:$src2)>;
4437   // VMOVLPD patterns
4438   def : Pat<(store (v2f64 (X86Movlpd (load addr:$src1), VR128X:$src2)),
4439                    addr:$src1),
4440             (VMOVLPDZ128mr addr:$src1, VR128X:$src2)>;
4441   def : Pat<(store (v2i64 (X86Movlpd (load addr:$src1), VR128X:$src2)),
4442                    addr:$src1),
4443             (VMOVLPDZ128mr addr:$src1, VR128X:$src2)>;
4444 }
4445 //===----------------------------------------------------------------------===//
4446 // FMA - Fused Multiply Operations
4447 //
4448
4449 let Constraints = "$src1 = $dst" in {
4450 multiclass avx512_fma3p_213_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
4451                                                             X86VectorVTInfo _> {
4452   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
4453           (ins _.RC:$src2, _.RC:$src3),
4454           OpcodeStr, "$src3, $src2", "$src2, $src3",
4455           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
4456          AVX512FMA3Base;
4457
4458   let mayLoad = 1 in {
4459     defm m: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
4460             (ins _.RC:$src2, _.MemOp:$src3),
4461             OpcodeStr, "$src3, $src2", "$src2, $src3",
4462             (_.VT (OpNode _.RC:$src1, _.RC:$src2, (_.LdFrag addr:$src3)))>,
4463             AVX512FMA3Base;
4464
4465     defm mb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
4466               (ins _.RC:$src2, _.ScalarMemOp:$src3),
4467               OpcodeStr,   !strconcat("${src3}", _.BroadcastStr,", $src2"),
4468               !strconcat("$src2, ${src3}", _.BroadcastStr ),
4469               (OpNode _.RC:$src1,
4470                _.RC:$src2,(_.VT (X86VBroadcast (_.ScalarLdFrag addr:$src3))))>,
4471               AVX512FMA3Base, EVEX_B;
4472   }
4473 }
4474
4475 multiclass avx512_fma3_213_round<bits<8> opc, string OpcodeStr, SDNode OpNode,
4476                                                             X86VectorVTInfo _> {
4477   defm rb: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
4478           (ins _.RC:$src2, _.RC:$src3, AVX512RC:$rc),
4479           OpcodeStr, "$rc, $src3, $src2", "$src2, $src3, $rc",
4480           (_.VT ( OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3, (i32 imm:$rc)))>,
4481           AVX512FMA3Base, EVEX_B, EVEX_RC;
4482 }
4483 } // Constraints = "$src1 = $dst"
4484
4485 multiclass avx512_fma3p_213_common<bits<8> opc, string OpcodeStr, SDNode OpNode,
4486                                      SDNode OpNodeRnd, AVX512VLVectorVTInfo _> {
4487   let Predicates = [HasAVX512] in {
4488     defm Z      : avx512_fma3p_213_rm<opc, OpcodeStr, OpNode, _.info512>,
4489                   avx512_fma3_213_round<opc, OpcodeStr, OpNodeRnd, _.info512>,
4490                       EVEX_V512, EVEX_CD8<_.info512.EltSize, CD8VF>;
4491   }
4492   let Predicates = [HasVLX, HasAVX512] in {
4493     defm Z256 : avx512_fma3p_213_rm<opc, OpcodeStr, OpNode, _.info256>,
4494                       EVEX_V256, EVEX_CD8<_.info256.EltSize, CD8VF>;
4495     defm Z128 : avx512_fma3p_213_rm<opc, OpcodeStr, OpNode, _.info128>,
4496                       EVEX_V128, EVEX_CD8<_.info128.EltSize, CD8VF>;
4497   }
4498 }
4499
4500 multiclass avx512_fma3p_213_f<bits<8> opc, string OpcodeStr, SDNode OpNode,
4501                                                             SDNode OpNodeRnd > {
4502     defm PS : avx512_fma3p_213_common<opc, OpcodeStr#"ps", OpNode, OpNodeRnd,
4503                                       avx512vl_f32_info>;
4504     defm PD : avx512_fma3p_213_common<opc, OpcodeStr#"pd", OpNode, OpNodeRnd,
4505                                       avx512vl_f64_info>, VEX_W;
4506 }
4507
4508 defm VFMADD213    : avx512_fma3p_213_f<0xA8, "vfmadd213", X86Fmadd, X86FmaddRnd>;
4509 defm VFMSUB213    : avx512_fma3p_213_f<0xAA, "vfmsub213", X86Fmsub, X86FmsubRnd>;
4510 defm VFMADDSUB213 : avx512_fma3p_213_f<0xA6, "vfmaddsub213", X86Fmaddsub, X86FmaddsubRnd>;
4511 defm VFMSUBADD213 : avx512_fma3p_213_f<0xA7, "vfmsubadd213", X86Fmsubadd, X86FmsubaddRnd>;
4512 defm VFNMADD213   : avx512_fma3p_213_f<0xAC, "vfnmadd213", X86Fnmadd, X86FnmaddRnd>;
4513 defm VFNMSUB213   : avx512_fma3p_213_f<0xAE, "vfnmsub213", X86Fnmsub, X86FnmsubRnd>;
4514
4515
4516 let Constraints = "$src1 = $dst" in {
4517 multiclass avx512_fma3p_231_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
4518                                                             X86VectorVTInfo _> {
4519   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
4520           (ins _.RC:$src2, _.RC:$src3),
4521           OpcodeStr, "$src3, $src2", "$src2, $src3",
4522           (_.VT (OpNode _.RC:$src2, _.RC:$src3, _.RC:$src1))>,
4523          AVX512FMA3Base;
4524
4525   let mayLoad = 1 in {
4526     defm m: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
4527             (ins _.RC:$src2, _.MemOp:$src3),
4528             OpcodeStr, "$src3, $src2", "$src2, $src3",
4529             (_.VT (OpNode _.RC:$src2, (_.LdFrag addr:$src3), _.RC:$src1))>,
4530            AVX512FMA3Base;
4531
4532     defm mb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
4533            (ins _.RC:$src2, _.ScalarMemOp:$src3),
4534            OpcodeStr, "${src3}"##_.BroadcastStr##", $src2",
4535            "$src2, ${src3}"##_.BroadcastStr,
4536            (_.VT (OpNode _.RC:$src2,
4537                         (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src3))),
4538                         _.RC:$src1))>, AVX512FMA3Base, EVEX_B;
4539   }
4540 }
4541
4542 multiclass avx512_fma3_231_round<bits<8> opc, string OpcodeStr, SDNode OpNode,
4543                                                             X86VectorVTInfo _> {
4544   defm rb: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
4545           (ins _.RC:$src2, _.RC:$src3, AVX512RC:$rc),
4546           OpcodeStr, "$rc, $src3, $src2", "$src2, $src3, $rc",
4547           (_.VT ( OpNode _.RC:$src2, _.RC:$src3, _.RC:$src1, (i32 imm:$rc)))>,
4548           AVX512FMA3Base, EVEX_B, EVEX_RC;
4549 }
4550 } // Constraints = "$src1 = $dst"
4551
4552 multiclass avx512_fma3p_231_common<bits<8> opc, string OpcodeStr, SDNode OpNode,
4553                                      SDNode OpNodeRnd, AVX512VLVectorVTInfo _> {
4554   let Predicates = [HasAVX512] in {
4555     defm Z      : avx512_fma3p_231_rm<opc, OpcodeStr, OpNode, _.info512>,
4556                   avx512_fma3_231_round<opc, OpcodeStr, OpNodeRnd, _.info512>,
4557                       EVEX_V512, EVEX_CD8<_.info512.EltSize, CD8VF>;
4558   }
4559   let Predicates = [HasVLX, HasAVX512] in {
4560     defm Z256 : avx512_fma3p_231_rm<opc, OpcodeStr, OpNode, _.info256>,
4561                       EVEX_V256, EVEX_CD8<_.info256.EltSize, CD8VF>;
4562     defm Z128 : avx512_fma3p_231_rm<opc, OpcodeStr, OpNode, _.info128>,
4563                       EVEX_V128, EVEX_CD8<_.info128.EltSize, CD8VF>;
4564   }
4565 }
4566
4567 multiclass avx512_fma3p_231_f<bits<8> opc, string OpcodeStr, SDNode OpNode,
4568                                                             SDNode OpNodeRnd > {
4569     defm PS : avx512_fma3p_231_common<opc, OpcodeStr#"ps", OpNode, OpNodeRnd,
4570                                       avx512vl_f32_info>;
4571     defm PD : avx512_fma3p_231_common<opc, OpcodeStr#"pd", OpNode, OpNodeRnd,
4572                                       avx512vl_f64_info>, VEX_W;
4573 }
4574
4575 defm VFMADD231    : avx512_fma3p_231_f<0xB8, "vfmadd231", X86Fmadd, X86FmaddRnd>;
4576 defm VFMSUB231    : avx512_fma3p_231_f<0xBA, "vfmsub231", X86Fmsub, X86FmsubRnd>;
4577 defm VFMADDSUB231 : avx512_fma3p_231_f<0xB6, "vfmaddsub231", X86Fmaddsub, X86FmaddsubRnd>;
4578 defm VFMSUBADD231 : avx512_fma3p_231_f<0xB7, "vfmsubadd231", X86Fmsubadd, X86FmsubaddRnd>;
4579 defm VFNMADD231   : avx512_fma3p_231_f<0xBC, "vfnmadd231", X86Fnmadd, X86FnmaddRnd>;
4580 defm VFNMSUB231   : avx512_fma3p_231_f<0xBE, "vfnmsub231", X86Fnmsub, X86FnmsubRnd>;
4581
4582 let Constraints = "$src1 = $dst" in {
4583 multiclass avx512_fma3p_132_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
4584                                                             X86VectorVTInfo _> {
4585   defm r: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
4586           (ins _.RC:$src3, _.RC:$src2),
4587           OpcodeStr, "$src2, $src3", "$src3, $src2",
4588           (_.VT (OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3))>,
4589          AVX512FMA3Base;
4590
4591   let mayLoad = 1 in {
4592     defm m: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
4593             (ins _.RC:$src3, _.MemOp:$src2),
4594             OpcodeStr, "$src2, $src3", "$src3, $src2",
4595             (_.VT (OpNode _.RC:$src1, (_.LdFrag addr:$src2), _.RC:$src3))>,
4596            AVX512FMA3Base;
4597
4598     defm mb: AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
4599            (ins _.RC:$src3, _.ScalarMemOp:$src2),
4600            OpcodeStr, "${src2}"##_.BroadcastStr##", $src3",
4601            "$src3, ${src2}"##_.BroadcastStr,
4602            (_.VT (OpNode _.RC:$src1,
4603                         (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src2))),
4604                         _.RC:$src3))>, AVX512FMA3Base, EVEX_B;
4605   }
4606 }
4607
4608 multiclass avx512_fma3_132_round<bits<8> opc, string OpcodeStr, SDNode OpNode,
4609                                                             X86VectorVTInfo _> {
4610   defm rb: AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
4611           (ins _.RC:$src3, _.RC:$src2, AVX512RC:$rc),
4612           OpcodeStr, "$rc, $src2, $src3", "$src3, $src2, $rc",
4613           (_.VT ( OpNode _.RC:$src1, _.RC:$src2, _.RC:$src3, (i32 imm:$rc)))>,
4614           AVX512FMA3Base, EVEX_B, EVEX_RC;
4615 }
4616 } // Constraints = "$src1 = $dst"
4617
4618 multiclass avx512_fma3p_132_common<bits<8> opc, string OpcodeStr, SDNode OpNode,
4619                                      SDNode OpNodeRnd, AVX512VLVectorVTInfo _> {
4620   let Predicates = [HasAVX512] in {
4621     defm Z      : avx512_fma3p_132_rm<opc, OpcodeStr, OpNode, _.info512>,
4622                   avx512_fma3_132_round<opc, OpcodeStr, OpNodeRnd, _.info512>,
4623                       EVEX_V512, EVEX_CD8<_.info512.EltSize, CD8VF>;
4624   }
4625   let Predicates = [HasVLX, HasAVX512] in {
4626     defm Z256 : avx512_fma3p_132_rm<opc, OpcodeStr, OpNode, _.info256>,
4627                       EVEX_V256, EVEX_CD8<_.info256.EltSize, CD8VF>;
4628     defm Z128 : avx512_fma3p_132_rm<opc, OpcodeStr, OpNode, _.info128>,
4629                       EVEX_V128, EVEX_CD8<_.info128.EltSize, CD8VF>;
4630   }
4631 }
4632
4633 multiclass avx512_fma3p_132_f<bits<8> opc, string OpcodeStr, SDNode OpNode,
4634                                                             SDNode OpNodeRnd > {
4635     defm PS : avx512_fma3p_132_common<opc, OpcodeStr#"ps", OpNode, OpNodeRnd,
4636                                       avx512vl_f32_info>;
4637     defm PD : avx512_fma3p_132_common<opc, OpcodeStr#"pd", OpNode, OpNodeRnd,
4638                                       avx512vl_f64_info>, VEX_W;
4639 }
4640
4641 defm VFMADD132    : avx512_fma3p_132_f<0x98, "vfmadd132", X86Fmadd, X86FmaddRnd>;
4642 defm VFMSUB132    : avx512_fma3p_132_f<0x9A, "vfmsub132", X86Fmsub, X86FmsubRnd>;
4643 defm VFMADDSUB132 : avx512_fma3p_132_f<0x96, "vfmaddsub132", X86Fmaddsub, X86FmaddsubRnd>;
4644 defm VFMSUBADD132 : avx512_fma3p_132_f<0x97, "vfmsubadd132", X86Fmsubadd, X86FmsubaddRnd>;
4645 defm VFNMADD132   : avx512_fma3p_132_f<0x9C, "vfnmadd132", X86Fnmadd, X86FnmaddRnd>;
4646 defm VFNMSUB132   : avx512_fma3p_132_f<0x9E, "vfnmsub132", X86Fnmsub, X86FnmsubRnd>;
4647
4648 // Scalar FMA
4649 let Constraints = "$src1 = $dst" in {
4650 multiclass avx512_fma3s_common<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
4651                                dag RHS_VEC_r, dag RHS_VEC_m, dag RHS_VEC_rb,
4652                                                         dag RHS_r, dag RHS_m > {
4653   defm r_Int: AVX512_maskable_3src_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4654           (ins _.RC:$src2, _.RC:$src3), OpcodeStr,
4655           "$src3, $src2", "$src2, $src3", RHS_VEC_r>, AVX512FMA3Base;
4656
4657   let mayLoad = 1 in
4658     defm m_Int: AVX512_maskable_3src_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
4659             (ins _.RC:$src2, _.MemOp:$src3), OpcodeStr,
4660             "$src3, $src2", "$src2, $src3", RHS_VEC_m>, AVX512FMA3Base;
4661
4662   defm rb_Int: AVX512_maskable_3src_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
4663          (ins _.RC:$src2, _.RC:$src3, AVX512RC:$rc),
4664          OpcodeStr, "$rc, $src3, $src2", "$src2, $src3, $rc", RHS_VEC_rb>,
4665                                        AVX512FMA3Base, EVEX_B, EVEX_RC;
4666
4667   let isCodeGenOnly = 1 in {
4668     def r     : AVX512FMA3<opc, MRMSrcReg, (outs _.FRC:$dst),
4669                      (ins _.FRC:$src1, _.FRC:$src2, _.FRC:$src3),
4670                      !strconcat(OpcodeStr,
4671                               "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
4672                      [RHS_r]>;
4673     let mayLoad = 1 in
4674       def m     : AVX512FMA3<opc, MRMSrcMem, (outs _.FRC:$dst),
4675                       (ins _.FRC:$src1, _.FRC:$src2, _.ScalarMemOp:$src3),
4676                       !strconcat(OpcodeStr,
4677                                  "\t{$src3, $src2, $dst|$dst, $src2, $src3}"),
4678                       [RHS_m]>;
4679   }// isCodeGenOnly = 1
4680 }
4681 }// Constraints = "$src1 = $dst"
4682
4683 multiclass avx512_fma3s_all<bits<8> opc213, bits<8> opc231, bits<8> opc132,
4684          string OpcodeStr, SDNode OpNode, SDNode OpNodeRnd, X86VectorVTInfo _ ,
4685                                                                   string SUFF> {
4686
4687   defm NAME#213#SUFF: avx512_fma3s_common<opc213, OpcodeStr#"213"#_.Suffix , _ ,
4688                 (_.VT (OpNode _.RC:$src2, _.RC:$src1, _.RC:$src3)),
4689                 (_.VT (OpNode _.RC:$src2, _.RC:$src1,
4690                          (_.VT (scalar_to_vector(_.ScalarLdFrag addr:$src3))))),
4691                 (_.VT ( OpNodeRnd _.RC:$src2, _.RC:$src1, _.RC:$src3,
4692                          (i32 imm:$rc))),
4693                 (set _.FRC:$dst, (_.EltVT (OpNode _.FRC:$src2, _.FRC:$src1,
4694                          _.FRC:$src3))),
4695                 (set _.FRC:$dst, (_.EltVT (OpNode _.FRC:$src2, _.FRC:$src1,
4696                          (_.ScalarLdFrag addr:$src3))))>;
4697
4698   defm NAME#231#SUFF: avx512_fma3s_common<opc231, OpcodeStr#"231"#_.Suffix , _ ,
4699                 (_.VT (OpNode _.RC:$src2, _.RC:$src3, _.RC:$src1)),
4700                 (_.VT (OpNode _.RC:$src2,
4701                        (_.VT (scalar_to_vector(_.ScalarLdFrag addr:$src3))),
4702                               _.RC:$src1)),
4703                 (_.VT ( OpNodeRnd _.RC:$src2, _.RC:$src3, _.RC:$src1,
4704                                   (i32 imm:$rc))),
4705                 (set _.FRC:$dst, (_.EltVT (OpNode _.FRC:$src2, _.FRC:$src3,
4706                                           _.FRC:$src1))),
4707                 (set _.FRC:$dst, (_.EltVT (OpNode _.FRC:$src2,
4708                             (_.ScalarLdFrag addr:$src3), _.FRC:$src1)))>;
4709
4710   defm NAME#132#SUFF: avx512_fma3s_common<opc132, OpcodeStr#"132"#_.Suffix , _ ,
4711                 (_.VT (OpNode _.RC:$src1, _.RC:$src3, _.RC:$src2)),
4712                 (_.VT (OpNode _.RC:$src1,
4713                        (_.VT (scalar_to_vector(_.ScalarLdFrag addr:$src3))),
4714                               _.RC:$src2)),
4715                 (_.VT ( OpNodeRnd _.RC:$src1, _.RC:$src3, _.RC:$src2,
4716                          (i32 imm:$rc))),
4717                 (set _.FRC:$dst, (_.EltVT (OpNode _.FRC:$src1, _.FRC:$src3,
4718                          _.FRC:$src2))),
4719                 (set _.FRC:$dst, (_.EltVT (OpNode _.FRC:$src1,
4720                           (_.ScalarLdFrag addr:$src3), _.FRC:$src2)))>;
4721 }
4722
4723 multiclass avx512_fma3s<bits<8> opc213, bits<8> opc231, bits<8> opc132,
4724                              string OpcodeStr, SDNode OpNode, SDNode OpNodeRnd>{
4725   let Predicates = [HasAVX512] in {
4726     defm NAME : avx512_fma3s_all<opc213, opc231, opc132, OpcodeStr, OpNode,
4727                                    OpNodeRnd, f32x_info, "SS">,
4728                                    EVEX_CD8<32, CD8VT1>, VEX_LIG;
4729     defm NAME : avx512_fma3s_all<opc213, opc231, opc132, OpcodeStr, OpNode,
4730                                    OpNodeRnd, f64x_info, "SD">,
4731                                    EVEX_CD8<64, CD8VT1>, VEX_LIG, VEX_W;
4732   }
4733 }
4734
4735 defm VFMADD  : avx512_fma3s<0xA9, 0xB9, 0x99, "vfmadd", X86Fmadd, X86FmaddRnd>;
4736 defm VFMSUB  : avx512_fma3s<0xAB, 0xBB, 0x9B, "vfmsub", X86Fmsub, X86FmsubRnd>;
4737 defm VFNMADD : avx512_fma3s<0xAD, 0xBD, 0x9D, "vfnmadd", X86Fnmadd, X86FnmaddRnd>;
4738 defm VFNMSUB : avx512_fma3s<0xAF, 0xBF, 0x9F, "vfnmsub", X86Fnmsub, X86FnmsubRnd>;
4739
4740 //===----------------------------------------------------------------------===//
4741 // AVX-512  Scalar convert from sign integer to float/double
4742 //===----------------------------------------------------------------------===//
4743
4744 multiclass avx512_vcvtsi<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
4745                     X86VectorVTInfo DstVT, X86MemOperand x86memop,
4746                     PatFrag ld_frag, string asm> {
4747   let hasSideEffects = 0 in {
4748     def rr : SI<opc, MRMSrcReg, (outs DstVT.FRC:$dst),
4749               (ins DstVT.FRC:$src1, SrcRC:$src),
4750               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
4751               EVEX_4V;
4752     let mayLoad = 1 in
4753       def rm : SI<opc, MRMSrcMem, (outs DstVT.FRC:$dst),
4754               (ins DstVT.FRC:$src1, x86memop:$src),
4755               !strconcat(asm,"\t{$src, $src1, $dst|$dst, $src1, $src}"), []>,
4756               EVEX_4V;
4757   } // hasSideEffects = 0
4758   let isCodeGenOnly = 1 in {
4759     def rr_Int : SI<opc, MRMSrcReg, (outs DstVT.RC:$dst),
4760                   (ins DstVT.RC:$src1, SrcRC:$src2),
4761                   !strconcat(asm,"\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4762                   [(set DstVT.RC:$dst,
4763                         (OpNode (DstVT.VT DstVT.RC:$src1),
4764                                  SrcRC:$src2,
4765                                  (i32 FROUND_CURRENT)))]>, EVEX_4V;
4766
4767     def rm_Int : SI<opc, MRMSrcMem, (outs DstVT.RC:$dst),
4768                   (ins DstVT.RC:$src1, x86memop:$src2),
4769                   !strconcat(asm,"\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
4770                   [(set DstVT.RC:$dst,
4771                         (OpNode (DstVT.VT DstVT.RC:$src1),
4772                                  (ld_frag addr:$src2),
4773                                  (i32 FROUND_CURRENT)))]>, EVEX_4V;
4774   }//isCodeGenOnly = 1
4775 }
4776
4777 multiclass avx512_vcvtsi_round<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
4778                     X86VectorVTInfo DstVT, string asm> {
4779   def rrb_Int : SI<opc, MRMSrcReg, (outs DstVT.RC:$dst),
4780               (ins DstVT.RC:$src1, SrcRC:$src2, AVX512RC:$rc),
4781               !strconcat(asm,
4782                   "\t{$src2, $rc, $src1, $dst|$dst, $src1, $rc, $src2}"),
4783               [(set DstVT.RC:$dst,
4784                     (OpNode (DstVT.VT DstVT.RC:$src1),
4785                              SrcRC:$src2,
4786                              (i32 imm:$rc)))]>, EVEX_4V, EVEX_B, EVEX_RC;
4787 }
4788
4789 multiclass avx512_vcvtsi_common<bits<8> opc, SDNode OpNode, RegisterClass SrcRC,
4790                     X86VectorVTInfo DstVT, X86MemOperand x86memop,
4791                     PatFrag ld_frag, string asm> {
4792   defm NAME : avx512_vcvtsi_round<opc, OpNode, SrcRC, DstVT, asm>,
4793               avx512_vcvtsi<opc, OpNode, SrcRC, DstVT, x86memop, ld_frag, asm>,
4794                         VEX_LIG;
4795 }
4796
4797 let Predicates = [HasAVX512] in {
4798 defm VCVTSI2SSZ  : avx512_vcvtsi_common<0x2A, X86SintToFpRnd, GR32,
4799                                  v4f32x_info, i32mem, loadi32, "cvtsi2ss{l}">,
4800                                  XS, EVEX_CD8<32, CD8VT1>;
4801 defm VCVTSI642SSZ: avx512_vcvtsi_common<0x2A, X86SintToFpRnd, GR64,
4802                                  v4f32x_info, i64mem, loadi64, "cvtsi2ss{q}">,
4803                                  XS, VEX_W, EVEX_CD8<64, CD8VT1>;
4804 defm VCVTSI2SDZ  : avx512_vcvtsi_common<0x2A, X86SintToFpRnd, GR32,
4805                                  v2f64x_info, i32mem, loadi32, "cvtsi2sd{l}">,
4806                                  XD, EVEX_CD8<32, CD8VT1>;
4807 defm VCVTSI642SDZ: avx512_vcvtsi_common<0x2A, X86SintToFpRnd, GR64,
4808                                  v2f64x_info, i64mem, loadi64, "cvtsi2sd{q}">,
4809                                  XD, VEX_W, EVEX_CD8<64, CD8VT1>;
4810
4811 def : Pat<(f32 (sint_to_fp (loadi32 addr:$src))),
4812           (VCVTSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
4813 def : Pat<(f32 (sint_to_fp (loadi64 addr:$src))),
4814           (VCVTSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
4815 def : Pat<(f64 (sint_to_fp (loadi32 addr:$src))),
4816           (VCVTSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
4817 def : Pat<(f64 (sint_to_fp (loadi64 addr:$src))),
4818           (VCVTSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
4819
4820 def : Pat<(f32 (sint_to_fp GR32:$src)),
4821           (VCVTSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
4822 def : Pat<(f32 (sint_to_fp GR64:$src)),
4823           (VCVTSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
4824 def : Pat<(f64 (sint_to_fp GR32:$src)),
4825           (VCVTSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
4826 def : Pat<(f64 (sint_to_fp GR64:$src)),
4827           (VCVTSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
4828
4829 defm VCVTUSI2SSZ   : avx512_vcvtsi_common<0x7B, X86UintToFpRnd, GR32,
4830                                   v4f32x_info, i32mem, loadi32,
4831                                   "cvtusi2ss{l}">, XS, EVEX_CD8<32, CD8VT1>;
4832 defm VCVTUSI642SSZ : avx512_vcvtsi_common<0x7B, X86UintToFpRnd, GR64,
4833                                   v4f32x_info, i64mem, loadi64, "cvtusi2ss{q}">,
4834                                   XS, VEX_W, EVEX_CD8<64, CD8VT1>;
4835 defm VCVTUSI2SDZ   : avx512_vcvtsi<0x7B, X86UintToFpRnd, GR32, v2f64x_info,
4836                                   i32mem, loadi32, "cvtusi2sd{l}">,
4837                                   XD, VEX_LIG, EVEX_CD8<32, CD8VT1>;
4838 defm VCVTUSI642SDZ : avx512_vcvtsi_common<0x7B, X86UintToFpRnd, GR64,
4839                                   v2f64x_info, i64mem, loadi64, "cvtusi2sd{q}">,
4840                                   XD, VEX_W, EVEX_CD8<64, CD8VT1>;
4841
4842 def : Pat<(f32 (uint_to_fp (loadi32 addr:$src))),
4843           (VCVTUSI2SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
4844 def : Pat<(f32 (uint_to_fp (loadi64 addr:$src))),
4845           (VCVTUSI642SSZrm (f32 (IMPLICIT_DEF)), addr:$src)>;
4846 def : Pat<(f64 (uint_to_fp (loadi32 addr:$src))),
4847           (VCVTUSI2SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
4848 def : Pat<(f64 (uint_to_fp (loadi64 addr:$src))),
4849           (VCVTUSI642SDZrm (f64 (IMPLICIT_DEF)), addr:$src)>;
4850
4851 def : Pat<(f32 (uint_to_fp GR32:$src)),
4852           (VCVTUSI2SSZrr (f32 (IMPLICIT_DEF)), GR32:$src)>;
4853 def : Pat<(f32 (uint_to_fp GR64:$src)),
4854           (VCVTUSI642SSZrr (f32 (IMPLICIT_DEF)), GR64:$src)>;
4855 def : Pat<(f64 (uint_to_fp GR32:$src)),
4856           (VCVTUSI2SDZrr (f64 (IMPLICIT_DEF)), GR32:$src)>;
4857 def : Pat<(f64 (uint_to_fp GR64:$src)),
4858           (VCVTUSI642SDZrr (f64 (IMPLICIT_DEF)), GR64:$src)>;
4859 }
4860
4861 //===----------------------------------------------------------------------===//
4862 // AVX-512  Scalar convert from float/double to integer
4863 //===----------------------------------------------------------------------===//
4864 multiclass avx512_cvt_s_int_round<bits<8> opc, RegisterClass SrcRC,
4865                                   RegisterClass DstRC, Intrinsic Int,
4866                            Operand memop, ComplexPattern mem_cpat, string asm> {
4867   let hasSideEffects = 0, Predicates = [HasAVX512] in {
4868     def rr : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src),
4869                 !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4870                 [(set DstRC:$dst, (Int SrcRC:$src))]>, EVEX, VEX_LIG;
4871     def rb : SI<opc, MRMSrcReg, (outs DstRC:$dst), (ins SrcRC:$src, AVX512RC:$rc),
4872                 !strconcat(asm,"\t{$rc, $src, $dst|$dst, $src, $rc}"), []>,
4873                 EVEX, VEX_LIG, EVEX_B, EVEX_RC;
4874     let mayLoad = 1 in
4875     def rm : SI<opc, MRMSrcMem, (outs DstRC:$dst), (ins memop:$src),
4876                 !strconcat(asm,"\t{$src, $dst|$dst, $src}"), []>, EVEX, VEX_LIG;
4877   } // hasSideEffects = 0, Predicates = [HasAVX512]
4878 }
4879
4880 // Convert float/double to signed/unsigned int 32/64
4881 defm VCVTSS2SIZ: avx512_cvt_s_int_round<0x2D, VR128X, GR32, int_x86_sse_cvtss2si,
4882                                    ssmem, sse_load_f32, "cvtss2si">,
4883                                    XS, EVEX_CD8<32, CD8VT1>;
4884 defm VCVTSS2SI64Z: avx512_cvt_s_int_round<0x2D, VR128X, GR64,
4885                                   int_x86_sse_cvtss2si64,
4886                                    ssmem, sse_load_f32, "cvtss2si">,
4887                                    XS, VEX_W, EVEX_CD8<32, CD8VT1>;
4888 defm VCVTSS2USIZ: avx512_cvt_s_int_round<0x79, VR128X, GR32,
4889                                   int_x86_avx512_cvtss2usi,
4890                                    ssmem, sse_load_f32, "cvtss2usi">,
4891                                    XS, EVEX_CD8<32, CD8VT1>;
4892 defm VCVTSS2USI64Z: avx512_cvt_s_int_round<0x79, VR128X, GR64,
4893                                    int_x86_avx512_cvtss2usi64, ssmem,
4894                                    sse_load_f32, "cvtss2usi">, XS, VEX_W,
4895                                    EVEX_CD8<32, CD8VT1>;
4896 defm VCVTSD2SIZ: avx512_cvt_s_int_round<0x2D, VR128X, GR32, int_x86_sse2_cvtsd2si,
4897                                    sdmem, sse_load_f64, "cvtsd2si">,
4898                                    XD, EVEX_CD8<64, CD8VT1>;
4899 defm VCVTSD2SI64Z: avx512_cvt_s_int_round<0x2D, VR128X, GR64,
4900                                    int_x86_sse2_cvtsd2si64,
4901                                    sdmem, sse_load_f64, "cvtsd2si">,
4902                                    XD, VEX_W, EVEX_CD8<64, CD8VT1>;
4903 defm VCVTSD2USIZ:   avx512_cvt_s_int_round<0x79, VR128X, GR32,
4904                                    int_x86_avx512_cvtsd2usi,
4905                                    sdmem, sse_load_f64, "cvtsd2usi">,
4906                                    XD, EVEX_CD8<64, CD8VT1>;
4907 defm VCVTSD2USI64Z: avx512_cvt_s_int_round<0x79, VR128X, GR64,
4908                                    int_x86_avx512_cvtsd2usi64, sdmem,
4909                                    sse_load_f64, "cvtsd2usi">, XD, VEX_W,
4910                                    EVEX_CD8<64, CD8VT1>;
4911
4912 let isCodeGenOnly = 1 , Predicates = [HasAVX512] in {
4913   defm Int_VCVTSI2SSZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
4914             int_x86_sse_cvtsi2ss, i32mem, loadi32, "cvtsi2ss{l}",
4915             SSE_CVT_Scalar, 0>, XS, EVEX_4V;
4916   defm Int_VCVTSI2SS64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
4917             int_x86_sse_cvtsi642ss, i64mem, loadi64, "cvtsi2ss{q}",
4918             SSE_CVT_Scalar, 0>, XS, EVEX_4V, VEX_W;
4919   defm Int_VCVTSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
4920             int_x86_sse2_cvtsi2sd, i32mem, loadi32, "cvtsi2sd{l}",
4921             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
4922   defm Int_VCVTSI2SD64Z : sse12_cvt_sint_3addr<0x2A, GR64, VR128X,
4923             int_x86_sse2_cvtsi642sd, i64mem, loadi64, "cvtsi2sd{q}",
4924             SSE_CVT_Scalar, 0>, XD, EVEX_4V, VEX_W;
4925
4926   defm Int_VCVTUSI2SDZ : sse12_cvt_sint_3addr<0x2A, GR32, VR128X,
4927             int_x86_avx512_cvtusi2sd, i32mem, loadi32, "cvtusi2sd{l}",
4928             SSE_CVT_Scalar, 0>, XD, EVEX_4V;
4929 } // isCodeGenOnly = 1, Predicates = [HasAVX512]
4930
4931 // Convert float/double to signed/unsigned int 32/64 with truncation
4932 multiclass avx512_cvt_s_all<bits<8> opc, string asm, X86VectorVTInfo _SrcRC,
4933                             X86VectorVTInfo _DstRC, SDNode OpNode,
4934                             SDNode OpNodeRnd>{
4935 let Predicates = [HasAVX512] in {
4936   def rr : SI<opc, MRMSrcReg, (outs _DstRC.RC:$dst), (ins _SrcRC.FRC:$src),
4937               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4938               [(set _DstRC.RC:$dst, (OpNode _SrcRC.FRC:$src))]>, EVEX;
4939   def rb : SI<opc, MRMSrcReg, (outs _DstRC.RC:$dst), (ins _SrcRC.FRC:$src),
4940                 !strconcat(asm,"\t{{sae}, $src, $dst|$dst, $src, {sae}}"),
4941                 []>, EVEX, EVEX_B;
4942   def rm : SI<opc, MRMSrcMem, (outs _DstRC.RC:$dst), (ins _SrcRC.MemOp:$src),
4943               !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4944               [(set _DstRC.RC:$dst, (OpNode (_SrcRC.ScalarLdFrag addr:$src)))]>,
4945               EVEX;
4946
4947   let isCodeGenOnly = 1,hasSideEffects = 0 in {
4948       def rr_Int : SI<opc, MRMSrcReg, (outs _DstRC.RC:$dst), (ins _SrcRC.RC:$src),
4949                 !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4950                [(set _DstRC.RC:$dst, (OpNodeRnd _SrcRC.RC:$src,
4951                                      (i32 FROUND_CURRENT)))]>, EVEX, VEX_LIG;
4952       def rb_Int : SI<opc, MRMSrcReg, (outs _DstRC.RC:$dst), (ins _SrcRC.RC:$src),
4953                 !strconcat(asm,"\t{{sae}, $src, $dst|$dst, $src, {sae}}"),
4954                 [(set _DstRC.RC:$dst, (OpNodeRnd _SrcRC.RC:$src,
4955                                       (i32 FROUND_NO_EXC)))]>,
4956                                       EVEX,VEX_LIG , EVEX_B;
4957       let mayLoad = 1 in
4958         def rm_Int : SI<opc, MRMSrcMem, (outs _DstRC.RC:$dst),
4959                     (ins _SrcRC.MemOp:$src),
4960                     !strconcat(asm,"\t{$src, $dst|$dst, $src}"),
4961                     []>, EVEX, VEX_LIG;
4962
4963   } // isCodeGenOnly = 1, hasSideEffects = 0
4964 } //HasAVX512
4965 }
4966
4967
4968 defm VCVTTSS2SIZ: avx512_cvt_s_all<0x2C, "cvttss2si", f32x_info, i32x_info,
4969                         fp_to_sint,X86cvttss2IntRnd>,
4970                         XS, EVEX_CD8<32, CD8VT1>;
4971 defm VCVTTSS2SI64Z: avx512_cvt_s_all<0x2C, "cvttss2si", f32x_info, i64x_info,
4972                         fp_to_sint,X86cvttss2IntRnd>,
4973                         VEX_W, XS, EVEX_CD8<32, CD8VT1>;
4974 defm VCVTTSD2SIZ: avx512_cvt_s_all<0x2C, "cvttsd2si", f64x_info, i32x_info,
4975                         fp_to_sint,X86cvttsd2IntRnd>,
4976                         XD, EVEX_CD8<64, CD8VT1>;
4977 defm VCVTTSD2SI64Z: avx512_cvt_s_all<0x2C, "cvttsd2si", f64x_info, i64x_info,
4978                         fp_to_sint,X86cvttsd2IntRnd>,
4979                         VEX_W, XD, EVEX_CD8<64, CD8VT1>;
4980
4981 defm VCVTTSS2USIZ: avx512_cvt_s_all<0x78, "cvttss2usi", f32x_info, i32x_info,
4982                         fp_to_uint,X86cvttss2UIntRnd>,
4983                         XS, EVEX_CD8<32, CD8VT1>;
4984 defm VCVTTSS2USI64Z: avx512_cvt_s_all<0x78, "cvttss2usi", f32x_info, i64x_info,
4985                         fp_to_uint,X86cvttss2UIntRnd>,
4986                         XS,VEX_W, EVEX_CD8<32, CD8VT1>;
4987 defm VCVTTSD2USIZ: avx512_cvt_s_all<0x78, "cvttsd2usi", f64x_info, i32x_info,
4988                         fp_to_uint,X86cvttsd2UIntRnd>,
4989                         XD, EVEX_CD8<64, CD8VT1>;
4990 defm VCVTTSD2USI64Z: avx512_cvt_s_all<0x78, "cvttsd2usi", f64x_info, i64x_info,
4991                         fp_to_uint,X86cvttsd2UIntRnd>,
4992                         XD, VEX_W, EVEX_CD8<64, CD8VT1>;
4993 let Predicates = [HasAVX512] in {
4994   def : Pat<(i32 (int_x86_sse_cvttss2si (v4f32 VR128X:$src))),
4995             (VCVTTSS2SIZrr_Int (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
4996   def : Pat<(i64 (int_x86_sse_cvttss2si64 (v4f32 VR128X:$src))),
4997             (VCVTTSS2SI64Zrr_Int (COPY_TO_REGCLASS VR128X:$src, FR32X))>;
4998   def : Pat<(i32 (int_x86_sse2_cvttsd2si (v2f64 VR128X:$src))),
4999             (VCVTTSD2SIZrr_Int (COPY_TO_REGCLASS VR128X:$src, FR64X))>;
5000   def : Pat<(i64 (int_x86_sse2_cvttsd2si64 (v2f64 VR128X:$src))),
5001             (VCVTTSD2SI64Zrr_Int (COPY_TO_REGCLASS VR128X:$src, FR64X))>;
5002
5003 } // HasAVX512
5004 //===----------------------------------------------------------------------===//
5005 // AVX-512  Convert form float to double and back
5006 //===----------------------------------------------------------------------===//
5007 multiclass avx512_cvt_fp_scalar<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5008                          X86VectorVTInfo _Src, SDNode OpNode> {
5009   defm rr : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5010                          (ins _Src.RC:$src1, _Src.RC:$src2), OpcodeStr,
5011                          "$src2, $src1", "$src1, $src2",
5012                          (_.VT (OpNode (_Src.VT _Src.RC:$src1),
5013                                        (_Src.VT _Src.RC:$src2)))>,
5014                          EVEX_4V, VEX_LIG, Sched<[WriteCvtF2F]>;
5015   defm rm : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
5016                          (ins _Src.RC:$src1, _Src.MemOp:$src2), OpcodeStr,
5017                          "$src2, $src1", "$src1, $src2",
5018                          (_.VT (OpNode (_Src.VT _Src.RC:$src1),
5019                                   (_Src.VT (scalar_to_vector
5020                                             (_Src.ScalarLdFrag addr:$src2)))))>,
5021                          EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>;
5022 }
5023
5024 // Scalar Coversion with SAE - suppress all exceptions
5025 multiclass avx512_cvt_fp_sae_scalar<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5026                          X86VectorVTInfo _Src, SDNode OpNodeRnd> {
5027   defm rrb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5028                         (ins _Src.RC:$src1, _Src.RC:$src2), OpcodeStr,
5029                         "{sae}, $src2, $src1", "$src1, $src2, {sae}",
5030                         (_.VT (OpNodeRnd (_Src.VT _Src.RC:$src1),
5031                                          (_Src.VT _Src.RC:$src2),
5032                                          (i32 FROUND_NO_EXC)))>,
5033                         EVEX_4V, VEX_LIG, EVEX_B;
5034 }
5035
5036 // Scalar Conversion with rounding control (RC)
5037 multiclass avx512_cvt_fp_rc_scalar<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5038                          X86VectorVTInfo _Src, SDNode OpNodeRnd> {
5039   defm rrb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5040                         (ins _Src.RC:$src1, _Src.RC:$src2, AVX512RC:$rc), OpcodeStr,
5041                         "$rc, $src2, $src1", "$src1, $src2, $rc",
5042                         (_.VT (OpNodeRnd (_Src.VT _Src.RC:$src1),
5043                                          (_Src.VT _Src.RC:$src2), (i32 imm:$rc)))>,
5044                         EVEX_4V, VEX_LIG, Sched<[WriteCvtF2FLd, ReadAfterLd]>,
5045                         EVEX_B, EVEX_RC;
5046 }
5047 multiclass avx512_cvt_fp_scalar_sd2ss<bits<8> opc, string OpcodeStr, SDNode OpNode,
5048                                   SDNode OpNodeRnd, X86VectorVTInfo _src,
5049                                                         X86VectorVTInfo _dst> {
5050   let Predicates = [HasAVX512] in {
5051     defm Z : avx512_cvt_fp_scalar<opc, OpcodeStr, _dst, _src, OpNode>,
5052              avx512_cvt_fp_rc_scalar<opc, OpcodeStr, _dst, _src,
5053                                OpNodeRnd>, VEX_W, EVEX_CD8<64, CD8VT1>,
5054                                EVEX_V512, XD;
5055   }
5056 }
5057
5058 multiclass avx512_cvt_fp_scalar_ss2sd<bits<8> opc, string OpcodeStr, SDNode OpNode,
5059                                     SDNode OpNodeRnd, X86VectorVTInfo _src,
5060                                                           X86VectorVTInfo _dst> {
5061   let Predicates = [HasAVX512] in {
5062     defm Z : avx512_cvt_fp_scalar<opc, OpcodeStr, _dst, _src, OpNode>,
5063              avx512_cvt_fp_sae_scalar<opc, OpcodeStr, _dst, _src, OpNodeRnd>,
5064              EVEX_CD8<32, CD8VT1>, XS, EVEX_V512;
5065   }
5066 }
5067 defm VCVTSD2SS : avx512_cvt_fp_scalar_sd2ss<0x5A, "vcvtsd2ss", X86fround,
5068                                          X86froundRnd, f64x_info, f32x_info>;
5069 defm VCVTSS2SD : avx512_cvt_fp_scalar_ss2sd<0x5A, "vcvtss2sd", X86fpext,
5070                                           X86fpextRnd,f32x_info, f64x_info >;
5071
5072 def : Pat<(f64 (fextend FR32X:$src)),
5073           (COPY_TO_REGCLASS (VCVTSS2SDZrr (COPY_TO_REGCLASS FR32X:$src, VR128X),
5074                                (COPY_TO_REGCLASS FR32X:$src, VR128X)), VR128X)>,
5075           Requires<[HasAVX512]>;
5076 def : Pat<(f64 (fextend (loadf32 addr:$src))),
5077           (COPY_TO_REGCLASS (VCVTSS2SDZrm (v4f32 (IMPLICIT_DEF)), addr:$src), VR128X)>,
5078           Requires<[HasAVX512]>;
5079
5080 def : Pat<(f64 (extloadf32 addr:$src)),
5081       (COPY_TO_REGCLASS (VCVTSS2SDZrm (v4f32 (IMPLICIT_DEF)), addr:$src), VR128X)>,
5082       Requires<[HasAVX512, OptForSize]>;
5083
5084 def : Pat<(f64 (extloadf32 addr:$src)),
5085           (COPY_TO_REGCLASS (VCVTSS2SDZrr (v4f32 (IMPLICIT_DEF)),
5086                     (COPY_TO_REGCLASS (VMOVSSZrm addr:$src), VR128X)), VR128X)>,
5087           Requires<[HasAVX512, OptForSpeed]>;
5088
5089 def : Pat<(f32 (fround FR64X:$src)),
5090           (COPY_TO_REGCLASS (VCVTSD2SSZrr (COPY_TO_REGCLASS FR64X:$src, VR128X),
5091                     (COPY_TO_REGCLASS FR64X:$src, VR128X)), VR128X)>,
5092            Requires<[HasAVX512]>;
5093 //===----------------------------------------------------------------------===//
5094 // AVX-512  Vector convert from signed/unsigned integer to float/double
5095 //          and from float/double to signed/unsigned integer
5096 //===----------------------------------------------------------------------===//
5097
5098 multiclass avx512_vcvt_fp<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5099                          X86VectorVTInfo _Src, SDNode OpNode,
5100                          string Broadcast = _.BroadcastStr,
5101                          string Alias = ""> {
5102
5103   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5104                          (ins _Src.RC:$src), OpcodeStr, "$src", "$src",
5105                          (_.VT (OpNode (_Src.VT _Src.RC:$src)))>, EVEX;
5106
5107   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5108                          (ins _Src.MemOp:$src), OpcodeStr#Alias, "$src", "$src",
5109                          (_.VT (OpNode (_Src.VT
5110                              (bitconvert (_Src.LdFrag addr:$src)))))>, EVEX;
5111
5112   defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5113                          (ins _Src.MemOp:$src), OpcodeStr,
5114                          "${src}"##Broadcast, "${src}"##Broadcast,
5115                          (_.VT (OpNode (_Src.VT
5116                                   (X86VBroadcast (_Src.ScalarLdFrag addr:$src)))
5117                             ))>, EVEX, EVEX_B;
5118 }
5119 // Coversion with SAE - suppress all exceptions
5120 multiclass avx512_vcvt_fp_sae<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5121                          X86VectorVTInfo _Src, SDNode OpNodeRnd> {
5122   defm rrb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5123                         (ins _Src.RC:$src), OpcodeStr,
5124                         "{sae}, $src", "$src, {sae}",
5125                         (_.VT (OpNodeRnd (_Src.VT _Src.RC:$src),
5126                                (i32 FROUND_NO_EXC)))>,
5127                         EVEX, EVEX_B;
5128 }
5129
5130 // Conversion with rounding control (RC)
5131 multiclass avx512_vcvt_fp_rc<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5132                          X86VectorVTInfo _Src, SDNode OpNodeRnd> {
5133   defm rrb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5134                         (ins _Src.RC:$src, AVX512RC:$rc), OpcodeStr,
5135                         "$rc, $src", "$src, $rc",
5136                         (_.VT (OpNodeRnd (_Src.VT _Src.RC:$src), (i32 imm:$rc)))>,
5137                         EVEX, EVEX_B, EVEX_RC;
5138 }
5139
5140 // Extend Float to Double
5141 multiclass avx512_cvtps2pd<bits<8> opc, string OpcodeStr> {
5142   let Predicates = [HasAVX512] in {
5143     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8f64_info, v8f32x_info, fextend>,
5144              avx512_vcvt_fp_sae<opc, OpcodeStr, v8f64_info, v8f32x_info,
5145                                 X86vfpextRnd>, EVEX_V512;
5146   }
5147   let Predicates = [HasVLX] in {
5148     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2f64x_info, v4f32x_info,
5149                                X86vfpext, "{1to2}">, EVEX_V128;
5150     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4f64x_info, v4f32x_info, fextend>,
5151                                      EVEX_V256;
5152   }
5153 }
5154
5155 // Truncate Double to Float
5156 multiclass avx512_cvtpd2ps<bits<8> opc, string OpcodeStr> {
5157   let Predicates = [HasAVX512] in {
5158     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8f32x_info, v8f64_info, fround>,
5159              avx512_vcvt_fp_rc<opc, OpcodeStr, v8f32x_info, v8f64_info,
5160                                X86vfproundRnd>, EVEX_V512;
5161   }
5162   let Predicates = [HasVLX] in {
5163     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4f32x_info, v2f64x_info,
5164                                X86vfpround, "{1to2}", "{x}">, EVEX_V128;
5165     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4f32x_info, v4f64x_info, fround,
5166                                "{1to4}", "{y}">, EVEX_V256;
5167   }
5168 }
5169
5170 defm VCVTPD2PS : avx512_cvtpd2ps<0x5A, "vcvtpd2ps">,
5171                                   VEX_W, PD, EVEX_CD8<64, CD8VF>;
5172 defm VCVTPS2PD : avx512_cvtps2pd<0x5A, "vcvtps2pd">,
5173                                   PS, EVEX_CD8<32, CD8VH>;
5174
5175 def : Pat<(v8f64 (extloadv8f32 addr:$src)),
5176             (VCVTPS2PDZrm addr:$src)>;
5177
5178 let Predicates = [HasVLX] in {
5179   def : Pat<(v4f64 (extloadv4f32 addr:$src)),
5180               (VCVTPS2PDZ256rm addr:$src)>;
5181 }
5182
5183 // Convert Signed/Unsigned Doubleword to Double
5184 multiclass avx512_cvtdq2pd<bits<8> opc, string OpcodeStr, SDNode OpNode,
5185                            SDNode OpNode128> {
5186   // No rounding in this op
5187   let Predicates = [HasAVX512] in
5188     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8f64_info, v8i32x_info, OpNode>,
5189                                      EVEX_V512;
5190
5191   let Predicates = [HasVLX] in {
5192     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2f64x_info, v4i32x_info,
5193                                      OpNode128, "{1to2}">, EVEX_V128;
5194     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4f64x_info, v4i32x_info, OpNode>,
5195                                      EVEX_V256;
5196   }
5197 }
5198
5199 // Convert Signed/Unsigned Doubleword to Float
5200 multiclass avx512_cvtdq2ps<bits<8> opc, string OpcodeStr, SDNode OpNode,
5201                            SDNode OpNodeRnd> {
5202   let Predicates = [HasAVX512] in
5203     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v16f32_info, v16i32_info, OpNode>,
5204              avx512_vcvt_fp_rc<opc, OpcodeStr, v16f32_info, v16i32_info,
5205                                OpNodeRnd>, EVEX_V512;
5206
5207   let Predicates = [HasVLX] in {
5208     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4f32x_info, v4i32x_info, OpNode>,
5209                                      EVEX_V128;
5210     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v8f32x_info, v8i32x_info, OpNode>,
5211                                      EVEX_V256;
5212   }
5213 }
5214
5215 // Convert Float to Signed/Unsigned Doubleword with truncation
5216 multiclass avx512_cvttps2dq<bits<8> opc, string OpcodeStr,
5217                                   SDNode OpNode, SDNode OpNodeRnd> {
5218   let Predicates = [HasAVX512] in {
5219     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v16i32_info, v16f32_info, OpNode>,
5220              avx512_vcvt_fp_sae<opc, OpcodeStr, v16i32_info, v16f32_info,
5221                                 OpNodeRnd>, EVEX_V512;
5222   }
5223   let Predicates = [HasVLX] in {
5224     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4i32x_info, v4f32x_info, OpNode>,
5225                                      EVEX_V128;
5226     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v8i32x_info, v8f32x_info, OpNode>,
5227                                      EVEX_V256;
5228   }
5229 }
5230
5231 // Convert Float to Signed/Unsigned Doubleword
5232 multiclass avx512_cvtps2dq<bits<8> opc, string OpcodeStr,
5233                                   SDNode OpNode, SDNode OpNodeRnd> {
5234   let Predicates = [HasAVX512] in {
5235     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v16i32_info, v16f32_info, OpNode>,
5236              avx512_vcvt_fp_rc<opc, OpcodeStr, v16i32_info, v16f32_info,
5237                                 OpNodeRnd>, EVEX_V512;
5238   }
5239   let Predicates = [HasVLX] in {
5240     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4i32x_info, v4f32x_info, OpNode>,
5241                                      EVEX_V128;
5242     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v8i32x_info, v8f32x_info, OpNode>,
5243                                      EVEX_V256;
5244   }
5245 }
5246
5247 // Convert Double to Signed/Unsigned Doubleword with truncation
5248 multiclass avx512_cvttpd2dq<bits<8> opc, string OpcodeStr,
5249                                   SDNode OpNode, SDNode OpNodeRnd> {
5250   let Predicates = [HasAVX512] in {
5251     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8i32x_info, v8f64_info, OpNode>,
5252              avx512_vcvt_fp_sae<opc, OpcodeStr, v8i32x_info, v8f64_info,
5253                                 OpNodeRnd>, EVEX_V512;
5254   }
5255   let Predicates = [HasVLX] in {
5256     // we need "x"/"y" suffixes in order to distinguish between 128 and 256
5257     // memory forms of these instructions in Asm Parcer. They have the same
5258     // dest type - 'v4i32x_info'. We also specify the broadcast string explicitly
5259     // due to the same reason.
5260     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4i32x_info, v2f64x_info, OpNode,
5261                                "{1to2}", "{x}">, EVEX_V128;
5262     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4i32x_info, v4f64x_info, OpNode,
5263                                "{1to4}", "{y}">, EVEX_V256;
5264   }
5265 }
5266
5267 // Convert Double to Signed/Unsigned Doubleword
5268 multiclass avx512_cvtpd2dq<bits<8> opc, string OpcodeStr,
5269                                   SDNode OpNode, SDNode OpNodeRnd> {
5270   let Predicates = [HasAVX512] in {
5271     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8i32x_info, v8f64_info, OpNode>,
5272              avx512_vcvt_fp_rc<opc, OpcodeStr, v8i32x_info, v8f64_info,
5273                                OpNodeRnd>, EVEX_V512;
5274   }
5275   let Predicates = [HasVLX] in {
5276     // we need "x"/"y" suffixes in order to distinguish between 128 and 256
5277     // memory forms of these instructions in Asm Parcer. They have the same
5278     // dest type - 'v4i32x_info'. We also specify the broadcast string explicitly
5279     // due to the same reason.
5280     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4i32x_info, v2f64x_info, OpNode,
5281                                "{1to2}", "{x}">, EVEX_V128;
5282     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4i32x_info, v4f64x_info, OpNode,
5283                                "{1to4}", "{y}">, EVEX_V256;
5284   }
5285 }
5286
5287 // Convert Double to Signed/Unsigned Quardword
5288 multiclass avx512_cvtpd2qq<bits<8> opc, string OpcodeStr,
5289                                   SDNode OpNode, SDNode OpNodeRnd> {
5290   let Predicates = [HasDQI] in {
5291     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8i64_info, v8f64_info, OpNode>,
5292              avx512_vcvt_fp_rc<opc, OpcodeStr, v8i64_info, v8f64_info,
5293                                OpNodeRnd>, EVEX_V512;
5294   }
5295   let Predicates = [HasDQI, HasVLX] in {
5296     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2i64x_info, v2f64x_info, OpNode>,
5297                                EVEX_V128;
5298     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4i64x_info, v4f64x_info, OpNode>,
5299                                EVEX_V256;
5300   }
5301 }
5302
5303 // Convert Double to Signed/Unsigned Quardword with truncation
5304 multiclass avx512_cvttpd2qq<bits<8> opc, string OpcodeStr,
5305                                   SDNode OpNode, SDNode OpNodeRnd> {
5306   let Predicates = [HasDQI] in {
5307     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8i64_info, v8f64_info, OpNode>,
5308              avx512_vcvt_fp_sae<opc, OpcodeStr, v8i64_info, v8f64_info,
5309                                OpNodeRnd>, EVEX_V512;
5310   }
5311   let Predicates = [HasDQI, HasVLX] in {
5312     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2i64x_info, v2f64x_info, OpNode>,
5313                                EVEX_V128;
5314     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4i64x_info, v4f64x_info, OpNode>,
5315                                EVEX_V256;
5316   }
5317 }
5318
5319 // Convert Signed/Unsigned Quardword to Double
5320 multiclass avx512_cvtqq2pd<bits<8> opc, string OpcodeStr,
5321                                   SDNode OpNode, SDNode OpNodeRnd> {
5322   let Predicates = [HasDQI] in {
5323     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8f64_info, v8i64_info, OpNode>,
5324              avx512_vcvt_fp_rc<opc, OpcodeStr, v8f64_info, v8i64_info,
5325                                OpNodeRnd>, EVEX_V512;
5326   }
5327   let Predicates = [HasDQI, HasVLX] in {
5328     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2f64x_info, v2i64x_info, OpNode>,
5329                                EVEX_V128;
5330     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4f64x_info, v4i64x_info, OpNode>,
5331                                EVEX_V256;
5332   }
5333 }
5334
5335 // Convert Float to Signed/Unsigned Quardword
5336 multiclass avx512_cvtps2qq<bits<8> opc, string OpcodeStr,
5337                                   SDNode OpNode, SDNode OpNodeRnd> {
5338   let Predicates = [HasDQI] in {
5339     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8i64_info, v8f32x_info, OpNode>,
5340              avx512_vcvt_fp_rc<opc, OpcodeStr, v8i64_info, v8f32x_info,
5341                                OpNodeRnd>, EVEX_V512;
5342   }
5343   let Predicates = [HasDQI, HasVLX] in {
5344     // Explicitly specified broadcast string, since we take only 2 elements
5345     // from v4f32x_info source
5346     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2i64x_info, v4f32x_info, OpNode,
5347                                "{1to2}">, EVEX_V128;
5348     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4i64x_info, v4f32x_info, OpNode>,
5349                                EVEX_V256;
5350   }
5351 }
5352
5353 // Convert Float to Signed/Unsigned Quardword with truncation
5354 multiclass avx512_cvttps2qq<bits<8> opc, string OpcodeStr,
5355                                   SDNode OpNode, SDNode OpNodeRnd> {
5356   let Predicates = [HasDQI] in {
5357     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8i64_info, v8f32x_info, OpNode>,
5358              avx512_vcvt_fp_sae<opc, OpcodeStr, v8i64_info, v8f32x_info,
5359                                OpNodeRnd>, EVEX_V512;
5360   }
5361   let Predicates = [HasDQI, HasVLX] in {
5362     // Explicitly specified broadcast string, since we take only 2 elements
5363     // from v4f32x_info source
5364     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v2i64x_info, v4f32x_info, OpNode,
5365                                "{1to2}">, EVEX_V128;
5366     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4i64x_info, v4f32x_info, OpNode>,
5367                                EVEX_V256;
5368   }
5369 }
5370
5371 // Convert Signed/Unsigned Quardword to Float
5372 multiclass avx512_cvtqq2ps<bits<8> opc, string OpcodeStr,
5373                                   SDNode OpNode, SDNode OpNodeRnd> {
5374   let Predicates = [HasDQI] in {
5375     defm Z : avx512_vcvt_fp<opc, OpcodeStr, v8f32x_info, v8i64_info, OpNode>,
5376              avx512_vcvt_fp_rc<opc, OpcodeStr, v8f32x_info, v8i64_info,
5377                                OpNodeRnd>, EVEX_V512;
5378   }
5379   let Predicates = [HasDQI, HasVLX] in {
5380     // we need "x"/"y" suffixes in order to distinguish between 128 and 256
5381     // memory forms of these instructions in Asm Parcer. They have the same
5382     // dest type - 'v4i32x_info'. We also specify the broadcast string explicitly
5383     // due to the same reason.
5384     defm Z128 : avx512_vcvt_fp<opc, OpcodeStr, v4f32x_info, v2i64x_info, OpNode,
5385                                "{1to2}", "{x}">, EVEX_V128;
5386     defm Z256 : avx512_vcvt_fp<opc, OpcodeStr, v4f32x_info, v4i64x_info, OpNode,
5387                                "{1to4}", "{y}">, EVEX_V256;
5388   }
5389 }
5390
5391 defm VCVTDQ2PD : avx512_cvtdq2pd<0xE6, "vcvtdq2pd", sint_to_fp, X86cvtdq2pd>, XS,
5392                                 EVEX_CD8<32, CD8VH>;
5393
5394 defm VCVTDQ2PS : avx512_cvtdq2ps<0x5B, "vcvtdq2ps", sint_to_fp,
5395                                 X86VSintToFpRnd>,
5396                                 PS, EVEX_CD8<32, CD8VF>;
5397
5398 defm VCVTTPS2DQ : avx512_cvttps2dq<0x5B, "vcvttps2dq", fp_to_sint,
5399                                 X86VFpToSintRnd>,
5400                                 XS, EVEX_CD8<32, CD8VF>;
5401
5402 defm VCVTTPD2DQ : avx512_cvttpd2dq<0xE6, "vcvttpd2dq", fp_to_sint,
5403                                  X86VFpToSintRnd>,
5404                                  PD, VEX_W, EVEX_CD8<64, CD8VF>;
5405
5406 defm VCVTTPS2UDQ : avx512_cvttps2dq<0x78, "vcvttps2udq", fp_to_uint,
5407                                  X86VFpToUintRnd>, PS,
5408                                  EVEX_CD8<32, CD8VF>;
5409
5410 defm VCVTTPD2UDQ : avx512_cvttpd2dq<0x78, "vcvttpd2udq", fp_to_uint,
5411                                  X86VFpToUintRnd>, PS, VEX_W,
5412                                  EVEX_CD8<64, CD8VF>;
5413
5414 defm VCVTUDQ2PD : avx512_cvtdq2pd<0x7A, "vcvtudq2pd", uint_to_fp, X86cvtudq2pd>,
5415                                  XS, EVEX_CD8<32, CD8VH>;
5416
5417 defm VCVTUDQ2PS : avx512_cvtdq2ps<0x7A, "vcvtudq2ps", uint_to_fp,
5418                                  X86VUintToFpRnd>, XD,
5419                                  EVEX_CD8<32, CD8VF>;
5420
5421 defm VCVTPS2DQ : avx512_cvtps2dq<0x5B, "vcvtps2dq", X86cvtps2Int,
5422                                  X86cvtps2IntRnd>, PD, EVEX_CD8<32, CD8VF>;
5423
5424 defm VCVTPD2DQ : avx512_cvtpd2dq<0xE6, "vcvtpd2dq", X86cvtpd2Int,
5425                                  X86cvtpd2IntRnd>, XD, VEX_W,
5426                                  EVEX_CD8<64, CD8VF>;
5427
5428 defm VCVTPS2UDQ : avx512_cvtps2dq<0x79, "vcvtps2udq", X86cvtps2UInt,
5429                                  X86cvtps2UIntRnd>,
5430                                  PS, EVEX_CD8<32, CD8VF>;
5431 defm VCVTPD2UDQ : avx512_cvtpd2dq<0x79, "vcvtpd2udq", X86cvtpd2UInt,
5432                                  X86cvtpd2UIntRnd>, VEX_W,
5433                                  PS, EVEX_CD8<64, CD8VF>;
5434
5435 defm VCVTPD2QQ : avx512_cvtpd2qq<0x7B, "vcvtpd2qq", X86cvtpd2Int,
5436                                  X86cvtpd2IntRnd>, VEX_W,
5437                                  PD, EVEX_CD8<64, CD8VF>;
5438
5439 defm VCVTPS2QQ : avx512_cvtps2qq<0x7B, "vcvtps2qq", X86cvtps2Int,
5440                                  X86cvtps2IntRnd>, PD, EVEX_CD8<32, CD8VH>;
5441
5442 defm VCVTPD2UQQ : avx512_cvtpd2qq<0x79, "vcvtpd2uqq", X86cvtpd2UInt,
5443                                  X86cvtpd2UIntRnd>, VEX_W,
5444                                  PD, EVEX_CD8<64, CD8VF>;
5445
5446 defm VCVTPS2UQQ : avx512_cvtps2qq<0x79, "vcvtps2uqq", X86cvtps2UInt,
5447                                  X86cvtps2UIntRnd>, PD, EVEX_CD8<32, CD8VH>;
5448
5449 defm VCVTTPD2QQ : avx512_cvttpd2qq<0x7A, "vcvttpd2qq", fp_to_sint,
5450                                  X86VFpToSlongRnd>, VEX_W,
5451                                  PD, EVEX_CD8<64, CD8VF>;
5452
5453 defm VCVTTPS2QQ : avx512_cvttps2qq<0x7A, "vcvttps2qq", fp_to_sint,
5454                                  X86VFpToSlongRnd>, PD, EVEX_CD8<32, CD8VH>;
5455
5456 defm VCVTTPD2UQQ : avx512_cvttpd2qq<0x78, "vcvttpd2uqq", fp_to_uint,
5457                                  X86VFpToUlongRnd>, VEX_W,
5458                                  PD, EVEX_CD8<64, CD8VF>;
5459
5460 defm VCVTTPS2UQQ : avx512_cvttps2qq<0x78, "vcvttps2uqq", fp_to_uint,
5461                                  X86VFpToUlongRnd>, PD, EVEX_CD8<32, CD8VH>;
5462
5463 defm VCVTQQ2PD : avx512_cvtqq2pd<0xE6, "vcvtqq2pd", sint_to_fp,
5464                             X86VSlongToFpRnd>, VEX_W, XS, EVEX_CD8<64, CD8VF>;
5465
5466 defm VCVTUQQ2PD : avx512_cvtqq2pd<0x7A, "vcvtuqq2pd", uint_to_fp,
5467                             X86VUlongToFpRnd>, VEX_W, XS, EVEX_CD8<64, CD8VF>;
5468
5469 defm VCVTQQ2PS : avx512_cvtqq2ps<0x5B, "vcvtqq2ps", sint_to_fp,
5470                             X86VSlongToFpRnd>, VEX_W, PS, EVEX_CD8<64, CD8VF>;
5471
5472 defm VCVTUQQ2PS : avx512_cvtqq2ps<0x7A, "vcvtuqq2ps", uint_to_fp,
5473                             X86VUlongToFpRnd>, VEX_W, XD, EVEX_CD8<64, CD8VF>;
5474
5475 let Predicates = [HasAVX512, NoVLX] in {
5476 def : Pat<(v8i32 (fp_to_uint (v8f32 VR256X:$src1))),
5477           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
5478            (v16f32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
5479
5480 def : Pat<(v4i32 (fp_to_uint (v4f32 VR128X:$src1))),
5481           (EXTRACT_SUBREG (v16i32 (VCVTTPS2UDQZrr
5482            (v16f32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
5483
5484 def : Pat<(v8f32 (uint_to_fp (v8i32 VR256X:$src1))),
5485           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
5486            (v16i32 (SUBREG_TO_REG (i32 0), VR256X:$src1, sub_ymm)))), sub_ymm)>;
5487
5488 def : Pat<(v4f32 (uint_to_fp (v4i32 VR128X:$src1))),
5489           (EXTRACT_SUBREG (v16f32 (VCVTUDQ2PSZrr
5490            (v16i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_xmm)>;
5491
5492 def : Pat<(v4f64 (uint_to_fp (v4i32 VR128X:$src1))),
5493           (EXTRACT_SUBREG (v8f64 (VCVTUDQ2PDZrr
5494            (v8i32 (SUBREG_TO_REG (i32 0), VR128X:$src1, sub_xmm)))), sub_ymm)>;
5495 }
5496
5497 let Predicates = [HasAVX512] in {
5498   def : Pat<(v8f32 (fround (loadv8f64 addr:$src))),
5499             (VCVTPD2PSZrm addr:$src)>;
5500   def : Pat<(v8f64 (extloadv8f32 addr:$src)),
5501             (VCVTPS2PDZrm addr:$src)>;
5502 }
5503
5504 //===----------------------------------------------------------------------===//
5505 // Half precision conversion instructions
5506 //===----------------------------------------------------------------------===//
5507 multiclass avx512_cvtph2ps<X86VectorVTInfo _dest, X86VectorVTInfo _src,
5508                            X86MemOperand x86memop, PatFrag ld_frag> {
5509   defm rr : AVX512_maskable<0x13, MRMSrcReg, _dest ,(outs _dest.RC:$dst), (ins _src.RC:$src),
5510                     "vcvtph2ps", "$src", "$src",
5511                    (X86cvtph2ps (_src.VT _src.RC:$src),
5512                                                 (i32 FROUND_CURRENT))>, T8PD;
5513   let hasSideEffects = 0, mayLoad = 1 in {
5514     defm rm : AVX512_maskable<0x13, MRMSrcMem, _dest, (outs _dest.RC:$dst), (ins x86memop:$src),
5515                       "vcvtph2ps", "$src", "$src",
5516                       (X86cvtph2ps (_src.VT (bitconvert (ld_frag addr:$src))),
5517                                        (i32 FROUND_CURRENT))>, T8PD;
5518   }
5519 }
5520
5521 multiclass avx512_cvtph2ps_sae<X86VectorVTInfo _dest, X86VectorVTInfo _src> {
5522   defm rb : AVX512_maskable<0x13, MRMSrcReg, _dest ,(outs _dest.RC:$dst), (ins _src.RC:$src),
5523                     "vcvtph2ps", "{sae}, $src", "$src, {sae}",
5524                    (X86cvtph2ps (_src.VT _src.RC:$src),
5525                                                 (i32 FROUND_NO_EXC))>, T8PD, EVEX_B;
5526
5527 }
5528
5529 let Predicates = [HasAVX512] in {
5530   defm VCVTPH2PSZ : avx512_cvtph2ps<v16f32_info, v16i16x_info, f256mem, loadv4i64>,
5531                     avx512_cvtph2ps_sae<v16f32_info, v16i16x_info>,
5532                     EVEX, EVEX_V512, EVEX_CD8<32, CD8VH>;
5533   let Predicates = [HasVLX] in {
5534     defm VCVTPH2PSZ256 : avx512_cvtph2ps<v8f32x_info, v8i16x_info, f128mem,
5535                          loadv2i64>,EVEX, EVEX_V256, EVEX_CD8<32, CD8VH>;
5536     defm VCVTPH2PSZ128 : avx512_cvtph2ps<v4f32x_info, v8i16x_info, f64mem,
5537                          loadv2i64>, EVEX, EVEX_V128, EVEX_CD8<32, CD8VH>;
5538   }
5539 }
5540
5541 multiclass avx512_cvtps2ph<X86VectorVTInfo _dest, X86VectorVTInfo _src,
5542                            X86MemOperand x86memop> {
5543   defm rr : AVX512_maskable<0x1D, MRMDestReg, _dest ,(outs _dest.RC:$dst),
5544                (ins _src.RC:$src1, i32u8imm:$src2),
5545                     "vcvtps2ph", "$src2, $src1", "$src1, $src2",
5546                    (X86cvtps2ph (_src.VT _src.RC:$src1),
5547                                 (i32 imm:$src2),
5548                                 (i32 FROUND_CURRENT))>, AVX512AIi8Base;
5549   let hasSideEffects = 0, mayStore = 1 in {
5550     def mr : AVX512AIi8<0x1D, MRMDestMem, (outs),
5551                (ins x86memop:$dst, _src.RC:$src1, i32u8imm:$src2),
5552                "vcvtps2ph\t{$src2, $src1, $dst|$dst, $src1, $src2}",
5553                [(store (_dest.VT (X86cvtps2ph (_src.VT _src.RC:$src1),
5554                                        (i32 imm:$src2), (i32 FROUND_CURRENT) )),
5555                                        addr:$dst)]>;
5556     def mrk : AVX512AIi8<0x1D, MRMDestMem, (outs),
5557                (ins x86memop:$dst, _dest.KRCWM:$mask, _src.RC:$src1, i32u8imm:$src2),
5558                "vcvtps2ph\t{$src2, $src1, $dst {${mask}}|$dst {${mask}}, $src1, $src2}",
5559                 []>, EVEX_K;
5560   }
5561 }
5562 multiclass avx512_cvtps2ph_sae<X86VectorVTInfo _dest, X86VectorVTInfo _src> {
5563   defm rb : AVX512_maskable<0x1D, MRMDestReg, _dest ,(outs _dest.RC:$dst),
5564                (ins _src.RC:$src1, i32u8imm:$src2),
5565                     "vcvtps2ph", "$src2, {sae}, $src1", "$src1, $src2, {sae}",
5566                    (X86cvtps2ph (_src.VT _src.RC:$src1),
5567                                 (i32 imm:$src2),
5568                                 (i32 FROUND_NO_EXC))>, EVEX_B, AVX512AIi8Base;
5569 }
5570 let Predicates = [HasAVX512] in {
5571   defm VCVTPS2PHZ : avx512_cvtps2ph<v16i16x_info, v16f32_info, f256mem>,
5572                     avx512_cvtps2ph_sae<v16i16x_info, v16f32_info>,
5573                       EVEX, EVEX_V512, EVEX_CD8<32, CD8VH>;
5574   let Predicates = [HasVLX] in {
5575     defm VCVTPS2PHZ256 : avx512_cvtps2ph<v8i16x_info, v8f32x_info, f128mem>,
5576                         EVEX, EVEX_V256, EVEX_CD8<32, CD8VH>;
5577     defm VCVTPS2PHZ128 : avx512_cvtps2ph<v8i16x_info, v4f32x_info, f128mem>,
5578                         EVEX, EVEX_V128, EVEX_CD8<32, CD8VH>;
5579   }
5580 }
5581 let Defs = [EFLAGS], Predicates = [HasAVX512] in {
5582   defm VUCOMISSZ : sse12_ord_cmp<0x2E, FR32X, X86cmp, f32, f32mem, loadf32,
5583                                  "ucomiss">, PS, EVEX, VEX_LIG,
5584                                  EVEX_CD8<32, CD8VT1>;
5585   defm VUCOMISDZ : sse12_ord_cmp<0x2E, FR64X, X86cmp, f64, f64mem, loadf64,
5586                                   "ucomisd">, PD, EVEX,
5587                                   VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
5588   let Pattern = []<dag> in {
5589     defm VCOMISSZ  : sse12_ord_cmp<0x2F, FR32X, undef, f32, f32mem, loadf32,
5590                                    "comiss">, PS, EVEX, VEX_LIG,
5591                                    EVEX_CD8<32, CD8VT1>;
5592     defm VCOMISDZ  : sse12_ord_cmp<0x2F, FR64X, undef, f64, f64mem, loadf64,
5593                                    "comisd">, PD, EVEX,
5594                                     VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
5595   }
5596   let isCodeGenOnly = 1 in {
5597     defm Int_VUCOMISSZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v4f32, f128mem,
5598                               load, "ucomiss">, PS, EVEX, VEX_LIG,
5599                               EVEX_CD8<32, CD8VT1>;
5600     defm Int_VUCOMISDZ  : sse12_ord_cmp<0x2E, VR128X, X86ucomi, v2f64, f128mem,
5601                               load, "ucomisd">, PD, EVEX,
5602                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
5603
5604     defm Int_VCOMISSZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v4f32, f128mem,
5605                               load, "comiss">, PS, EVEX, VEX_LIG,
5606                               EVEX_CD8<32, CD8VT1>;
5607     defm Int_VCOMISDZ  : sse12_ord_cmp<0x2F, VR128X, X86comi, v2f64, f128mem,
5608                               load, "comisd">, PD, EVEX,
5609                               VEX_LIG, VEX_W, EVEX_CD8<64, CD8VT1>;
5610   }
5611 }
5612
5613 /// avx512_fp14_s rcp14ss, rcp14sd, rsqrt14ss, rsqrt14sd
5614 multiclass avx512_fp14_s<bits<8> opc, string OpcodeStr, SDNode OpNode,
5615                             X86VectorVTInfo _> {
5616   let hasSideEffects = 0, AddedComplexity = 20 , Predicates = [HasAVX512] in {
5617   defm rr : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5618                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
5619                            "$src2, $src1", "$src1, $src2",
5620                            (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2))>, EVEX_4V;
5621   let mayLoad = 1 in {
5622   defm rm : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
5623                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
5624                          "$src2, $src1", "$src1, $src2",
5625                          (OpNode (_.VT _.RC:$src1),
5626                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))))>, EVEX_4V;
5627   }
5628 }
5629 }
5630
5631 defm VRCP14SS   : avx512_fp14_s<0x4D, "vrcp14ss", X86frcp14s, f32x_info>,
5632                   EVEX_CD8<32, CD8VT1>, T8PD;
5633 defm VRCP14SD   : avx512_fp14_s<0x4D, "vrcp14sd", X86frcp14s, f64x_info>,
5634                   VEX_W, EVEX_CD8<64, CD8VT1>, T8PD;
5635 defm VRSQRT14SS   : avx512_fp14_s<0x4F, "vrsqrt14ss", X86frsqrt14s, f32x_info>,
5636                   EVEX_CD8<32, CD8VT1>, T8PD;
5637 defm VRSQRT14SD   : avx512_fp14_s<0x4F, "vrsqrt14sd", X86frsqrt14s, f64x_info>,
5638                   VEX_W, EVEX_CD8<64, CD8VT1>, T8PD;
5639
5640 /// avx512_fp14_p rcp14ps, rcp14pd, rsqrt14ps, rsqrt14pd
5641 multiclass avx512_fp14_p<bits<8> opc, string OpcodeStr, SDNode OpNode,
5642                          X86VectorVTInfo _> {
5643   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5644                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
5645                          (_.FloatVT (OpNode _.RC:$src))>, EVEX, T8PD;
5646   let mayLoad = 1 in {
5647     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5648                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
5649                            (OpNode (_.FloatVT
5650                              (bitconvert (_.LdFrag addr:$src))))>, EVEX, T8PD;
5651     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5652                             (ins _.ScalarMemOp:$src), OpcodeStr,
5653                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
5654                             (OpNode (_.FloatVT
5655                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
5656                             EVEX, T8PD, EVEX_B;
5657   }
5658 }
5659
5660 multiclass avx512_fp14_p_vl_all<bits<8> opc, string OpcodeStr, SDNode OpNode> {
5661   defm PSZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"), OpNode, v16f32_info>,
5662                           EVEX_V512, EVEX_CD8<32, CD8VF>;
5663   defm PDZ : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"), OpNode, v8f64_info>,
5664                           EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5665
5666   // Define only if AVX512VL feature is present.
5667   let Predicates = [HasVLX] in {
5668     defm PSZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
5669                                 OpNode, v4f32x_info>,
5670                                EVEX_V128, EVEX_CD8<32, CD8VF>;
5671     defm PSZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "ps"),
5672                                 OpNode, v8f32x_info>,
5673                                EVEX_V256, EVEX_CD8<32, CD8VF>;
5674     defm PDZ128 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
5675                                 OpNode, v2f64x_info>,
5676                                EVEX_V128, VEX_W, EVEX_CD8<64, CD8VF>;
5677     defm PDZ256 : avx512_fp14_p<opc, !strconcat(OpcodeStr, "pd"),
5678                                 OpNode, v4f64x_info>,
5679                                EVEX_V256, VEX_W, EVEX_CD8<64, CD8VF>;
5680   }
5681 }
5682
5683 defm VRSQRT14 : avx512_fp14_p_vl_all<0x4E, "vrsqrt14", X86frsqrt>;
5684 defm VRCP14 : avx512_fp14_p_vl_all<0x4C, "vrcp14", X86frcp>;
5685
5686 def : Pat <(v16f32 (int_x86_avx512_rsqrt14_ps_512 (v16f32 VR512:$src),
5687               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
5688            (VRSQRT14PSZr VR512:$src)>;
5689 def : Pat <(v8f64 (int_x86_avx512_rsqrt14_pd_512 (v8f64 VR512:$src),
5690               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
5691            (VRSQRT14PDZr VR512:$src)>;
5692
5693 def : Pat <(v16f32 (int_x86_avx512_rcp14_ps_512 (v16f32 VR512:$src),
5694               (bc_v16f32 (v16i32 immAllZerosV)), (i16 -1))),
5695            (VRCP14PSZr VR512:$src)>;
5696 def : Pat <(v8f64 (int_x86_avx512_rcp14_pd_512 (v8f64 VR512:$src),
5697               (bc_v8f64 (v16i32 immAllZerosV)), (i8 -1))),
5698            (VRCP14PDZr VR512:$src)>;
5699
5700 /// avx512_fp28_s rcp28ss, rcp28sd, rsqrt28ss, rsqrt28sd
5701 multiclass avx512_fp28_s<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
5702                          SDNode OpNode> {
5703
5704   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5705                            (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
5706                            "$src2, $src1", "$src1, $src2",
5707                            (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
5708                            (i32 FROUND_CURRENT))>;
5709
5710   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5711                             (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
5712                             "{sae}, $src2, $src1", "$src1, $src2, {sae}",
5713                             (OpNode (_.VT _.RC:$src1), (_.VT _.RC:$src2),
5714                             (i32 FROUND_NO_EXC))>, EVEX_B;
5715
5716   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
5717                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
5718                          "$src2, $src1", "$src1, $src2",
5719                          (OpNode (_.VT _.RC:$src1),
5720                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
5721                          (i32 FROUND_CURRENT))>;
5722 }
5723
5724 multiclass avx512_eri_s<bits<8> opc, string OpcodeStr, SDNode OpNode> {
5725   defm SS : avx512_fp28_s<opc, OpcodeStr#"ss", f32x_info, OpNode>,
5726               EVEX_CD8<32, CD8VT1>;
5727   defm SD : avx512_fp28_s<opc, OpcodeStr#"sd", f64x_info, OpNode>,
5728               EVEX_CD8<64, CD8VT1>, VEX_W;
5729 }
5730
5731 let hasSideEffects = 0, Predicates = [HasERI] in {
5732   defm VRCP28   : avx512_eri_s<0xCB, "vrcp28",   X86rcp28s>,   T8PD, EVEX_4V;
5733   defm VRSQRT28 : avx512_eri_s<0xCD, "vrsqrt28", X86rsqrt28s>, T8PD, EVEX_4V;
5734 }
5735
5736 defm VGETEXP   : avx512_eri_s<0x43, "vgetexp", X86fgetexpRnds>, T8PD, EVEX_4V;
5737 /// avx512_fp28_p rcp28ps, rcp28pd, rsqrt28ps, rsqrt28pd
5738
5739 multiclass avx512_fp28_p<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5740                          SDNode OpNode> {
5741
5742   defm r : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5743                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
5744                          (OpNode (_.VT _.RC:$src), (i32 FROUND_CURRENT))>;
5745
5746   defm m : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5747                          (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
5748                          (OpNode (_.FloatVT
5749                              (bitconvert (_.LdFrag addr:$src))),
5750                           (i32 FROUND_CURRENT))>;
5751
5752   defm mb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5753                          (ins _.MemOp:$src), OpcodeStr,
5754                          "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
5755                          (OpNode (_.FloatVT
5756                                   (X86VBroadcast (_.ScalarLdFrag addr:$src))),
5757                                  (i32 FROUND_CURRENT))>, EVEX_B;
5758 }
5759 multiclass avx512_fp28_p_round<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
5760                          SDNode OpNode> {
5761   defm rb : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5762                         (ins _.RC:$src), OpcodeStr,
5763                         "{sae}, $src", "$src, {sae}",
5764                         (OpNode (_.VT _.RC:$src), (i32 FROUND_NO_EXC))>, EVEX_B;
5765 }
5766
5767 multiclass  avx512_eri<bits<8> opc, string OpcodeStr, SDNode OpNode> {
5768    defm PS : avx512_fp28_p<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
5769              avx512_fp28_p_round<opc, OpcodeStr#"ps", v16f32_info, OpNode>,
5770              T8PD, EVEX_V512, EVEX_CD8<32, CD8VF>;
5771    defm PD : avx512_fp28_p<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
5772              avx512_fp28_p_round<opc, OpcodeStr#"pd", v8f64_info, OpNode>,
5773              T8PD, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VF>;
5774 }
5775
5776 multiclass avx512_fp_unaryop_packed<bits<8> opc, string OpcodeStr,
5777                                   SDNode OpNode> {
5778   // Define only if AVX512VL feature is present.
5779   let Predicates = [HasVLX] in {
5780     defm PSZ128 : avx512_fp28_p<opc, OpcodeStr#"ps", v4f32x_info, OpNode>,
5781                                      EVEX_V128, T8PD, EVEX_CD8<32, CD8VF>;
5782     defm PSZ256 : avx512_fp28_p<opc, OpcodeStr#"ps", v8f32x_info, OpNode>,
5783                                      EVEX_V256, T8PD, EVEX_CD8<32, CD8VF>;
5784     defm PDZ128 : avx512_fp28_p<opc, OpcodeStr#"pd", v2f64x_info, OpNode>,
5785                                      EVEX_V128, VEX_W, T8PD, EVEX_CD8<64, CD8VF>;
5786     defm PDZ256 : avx512_fp28_p<opc, OpcodeStr#"pd", v4f64x_info, OpNode>,
5787                                      EVEX_V256, VEX_W, T8PD, EVEX_CD8<64, CD8VF>;
5788   }
5789 }
5790 let Predicates = [HasERI], hasSideEffects = 0 in {
5791
5792  defm VRSQRT28 : avx512_eri<0xCC, "vrsqrt28", X86rsqrt28>, EVEX;
5793  defm VRCP28   : avx512_eri<0xCA, "vrcp28",   X86rcp28>,   EVEX;
5794  defm VEXP2    : avx512_eri<0xC8, "vexp2",    X86exp2>,    EVEX;
5795 }
5796 defm VGETEXP   : avx512_eri<0x42, "vgetexp", X86fgetexpRnd>,
5797                  avx512_fp_unaryop_packed<0x42, "vgetexp", X86fgetexpRnd> , EVEX;
5798
5799 multiclass avx512_sqrt_packed_round<bits<8> opc, string OpcodeStr,
5800                               SDNode OpNodeRnd, X86VectorVTInfo _>{
5801   defm rb: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5802                          (ins _.RC:$src, AVX512RC:$rc), OpcodeStr, "$rc, $src", "$src, $rc",
5803                          (_.VT (OpNodeRnd _.RC:$src, (i32 imm:$rc)))>,
5804                          EVEX, EVEX_B, EVEX_RC;
5805 }
5806
5807 multiclass avx512_sqrt_packed<bits<8> opc, string OpcodeStr,
5808                               SDNode OpNode, X86VectorVTInfo _>{
5809   defm r: AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
5810                          (ins _.RC:$src), OpcodeStr, "$src", "$src",
5811                          (_.FloatVT (OpNode _.RC:$src))>, EVEX;
5812   let mayLoad = 1 in {
5813     defm m: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5814                            (ins _.MemOp:$src), OpcodeStr, "$src", "$src",
5815                            (OpNode (_.FloatVT
5816                              (bitconvert (_.LdFrag addr:$src))))>, EVEX;
5817
5818     defm mb: AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
5819                             (ins _.ScalarMemOp:$src), OpcodeStr,
5820                             "${src}"##_.BroadcastStr, "${src}"##_.BroadcastStr,
5821                             (OpNode (_.FloatVT
5822                               (X86VBroadcast (_.ScalarLdFrag addr:$src))))>,
5823                             EVEX, EVEX_B;
5824   }
5825 }
5826
5827 multiclass avx512_sqrt_packed_all<bits<8> opc, string OpcodeStr,
5828                                   SDNode OpNode> {
5829   defm PSZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"), OpNode,
5830                                 v16f32_info>,
5831                                 EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
5832   defm PDZ : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"), OpNode,
5833                                 v8f64_info>,
5834                                 EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
5835   // Define only if AVX512VL feature is present.
5836   let Predicates = [HasVLX] in {
5837     defm PSZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
5838                                      OpNode, v4f32x_info>,
5839                                      EVEX_V128, PS, EVEX_CD8<32, CD8VF>;
5840     defm PSZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "ps"),
5841                                      OpNode, v8f32x_info>,
5842                                      EVEX_V256, PS, EVEX_CD8<32, CD8VF>;
5843     defm PDZ128 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
5844                                      OpNode, v2f64x_info>,
5845                                      EVEX_V128, VEX_W, PD, EVEX_CD8<64, CD8VF>;
5846     defm PDZ256 : avx512_sqrt_packed<opc, !strconcat(OpcodeStr, "pd"),
5847                                      OpNode, v4f64x_info>,
5848                                      EVEX_V256, VEX_W, PD, EVEX_CD8<64, CD8VF>;
5849   }
5850 }
5851
5852 multiclass avx512_sqrt_packed_all_round<bits<8> opc, string OpcodeStr,
5853                                           SDNode OpNodeRnd> {
5854   defm PSZ : avx512_sqrt_packed_round<opc, !strconcat(OpcodeStr, "ps"), OpNodeRnd,
5855                                 v16f32_info>, EVEX_V512, PS, EVEX_CD8<32, CD8VF>;
5856   defm PDZ : avx512_sqrt_packed_round<opc, !strconcat(OpcodeStr, "pd"), OpNodeRnd,
5857                                 v8f64_info>, EVEX_V512, VEX_W, PD, EVEX_CD8<64, CD8VF>;
5858 }
5859
5860 multiclass avx512_sqrt_scalar<bits<8> opc, string OpcodeStr,X86VectorVTInfo _,
5861                               string SUFF, SDNode OpNode, SDNode OpNodeRnd> {
5862
5863   defm r_Int : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5864                          (ins _.RC:$src1, _.RC:$src2), OpcodeStr,
5865                          "$src2, $src1", "$src1, $src2",
5866                          (OpNodeRnd (_.VT _.RC:$src1),
5867                                     (_.VT _.RC:$src2),
5868                                     (i32 FROUND_CURRENT))>;
5869   let mayLoad = 1 in
5870     defm m_Int : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
5871                          (ins _.RC:$src1, _.MemOp:$src2), OpcodeStr,
5872                          "$src2, $src1", "$src1, $src2",
5873                          (OpNodeRnd (_.VT _.RC:$src1),
5874                                     (_.VT (scalar_to_vector
5875                                               (_.ScalarLdFrag addr:$src2))),
5876                                     (i32 FROUND_CURRENT))>;
5877
5878   defm rb_Int : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5879                          (ins _.RC:$src1, _.RC:$src2, AVX512RC:$rc), OpcodeStr,
5880                          "$rc, $src2, $src1", "$src1, $src2, $rc",
5881                          (OpNodeRnd (_.VT _.RC:$src1),
5882                                      (_.VT _.RC:$src2),
5883                                      (i32 imm:$rc))>,
5884                          EVEX_B, EVEX_RC;
5885
5886   let isCodeGenOnly = 1 in {
5887     def r : SI<opc, MRMSrcReg, (outs _.FRC:$dst),
5888                (ins _.FRC:$src1, _.FRC:$src2),
5889                OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>;
5890
5891     let mayLoad = 1 in
5892       def m : SI<opc, MRMSrcMem, (outs _.FRC:$dst),
5893                  (ins _.FRC:$src1, _.ScalarMemOp:$src2),
5894                  OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>;
5895   }
5896
5897   def : Pat<(_.EltVT (OpNode _.FRC:$src)),
5898             (!cast<Instruction>(NAME#SUFF#Zr)
5899                 (_.EltVT (IMPLICIT_DEF)), _.FRC:$src)>;
5900
5901   def : Pat<(_.EltVT (OpNode (load addr:$src))),
5902             (!cast<Instruction>(NAME#SUFF#Zm)
5903                 (_.EltVT (IMPLICIT_DEF)), addr:$src)>, Requires<[OptForSize]>;
5904 }
5905
5906 multiclass avx512_sqrt_scalar_all<bits<8> opc, string OpcodeStr> {
5907   defm SSZ : avx512_sqrt_scalar<opc, OpcodeStr#"ss", f32x_info, "SS", fsqrt,
5908                         X86fsqrtRnds>, EVEX_CD8<32, CD8VT1>, EVEX_4V, XS;
5909   defm SDZ : avx512_sqrt_scalar<opc, OpcodeStr#"sd", f64x_info, "SD", fsqrt,
5910                         X86fsqrtRnds>, EVEX_CD8<64, CD8VT1>, EVEX_4V, XD, VEX_W;
5911 }
5912
5913 defm VSQRT   : avx512_sqrt_packed_all<0x51, "vsqrt", fsqrt>,
5914                avx512_sqrt_packed_all_round<0x51, "vsqrt", X86fsqrtRnd>;
5915
5916 defm VSQRT   : avx512_sqrt_scalar_all<0x51, "vsqrt">, VEX_LIG;
5917
5918 let Predicates = [HasAVX512] in {
5919   def : Pat<(f32 (X86frsqrt FR32X:$src)),
5920             (COPY_TO_REGCLASS (VRSQRT14SSrr (v4f32 (IMPLICIT_DEF)), (COPY_TO_REGCLASS FR32X:$src, VR128X)), VR128X)>;
5921   def : Pat<(f32 (X86frsqrt (load addr:$src))),
5922             (COPY_TO_REGCLASS (VRSQRT14SSrm (v4f32 (IMPLICIT_DEF)), addr:$src), VR128X)>,
5923             Requires<[OptForSize]>;
5924   def : Pat<(f32 (X86frcp FR32X:$src)),
5925             (COPY_TO_REGCLASS (VRCP14SSrr (v4f32 (IMPLICIT_DEF)), (COPY_TO_REGCLASS FR32X:$src, VR128X)), VR128X )>;
5926   def : Pat<(f32 (X86frcp (load addr:$src))),
5927             (COPY_TO_REGCLASS (VRCP14SSrm (v4f32 (IMPLICIT_DEF)), addr:$src), VR128X)>,
5928             Requires<[OptForSize]>;
5929 }
5930
5931 multiclass
5932 avx512_rndscale_scalar<bits<8> opc, string OpcodeStr, X86VectorVTInfo _> {
5933
5934   let ExeDomain = _.ExeDomain in {
5935   defm r : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5936                            (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3), OpcodeStr,
5937                            "$src3, $src2, $src1", "$src1, $src2, $src3",
5938                            (_.VT (X86RndScales (_.VT _.RC:$src1), (_.VT _.RC:$src2),
5939                             (i32 imm:$src3), (i32 FROUND_CURRENT)))>;
5940
5941   defm rb : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
5942                          (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3), OpcodeStr,
5943                          "$src3, {sae}, $src2, $src1", "$src1, $src2, {sae}, $src3",
5944                          (_.VT (X86RndScales (_.VT _.RC:$src1), (_.VT _.RC:$src2),
5945                          (i32 imm:$src3), (i32 FROUND_NO_EXC)))>, EVEX_B;
5946
5947   let mayLoad = 1 in
5948   defm m : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
5949                          (ins _.RC:$src1, _.MemOp:$src2, i32u8imm:$src3), OpcodeStr,
5950                          "$src3, $src2, $src1", "$src1, $src2, $src3",
5951                          (_.VT (X86RndScales (_.VT _.RC:$src1),
5952                           (_.VT (scalar_to_vector (_.ScalarLdFrag addr:$src2))),
5953                           (i32 imm:$src3), (i32 FROUND_CURRENT)))>;
5954   }
5955   let Predicates = [HasAVX512] in {
5956   def : Pat<(ffloor _.FRC:$src), (COPY_TO_REGCLASS
5957              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
5958              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x1))), _.FRC)>;
5959   def : Pat<(fceil _.FRC:$src), (COPY_TO_REGCLASS
5960              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
5961              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x2))), _.FRC)>;
5962   def : Pat<(ftrunc _.FRC:$src), (COPY_TO_REGCLASS
5963              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
5964              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x3))), _.FRC)>;
5965   def : Pat<(frint _.FRC:$src), (COPY_TO_REGCLASS
5966              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
5967              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0x4))), _.FRC)>;
5968   def : Pat<(fnearbyint _.FRC:$src), (COPY_TO_REGCLASS
5969              (_.VT (!cast<Instruction>(NAME##r) (_.VT (IMPLICIT_DEF)),
5970              (_.VT (COPY_TO_REGCLASS _.FRC:$src, _.RC)), (i32 0xc))), _.FRC)>;
5971
5972   def : Pat<(ffloor (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
5973              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
5974              addr:$src, (i32 0x1))), _.FRC)>;
5975   def : Pat<(fceil (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
5976              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
5977              addr:$src, (i32 0x2))), _.FRC)>;
5978   def : Pat<(ftrunc (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
5979              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
5980              addr:$src, (i32 0x3))), _.FRC)>;
5981   def : Pat<(frint (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
5982              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
5983              addr:$src, (i32 0x4))), _.FRC)>;
5984   def : Pat<(fnearbyint (_.ScalarLdFrag addr:$src)), (COPY_TO_REGCLASS
5985              (_.VT (!cast<Instruction>(NAME##m) (_.VT (IMPLICIT_DEF)),
5986              addr:$src, (i32 0xc))), _.FRC)>;
5987   }
5988 }
5989
5990 defm VRNDSCALESS : avx512_rndscale_scalar<0x0A, "vrndscaless", f32x_info>,
5991                                 AVX512AIi8Base, EVEX_4V, EVEX_CD8<32, CD8VT1>;
5992
5993 defm VRNDSCALESD : avx512_rndscale_scalar<0x0B, "vrndscalesd", f64x_info>, VEX_W,
5994                                 AVX512AIi8Base, EVEX_4V, EVEX_CD8<64, CD8VT1>;
5995
5996 //-------------------------------------------------
5997 // Integer truncate and extend operations
5998 //-------------------------------------------------
5999
6000 multiclass avx512_trunc_common<bits<8> opc, string OpcodeStr, SDNode OpNode,
6001                               X86VectorVTInfo SrcInfo, X86VectorVTInfo DestInfo,
6002                               X86MemOperand x86memop> {
6003
6004   defm rr  : AVX512_maskable<opc, MRMDestReg, DestInfo, (outs DestInfo.RC:$dst),
6005                       (ins SrcInfo.RC:$src1), OpcodeStr ,"$src1", "$src1",
6006                       (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src1)))>,
6007                        EVEX, T8XS;
6008
6009   // for intrinsic patter match
6010   def : Pat<(DestInfo.VT (X86select DestInfo.KRCWM:$mask,
6011                            (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src1))),
6012                            undef)),
6013             (!cast<Instruction>(NAME#SrcInfo.ZSuffix##rrkz) DestInfo.KRCWM:$mask ,
6014                                       SrcInfo.RC:$src1)>;
6015
6016   def : Pat<(DestInfo.VT (X86select DestInfo.KRCWM:$mask,
6017                            (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src1))),
6018                            DestInfo.ImmAllZerosV)),
6019             (!cast<Instruction>(NAME#SrcInfo.ZSuffix##rrkz) DestInfo.KRCWM:$mask ,
6020                                       SrcInfo.RC:$src1)>;
6021
6022   def : Pat<(DestInfo.VT (X86select DestInfo.KRCWM:$mask,
6023                            (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src1))),
6024                            DestInfo.RC:$src0)),
6025             (!cast<Instruction>(NAME#SrcInfo.ZSuffix##rrk) DestInfo.RC:$src0,
6026                                       DestInfo.KRCWM:$mask ,
6027                                       SrcInfo.RC:$src1)>;
6028
6029   let mayStore = 1 in {
6030     def mr : AVX512XS8I<opc, MRMDestMem, (outs),
6031                (ins x86memop:$dst, SrcInfo.RC:$src),
6032                OpcodeStr # "\t{$src, $dst |$dst, $src}",
6033                []>, EVEX;
6034
6035     def mrk : AVX512XS8I<opc, MRMDestMem, (outs),
6036                (ins x86memop:$dst, SrcInfo.KRCWM:$mask, SrcInfo.RC:$src),
6037                OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
6038                []>, EVEX, EVEX_K;
6039   }//mayStore = 1
6040 }
6041
6042 multiclass avx512_trunc_mr_lowering<X86VectorVTInfo SrcInfo,
6043                                     X86VectorVTInfo DestInfo,
6044                                     PatFrag truncFrag, PatFrag mtruncFrag > {
6045
6046   def : Pat<(truncFrag (SrcInfo.VT SrcInfo.RC:$src), addr:$dst),
6047             (!cast<Instruction>(NAME#SrcInfo.ZSuffix##mr)
6048                                     addr:$dst, SrcInfo.RC:$src)>;
6049
6050   def : Pat<(mtruncFrag addr:$dst, SrcInfo.KRCWM:$mask,
6051                                                (SrcInfo.VT SrcInfo.RC:$src)),
6052             (!cast<Instruction>(NAME#SrcInfo.ZSuffix##mrk)
6053                             addr:$dst, SrcInfo.KRCWM:$mask, SrcInfo.RC:$src)>;
6054 }
6055
6056 multiclass avx512_trunc_sat_mr_lowering<X86VectorVTInfo SrcInfo,
6057                                         X86VectorVTInfo DestInfo, string sat > {
6058
6059   def: Pat<(!cast<Intrinsic>("int_x86_avx512_mask_pmov"#sat#"_"#SrcInfo.Suffix#
6060                                DestInfo.Suffix#"_mem_"#SrcInfo.Size)
6061                   addr:$ptr, (SrcInfo.VT SrcInfo.RC:$src), SrcInfo.MRC:$mask),
6062            (!cast<Instruction>(NAME#SrcInfo.ZSuffix##mrk) addr:$ptr,
6063                     (COPY_TO_REGCLASS SrcInfo.MRC:$mask, SrcInfo.KRCWM),
6064                     (SrcInfo.VT SrcInfo.RC:$src))>;
6065
6066   def: Pat<(!cast<Intrinsic>("int_x86_avx512_mask_pmov"#sat#"_"#SrcInfo.Suffix#
6067                                DestInfo.Suffix#"_mem_"#SrcInfo.Size)
6068                   addr:$ptr, (SrcInfo.VT SrcInfo.RC:$src), -1),
6069            (!cast<Instruction>(NAME#SrcInfo.ZSuffix##mr) addr:$ptr,
6070                     (SrcInfo.VT SrcInfo.RC:$src))>;
6071 }
6072
6073 multiclass avx512_trunc<bits<8> opc, string OpcodeStr, SDNode OpNode,
6074          AVX512VLVectorVTInfo VTSrcInfo, X86VectorVTInfo DestInfoZ128,
6075          X86VectorVTInfo DestInfoZ256, X86VectorVTInfo DestInfoZ,
6076          X86MemOperand x86memopZ128, X86MemOperand x86memopZ256,
6077          X86MemOperand x86memopZ, PatFrag truncFrag, PatFrag mtruncFrag,
6078                                                      Predicate prd = HasAVX512>{
6079
6080   let Predicates = [HasVLX, prd] in {
6081     defm Z128:  avx512_trunc_common<opc, OpcodeStr, OpNode, VTSrcInfo.info128,
6082                              DestInfoZ128, x86memopZ128>,
6083                 avx512_trunc_mr_lowering<VTSrcInfo.info128, DestInfoZ128,
6084                              truncFrag, mtruncFrag>, EVEX_V128;
6085
6086     defm Z256:  avx512_trunc_common<opc, OpcodeStr, OpNode, VTSrcInfo.info256,
6087                              DestInfoZ256, x86memopZ256>,
6088                 avx512_trunc_mr_lowering<VTSrcInfo.info256, DestInfoZ256,
6089                              truncFrag, mtruncFrag>, EVEX_V256;
6090   }
6091   let Predicates = [prd] in
6092     defm Z:     avx512_trunc_common<opc, OpcodeStr, OpNode, VTSrcInfo.info512,
6093                              DestInfoZ, x86memopZ>,
6094                 avx512_trunc_mr_lowering<VTSrcInfo.info512, DestInfoZ,
6095                              truncFrag, mtruncFrag>, EVEX_V512;
6096 }
6097
6098 multiclass avx512_trunc_sat<bits<8> opc, string OpcodeStr, SDNode OpNode,
6099          AVX512VLVectorVTInfo VTSrcInfo, X86VectorVTInfo DestInfoZ128,
6100          X86VectorVTInfo DestInfoZ256, X86VectorVTInfo DestInfoZ,
6101          X86MemOperand x86memopZ128, X86MemOperand x86memopZ256,
6102          X86MemOperand x86memopZ, string sat, Predicate prd = HasAVX512>{
6103
6104   let Predicates = [HasVLX, prd] in {
6105     defm Z128:  avx512_trunc_common<opc, OpcodeStr, OpNode, VTSrcInfo.info128,
6106                              DestInfoZ128, x86memopZ128>,
6107                 avx512_trunc_sat_mr_lowering<VTSrcInfo.info128, DestInfoZ128,
6108                              sat>, EVEX_V128;
6109
6110     defm Z256:  avx512_trunc_common<opc, OpcodeStr, OpNode, VTSrcInfo.info256,
6111                              DestInfoZ256, x86memopZ256>,
6112                 avx512_trunc_sat_mr_lowering<VTSrcInfo.info256, DestInfoZ256,
6113                              sat>, EVEX_V256;
6114   }
6115   let Predicates = [prd] in
6116     defm Z:     avx512_trunc_common<opc, OpcodeStr, OpNode, VTSrcInfo.info512,
6117                              DestInfoZ, x86memopZ>,
6118                 avx512_trunc_sat_mr_lowering<VTSrcInfo.info512, DestInfoZ,
6119                              sat>, EVEX_V512;
6120 }
6121
6122 multiclass avx512_trunc_qb<bits<8> opc, string OpcodeStr, SDNode OpNode> {
6123   defm NAME: avx512_trunc<opc, OpcodeStr, OpNode, avx512vl_i64_info,
6124                v16i8x_info, v16i8x_info, v16i8x_info, i16mem, i32mem, i64mem,
6125                truncstorevi8, masked_truncstorevi8>, EVEX_CD8<8, CD8VO>;
6126 }
6127 multiclass avx512_trunc_sat_qb<bits<8> opc, string sat, SDNode OpNode> {
6128   defm NAME: avx512_trunc_sat<opc, "vpmov"##sat##"qb", OpNode, avx512vl_i64_info,
6129                v16i8x_info, v16i8x_info, v16i8x_info, i16mem, i32mem, i64mem,
6130                sat>, EVEX_CD8<8, CD8VO>;
6131 }
6132
6133 multiclass avx512_trunc_qw<bits<8> opc, string OpcodeStr, SDNode OpNode> {
6134   defm NAME: avx512_trunc<opc, OpcodeStr, OpNode, avx512vl_i64_info,
6135                v8i16x_info, v8i16x_info, v8i16x_info, i32mem, i64mem, i128mem,
6136                truncstorevi16, masked_truncstorevi16>, EVEX_CD8<16, CD8VQ>;
6137 }
6138 multiclass avx512_trunc_sat_qw<bits<8> opc, string sat, SDNode OpNode> {
6139   defm NAME: avx512_trunc_sat<opc, "vpmov"##sat##"qw", OpNode, avx512vl_i64_info,
6140                v8i16x_info, v8i16x_info, v8i16x_info, i32mem, i64mem, i128mem,
6141                sat>, EVEX_CD8<16, CD8VQ>;
6142 }
6143
6144 multiclass avx512_trunc_qd<bits<8> opc, string OpcodeStr, SDNode OpNode> {
6145   defm NAME: avx512_trunc<opc, OpcodeStr, OpNode, avx512vl_i64_info,
6146                v4i32x_info, v4i32x_info, v8i32x_info, i64mem, i128mem, i256mem,
6147                truncstorevi32, masked_truncstorevi32>, EVEX_CD8<32, CD8VH>;
6148 }
6149 multiclass avx512_trunc_sat_qd<bits<8> opc, string sat, SDNode OpNode> {
6150   defm NAME: avx512_trunc_sat<opc, "vpmov"##sat##"qd", OpNode, avx512vl_i64_info,
6151                v4i32x_info, v4i32x_info, v8i32x_info, i64mem, i128mem, i256mem,
6152                sat>, EVEX_CD8<32, CD8VH>;
6153 }
6154
6155 multiclass avx512_trunc_db<bits<8> opc, string OpcodeStr, SDNode OpNode> {
6156   defm NAME: avx512_trunc<opc, OpcodeStr, OpNode, avx512vl_i32_info,
6157                v16i8x_info, v16i8x_info, v16i8x_info, i32mem, i64mem, i128mem,
6158                truncstorevi8, masked_truncstorevi8>, EVEX_CD8<8, CD8VQ>;
6159 }
6160 multiclass avx512_trunc_sat_db<bits<8> opc, string sat, SDNode OpNode> {
6161   defm NAME: avx512_trunc_sat<opc, "vpmov"##sat##"db", OpNode, avx512vl_i32_info,
6162                v16i8x_info, v16i8x_info, v16i8x_info, i32mem, i64mem, i128mem,
6163                sat>, EVEX_CD8<8, CD8VQ>;
6164 }
6165
6166 multiclass avx512_trunc_dw<bits<8> opc, string OpcodeStr, SDNode OpNode> {
6167   defm NAME: avx512_trunc<opc, OpcodeStr, OpNode, avx512vl_i32_info,
6168               v8i16x_info, v8i16x_info, v16i16x_info, i64mem, i128mem, i256mem,
6169               truncstorevi16, masked_truncstorevi16>, EVEX_CD8<16, CD8VH>;
6170 }
6171 multiclass avx512_trunc_sat_dw<bits<8> opc, string sat, SDNode OpNode> {
6172   defm NAME: avx512_trunc_sat<opc, "vpmov"##sat##"dw", OpNode, avx512vl_i32_info,
6173               v8i16x_info, v8i16x_info, v16i16x_info, i64mem, i128mem, i256mem,
6174               sat>, EVEX_CD8<16, CD8VH>;
6175 }
6176
6177 multiclass avx512_trunc_wb<bits<8> opc, string OpcodeStr, SDNode OpNode> {
6178   defm NAME: avx512_trunc<opc, OpcodeStr, OpNode, avx512vl_i16_info,
6179               v16i8x_info, v16i8x_info, v32i8x_info, i64mem, i128mem, i256mem,
6180               truncstorevi8, masked_truncstorevi8,HasBWI>, EVEX_CD8<16, CD8VH>;
6181 }
6182 multiclass avx512_trunc_sat_wb<bits<8> opc, string sat, SDNode OpNode> {
6183   defm NAME: avx512_trunc_sat<opc, "vpmov"##sat##"wb", OpNode, avx512vl_i16_info,
6184               v16i8x_info, v16i8x_info, v32i8x_info, i64mem, i128mem, i256mem,
6185               sat, HasBWI>, EVEX_CD8<16, CD8VH>;
6186 }
6187
6188 defm VPMOVQB    : avx512_trunc_qb<0x32, "vpmovqb", X86vtrunc>;
6189 defm VPMOVSQB   : avx512_trunc_sat_qb<0x22, "s",   X86vtruncs>;
6190 defm VPMOVUSQB  : avx512_trunc_sat_qb<0x12, "us",  X86vtruncus>;
6191
6192 defm VPMOVQW    : avx512_trunc_qw<0x34, "vpmovqw", X86vtrunc>;
6193 defm VPMOVSQW   : avx512_trunc_sat_qw<0x24, "s",   X86vtruncs>;
6194 defm VPMOVUSQW  : avx512_trunc_sat_qw<0x14, "us",  X86vtruncus>;
6195
6196 defm VPMOVQD    : avx512_trunc_qd<0x35, "vpmovqd", X86vtrunc>;
6197 defm VPMOVSQD   : avx512_trunc_sat_qd<0x25, "s",   X86vtruncs>;
6198 defm VPMOVUSQD  : avx512_trunc_sat_qd<0x15, "us",  X86vtruncus>;
6199
6200 defm VPMOVDB    : avx512_trunc_db<0x31, "vpmovdb", X86vtrunc>;
6201 defm VPMOVSDB   : avx512_trunc_sat_db<0x21, "s",   X86vtruncs>;
6202 defm VPMOVUSDB  : avx512_trunc_sat_db<0x11, "us",  X86vtruncus>;
6203
6204 defm VPMOVDW    : avx512_trunc_dw<0x33, "vpmovdw", X86vtrunc>;
6205 defm VPMOVSDW   : avx512_trunc_sat_dw<0x23, "s",   X86vtruncs>;
6206 defm VPMOVUSDW  : avx512_trunc_sat_dw<0x13, "us",  X86vtruncus>;
6207
6208 defm VPMOVWB    : avx512_trunc_wb<0x30, "vpmovwb", X86vtrunc>;
6209 defm VPMOVSWB   : avx512_trunc_sat_wb<0x20, "s",   X86vtruncs>;
6210 defm VPMOVUSWB  : avx512_trunc_sat_wb<0x10, "us",  X86vtruncus>;
6211
6212 let Predicates = [HasAVX512, NoVLX] in {
6213 def: Pat<(v8i16 (X86vtrunc (v8i32 VR256X:$src))),
6214          (v8i16 (EXTRACT_SUBREG
6215                  (v16i16 (VPMOVDWZrr (v16i32 (SUBREG_TO_REG (i32 0),
6216                                           VR256X:$src, sub_ymm)))), sub_xmm))>;
6217 def: Pat<(v4i32 (X86vtrunc (v4i64 VR256X:$src))),
6218          (v4i32 (EXTRACT_SUBREG
6219                  (v8i32 (VPMOVQDZrr (v8i64 (SUBREG_TO_REG (i32 0),
6220                                            VR256X:$src, sub_ymm)))), sub_xmm))>;
6221 }
6222
6223 let Predicates = [HasBWI, NoVLX] in {
6224 def: Pat<(v16i8 (X86vtrunc (v16i16 VR256X:$src))),
6225          (v16i8 (EXTRACT_SUBREG  (VPMOVWBZrr (v32i16 (SUBREG_TO_REG (i32 0),
6226                                             VR256X:$src, sub_ymm))), sub_xmm))>;
6227 }
6228
6229 multiclass avx512_extend_common<bits<8> opc, string OpcodeStr,
6230                   X86VectorVTInfo DestInfo, X86VectorVTInfo SrcInfo,
6231                   X86MemOperand x86memop, PatFrag LdFrag, SDNode OpNode>{
6232
6233   defm rr   : AVX512_maskable<opc, MRMSrcReg, DestInfo, (outs DestInfo.RC:$dst),
6234                     (ins SrcInfo.RC:$src), OpcodeStr ,"$src", "$src",
6235                     (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src)))>,
6236                   EVEX;
6237
6238   let mayLoad = 1 in {
6239     defm rm : AVX512_maskable<opc, MRMSrcMem, DestInfo, (outs DestInfo.RC:$dst),
6240                     (ins x86memop:$src), OpcodeStr ,"$src", "$src",
6241                     (DestInfo.VT (LdFrag addr:$src))>,
6242                   EVEX;
6243   }
6244 }
6245
6246 multiclass avx512_extend_BW<bits<8> opc, string OpcodeStr, SDNode OpNode,
6247           string ExtTy,PatFrag LdFrag = !cast<PatFrag>(ExtTy#"extloadvi8")> {
6248   let Predicates = [HasVLX, HasBWI] in {
6249     defm Z128:  avx512_extend_common<opc, OpcodeStr, v8i16x_info,
6250                     v16i8x_info, i64mem, LdFrag, OpNode>,
6251                      EVEX_CD8<8, CD8VH>, T8PD, EVEX_V128;
6252
6253     defm Z256:  avx512_extend_common<opc, OpcodeStr, v16i16x_info,
6254                     v16i8x_info, i128mem, LdFrag, OpNode>,
6255                      EVEX_CD8<8, CD8VH>, T8PD, EVEX_V256;
6256   }
6257   let Predicates = [HasBWI] in {
6258     defm Z   :  avx512_extend_common<opc, OpcodeStr, v32i16_info,
6259                     v32i8x_info, i256mem, LdFrag, OpNode>,
6260                      EVEX_CD8<8, CD8VH>, T8PD, EVEX_V512;
6261   }
6262 }
6263
6264 multiclass avx512_extend_BD<bits<8> opc, string OpcodeStr, SDNode OpNode,
6265           string ExtTy,PatFrag LdFrag = !cast<PatFrag>(ExtTy#"extloadvi8")> {
6266   let Predicates = [HasVLX, HasAVX512] in {
6267     defm Z128:  avx512_extend_common<opc, OpcodeStr, v4i32x_info,
6268                    v16i8x_info, i32mem, LdFrag, OpNode>,
6269                          EVEX_CD8<8, CD8VQ>, T8PD, EVEX_V128;
6270
6271     defm Z256:  avx512_extend_common<opc, OpcodeStr, v8i32x_info,
6272                    v16i8x_info, i64mem, LdFrag, OpNode>,
6273                          EVEX_CD8<8, CD8VQ>, T8PD, EVEX_V256;
6274   }
6275   let Predicates = [HasAVX512] in {
6276     defm Z   :  avx512_extend_common<opc, OpcodeStr, v16i32_info,
6277                    v16i8x_info, i128mem, LdFrag, OpNode>,
6278                          EVEX_CD8<8, CD8VQ>, T8PD, EVEX_V512;
6279   }
6280 }
6281
6282 multiclass avx512_extend_BQ<bits<8> opc, string OpcodeStr, SDNode OpNode,
6283           string ExtTy,PatFrag LdFrag = !cast<PatFrag>(ExtTy#"extloadvi8")> {
6284   let Predicates = [HasVLX, HasAVX512] in {
6285     defm Z128:  avx512_extend_common<opc, OpcodeStr, v2i64x_info,
6286                    v16i8x_info, i16mem, LdFrag, OpNode>,
6287                      EVEX_CD8<8, CD8VO>, T8PD, EVEX_V128;
6288
6289     defm Z256:  avx512_extend_common<opc, OpcodeStr, v4i64x_info,
6290                    v16i8x_info, i32mem, LdFrag, OpNode>,
6291                      EVEX_CD8<8, CD8VO>, T8PD, EVEX_V256;
6292   }
6293   let Predicates = [HasAVX512] in {
6294     defm Z   :  avx512_extend_common<opc, OpcodeStr, v8i64_info,
6295                    v16i8x_info, i64mem, LdFrag, OpNode>,
6296                      EVEX_CD8<8, CD8VO>, T8PD, EVEX_V512;
6297   }
6298 }
6299
6300 multiclass avx512_extend_WD<bits<8> opc, string OpcodeStr, SDNode OpNode,
6301          string ExtTy,PatFrag LdFrag = !cast<PatFrag>(ExtTy#"extloadvi16")> {
6302   let Predicates = [HasVLX, HasAVX512] in {
6303     defm Z128:  avx512_extend_common<opc, OpcodeStr, v4i32x_info,
6304                    v8i16x_info, i64mem, LdFrag, OpNode>,
6305                      EVEX_CD8<16, CD8VH>, T8PD, EVEX_V128;
6306
6307     defm Z256:  avx512_extend_common<opc, OpcodeStr, v8i32x_info,
6308                    v8i16x_info, i128mem, LdFrag, OpNode>,
6309                      EVEX_CD8<16, CD8VH>, T8PD, EVEX_V256;
6310   }
6311   let Predicates = [HasAVX512] in {
6312     defm Z   :  avx512_extend_common<opc, OpcodeStr, v16i32_info,
6313                    v16i16x_info, i256mem, LdFrag, OpNode>,
6314                      EVEX_CD8<16, CD8VH>, T8PD, EVEX_V512;
6315   }
6316 }
6317
6318 multiclass avx512_extend_WQ<bits<8> opc, string OpcodeStr, SDNode OpNode,
6319          string ExtTy,PatFrag LdFrag = !cast<PatFrag>(ExtTy#"extloadvi16")> {
6320   let Predicates = [HasVLX, HasAVX512] in {
6321     defm Z128:  avx512_extend_common<opc, OpcodeStr, v2i64x_info,
6322                    v8i16x_info, i32mem, LdFrag, OpNode>,
6323                      EVEX_CD8<16, CD8VQ>, T8PD, EVEX_V128;
6324
6325     defm Z256:  avx512_extend_common<opc, OpcodeStr, v4i64x_info,
6326                    v8i16x_info, i64mem, LdFrag, OpNode>,
6327                      EVEX_CD8<16, CD8VQ>, T8PD, EVEX_V256;
6328   }
6329   let Predicates = [HasAVX512] in {
6330     defm Z   :  avx512_extend_common<opc, OpcodeStr, v8i64_info,
6331                    v8i16x_info, i128mem, LdFrag, OpNode>,
6332                      EVEX_CD8<16, CD8VQ>, T8PD, EVEX_V512;
6333   }
6334 }
6335
6336 multiclass avx512_extend_DQ<bits<8> opc, string OpcodeStr, SDNode OpNode,
6337          string ExtTy,PatFrag LdFrag = !cast<PatFrag>(ExtTy#"extloadvi32")> {
6338
6339   let Predicates = [HasVLX, HasAVX512] in {
6340     defm Z128:  avx512_extend_common<opc, OpcodeStr, v2i64x_info,
6341                    v4i32x_info, i64mem, LdFrag, OpNode>,
6342                      EVEX_CD8<32, CD8VH>, T8PD, EVEX_V128;
6343
6344     defm Z256:  avx512_extend_common<opc, OpcodeStr, v4i64x_info,
6345                    v4i32x_info, i128mem, LdFrag, OpNode>,
6346                      EVEX_CD8<32, CD8VH>, T8PD, EVEX_V256;
6347   }
6348   let Predicates = [HasAVX512] in {
6349     defm Z   :  avx512_extend_common<opc, OpcodeStr, v8i64_info,
6350                    v8i32x_info, i256mem, LdFrag, OpNode>,
6351                      EVEX_CD8<32, CD8VH>, T8PD, EVEX_V512;
6352   }
6353 }
6354
6355 defm VPMOVZXBW : avx512_extend_BW<0x30, "vpmovzxbw", X86vzext, "z">;
6356 defm VPMOVZXBD : avx512_extend_BD<0x31, "vpmovzxbd", X86vzext, "z">;
6357 defm VPMOVZXBQ : avx512_extend_BQ<0x32, "vpmovzxbq", X86vzext, "z">;
6358 defm VPMOVZXWD : avx512_extend_WD<0x33, "vpmovzxwd", X86vzext, "z">;
6359 defm VPMOVZXWQ : avx512_extend_WQ<0x34, "vpmovzxwq", X86vzext, "z">;
6360 defm VPMOVZXDQ : avx512_extend_DQ<0x35, "vpmovzxdq", X86vzext, "z">;
6361
6362
6363 defm VPMOVSXBW: avx512_extend_BW<0x20, "vpmovsxbw", X86vsext, "s">;
6364 defm VPMOVSXBD: avx512_extend_BD<0x21, "vpmovsxbd", X86vsext, "s">;
6365 defm VPMOVSXBQ: avx512_extend_BQ<0x22, "vpmovsxbq", X86vsext, "s">;
6366 defm VPMOVSXWD: avx512_extend_WD<0x23, "vpmovsxwd", X86vsext, "s">;
6367 defm VPMOVSXWQ: avx512_extend_WQ<0x24, "vpmovsxwq", X86vsext, "s">;
6368 defm VPMOVSXDQ: avx512_extend_DQ<0x25, "vpmovsxdq", X86vsext, "s">;
6369
6370 //===----------------------------------------------------------------------===//
6371 // GATHER - SCATTER Operations
6372
6373 multiclass avx512_gather<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
6374                          X86MemOperand memop, PatFrag GatherNode> {
6375   let Constraints = "@earlyclobber $dst, $src1 = $dst, $mask = $mask_wb",
6376       ExeDomain = _.ExeDomain in
6377   def rm  : AVX5128I<opc, MRMSrcMem, (outs _.RC:$dst, _.KRCWM:$mask_wb),
6378             (ins _.RC:$src1, _.KRCWM:$mask, memop:$src2),
6379             !strconcat(OpcodeStr#_.Suffix,
6380             "\t{$src2, ${dst} {${mask}}|${dst} {${mask}}, $src2}"),
6381             [(set _.RC:$dst, _.KRCWM:$mask_wb,
6382               (GatherNode  (_.VT _.RC:$src1), _.KRCWM:$mask,
6383                      vectoraddr:$src2))]>, EVEX, EVEX_K,
6384              EVEX_CD8<_.EltSize, CD8VT1>;
6385 }
6386
6387 multiclass avx512_gather_q_pd<bits<8> dopc, bits<8> qopc,
6388                         AVX512VLVectorVTInfo _, string OpcodeStr, string SUFF> {
6389   defm NAME##D##SUFF##Z: avx512_gather<dopc, OpcodeStr##"d", _.info512,
6390                                       vy32xmem, mgatherv8i32>, EVEX_V512, VEX_W;
6391   defm NAME##Q##SUFF##Z: avx512_gather<qopc, OpcodeStr##"q", _.info512,
6392                                       vz64mem,  mgatherv8i64>, EVEX_V512, VEX_W;
6393 let Predicates = [HasVLX] in {
6394   defm NAME##D##SUFF##Z256: avx512_gather<dopc, OpcodeStr##"d", _.info256,
6395                               vx32xmem, mgatherv4i32>, EVEX_V256, VEX_W;
6396   defm NAME##Q##SUFF##Z256: avx512_gather<qopc, OpcodeStr##"q", _.info256,
6397                               vy64xmem, mgatherv4i64>, EVEX_V256, VEX_W;
6398   defm NAME##D##SUFF##Z128: avx512_gather<dopc, OpcodeStr##"d", _.info128,
6399                               vx32xmem, mgatherv4i32>, EVEX_V128, VEX_W;
6400   defm NAME##Q##SUFF##Z128: avx512_gather<qopc, OpcodeStr##"q", _.info128,
6401                               vx64xmem, mgatherv2i64>, EVEX_V128, VEX_W;
6402 }
6403 }
6404
6405 multiclass avx512_gather_d_ps<bits<8> dopc, bits<8> qopc,
6406                        AVX512VLVectorVTInfo _, string OpcodeStr, string SUFF> {
6407   defm NAME##D##SUFF##Z: avx512_gather<dopc, OpcodeStr##"d", _.info512, vz32mem,
6408                                        mgatherv16i32>, EVEX_V512;
6409   defm NAME##Q##SUFF##Z: avx512_gather<qopc, OpcodeStr##"q", _.info256, vz64mem,
6410                                        mgatherv8i64>, EVEX_V512;
6411 let Predicates = [HasVLX] in {
6412   defm NAME##D##SUFF##Z256: avx512_gather<dopc, OpcodeStr##"d", _.info256,
6413                                           vy32xmem, mgatherv8i32>, EVEX_V256;
6414   defm NAME##Q##SUFF##Z256: avx512_gather<qopc, OpcodeStr##"q", _.info128,
6415                                           vy64xmem, mgatherv4i64>, EVEX_V256;
6416   defm NAME##D##SUFF##Z128: avx512_gather<dopc, OpcodeStr##"d", _.info128,
6417                                           vx32xmem, mgatherv4i32>, EVEX_V128;
6418   defm NAME##Q##SUFF##Z128: avx512_gather<qopc, OpcodeStr##"q", _.info128,
6419                                           vx64xmem, mgatherv2i64>, EVEX_V128;
6420 }
6421 }
6422
6423
6424 defm VGATHER : avx512_gather_q_pd<0x92, 0x93, avx512vl_f64_info, "vgather", "PD">,
6425                avx512_gather_d_ps<0x92, 0x93, avx512vl_f32_info, "vgather", "PS">;
6426
6427 defm VPGATHER : avx512_gather_q_pd<0x90, 0x91, avx512vl_i64_info, "vpgather", "Q">,
6428                 avx512_gather_d_ps<0x90, 0x91, avx512vl_i32_info, "vpgather", "D">;
6429
6430 multiclass avx512_scatter<bits<8> opc, string OpcodeStr, X86VectorVTInfo _,
6431                           X86MemOperand memop, PatFrag ScatterNode> {
6432
6433 let mayStore = 1, Constraints = "$mask = $mask_wb", ExeDomain = _.ExeDomain in
6434
6435   def mr  : AVX5128I<opc, MRMDestMem, (outs _.KRCWM:$mask_wb),
6436             (ins memop:$dst, _.KRCWM:$mask, _.RC:$src),
6437             !strconcat(OpcodeStr#_.Suffix,
6438             "\t{$src, ${dst} {${mask}}|${dst} {${mask}}, $src}"),
6439             [(set _.KRCWM:$mask_wb, (ScatterNode (_.VT _.RC:$src),
6440                                      _.KRCWM:$mask,  vectoraddr:$dst))]>,
6441             EVEX, EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
6442 }
6443
6444 multiclass avx512_scatter_q_pd<bits<8> dopc, bits<8> qopc,
6445                         AVX512VLVectorVTInfo _, string OpcodeStr, string SUFF> {
6446   defm NAME##D##SUFF##Z: avx512_scatter<dopc, OpcodeStr##"d", _.info512,
6447                                       vy32xmem, mscatterv8i32>, EVEX_V512, VEX_W;
6448   defm NAME##Q##SUFF##Z: avx512_scatter<qopc, OpcodeStr##"q", _.info512,
6449                                       vz64mem,  mscatterv8i64>, EVEX_V512, VEX_W;
6450 let Predicates = [HasVLX] in {
6451   defm NAME##D##SUFF##Z256: avx512_scatter<dopc, OpcodeStr##"d", _.info256,
6452                               vx32xmem, mscatterv4i32>, EVEX_V256, VEX_W;
6453   defm NAME##Q##SUFF##Z256: avx512_scatter<qopc, OpcodeStr##"q", _.info256,
6454                               vy64xmem, mscatterv4i64>, EVEX_V256, VEX_W;
6455   defm NAME##D##SUFF##Z128: avx512_scatter<dopc, OpcodeStr##"d", _.info128,
6456                               vx32xmem, mscatterv4i32>, EVEX_V128, VEX_W;
6457   defm NAME##Q##SUFF##Z128: avx512_scatter<qopc, OpcodeStr##"q", _.info128,
6458                               vx64xmem, mscatterv2i64>, EVEX_V128, VEX_W;
6459 }
6460 }
6461
6462 multiclass avx512_scatter_d_ps<bits<8> dopc, bits<8> qopc,
6463                        AVX512VLVectorVTInfo _, string OpcodeStr, string SUFF> {
6464   defm NAME##D##SUFF##Z: avx512_scatter<dopc, OpcodeStr##"d", _.info512, vz32mem,
6465                                        mscatterv16i32>, EVEX_V512;
6466   defm NAME##Q##SUFF##Z: avx512_scatter<qopc, OpcodeStr##"q", _.info256, vz64mem,
6467                                        mscatterv8i64>, EVEX_V512;
6468 let Predicates = [HasVLX] in {
6469   defm NAME##D##SUFF##Z256: avx512_scatter<dopc, OpcodeStr##"d", _.info256,
6470                                           vy32xmem, mscatterv8i32>, EVEX_V256;
6471   defm NAME##Q##SUFF##Z256: avx512_scatter<qopc, OpcodeStr##"q", _.info128,
6472                                           vy64xmem, mscatterv4i64>, EVEX_V256;
6473   defm NAME##D##SUFF##Z128: avx512_scatter<dopc, OpcodeStr##"d", _.info128,
6474                                           vx32xmem, mscatterv4i32>, EVEX_V128;
6475   defm NAME##Q##SUFF##Z128: avx512_scatter<qopc, OpcodeStr##"q", _.info128,
6476                                           vx64xmem, mscatterv2i64>, EVEX_V128;
6477 }
6478 }
6479
6480 defm VSCATTER : avx512_scatter_q_pd<0xA2, 0xA3, avx512vl_f64_info, "vscatter", "PD">,
6481                avx512_scatter_d_ps<0xA2, 0xA3, avx512vl_f32_info, "vscatter", "PS">;
6482
6483 defm VPSCATTER : avx512_scatter_q_pd<0xA0, 0xA1, avx512vl_i64_info, "vpscatter", "Q">,
6484                 avx512_scatter_d_ps<0xA0, 0xA1, avx512vl_i32_info, "vpscatter", "D">;
6485
6486 // prefetch
6487 multiclass avx512_gather_scatter_prefetch<bits<8> opc, Format F, string OpcodeStr,
6488                        RegisterClass KRC, X86MemOperand memop> {
6489   let Predicates = [HasPFI], hasSideEffects = 1 in
6490   def m  : AVX5128I<opc, F, (outs), (ins KRC:$mask, memop:$src),
6491             !strconcat(OpcodeStr, "\t{$src {${mask}}|{${mask}}, $src}"),
6492             []>, EVEX, EVEX_K;
6493 }
6494
6495 defm VGATHERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dps",
6496                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
6497
6498 defm VGATHERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qps",
6499                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
6500
6501 defm VGATHERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM1m, "vgatherpf0dpd",
6502                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
6503
6504 defm VGATHERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM1m, "vgatherpf0qpd",
6505                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
6506
6507 defm VGATHERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dps",
6508                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
6509
6510 defm VGATHERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qps",
6511                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
6512
6513 defm VGATHERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM2m, "vgatherpf1dpd",
6514                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
6515
6516 defm VGATHERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM2m, "vgatherpf1qpd",
6517                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
6518
6519 defm VSCATTERPF0DPS: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dps",
6520                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
6521
6522 defm VSCATTERPF0QPS: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qps",
6523                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
6524
6525 defm VSCATTERPF0DPD: avx512_gather_scatter_prefetch<0xC6, MRM5m, "vscatterpf0dpd",
6526                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
6527
6528 defm VSCATTERPF0QPD: avx512_gather_scatter_prefetch<0xC7, MRM5m, "vscatterpf0qpd",
6529                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
6530
6531 defm VSCATTERPF1DPS: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dps",
6532                      VK16WM, vz32mem>, EVEX_V512, EVEX_CD8<32, CD8VT1>;
6533
6534 defm VSCATTERPF1QPS: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qps",
6535                      VK8WM, vz64mem>, EVEX_V512, EVEX_CD8<64, CD8VT1>;
6536
6537 defm VSCATTERPF1DPD: avx512_gather_scatter_prefetch<0xC6, MRM6m, "vscatterpf1dpd",
6538                      VK8WM, vy32mem>, EVEX_V512, VEX_W, EVEX_CD8<32, CD8VT1>;
6539
6540 defm VSCATTERPF1QPD: avx512_gather_scatter_prefetch<0xC7, MRM6m, "vscatterpf1qpd",
6541                      VK8WM, vz64mem>, EVEX_V512, VEX_W, EVEX_CD8<64, CD8VT1>;
6542
6543 // Helper fragments to match sext vXi1 to vXiY.
6544 def v16i1sextv16i32  : PatLeaf<(v16i32 (X86vsrai VR512:$src, (i8 31)))>;
6545 def v8i1sextv8i64  : PatLeaf<(v8i64 (X86vsrai VR512:$src, (i8 63)))>;
6546
6547 def : Pat<(store (i1 -1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
6548 def : Pat<(store (i1  1), addr:$dst), (MOV8mi addr:$dst, (i8 1))>;
6549 def : Pat<(store (i1  0), addr:$dst), (MOV8mi addr:$dst, (i8 0))>;
6550
6551 def : Pat<(store VK1:$src, addr:$dst),
6552           (MOV8mr addr:$dst,
6553            (EXTRACT_SUBREG (KMOVWrk (COPY_TO_REGCLASS VK1:$src, VK16)),
6554             sub_8bit))>, Requires<[HasAVX512, NoDQI]>;
6555
6556 def : Pat<(store VK8:$src, addr:$dst),
6557           (MOV8mr addr:$dst,
6558            (EXTRACT_SUBREG (KMOVWrk (COPY_TO_REGCLASS VK8:$src, VK16)),
6559             sub_8bit))>, Requires<[HasAVX512, NoDQI]>;
6560
6561 def truncstorei1 : PatFrag<(ops node:$val, node:$ptr),
6562                            (truncstore node:$val, node:$ptr), [{
6563   return cast<StoreSDNode>(N)->getMemoryVT() == MVT::i1;
6564 }]>;
6565
6566 def : Pat<(truncstorei1 GR8:$src, addr:$dst),
6567           (MOV8mr addr:$dst, GR8:$src)>;
6568
6569 multiclass cvt_by_vec_width<bits<8> opc, X86VectorVTInfo Vec, string OpcodeStr > {
6570 def rr : AVX512XS8I<opc, MRMSrcReg, (outs Vec.RC:$dst), (ins Vec.KRC:$src),
6571                   !strconcat(OpcodeStr##Vec.Suffix, "\t{$src, $dst|$dst, $src}"),
6572                   [(set Vec.RC:$dst, (Vec.VT (X86vsext Vec.KRC:$src)))]>, EVEX;
6573 }
6574
6575 multiclass cvt_mask_by_elt_width<bits<8> opc, AVX512VLVectorVTInfo VTInfo,
6576                                  string OpcodeStr, Predicate prd> {
6577 let Predicates = [prd] in
6578   defm Z : cvt_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
6579
6580   let Predicates = [prd, HasVLX] in {
6581     defm Z256 : cvt_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
6582     defm Z128 : cvt_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
6583   }
6584 }
6585
6586 multiclass avx512_convert_mask_to_vector<string OpcodeStr> {
6587   defm NAME##B : cvt_mask_by_elt_width<0x28, avx512vl_i8_info,  OpcodeStr,
6588                                        HasBWI>;
6589   defm NAME##W : cvt_mask_by_elt_width<0x28, avx512vl_i16_info, OpcodeStr,
6590                                        HasBWI>, VEX_W;
6591   defm NAME##D : cvt_mask_by_elt_width<0x38, avx512vl_i32_info, OpcodeStr,
6592                                        HasDQI>;
6593   defm NAME##Q : cvt_mask_by_elt_width<0x38, avx512vl_i64_info, OpcodeStr,
6594                                        HasDQI>, VEX_W;
6595 }
6596
6597 defm VPMOVM2 : avx512_convert_mask_to_vector<"vpmovm2">;
6598
6599 multiclass convert_vector_to_mask_common<bits<8> opc, X86VectorVTInfo _, string OpcodeStr > {
6600 def rr : AVX512XS8I<opc, MRMSrcReg, (outs _.KRC:$dst), (ins _.RC:$src),
6601                   !strconcat(OpcodeStr, "\t{$src, $dst|$dst, $src}"),
6602                   [(set _.KRC:$dst, (trunc (_.VT _.RC:$src)))]>, EVEX;
6603 }
6604
6605 multiclass avx512_convert_vector_to_mask<bits<8> opc, string OpcodeStr,
6606                         AVX512VLVectorVTInfo VTInfo, Predicate prd> {
6607 let Predicates = [prd] in
6608   defm Z : convert_vector_to_mask_common <opc, VTInfo.info512, OpcodeStr>,
6609    EVEX_V512;
6610
6611   let Predicates = [prd, HasVLX] in {
6612     defm Z256 : convert_vector_to_mask_common<opc, VTInfo.info256, OpcodeStr>,
6613      EVEX_V256;
6614     defm Z128 : convert_vector_to_mask_common<opc, VTInfo.info128, OpcodeStr>,
6615      EVEX_V128;
6616   }
6617 }
6618
6619 defm VPMOVB2M : avx512_convert_vector_to_mask<0x29, "vpmovb2m",
6620                                               avx512vl_i8_info, HasBWI>;
6621 defm VPMOVW2M : avx512_convert_vector_to_mask<0x29, "vpmovw2m",
6622                                               avx512vl_i16_info, HasBWI>, VEX_W;
6623 defm VPMOVD2M : avx512_convert_vector_to_mask<0x39, "vpmovd2m",
6624                                               avx512vl_i32_info, HasDQI>;
6625 defm VPMOVQ2M : avx512_convert_vector_to_mask<0x39, "vpmovq2m",
6626                                               avx512vl_i64_info, HasDQI>, VEX_W;
6627
6628 //===----------------------------------------------------------------------===//
6629 // AVX-512 - COMPRESS and EXPAND
6630 //
6631
6632 multiclass compress_by_vec_width<bits<8> opc, X86VectorVTInfo _,
6633                                  string OpcodeStr> {
6634   defm rr : AVX512_maskable<opc, MRMDestReg, _, (outs _.RC:$dst),
6635               (ins _.RC:$src1), OpcodeStr, "$src1", "$src1",
6636               (_.VT (X86compress _.RC:$src1))>, AVX5128IBase;
6637
6638   let mayStore = 1 in {
6639   def mr : AVX5128I<opc, MRMDestMem, (outs),
6640               (ins _.MemOp:$dst, _.RC:$src),
6641               OpcodeStr # "\t{$src, $dst |$dst, $src}",
6642               []>, EVEX_CD8<_.EltSize, CD8VT1>;
6643
6644   def mrk : AVX5128I<opc, MRMDestMem, (outs),
6645               (ins _.MemOp:$dst, _.KRCWM:$mask, _.RC:$src),
6646               OpcodeStr # "\t{$src, $dst {${mask}} |$dst {${mask}}, $src}",
6647               [(store (_.VT (vselect _.KRCWM:$mask,
6648                              (_.VT (X86compress  _.RC:$src)), _.ImmAllZerosV)),
6649                 addr:$dst)]>,
6650               EVEX_K, EVEX_CD8<_.EltSize, CD8VT1>;
6651   }
6652 }
6653
6654 multiclass compress_by_elt_width<bits<8> opc, string OpcodeStr,
6655                                  AVX512VLVectorVTInfo VTInfo> {
6656   defm Z : compress_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
6657
6658   let Predicates = [HasVLX] in {
6659     defm Z256 : compress_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
6660     defm Z128 : compress_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
6661   }
6662 }
6663
6664 defm VPCOMPRESSD : compress_by_elt_width <0x8B, "vpcompressd", avx512vl_i32_info>,
6665                                          EVEX;
6666 defm VPCOMPRESSQ : compress_by_elt_width <0x8B, "vpcompressq", avx512vl_i64_info>,
6667                                          EVEX, VEX_W;
6668 defm VCOMPRESSPS : compress_by_elt_width <0x8A, "vcompressps", avx512vl_f32_info>,
6669                                          EVEX;
6670 defm VCOMPRESSPD : compress_by_elt_width <0x8A, "vcompresspd", avx512vl_f64_info>,
6671                                          EVEX, VEX_W;
6672
6673 // expand
6674 multiclass expand_by_vec_width<bits<8> opc, X86VectorVTInfo _,
6675                                  string OpcodeStr> {
6676   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
6677               (ins _.RC:$src1), OpcodeStr, "$src1", "$src1",
6678               (_.VT (X86expand _.RC:$src1))>, AVX5128IBase;
6679
6680   let mayLoad = 1 in
6681   defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
6682               (ins _.MemOp:$src1), OpcodeStr, "$src1", "$src1",
6683               (_.VT (X86expand (_.VT (bitconvert
6684                                       (_.LdFrag addr:$src1)))))>,
6685             AVX5128IBase, EVEX_CD8<_.EltSize, CD8VT1>;
6686 }
6687
6688 multiclass expand_by_elt_width<bits<8> opc, string OpcodeStr,
6689                                  AVX512VLVectorVTInfo VTInfo> {
6690   defm Z : expand_by_vec_width<opc, VTInfo.info512, OpcodeStr>, EVEX_V512;
6691
6692   let Predicates = [HasVLX] in {
6693     defm Z256 : expand_by_vec_width<opc, VTInfo.info256, OpcodeStr>, EVEX_V256;
6694     defm Z128 : expand_by_vec_width<opc, VTInfo.info128, OpcodeStr>, EVEX_V128;
6695   }
6696 }
6697
6698 defm VPEXPANDD : expand_by_elt_width <0x89, "vpexpandd", avx512vl_i32_info>,
6699                                          EVEX;
6700 defm VPEXPANDQ : expand_by_elt_width <0x89, "vpexpandq", avx512vl_i64_info>,
6701                                          EVEX, VEX_W;
6702 defm VEXPANDPS : expand_by_elt_width <0x88, "vexpandps", avx512vl_f32_info>,
6703                                          EVEX;
6704 defm VEXPANDPD : expand_by_elt_width <0x88, "vexpandpd", avx512vl_f64_info>,
6705                                          EVEX, VEX_W;
6706
6707 //handle instruction  reg_vec1 = op(reg_vec,imm)
6708 //                               op(mem_vec,imm)
6709 //                               op(broadcast(eltVt),imm)
6710 //all instruction created with FROUND_CURRENT
6711 multiclass avx512_unary_fp_packed_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
6712                                                             X86VectorVTInfo _>{
6713   defm rri : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
6714                       (ins _.RC:$src1, i32u8imm:$src2),
6715                       OpcodeStr##_.Suffix, "$src2, $src1", "$src2, $src2",
6716                       (OpNode (_.VT _.RC:$src1),
6717                               (i32 imm:$src2),
6718                               (i32 FROUND_CURRENT))>;
6719   let mayLoad = 1 in {
6720     defm rmi : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
6721                       (ins _.MemOp:$src1, i32u8imm:$src2),
6722                       OpcodeStr##_.Suffix, "$src2, $src1", "$src1, $src2",
6723                       (OpNode (_.VT (bitconvert (_.LdFrag addr:$src1))),
6724                               (i32 imm:$src2),
6725                               (i32 FROUND_CURRENT))>;
6726     defm rmbi : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
6727                       (ins _.ScalarMemOp:$src1, i32u8imm:$src2),
6728                       OpcodeStr##_.Suffix, "$src2, ${src1}"##_.BroadcastStr,
6729                       "${src1}"##_.BroadcastStr##", $src2",
6730                       (OpNode (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src1))),
6731                               (i32 imm:$src2),
6732                               (i32 FROUND_CURRENT))>, EVEX_B;
6733   }
6734 }
6735
6736 //handle instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm),{sae}
6737 multiclass avx512_unary_fp_sae_packed_imm<bits<8> opc, string OpcodeStr,
6738                                              SDNode OpNode, X86VectorVTInfo _>{
6739   defm rrib : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
6740                       (ins _.RC:$src1, i32u8imm:$src2),
6741                       OpcodeStr##_.Suffix, "$src2,{sae}, $src1",
6742                       "$src1, {sae}, $src2",
6743                       (OpNode (_.VT _.RC:$src1),
6744                               (i32 imm:$src2),
6745                               (i32 FROUND_NO_EXC))>, EVEX_B;
6746 }
6747
6748 multiclass avx512_common_unary_fp_sae_packed_imm<string OpcodeStr,
6749             AVX512VLVectorVTInfo _, bits<8> opc, SDNode OpNode, Predicate prd>{
6750   let Predicates = [prd] in {
6751     defm Z    : avx512_unary_fp_packed_imm<opc, OpcodeStr, OpNode, _.info512>,
6752                 avx512_unary_fp_sae_packed_imm<opc, OpcodeStr, OpNode, _.info512>,
6753                                   EVEX_V512;
6754   }
6755   let Predicates = [prd, HasVLX] in {
6756     defm Z128 : avx512_unary_fp_packed_imm<opc, OpcodeStr, OpNode, _.info128>,
6757                                   EVEX_V128;
6758     defm Z256 : avx512_unary_fp_packed_imm<opc, OpcodeStr, OpNode, _.info256>,
6759                                   EVEX_V256;
6760   }
6761 }
6762
6763 //handle instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm)
6764 //                               op(reg_vec2,mem_vec,imm)
6765 //                               op(reg_vec2,broadcast(eltVt),imm)
6766 //all instruction created with FROUND_CURRENT
6767 multiclass avx512_fp_packed_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
6768                                                             X86VectorVTInfo _>{
6769   defm rri : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
6770                       (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3),
6771                       OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6772                       (OpNode (_.VT _.RC:$src1),
6773                               (_.VT _.RC:$src2),
6774                               (i32 imm:$src3),
6775                               (i32 FROUND_CURRENT))>;
6776   let mayLoad = 1 in {
6777     defm rmi : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
6778                       (ins _.RC:$src1, _.MemOp:$src2, i32u8imm:$src3),
6779                       OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6780                       (OpNode (_.VT _.RC:$src1),
6781                               (_.VT (bitconvert (_.LdFrag addr:$src2))),
6782                               (i32 imm:$src3),
6783                               (i32 FROUND_CURRENT))>;
6784     defm rmbi : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
6785                       (ins _.RC:$src1, _.ScalarMemOp:$src2, i32u8imm:$src3),
6786                       OpcodeStr, "$src3, ${src2}"##_.BroadcastStr##", $src1",
6787                       "$src1, ${src2}"##_.BroadcastStr##", $src3",
6788                       (OpNode (_.VT _.RC:$src1),
6789                               (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src2))),
6790                               (i32 imm:$src3),
6791                               (i32 FROUND_CURRENT))>, EVEX_B;
6792   }
6793 }
6794
6795 //handle instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm)
6796 //                               op(reg_vec2,mem_vec,imm)
6797 multiclass avx512_3Op_rm_imm8<bits<8> opc, string OpcodeStr, SDNode OpNode,
6798                              X86VectorVTInfo DestInfo, X86VectorVTInfo SrcInfo>{
6799
6800   defm rri : AVX512_maskable<opc, MRMSrcReg, DestInfo, (outs DestInfo.RC:$dst),
6801                   (ins SrcInfo.RC:$src1, SrcInfo.RC:$src2, u8imm:$src3),
6802                   OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6803                   (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src1),
6804                                (SrcInfo.VT SrcInfo.RC:$src2),
6805                                (i8 imm:$src3)))>;
6806   let mayLoad = 1 in
6807     defm rmi : AVX512_maskable<opc, MRMSrcMem, DestInfo, (outs DestInfo.RC:$dst),
6808                   (ins SrcInfo.RC:$src1, SrcInfo.MemOp:$src2, u8imm:$src3),
6809                   OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6810                   (DestInfo.VT (OpNode (SrcInfo.VT SrcInfo.RC:$src1),
6811                                (SrcInfo.VT (bitconvert
6812                                                   (SrcInfo.LdFrag addr:$src2))),
6813                                (i8 imm:$src3)))>;
6814 }
6815
6816 //handle instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm)
6817 //                               op(reg_vec2,mem_vec,imm)
6818 //                               op(reg_vec2,broadcast(eltVt),imm)
6819 multiclass avx512_3Op_imm8<bits<8> opc, string OpcodeStr, SDNode OpNode,
6820                            X86VectorVTInfo _>:
6821   avx512_3Op_rm_imm8<opc, OpcodeStr, OpNode, _, _>{
6822
6823   let mayLoad = 1 in
6824     defm rmbi : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
6825                       (ins _.RC:$src1, _.ScalarMemOp:$src2, u8imm:$src3),
6826                       OpcodeStr, "$src3, ${src2}"##_.BroadcastStr##", $src1",
6827                       "$src1, ${src2}"##_.BroadcastStr##", $src3",
6828                       (OpNode (_.VT _.RC:$src1),
6829                               (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src2))),
6830                               (i8 imm:$src3))>, EVEX_B;
6831 }
6832
6833 //handle scalar instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm)
6834 //                                      op(reg_vec2,mem_scalar,imm)
6835 //all instruction created with FROUND_CURRENT
6836 multiclass avx512_fp_scalar_imm<bits<8> opc, string OpcodeStr, SDNode OpNode,
6837                                                            X86VectorVTInfo _> {
6838
6839   defm rri : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
6840                       (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3),
6841                       OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6842                       (OpNode (_.VT _.RC:$src1),
6843                               (_.VT _.RC:$src2),
6844                               (i32 imm:$src3),
6845                               (i32 FROUND_CURRENT))>;
6846   let mayLoad = 1 in {
6847     defm rmi : AVX512_maskable_scalar<opc, MRMSrcMem, _, (outs _.RC:$dst),
6848                       (ins _.RC:$src1, _.MemOp:$src2, i32u8imm:$src3),
6849                       OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6850                       (OpNode (_.VT _.RC:$src1),
6851                               (_.VT (scalar_to_vector
6852                                         (_.ScalarLdFrag addr:$src2))),
6853                               (i32 imm:$src3),
6854                               (i32 FROUND_CURRENT))>;
6855
6856     let isAsmParserOnly = 1 in {
6857       defm rmi_alt :AVX512_maskable_in_asm<opc, MRMSrcMem, _, (outs _.FRC:$dst),
6858                       (ins _.FRC:$src1, _.ScalarMemOp:$src2, u8imm:$src3),
6859                       OpcodeStr, "$src3, $src2, $src1", "$src1, $src2, $src3",
6860                       []>;
6861     }
6862   }
6863 }
6864
6865 //handle instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm),{sae}
6866 multiclass avx512_fp_sae_packed_imm<bits<8> opc, string OpcodeStr,
6867                                              SDNode OpNode, X86VectorVTInfo _>{
6868   defm rrib : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
6869                       (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3),
6870                       OpcodeStr, "$src3,{sae}, $src2, $src1",
6871                       "$src1, $src2,{sae}, $src3",
6872                       (OpNode (_.VT _.RC:$src1),
6873                               (_.VT _.RC:$src2),
6874                               (i32 imm:$src3),
6875                               (i32 FROUND_NO_EXC))>, EVEX_B;
6876 }
6877 //handle scalar instruction  reg_vec1 = op(reg_vec2,reg_vec3,imm),{sae}
6878 multiclass avx512_fp_sae_scalar_imm<bits<8> opc, string OpcodeStr,
6879                                              SDNode OpNode, X86VectorVTInfo _> {
6880   defm NAME#rrib : AVX512_maskable_scalar<opc, MRMSrcReg, _, (outs _.RC:$dst),
6881                       (ins _.RC:$src1, _.RC:$src2, i32u8imm:$src3),
6882                       OpcodeStr, "$src3,{sae}, $src2, $src1",
6883                       "$src1, $src2,{sae}, $src3",
6884                       (OpNode (_.VT _.RC:$src1),
6885                               (_.VT _.RC:$src2),
6886                               (i32 imm:$src3),
6887                               (i32 FROUND_NO_EXC))>, EVEX_B;
6888 }
6889
6890 multiclass avx512_common_fp_sae_packed_imm<string OpcodeStr,
6891             AVX512VLVectorVTInfo _, bits<8> opc, SDNode OpNode, Predicate prd>{
6892   let Predicates = [prd] in {
6893     defm Z    : avx512_fp_packed_imm<opc, OpcodeStr, OpNode, _.info512>,
6894                 avx512_fp_sae_packed_imm<opc, OpcodeStr, OpNode, _.info512>,
6895                                   EVEX_V512;
6896
6897   }
6898   let Predicates = [prd, HasVLX] in {
6899     defm Z128 : avx512_fp_packed_imm<opc, OpcodeStr, OpNode, _.info128>,
6900                                   EVEX_V128;
6901     defm Z256 : avx512_fp_packed_imm<opc, OpcodeStr, OpNode, _.info256>,
6902                                   EVEX_V256;
6903   }
6904 }
6905
6906 multiclass avx512_common_3Op_rm_imm8<bits<8> opc, SDNode OpNode, string OpStr,
6907                    AVX512VLVectorVTInfo DestInfo, AVX512VLVectorVTInfo SrcInfo>{
6908   let Predicates = [HasBWI] in {
6909     defm Z    : avx512_3Op_rm_imm8<opc, OpStr, OpNode, DestInfo.info512,
6910                            SrcInfo.info512>, EVEX_V512, AVX512AIi8Base, EVEX_4V;
6911   }
6912   let Predicates = [HasBWI, HasVLX] in {
6913     defm Z128 : avx512_3Op_rm_imm8<opc, OpStr, OpNode, DestInfo.info128,
6914                            SrcInfo.info128>, EVEX_V128, AVX512AIi8Base, EVEX_4V;
6915     defm Z256 : avx512_3Op_rm_imm8<opc, OpStr, OpNode,  DestInfo.info256,
6916                            SrcInfo.info256>, EVEX_V256, AVX512AIi8Base, EVEX_4V;
6917   }
6918 }
6919
6920 multiclass avx512_common_3Op_imm8<string OpcodeStr, AVX512VLVectorVTInfo _,
6921                                 bits<8> opc, SDNode OpNode>{
6922   let Predicates = [HasAVX512] in {
6923     defm Z    : avx512_3Op_imm8<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
6924   }
6925   let Predicates = [HasAVX512, HasVLX] in {
6926     defm Z128 : avx512_3Op_imm8<opc, OpcodeStr, OpNode, _.info128>, EVEX_V128;
6927     defm Z256 : avx512_3Op_imm8<opc, OpcodeStr, OpNode, _.info256>, EVEX_V256;
6928   }
6929 }
6930
6931 multiclass avx512_common_fp_sae_scalar_imm<string OpcodeStr,
6932                   X86VectorVTInfo _, bits<8> opc, SDNode OpNode, Predicate prd>{
6933   let Predicates = [prd] in {
6934      defm Z128 : avx512_fp_scalar_imm<opc, OpcodeStr, OpNode, _>,
6935                  avx512_fp_sae_scalar_imm<opc, OpcodeStr, OpNode, _>;
6936   }
6937 }
6938
6939 multiclass avx512_common_unary_fp_sae_packed_imm_all<string OpcodeStr,
6940                     bits<8> opcPs, bits<8> opcPd, SDNode OpNode, Predicate prd>{
6941   defm PS : avx512_common_unary_fp_sae_packed_imm<OpcodeStr, avx512vl_f32_info,
6942                             opcPs, OpNode, prd>, EVEX_CD8<32, CD8VF>;
6943   defm PD : avx512_common_unary_fp_sae_packed_imm<OpcodeStr, avx512vl_f64_info,
6944                             opcPd, OpNode, prd>, EVEX_CD8<64, CD8VF>, VEX_W;
6945 }
6946
6947 defm VFIXUPIMMPD : avx512_common_fp_sae_packed_imm<"vfixupimmpd",
6948                               avx512vl_f64_info, 0x54, X86VFixupimm, HasAVX512>,
6949       AVX512AIi8Base, EVEX_4V, EVEX_CD8<64, CD8VF>, VEX_W;
6950 defm VFIXUPIMMPS : avx512_common_fp_sae_packed_imm<"vfixupimmps",
6951                               avx512vl_f32_info, 0x54, X86VFixupimm, HasAVX512>,
6952       AVX512AIi8Base, EVEX_4V, EVEX_CD8<32, CD8VF>;
6953
6954 defm VFIXUPIMMSD: avx512_common_fp_sae_scalar_imm<"vfixupimmsd", f64x_info,
6955                                                  0x55, X86VFixupimm, HasAVX512>,
6956       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<64, CD8VT1>, VEX_W;
6957 defm VFIXUPIMMSS: avx512_common_fp_sae_scalar_imm<"vfixupimmss", f32x_info,
6958                                                  0x55, X86VFixupimm, HasAVX512>,
6959       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<32, CD8VT1>;
6960
6961 defm VREDUCE   : avx512_common_unary_fp_sae_packed_imm_all<"vreduce", 0x56, 0x56,
6962                               X86VReduce, HasDQI>, AVX512AIi8Base, EVEX;
6963 defm VRNDSCALE : avx512_common_unary_fp_sae_packed_imm_all<"vrndscale", 0x08, 0x09,
6964                               X86VRndScale, HasAVX512>, AVX512AIi8Base, EVEX;
6965 defm VGETMANT : avx512_common_unary_fp_sae_packed_imm_all<"vgetmant", 0x26, 0x26,
6966                               X86VGetMant, HasAVX512>, AVX512AIi8Base, EVEX;
6967
6968
6969 defm VRANGEPD : avx512_common_fp_sae_packed_imm<"vrangepd", avx512vl_f64_info,
6970                                                        0x50, X86VRange, HasDQI>,
6971       AVX512AIi8Base, EVEX_4V, EVEX_CD8<64, CD8VF>, VEX_W;
6972 defm VRANGEPS : avx512_common_fp_sae_packed_imm<"vrangeps", avx512vl_f32_info,
6973                                                        0x50, X86VRange, HasDQI>,
6974       AVX512AIi8Base, EVEX_4V, EVEX_CD8<32, CD8VF>;
6975
6976 defm VRANGESD: avx512_common_fp_sae_scalar_imm<"vrangesd", f64x_info,
6977                                                  0x51, X86VRange, HasDQI>,
6978       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<64, CD8VT1>, VEX_W;
6979 defm VRANGESS: avx512_common_fp_sae_scalar_imm<"vrangess", f32x_info,
6980                                                  0x51, X86VRange, HasDQI>,
6981       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<32, CD8VT1>;
6982
6983 defm VREDUCESD: avx512_common_fp_sae_scalar_imm<"vreducesd", f64x_info,
6984                                                  0x57, X86Reduces, HasDQI>,
6985       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<64, CD8VT1>, VEX_W;
6986 defm VREDUCESS: avx512_common_fp_sae_scalar_imm<"vreducess", f32x_info,
6987                                                  0x57, X86Reduces, HasDQI>,
6988       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<32, CD8VT1>;
6989
6990 defm VGETMANTSD: avx512_common_fp_sae_scalar_imm<"vgetmantsd", f64x_info,
6991                                                  0x27, X86GetMants, HasAVX512>,
6992       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<64, CD8VT1>, VEX_W;
6993 defm VGETMANTSS: avx512_common_fp_sae_scalar_imm<"vgetmantss", f32x_info,
6994                                                  0x27, X86GetMants, HasAVX512>,
6995       AVX512AIi8Base, VEX_LIG, EVEX_4V, EVEX_CD8<32, CD8VT1>;
6996
6997 multiclass avx512_shuff_packed_128<string OpcodeStr, AVX512VLVectorVTInfo _,
6998                                        bits<8> opc, SDNode OpNode = X86Shuf128>{
6999   let Predicates = [HasAVX512] in {
7000     defm Z    : avx512_3Op_imm8<opc, OpcodeStr, OpNode, _.info512>, EVEX_V512;
7001
7002   }
7003   let Predicates = [HasAVX512, HasVLX] in {
7004      defm Z256 : avx512_3Op_imm8<opc, OpcodeStr, OpNode, _.info256>, EVEX_V256;
7005   }
7006 }
7007 let Predicates = [HasAVX512] in {
7008 def : Pat<(v16f32 (ffloor VR512:$src)),
7009           (VRNDSCALEPSZrri VR512:$src, (i32 0x1))>;
7010 def : Pat<(v16f32 (fnearbyint VR512:$src)),
7011           (VRNDSCALEPSZrri VR512:$src, (i32 0xC))>;
7012 def : Pat<(v16f32 (fceil VR512:$src)),
7013           (VRNDSCALEPSZrri VR512:$src, (i32 0x2))>;
7014 def : Pat<(v16f32 (frint VR512:$src)),
7015           (VRNDSCALEPSZrri VR512:$src, (i32 0x4))>;
7016 def : Pat<(v16f32 (ftrunc VR512:$src)),
7017           (VRNDSCALEPSZrri VR512:$src, (i32 0x3))>;
7018
7019 def : Pat<(v8f64 (ffloor VR512:$src)),
7020           (VRNDSCALEPDZrri VR512:$src, (i32 0x1))>;
7021 def : Pat<(v8f64 (fnearbyint VR512:$src)),
7022           (VRNDSCALEPDZrri VR512:$src, (i32 0xC))>;
7023 def : Pat<(v8f64 (fceil VR512:$src)),
7024           (VRNDSCALEPDZrri VR512:$src, (i32 0x2))>;
7025 def : Pat<(v8f64 (frint VR512:$src)),
7026           (VRNDSCALEPDZrri VR512:$src, (i32 0x4))>;
7027 def : Pat<(v8f64 (ftrunc VR512:$src)),
7028           (VRNDSCALEPDZrri VR512:$src, (i32 0x3))>;
7029 }
7030
7031 defm VSHUFF32X4 : avx512_shuff_packed_128<"vshuff32x4",avx512vl_f32_info, 0x23>,
7032       AVX512AIi8Base, EVEX_4V, EVEX_CD8<32, CD8VF>;
7033 defm VSHUFF64X2 : avx512_shuff_packed_128<"vshuff64x2",avx512vl_f64_info, 0x23>,
7034       AVX512AIi8Base, EVEX_4V, EVEX_CD8<64, CD8VF>, VEX_W;
7035 defm VSHUFI32X4 : avx512_shuff_packed_128<"vshufi32x4",avx512vl_i32_info, 0x43>,
7036       AVX512AIi8Base, EVEX_4V, EVEX_CD8<32, CD8VF>;
7037 defm VSHUFI64X2 : avx512_shuff_packed_128<"vshufi64x2",avx512vl_i64_info, 0x43>,
7038       AVX512AIi8Base, EVEX_4V, EVEX_CD8<64, CD8VF>, VEX_W;
7039
7040 multiclass avx512_valign<string OpcodeStr, AVX512VLVectorVTInfo VTInfo_I,
7041                                                 AVX512VLVectorVTInfo VTInfo_FP>{
7042   defm NAME:       avx512_common_3Op_imm8<OpcodeStr, VTInfo_I, 0x03, X86VAlign>,
7043                            AVX512AIi8Base, EVEX_4V;
7044   let isCodeGenOnly = 1 in {
7045     defm NAME#_FP: avx512_common_3Op_imm8<OpcodeStr, VTInfo_FP, 0x03, X86VAlign>,
7046                            AVX512AIi8Base, EVEX_4V;
7047   }
7048 }
7049
7050 defm VALIGND: avx512_valign<"valignd", avx512vl_i32_info, avx512vl_f32_info>,
7051                                                   EVEX_CD8<32, CD8VF>;
7052 defm VALIGNQ: avx512_valign<"valignq", avx512vl_i64_info, avx512vl_f64_info>,
7053                                                   EVEX_CD8<64, CD8VF>, VEX_W;
7054
7055 multiclass avx512_vpalign_lowering<X86VectorVTInfo _ , list<Predicate> p>{
7056   let Predicates = p in
7057     def NAME#_.VTName#rri:
7058           Pat<(_.VT (X86PAlignr _.RC:$src1, _.RC:$src2, (i8 imm:$imm))),
7059               (!cast<Instruction>(NAME#_.ZSuffix#rri)
7060                     _.RC:$src1, _.RC:$src2, imm:$imm)>;
7061 }
7062
7063 multiclass avx512_vpalign_lowering_common<AVX512VLVectorVTInfo _>:
7064       avx512_vpalign_lowering<_.info512, [HasBWI]>,
7065       avx512_vpalign_lowering<_.info128, [HasBWI, HasVLX]>,
7066       avx512_vpalign_lowering<_.info256, [HasBWI, HasVLX]>;
7067
7068 defm VPALIGN:   avx512_common_3Op_rm_imm8<0x0F, X86PAlignr, "vpalignr" ,
7069                                           avx512vl_i8_info, avx512vl_i8_info>,
7070                 avx512_vpalign_lowering_common<avx512vl_i16_info>,
7071                 avx512_vpalign_lowering_common<avx512vl_i32_info>,
7072                 avx512_vpalign_lowering_common<avx512vl_f32_info>,
7073                 avx512_vpalign_lowering_common<avx512vl_i64_info>,
7074                 avx512_vpalign_lowering_common<avx512vl_f64_info>,
7075                 EVEX_CD8<8, CD8VF>;
7076
7077 defm VDBPSADBW: avx512_common_3Op_rm_imm8<0x42, X86dbpsadbw, "vdbpsadbw" ,
7078                     avx512vl_i16_info, avx512vl_i8_info>, EVEX_CD8<8, CD8VF>;
7079
7080 multiclass avx512_unary_rm<bits<8> opc, string OpcodeStr, SDNode OpNode,
7081                            X86VectorVTInfo _> {
7082   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
7083                     (ins _.RC:$src1), OpcodeStr,
7084                     "$src1", "$src1",
7085                     (_.VT (OpNode _.RC:$src1))>, EVEX, AVX5128IBase;
7086
7087   let mayLoad = 1 in
7088     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
7089                     (ins _.MemOp:$src1), OpcodeStr,
7090                     "$src1", "$src1",
7091                     (_.VT (OpNode (bitconvert (_.LdFrag addr:$src1))))>,
7092               EVEX, AVX5128IBase, EVEX_CD8<_.EltSize, CD8VF>;
7093 }
7094
7095 multiclass avx512_unary_rmb<bits<8> opc, string OpcodeStr, SDNode OpNode,
7096                             X86VectorVTInfo _> :
7097            avx512_unary_rm<opc, OpcodeStr, OpNode, _> {
7098   let mayLoad = 1 in
7099     defm rmb : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
7100                     (ins _.ScalarMemOp:$src1), OpcodeStr,
7101                     "${src1}"##_.BroadcastStr,
7102                     "${src1}"##_.BroadcastStr,
7103                     (_.VT (OpNode (X86VBroadcast
7104                                       (_.ScalarLdFrag addr:$src1))))>,
7105                EVEX, AVX5128IBase, EVEX_B, EVEX_CD8<_.EltSize, CD8VF>;
7106 }
7107
7108 multiclass avx512_unary_rm_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
7109                               AVX512VLVectorVTInfo VTInfo, Predicate prd> {
7110   let Predicates = [prd] in
7111     defm Z : avx512_unary_rm<opc, OpcodeStr, OpNode, VTInfo.info512>, EVEX_V512;
7112
7113   let Predicates = [prd, HasVLX] in {
7114     defm Z256 : avx512_unary_rm<opc, OpcodeStr, OpNode, VTInfo.info256>,
7115                               EVEX_V256;
7116     defm Z128 : avx512_unary_rm<opc, OpcodeStr, OpNode, VTInfo.info128>,
7117                               EVEX_V128;
7118   }
7119 }
7120
7121 multiclass avx512_unary_rmb_vl<bits<8> opc, string OpcodeStr, SDNode OpNode,
7122                                AVX512VLVectorVTInfo VTInfo, Predicate prd> {
7123   let Predicates = [prd] in
7124     defm Z : avx512_unary_rmb<opc, OpcodeStr, OpNode, VTInfo.info512>,
7125                               EVEX_V512;
7126
7127   let Predicates = [prd, HasVLX] in {
7128     defm Z256 : avx512_unary_rmb<opc, OpcodeStr, OpNode, VTInfo.info256>,
7129                                  EVEX_V256;
7130     defm Z128 : avx512_unary_rmb<opc, OpcodeStr, OpNode, VTInfo.info128>,
7131                                  EVEX_V128;
7132   }
7133 }
7134
7135 multiclass avx512_unary_rm_vl_dq<bits<8> opc_d, bits<8> opc_q, string OpcodeStr,
7136                                  SDNode OpNode, Predicate prd> {
7137   defm Q : avx512_unary_rmb_vl<opc_q, OpcodeStr#"q", OpNode, avx512vl_i64_info,
7138                                prd>, VEX_W;
7139   defm D : avx512_unary_rmb_vl<opc_d, OpcodeStr#"d", OpNode, avx512vl_i32_info,
7140                                prd>;
7141 }
7142
7143 multiclass avx512_unary_rm_vl_bw<bits<8> opc_b, bits<8> opc_w, string OpcodeStr,
7144                                  SDNode OpNode, Predicate prd> {
7145   defm W : avx512_unary_rm_vl<opc_w, OpcodeStr#"w", OpNode, avx512vl_i16_info, prd>;
7146   defm B : avx512_unary_rm_vl<opc_b, OpcodeStr#"b", OpNode, avx512vl_i8_info, prd>;
7147 }
7148
7149 multiclass avx512_unary_rm_vl_all<bits<8> opc_b, bits<8> opc_w,
7150                                   bits<8> opc_d, bits<8> opc_q,
7151                                   string OpcodeStr, SDNode OpNode> {
7152   defm NAME : avx512_unary_rm_vl_dq<opc_d, opc_q, OpcodeStr, OpNode,
7153                                     HasAVX512>,
7154               avx512_unary_rm_vl_bw<opc_b, opc_w, OpcodeStr, OpNode,
7155                                     HasBWI>;
7156 }
7157
7158 defm VPABS : avx512_unary_rm_vl_all<0x1C, 0x1D, 0x1E, 0x1F, "vpabs", X86Abs>;
7159
7160 def : Pat<(xor
7161           (bc_v16i32 (v16i1sextv16i32)),
7162           (bc_v16i32 (add (v16i32 VR512:$src), (v16i1sextv16i32)))),
7163           (VPABSDZrr VR512:$src)>;
7164 def : Pat<(xor
7165           (bc_v8i64 (v8i1sextv8i64)),
7166           (bc_v8i64 (add (v8i64 VR512:$src), (v8i1sextv8i64)))),
7167           (VPABSQZrr VR512:$src)>;
7168
7169 multiclass avx512_ctlz<bits<8> opc, string OpcodeStr, Predicate prd>{
7170
7171   defm NAME :          avx512_unary_rm_vl_dq<opc, opc, OpcodeStr, ctlz, prd>;
7172   let isCodeGenOnly = 1 in
7173     defm NAME#_UNDEF : avx512_unary_rm_vl_dq<opc, opc, OpcodeStr,
7174                                              ctlz_zero_undef, prd>;
7175 }
7176
7177 defm VPLZCNT    : avx512_ctlz<0x44, "vplzcnt", HasCDI>;
7178 defm VPCONFLICT : avx512_unary_rm_vl_dq<0xC4, 0xC4, "vpconflict", X86Conflict, HasCDI>;
7179
7180 //===---------------------------------------------------------------------===//
7181 // Replicate Single FP - MOVSHDUP and MOVSLDUP
7182 //===---------------------------------------------------------------------===//
7183 multiclass avx512_replicate<bits<8> opc, string OpcodeStr, SDNode OpNode>{
7184   defm NAME:       avx512_unary_rm_vl<opc, OpcodeStr, OpNode, avx512vl_f32_info,
7185                                       HasAVX512>, XS;
7186   let isCodeGenOnly = 1 in
7187     defm NAME#_I: avx512_unary_rm_vl<opc, OpcodeStr, OpNode, avx512vl_i32_info,
7188                                      HasAVX512>, XS;
7189 }
7190
7191 defm VMOVSHDUP : avx512_replicate<0x16, "vmovshdup", X86Movshdup>;
7192 defm VMOVSLDUP : avx512_replicate<0x12, "vmovsldup", X86Movsldup>;
7193
7194 //===----------------------------------------------------------------------===//
7195 // AVX-512 - MOVDDUP
7196 //===----------------------------------------------------------------------===//
7197
7198 multiclass avx512_movddup_128<bits<8> opc, string OpcodeStr, SDNode OpNode,
7199                                                             X86VectorVTInfo _> {
7200   defm rr : AVX512_maskable<opc, MRMSrcReg, _, (outs _.RC:$dst),
7201                    (ins _.RC:$src), OpcodeStr, "$src", "$src",
7202                    (_.VT (OpNode (_.VT _.RC:$src)))>, EVEX;
7203   let mayLoad = 1 in
7204     defm rm : AVX512_maskable<opc, MRMSrcMem, _, (outs _.RC:$dst),
7205                    (ins _.ScalarMemOp:$src), OpcodeStr, "$src", "$src",
7206                    (_.VT (OpNode (_.VT (scalar_to_vector
7207                                          (_.ScalarLdFrag addr:$src)))))>,
7208                    EVEX, EVEX_CD8<_.EltSize, CD8VH>;
7209 }
7210
7211 multiclass avx512_movddup_common<bits<8> opc, string OpcodeStr, SDNode OpNode,
7212                                                   AVX512VLVectorVTInfo VTInfo> {
7213
7214   defm Z : avx512_unary_rm<opc, OpcodeStr, OpNode, VTInfo.info512>, EVEX_V512;
7215
7216   let Predicates = [HasAVX512, HasVLX] in {
7217     defm Z256 : avx512_unary_rm<opc, OpcodeStr, OpNode, VTInfo.info256>,
7218                                EVEX_V256;
7219     defm Z128 : avx512_movddup_128<opc, OpcodeStr, OpNode, VTInfo.info128>,
7220                                EVEX_V128;
7221   }
7222 }
7223
7224 multiclass avx512_movddup<bits<8> opc, string OpcodeStr, SDNode OpNode>{
7225   defm NAME:      avx512_movddup_common<opc, OpcodeStr, OpNode,
7226                                         avx512vl_f64_info>, XD, VEX_W;
7227   let isCodeGenOnly = 1 in
7228     defm NAME#_I: avx512_movddup_common<opc, OpcodeStr, OpNode,
7229                                         avx512vl_i64_info>;
7230 }
7231
7232 defm VMOVDDUP : avx512_movddup<0x12, "vmovddup", X86Movddup>;
7233
7234 def : Pat<(X86Movddup (loadv2f64 addr:$src)),
7235           (VMOVDDUPZ128rm addr:$src)>, Requires<[HasAVX512, HasVLX]>;
7236 def : Pat<(v2f64 (X86VBroadcast (loadf64 addr:$src))),
7237           (VMOVDDUPZ128rm addr:$src)>, Requires<[HasAVX512, HasVLX]>;
7238
7239 //===----------------------------------------------------------------------===//
7240 // AVX-512 - Unpack Instructions
7241 //===----------------------------------------------------------------------===//
7242 defm VUNPCKH : avx512_fp_binop_p<0x15, "vunpckh", X86Unpckh>;
7243 defm VUNPCKL : avx512_fp_binop_p<0x14, "vunpckl", X86Unpckl>;
7244
7245 defm VPUNPCKLBW : avx512_binop_rm_vl_b<0x60, "vpunpcklbw", X86Unpckl,
7246                                        SSE_INTALU_ITINS_P, HasBWI>;
7247 defm VPUNPCKHBW : avx512_binop_rm_vl_b<0x68, "vpunpckhbw", X86Unpckh,
7248                                        SSE_INTALU_ITINS_P, HasBWI>;
7249 defm VPUNPCKLWD : avx512_binop_rm_vl_w<0x61, "vpunpcklwd", X86Unpckl,
7250                                        SSE_INTALU_ITINS_P, HasBWI>;
7251 defm VPUNPCKHWD : avx512_binop_rm_vl_w<0x69, "vpunpckhwd", X86Unpckh,
7252                                        SSE_INTALU_ITINS_P, HasBWI>;
7253
7254 defm VPUNPCKLDQ : avx512_binop_rm_vl_d<0x62, "vpunpckldq", X86Unpckl,
7255                                        SSE_INTALU_ITINS_P, HasAVX512>;
7256 defm VPUNPCKHDQ : avx512_binop_rm_vl_d<0x6A, "vpunpckhdq", X86Unpckh,
7257                                        SSE_INTALU_ITINS_P, HasAVX512>;
7258 defm VPUNPCKLQDQ : avx512_binop_rm_vl_q<0x6C, "vpunpcklqdq", X86Unpckl,
7259                                        SSE_INTALU_ITINS_P, HasAVX512>;
7260 defm VPUNPCKHQDQ : avx512_binop_rm_vl_q<0x6D, "vpunpckhqdq", X86Unpckh,
7261                                        SSE_INTALU_ITINS_P, HasAVX512>;
7262
7263 //===----------------------------------------------------------------------===//
7264 // AVX-512 - Extract & Insert Integer Instructions
7265 //===----------------------------------------------------------------------===//
7266
7267 multiclass avx512_extract_elt_bw_m<bits<8> opc, string OpcodeStr, SDNode OpNode,
7268                                                             X86VectorVTInfo _> {
7269   let mayStore = 1 in
7270     def mr : AVX512Ii8<opc, MRMDestMem, (outs),
7271                 (ins _.ScalarMemOp:$dst, _.RC:$src1, u8imm:$src2),
7272                 OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
7273                 [(store (_.EltVT (trunc (assertzext (OpNode (_.VT _.RC:$src1),
7274                                                             imm:$src2)))),
7275                         addr:$dst)]>,
7276                 EVEX, EVEX_CD8<_.EltSize, CD8VT1>;
7277 }
7278
7279 multiclass avx512_extract_elt_b<string OpcodeStr, X86VectorVTInfo _> {
7280   let Predicates = [HasBWI] in {
7281     def rr : AVX512Ii8<0x14, MRMDestReg, (outs GR32orGR64:$dst),
7282                   (ins _.RC:$src1, u8imm:$src2),
7283                   OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
7284                   [(set GR32orGR64:$dst,
7285                         (X86pextrb (_.VT _.RC:$src1), imm:$src2))]>,
7286                   EVEX, TAPD;
7287
7288     defm NAME : avx512_extract_elt_bw_m<0x14, OpcodeStr, X86pextrb, _>, TAPD;
7289   }
7290 }
7291
7292 multiclass avx512_extract_elt_w<string OpcodeStr, X86VectorVTInfo _> {
7293   let Predicates = [HasBWI] in {
7294     def rr : AVX512Ii8<0xC5, MRMSrcReg, (outs GR32orGR64:$dst),
7295                   (ins _.RC:$src1, u8imm:$src2),
7296                   OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
7297                   [(set GR32orGR64:$dst,
7298                         (X86pextrw (_.VT _.RC:$src1), imm:$src2))]>,
7299                   EVEX, PD;
7300
7301     def rr_REV : AVX512Ii8<0x15, MRMDestReg, (outs GR32orGR64:$dst),
7302                    (ins _.RC:$src1, u8imm:$src2),
7303                    OpcodeStr#".s\t{$src2, $src1, $dst|$dst, $src1, $src2}", []>,
7304                    EVEX, TAPD;
7305
7306     defm NAME : avx512_extract_elt_bw_m<0x15, OpcodeStr, X86pextrw, _>, TAPD;
7307   }
7308 }
7309
7310 multiclass avx512_extract_elt_dq<string OpcodeStr, X86VectorVTInfo _,
7311                                                             RegisterClass GRC> {
7312   let Predicates = [HasDQI] in {
7313     def rr : AVX512Ii8<0x16, MRMDestReg, (outs GRC:$dst),
7314                   (ins _.RC:$src1, u8imm:$src2),
7315                   OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
7316                   [(set GRC:$dst,
7317                       (extractelt (_.VT _.RC:$src1), imm:$src2))]>,
7318                   EVEX, TAPD;
7319
7320     let mayStore = 1 in
7321       def mr : AVX512Ii8<0x16, MRMDestMem, (outs),
7322                   (ins _.ScalarMemOp:$dst, _.RC:$src1, u8imm:$src2),
7323                   OpcodeStr#"\t{$src2, $src1, $dst|$dst, $src1, $src2}",
7324                   [(store (extractelt (_.VT _.RC:$src1),
7325                                       imm:$src2),addr:$dst)]>,
7326                   EVEX, EVEX_CD8<_.EltSize, CD8VT1>, TAPD;
7327   }
7328 }
7329
7330 defm VPEXTRBZ : avx512_extract_elt_b<"vpextrb", v16i8x_info>;
7331 defm VPEXTRWZ : avx512_extract_elt_w<"vpextrw", v8i16x_info>;
7332 defm VPEXTRDZ : avx512_extract_elt_dq<"vpextrd", v4i32x_info, GR32>;
7333 defm VPEXTRQZ : avx512_extract_elt_dq<"vpextrq", v2i64x_info, GR64>, VEX_W;
7334
7335 multiclass avx512_insert_elt_m<bits<8> opc, string OpcodeStr, SDNode OpNode,
7336                                             X86VectorVTInfo _, PatFrag LdFrag> {
7337   def rm : AVX512Ii8<opc, MRMSrcMem, (outs _.RC:$dst),
7338       (ins _.RC:$src1,  _.ScalarMemOp:$src2, u8imm:$src3),
7339       OpcodeStr#"\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
7340       [(set _.RC:$dst,
7341           (_.VT (OpNode _.RC:$src1, (LdFrag addr:$src2), imm:$src3)))]>,
7342       EVEX_4V, EVEX_CD8<_.EltSize, CD8VT1>;
7343 }
7344
7345 multiclass avx512_insert_elt_bw<bits<8> opc, string OpcodeStr, SDNode OpNode,
7346                                             X86VectorVTInfo _, PatFrag LdFrag> {
7347   let Predicates = [HasBWI] in {
7348     def rr : AVX512Ii8<opc, MRMSrcReg, (outs _.RC:$dst),
7349         (ins _.RC:$src1, GR32orGR64:$src2, u8imm:$src3),
7350         OpcodeStr#"\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
7351         [(set _.RC:$dst,
7352             (OpNode _.RC:$src1, GR32orGR64:$src2, imm:$src3))]>, EVEX_4V;
7353
7354     defm NAME : avx512_insert_elt_m<opc, OpcodeStr, OpNode, _, LdFrag>;
7355   }
7356 }
7357
7358 multiclass avx512_insert_elt_dq<bits<8> opc, string OpcodeStr,
7359                                          X86VectorVTInfo _, RegisterClass GRC> {
7360   let Predicates = [HasDQI] in {
7361     def rr : AVX512Ii8<opc, MRMSrcReg, (outs _.RC:$dst),
7362         (ins _.RC:$src1, GRC:$src2, u8imm:$src3),
7363         OpcodeStr#"\t{$src3, $src2, $src1, $dst|$dst, $src1, $src2, $src3}",
7364         [(set _.RC:$dst,
7365             (_.VT (insertelt _.RC:$src1, GRC:$src2, imm:$src3)))]>,
7366         EVEX_4V, TAPD;
7367
7368     defm NAME : avx512_insert_elt_m<opc, OpcodeStr, insertelt, _,
7369                                     _.ScalarLdFrag>, TAPD;
7370   }
7371 }
7372
7373 defm VPINSRBZ : avx512_insert_elt_bw<0x20, "vpinsrb", X86pinsrb, v16i8x_info,
7374                                      extloadi8>, TAPD;
7375 defm VPINSRWZ : avx512_insert_elt_bw<0xC4, "vpinsrw", X86pinsrw, v8i16x_info,
7376                                      extloadi16>, PD;
7377 defm VPINSRDZ : avx512_insert_elt_dq<0x22, "vpinsrd", v4i32x_info, GR32>;
7378 defm VPINSRQZ : avx512_insert_elt_dq<0x22, "vpinsrq", v2i64x_info, GR64>, VEX_W;
7379 //===----------------------------------------------------------------------===//
7380 // VSHUFPS - VSHUFPD Operations
7381 //===----------------------------------------------------------------------===//
7382 multiclass avx512_shufp<string OpcodeStr, AVX512VLVectorVTInfo VTInfo_I,
7383                                                 AVX512VLVectorVTInfo VTInfo_FP>{
7384   defm NAME:     avx512_common_3Op_imm8<OpcodeStr, VTInfo_FP, 0xC6, X86Shufp>,
7385                                    EVEX_CD8<VTInfo_FP.info512.EltSize, CD8VF>,
7386                                    AVX512AIi8Base, EVEX_4V;
7387   let isCodeGenOnly = 1 in {
7388     defm NAME#_I: avx512_common_3Op_imm8<OpcodeStr, VTInfo_I, 0xC6, X86Shufp>,
7389                                    EVEX_CD8<VTInfo_I.info512.EltSize, CD8VF>,
7390                                    AVX512AIi8Base, EVEX_4V;
7391   }
7392 }
7393
7394 defm VSHUFPS: avx512_shufp<"vshufps", avx512vl_i32_info, avx512vl_f32_info>, PS;
7395 defm VSHUFPD: avx512_shufp<"vshufpd", avx512vl_i64_info, avx512vl_f64_info>, PD, VEX_W;
7396 //===----------------------------------------------------------------------===//
7397 // AVX-512 - Byte shift Left/Right
7398 //===----------------------------------------------------------------------===//
7399
7400 multiclass avx512_shift_packed<bits<8> opc, SDNode OpNode, Format MRMr,
7401                              Format MRMm, string OpcodeStr, X86VectorVTInfo _>{
7402   def rr : AVX512<opc, MRMr,
7403              (outs _.RC:$dst), (ins _.RC:$src1, u8imm:$src2),
7404              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
7405              [(set _.RC:$dst,(_.VT (OpNode _.RC:$src1, (i8 imm:$src2))))]>;
7406   let mayLoad = 1 in
7407     def rm : AVX512<opc, MRMm,
7408              (outs _.RC:$dst), (ins _.MemOp:$src1, u8imm:$src2),
7409              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
7410              [(set _.RC:$dst,(_.VT (OpNode
7411                                    (_.LdFrag addr:$src1), (i8 imm:$src2))))]>;
7412 }
7413
7414 multiclass avx512_shift_packed_all<bits<8> opc, SDNode OpNode, Format MRMr,
7415                                  Format MRMm, string OpcodeStr, Predicate prd>{
7416   let Predicates = [prd] in
7417     defm Z512 : avx512_shift_packed<opc, OpNode, MRMr, MRMm,
7418                                     OpcodeStr, v8i64_info>, EVEX_V512;
7419   let Predicates = [prd, HasVLX] in {
7420     defm Z256 : avx512_shift_packed<opc, OpNode, MRMr, MRMm,
7421                                     OpcodeStr, v4i64x_info>, EVEX_V256;
7422     defm Z128 : avx512_shift_packed<opc, OpNode, MRMr, MRMm,
7423                                     OpcodeStr, v2i64x_info>, EVEX_V128;
7424   }
7425 }
7426 defm VPSLLDQ : avx512_shift_packed_all<0x73, X86vshldq, MRM7r, MRM7m, "vpslldq",
7427                                        HasBWI>, AVX512PDIi8Base, EVEX_4V;
7428 defm VPSRLDQ : avx512_shift_packed_all<0x73, X86vshrdq, MRM3r, MRM3m, "vpsrldq",
7429                                        HasBWI>, AVX512PDIi8Base, EVEX_4V;
7430
7431
7432 multiclass avx512_psadbw_packed<bits<8> opc, SDNode OpNode,
7433                                 string OpcodeStr, X86VectorVTInfo _dst,
7434                                 X86VectorVTInfo _src>{
7435   def rr : AVX512BI<opc, MRMSrcReg,
7436              (outs _dst.RC:$dst), (ins _src.RC:$src1, _src.RC:$src2),
7437              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
7438              [(set _dst.RC:$dst,(_dst.VT
7439                                 (OpNode (_src.VT _src.RC:$src1),
7440                                         (_src.VT _src.RC:$src2))))]>;
7441   let mayLoad = 1 in
7442     def rm : AVX512BI<opc, MRMSrcMem,
7443              (outs _dst.RC:$dst), (ins _src.RC:$src1, _src.MemOp:$src2),
7444              !strconcat(OpcodeStr, "\t{$src2, $src1, $dst|$dst, $src1, $src2}"),
7445              [(set _dst.RC:$dst,(_dst.VT
7446                                 (OpNode (_src.VT _src.RC:$src1),
7447                                 (_src.VT (bitconvert
7448                                           (_src.LdFrag addr:$src2))))))]>;
7449 }
7450
7451 multiclass avx512_psadbw_packed_all<bits<8> opc, SDNode OpNode,
7452                                     string OpcodeStr, Predicate prd> {
7453   let Predicates = [prd] in
7454     defm Z512 : avx512_psadbw_packed<opc, OpNode, OpcodeStr, v8i64_info,
7455                                     v64i8_info>, EVEX_V512;
7456   let Predicates = [prd, HasVLX] in {
7457     defm Z256 : avx512_psadbw_packed<opc, OpNode, OpcodeStr, v4i64x_info,
7458                                     v32i8x_info>, EVEX_V256;
7459     defm Z128 : avx512_psadbw_packed<opc, OpNode, OpcodeStr, v2i64x_info,
7460                                     v16i8x_info>, EVEX_V128;
7461   }
7462 }
7463
7464 defm VPSADBW : avx512_psadbw_packed_all<0xf6, X86psadbw, "vpsadbw",
7465                                        HasBWI>, EVEX_4V;
7466
7467 multiclass avx512_ternlog<bits<8> opc, string OpcodeStr, SDNode OpNode,
7468                                                             X86VectorVTInfo _>{
7469   let Constraints = "$src1 = $dst" in {
7470   defm rri : AVX512_maskable_3src<opc, MRMSrcReg, _, (outs _.RC:$dst),
7471                       (ins _.RC:$src2, _.RC:$src3, u8imm:$src4),
7472                       OpcodeStr, "$src4, $src3, $src2", "$src2, $src3, $src3",
7473                       (OpNode (_.VT _.RC:$src1),
7474                               (_.VT _.RC:$src2),
7475                               (_.VT _.RC:$src3),
7476                               (i8 imm:$src4))>, AVX512AIi8Base, EVEX_4V;
7477   let mayLoad = 1 in {
7478     defm rmi : AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
7479                       (ins _.RC:$src2, _.MemOp:$src3, u8imm:$src4),
7480                       OpcodeStr, "$src4, $src3, $src2", "$src2, $src3, $src3",
7481                       (OpNode (_.VT _.RC:$src1),
7482                               (_.VT _.RC:$src2),
7483                               (_.VT (bitconvert (_.LdFrag addr:$src3))),
7484                               (i8 imm:$src4))>,
7485                       AVX512AIi8Base, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
7486     defm rmbi : AVX512_maskable_3src<opc, MRMSrcMem, _, (outs _.RC:$dst),
7487                       (ins _.RC:$src2, _.ScalarMemOp:$src3, u8imm:$src4),
7488                       OpcodeStr, "$src4, ${src3}"##_.BroadcastStr##", $src2",
7489                       "$src2, ${src3}"##_.BroadcastStr##", $src4",
7490                       (OpNode (_.VT _.RC:$src1),
7491                               (_.VT _.RC:$src2),
7492                               (_.VT (X86VBroadcast(_.ScalarLdFrag addr:$src3))),
7493                               (i8 imm:$src4))>, EVEX_B,
7494                       AVX512AIi8Base, EVEX_4V, EVEX_CD8<_.EltSize, CD8VF>;
7495   }
7496   }// Constraints = "$src1 = $dst"
7497 }
7498
7499 multiclass avx512_common_ternlog<string OpcodeStr, AVX512VLVectorVTInfo _>{
7500   let Predicates = [HasAVX512] in
7501     defm Z    : avx512_ternlog<0x25, OpcodeStr, X86vpternlog, _.info512>, EVEX_V512;
7502   let Predicates = [HasAVX512, HasVLX] in {
7503     defm Z128 : avx512_ternlog<0x25, OpcodeStr, X86vpternlog, _.info128>, EVEX_V128;
7504     defm Z256 : avx512_ternlog<0x25, OpcodeStr, X86vpternlog, _.info256>, EVEX_V256;
7505   }
7506 }
7507
7508 defm VPTERNLOGD : avx512_common_ternlog<"vpternlogd", avx512vl_i32_info>;
7509 defm VPTERNLOGQ : avx512_common_ternlog<"vpternlogq", avx512vl_i64_info>, VEX_W;
7510