lib/Target/X86/X86CodeEmitter.cpp

   1 //===-- X86/X86CodeEmitter.cpp - Convert X86 code to machine code ---------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the pass that transforms the X86 machine instructions into
  11 // relocatable machine code.
  12 //
  13 //===----------------------------------------------------------------------===//
  14
  15 #define DEBUG_TYPE "x86-emitter"
  16 #include "X86InstrInfo.h"
  17 #include "X86JITInfo.h"
  18 #include "X86Subtarget.h"
  19 #include "X86TargetMachine.h"
  20 #include "X86Relocations.h"
  21 #include "X86.h"
  22 #include "llvm/PassManager.h"
  23 #include "llvm/CodeGen/MachineCodeEmitter.h"
  24 #include "llvm/CodeGen/JITCodeEmitter.h"
  25 #include "llvm/CodeGen/MachineFunctionPass.h"
  26 #include "llvm/CodeGen/MachineInstr.h"
  27 #include "llvm/CodeGen/MachineModuleInfo.h"
  28 #include "llvm/CodeGen/Passes.h"
  29 #include "llvm/Function.h"
  30 #include "llvm/ADT/Statistic.h"
  31 #include "llvm/Support/Compiler.h"
  32 #include "llvm/Support/Debug.h"
  33 #include "llvm/Target/TargetOptions.h"
  34 using namespace llvm;
  35
  36 STATISTIC(NumEmitted, "Number of machine instructions emitted");
  37
  38 namespace {
  39 template<class CodeEmitter>
  40   class VISIBILITY_HIDDEN Emitter : public MachineFunctionPass {
  41     const X86InstrInfo  *II;
  42     const TargetData    *TD;
  43     X86TargetMachine    &TM;
  44     CodeEmitter         &MCE;
  45     intptr_t PICBaseOffset;
  46     bool Is64BitMode;
  47     bool IsPIC;
  48   public:
  49     static char ID;
  50     explicit Emitter(X86TargetMachine &tm, CodeEmitter &mce)
  51       : MachineFunctionPass(&ID), II(0), TD(0), TM(tm),
  52       MCE(mce), PICBaseOffset(0), Is64BitMode(false),
  53       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  54     Emitter(X86TargetMachine &tm, CodeEmitter &mce,
  55             const X86InstrInfo &ii, const TargetData &td, bool is64)
  56       : MachineFunctionPass(&ID), II(&ii), TD(&td), TM(tm),
  57       MCE(mce), PICBaseOffset(0), Is64BitMode(is64),
  58       IsPIC(TM.getRelocationModel() == Reloc::PIC_) {}
  59
  60     bool runOnMachineFunction(MachineFunction &MF);
  61
  62     virtual const char *getPassName() const {
  63       return "X86 Machine Code Emitter";
  64     }
  65
  66     void emitInstruction(const MachineInstr &MI,
  67                          const TargetInstrDesc *Desc);
  68
  69     void getAnalysisUsage(AnalysisUsage &AU) const {
  70       AU.addRequired<MachineModuleInfo>();
  71       MachineFunctionPass::getAnalysisUsage(AU);
  72     }
  73
  74   private:
  75     void emitPCRelativeBlockAddress(MachineBasicBlock *MBB);
  76     void emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
  77                            intptr_t Disp = 0, intptr_t PCAdj = 0,
  78                            bool NeedStub = false, bool Indirect = false);
  79     void emitExternalSymbolAddress(const char *ES, unsigned Reloc);
  80     void emitConstPoolAddress(unsigned CPI, unsigned Reloc, intptr_t Disp = 0,
  81                               intptr_t PCAdj = 0);
  82     void emitJumpTableAddress(unsigned JTI, unsigned Reloc,
  83                               intptr_t PCAdj = 0);
  84
  85     void emitDisplacementField(const MachineOperand *RelocOp, int DispVal,
  86                                intptr_t PCAdj = 0);
  87
  88     void emitRegModRMByte(unsigned ModRMReg, unsigned RegOpcodeField);
  89     void emitRegModRMByte(unsigned RegOpcodeField);
  90     void emitSIBByte(unsigned SS, unsigned Index, unsigned Base);
  91     void emitConstant(uint64_t Val, unsigned Size);
  92
  93     void emitMemModRMByte(const MachineInstr &MI,
  94                           unsigned Op, unsigned RegOpcodeField,
  95                           intptr_t PCAdj = 0);
  96
  97     unsigned getX86RegNum(unsigned RegNo) const;
  98
  99     bool gvNeedsNonLazyPtr(const GlobalValue *GV);
 100   };
 101
 102 template<class CodeEmitter>
 103   char Emitter<CodeEmitter>::ID = 0;
 104 }
 105
 106 /// createX86CodeEmitterPass - Return a pass that emits the collected X86 code
 107 /// to the specified templated MachineCodeEmitter object.
 108
 109 namespace llvm {
 110
 111 FunctionPass *createX86CodeEmitterPass(X86TargetMachine &TM,
 112                                        MachineCodeEmitter &MCE) {
 113   return new Emitter<MachineCodeEmitter>(TM, MCE);
 114 }
 115 FunctionPass *createX86JITCodeEmitterPass(X86TargetMachine &TM,
 116                                           JITCodeEmitter &JCE) {
 117   return new Emitter<JITCodeEmitter>(TM, JCE);
 118 }
 119
 120 } // end namespace llvm
 121
 122 template<class CodeEmitter>
 123 bool Emitter<CodeEmitter>::runOnMachineFunction(MachineFunction &MF) {
 124
 125   MCE.setModuleInfo(&getAnalysis<MachineModuleInfo>());
 126
 127   II = TM.getInstrInfo();
 128   TD = TM.getTargetData();
 129   Is64BitMode = TM.getSubtarget<X86Subtarget>().is64Bit();
 130   IsPIC = TM.getRelocationModel() == Reloc::PIC_;
 131
 132   do {
 133     DOUT << "JITTing function '" << MF.getFunction()->getName() << "'\n";
 134     MCE.startFunction(MF);
 135     for (MachineFunction::iterator MBB = MF.begin(), E = MF.end();
 136          MBB != E; ++MBB) {
 137       MCE.StartMachineBasicBlock(MBB);
 138       for (MachineBasicBlock::const_iterator I = MBB->begin(), E = MBB->end();
 139            I != E; ++I) {
 140         const TargetInstrDesc &Desc = I->getDesc();
 141         emitInstruction(*I, &Desc);
 142         // MOVPC32r is basically a call plus a pop instruction.
 143         if (Desc.getOpcode() == X86::MOVPC32r)
 144           emitInstruction(*I, &II->get(X86::POP32r));
 145         NumEmitted++;  // Keep track of the # of mi's emitted
 146       }
 147     }
 148   } while (MCE.finishFunction(MF));
 149
 150   return false;
 151 }
 152
 153 /// emitPCRelativeBlockAddress - This method keeps track of the information
 154 /// necessary to resolve the address of this block later and emits a dummy
 155 /// value.
 156 ///
 157 template<class CodeEmitter>
 158 void Emitter<CodeEmitter>::emitPCRelativeBlockAddress(MachineBasicBlock *MBB) {
 159   // Remember where this reference was and where it is to so we can
 160   // deal with it later.
 161   MCE.addRelocation(MachineRelocation::getBB(MCE.getCurrentPCOffset(),
 162                                              X86::reloc_pcrel_word, MBB));
 163   MCE.emitWordLE(0);
 164 }
 165
 166 /// emitGlobalAddress - Emit the specified address to the code stream assuming
 167 /// this is part of a "take the address of a global" instruction.
 168 ///
 169 template<class CodeEmitter>
 170 void Emitter<CodeEmitter>::emitGlobalAddress(GlobalValue *GV, unsigned Reloc,
 171                                 intptr_t Disp /* = 0 */,
 172                                 intptr_t PCAdj /* = 0 */,
 173                                 bool NeedStub /* = false */,
 174                                 bool Indirect /* = false */) {
 175   intptr_t RelocCST = 0;
 176   if (Reloc == X86::reloc_picrel_word)
 177     RelocCST = PICBaseOffset;
 178   else if (Reloc == X86::reloc_pcrel_word)
 179     RelocCST = PCAdj;
 180   MachineRelocation MR = Indirect
 181     ? MachineRelocation::getIndirectSymbol(MCE.getCurrentPCOffset(), Reloc,
 182                                            GV, RelocCST, NeedStub)
 183     : MachineRelocation::getGV(MCE.getCurrentPCOffset(), Reloc,
 184                                GV, RelocCST, NeedStub);
 185   MCE.addRelocation(MR);
 186   // The relocated value will be added to the displacement
 187   if (Reloc == X86::reloc_absolute_dword)
 188     MCE.emitDWordLE(Disp);
 189   else
 190     MCE.emitWordLE((int32_t)Disp);
 191 }
 192
 193 /// emitExternalSymbolAddress - Arrange for the address of an external symbol to
 194 /// be emitted to the current location in the function, and allow it to be PC
 195 /// relative.
 196 template<class CodeEmitter>
 197 void Emitter<CodeEmitter>::emitExternalSymbolAddress(const char *ES,
 198                                                      unsigned Reloc) {
 199   intptr_t RelocCST = (Reloc == X86::reloc_picrel_word) ? PICBaseOffset : 0;
 200   MCE.addRelocation(MachineRelocation::getExtSym(MCE.getCurrentPCOffset(),
 201                                                  Reloc, ES, RelocCST));
 202   if (Reloc == X86::reloc_absolute_dword)
 203     MCE.emitDWordLE(0);
 204   else
 205     MCE.emitWordLE(0);
 206 }
 207
 208 /// emitConstPoolAddress - Arrange for the address of an constant pool
 209 /// to be emitted to the current location in the function, and allow it to be PC
 210 /// relative.
 211 template<class CodeEmitter>
 212 void Emitter<CodeEmitter>::emitConstPoolAddress(unsigned CPI, unsigned Reloc,
 213                                    intptr_t Disp /* = 0 */,
 214                                    intptr_t PCAdj /* = 0 */) {
 215   intptr_t RelocCST = 0;
 216   if (Reloc == X86::reloc_picrel_word)
 217     RelocCST = PICBaseOffset;
 218   else if (Reloc == X86::reloc_pcrel_word)
 219     RelocCST = PCAdj;
 220   MCE.addRelocation(MachineRelocation::getConstPool(MCE.getCurrentPCOffset(),
 221                                                     Reloc, CPI, RelocCST));
 222   // The relocated value will be added to the displacement
 223   if (Reloc == X86::reloc_absolute_dword)
 224     MCE.emitDWordLE(Disp);
 225   else
 226     MCE.emitWordLE((int32_t)Disp);
 227 }
 228
 229 /// emitJumpTableAddress - Arrange for the address of a jump table to
 230 /// be emitted to the current location in the function, and allow it to be PC
 231 /// relative.
 232 template<class CodeEmitter>
 233 void Emitter<CodeEmitter>::emitJumpTableAddress(unsigned JTI, unsigned Reloc,
 234                                    intptr_t PCAdj /* = 0 */) {
 235   intptr_t RelocCST = 0;
 236   if (Reloc == X86::reloc_picrel_word)
 237     RelocCST = PICBaseOffset;
 238   else if (Reloc == X86::reloc_pcrel_word)
 239     RelocCST = PCAdj;
 240   MCE.addRelocation(MachineRelocation::getJumpTable(MCE.getCurrentPCOffset(),
 241                                                     Reloc, JTI, RelocCST));
 242   // The relocated value will be added to the displacement
 243   if (Reloc == X86::reloc_absolute_dword)
 244     MCE.emitDWordLE(0);
 245   else
 246     MCE.emitWordLE(0);
 247 }
 248
 249 template<class CodeEmitter>
 250 unsigned Emitter<CodeEmitter>::getX86RegNum(unsigned RegNo) const {
 251   return II->getRegisterInfo().getX86RegNum(RegNo);
 252 }
 253
 254 inline static unsigned char ModRMByte(unsigned Mod, unsigned RegOpcode,
 255                                       unsigned RM) {
 256   assert(Mod < 4 && RegOpcode < 8 && RM < 8 && "ModRM Fields out of range!");
 257   return RM | (RegOpcode << 3) | (Mod << 6);
 258 }
 259
 260 template<class CodeEmitter>
 261 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned ModRMReg,
 262                                             unsigned RegOpcodeFld){
 263   MCE.emitByte(ModRMByte(3, RegOpcodeFld, getX86RegNum(ModRMReg)));
 264 }
 265
 266 template<class CodeEmitter>
 267 void Emitter<CodeEmitter>::emitRegModRMByte(unsigned RegOpcodeFld) {
 268   MCE.emitByte(ModRMByte(3, RegOpcodeFld, 0));
 269 }
 270
 271 template<class CodeEmitter>
 272 void Emitter<CodeEmitter>::emitSIBByte(unsigned SS,
 273                                        unsigned Index,
 274                                        unsigned Base) {
 275   // SIB byte is in the same format as the ModRMByte...
 276   MCE.emitByte(ModRMByte(SS, Index, Base));
 277 }
 278
 279 template<class CodeEmitter>
 280 void Emitter<CodeEmitter>::emitConstant(uint64_t Val, unsigned Size) {
 281   // Output the constant in little endian byte order...
 282   for (unsigned i = 0; i != Size; ++i) {
 283     MCE.emitByte(Val & 255);
 284     Val >>= 8;
 285   }
 286 }
 287
 288 /// isDisp8 - Return true if this signed displacement fits in a 8-bit
 289 /// sign-extended field.
 290 static bool isDisp8(int Value) {
 291   return Value == (signed char)Value;
 292 }
 293
 294 template<class CodeEmitter>
 295 bool Emitter<CodeEmitter>::gvNeedsNonLazyPtr(const GlobalValue *GV) {
 296   // For Darwin, simulate the linktime GOT by using the same non-lazy-pointer
 297   // mechanism as 32-bit mode.
 298   return (!Is64BitMode || TM.getSubtarget<X86Subtarget>().isTargetDarwin()) &&
 299     TM.getSubtarget<X86Subtarget>().GVRequiresExtraLoad(GV, TM, false);
 300 }
 301
 302 template<class CodeEmitter>
 303 void Emitter<CodeEmitter>::emitDisplacementField(const MachineOperand *RelocOp,
 304                                                  int DispVal, intptr_t PCAdj) {
 305   // If this is a simple integer displacement that doesn't require a relocation,
 306   // emit it now.
 307   if (!RelocOp) {
 308     emitConstant(DispVal, 4);
 309     return;
 310   }
 311
 312   // Otherwise, this is something that requires a relocation.  Emit it as such
 313   // now.
 314   if (RelocOp->isGlobal()) {
 315     // In 64-bit static small code model, we could potentially emit absolute.
 316     // But it's probably not beneficial.
 317     //  89 05 00 00 00 00     mov    %eax,0(%rip)  # PC-relative
 318     //  89 04 25 00 00 00 00  mov    %eax,0x0      # Absolute
 319     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 320       : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 321     bool NeedStub = isa<Function>(RelocOp->getGlobal());
 322     bool Indirect = gvNeedsNonLazyPtr(RelocOp->getGlobal());
 323     emitGlobalAddress(RelocOp->getGlobal(), rt, RelocOp->getOffset(),
 324                       PCAdj, NeedStub, Indirect);
 325   } else if (RelocOp->isCPI()) {
 326     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 327     emitConstPoolAddress(RelocOp->getIndex(), rt,
 328                          RelocOp->getOffset(), PCAdj);
 329   } else if (RelocOp->isJTI()) {
 330     unsigned rt = Is64BitMode ? X86::reloc_pcrel_word : X86::reloc_picrel_word;
 331     emitJumpTableAddress(RelocOp->getIndex(), rt, PCAdj);
 332   } else {
 333     assert(0 && "Unknown value to relocate!");
 334   }
 335 }
 336
 337 template<class CodeEmitter>
 338 void Emitter<CodeEmitter>::emitMemModRMByte(const MachineInstr &MI,
 339                                unsigned Op, unsigned RegOpcodeField,
 340                                intptr_t PCAdj) {
 341   const MachineOperand &Op3 = MI.getOperand(Op+3);
 342   int DispVal = 0;
 343   const MachineOperand *DispForReloc = 0;
 344
 345   // Figure out what sort of displacement we have to handle here.
 346   if (Op3.isGlobal()) {
 347     DispForReloc = &Op3;
 348   } else if (Op3.isCPI()) {
 349     if (Is64BitMode || IsPIC) {
 350       DispForReloc = &Op3;
 351     } else {
 352       DispVal += MCE.getConstantPoolEntryAddress(Op3.getIndex());
 353       DispVal += Op3.getOffset();
 354     }
 355   } else if (Op3.isJTI()) {
 356     if (Is64BitMode || IsPIC) {
 357       DispForReloc = &Op3;
 358     } else {
 359       DispVal += MCE.getJumpTableEntryAddress(Op3.getIndex());
 360     }
 361   } else {
 362     DispVal = Op3.getImm();
 363   }
 364
 365   const MachineOperand &Base     = MI.getOperand(Op);
 366   const MachineOperand &Scale    = MI.getOperand(Op+1);
 367   const MachineOperand &IndexReg = MI.getOperand(Op+2);
 368
 369   unsigned BaseReg = Base.getReg();
 370
 371   // Is a SIB byte needed?
 372   if ((!Is64BitMode || DispForReloc || BaseReg != 0) &&
 373       IndexReg.getReg() == 0 &&
 374       (BaseReg == 0 || BaseReg == X86::RIP ||
 375        getX86RegNum(BaseReg) != N86::ESP)) {
 376     if (BaseReg == 0 ||
 377         BaseReg == X86::RIP) {  // Just a displacement?
 378       // Emit special case [disp32] encoding
 379       MCE.emitByte(ModRMByte(0, RegOpcodeField, 5));
 380
 381       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 382     } else {
 383       unsigned BaseRegNo = getX86RegNum(BaseReg);
 384       if (!DispForReloc && DispVal == 0 && BaseRegNo != N86::EBP) {
 385         // Emit simple indirect register encoding... [EAX] f.e.
 386         MCE.emitByte(ModRMByte(0, RegOpcodeField, BaseRegNo));
 387       } else if (!DispForReloc && isDisp8(DispVal)) {
 388         // Emit the disp8 encoding... [REG+disp8]
 389         MCE.emitByte(ModRMByte(1, RegOpcodeField, BaseRegNo));
 390         emitConstant(DispVal, 1);
 391       } else {
 392         // Emit the most general non-SIB encoding: [REG+disp32]
 393         MCE.emitByte(ModRMByte(2, RegOpcodeField, BaseRegNo));
 394         emitDisplacementField(DispForReloc, DispVal, PCAdj);
 395       }
 396     }
 397
 398   } else {  // We need a SIB byte, so start by outputting the ModR/M byte first
 399     assert(IndexReg.getReg() != X86::ESP &&
 400            IndexReg.getReg() != X86::RSP && "Cannot use ESP as index reg!");
 401
 402     bool ForceDisp32 = false;
 403     bool ForceDisp8  = false;
 404     if (BaseReg == 0) {
 405       // If there is no base register, we emit the special case SIB byte with
 406       // MOD=0, BASE=5, to JUST get the index, scale, and displacement.
 407       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 408       ForceDisp32 = true;
 409     } else if (DispForReloc) {
 410       // Emit the normal disp32 encoding.
 411       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 412       ForceDisp32 = true;
 413     } else if (DispVal == 0 && getX86RegNum(BaseReg) != N86::EBP) {
 414       // Emit no displacement ModR/M byte
 415       MCE.emitByte(ModRMByte(0, RegOpcodeField, 4));
 416     } else if (isDisp8(DispVal)) {
 417       // Emit the disp8 encoding...
 418       MCE.emitByte(ModRMByte(1, RegOpcodeField, 4));
 419       ForceDisp8 = true;           // Make sure to force 8 bit disp if Base=EBP
 420     } else {
 421       // Emit the normal disp32 encoding...
 422       MCE.emitByte(ModRMByte(2, RegOpcodeField, 4));
 423     }
 424
 425     // Calculate what the SS field value should be...
 426     static const unsigned SSTable[] = { ~0, 0, 1, ~0, 2, ~0, ~0, ~0, 3 };
 427     unsigned SS = SSTable[Scale.getImm()];
 428
 429     if (BaseReg == 0) {
 430       // Handle the SIB byte for the case where there is no base.  The
 431       // displacement has already been output.
 432       unsigned IndexRegNo;
 433       if (IndexReg.getReg())
 434         IndexRegNo = getX86RegNum(IndexReg.getReg());
 435       else
 436         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 437       emitSIBByte(SS, IndexRegNo, 5);
 438     } else {
 439       unsigned BaseRegNo = getX86RegNum(BaseReg);
 440       unsigned IndexRegNo;
 441       if (IndexReg.getReg())
 442         IndexRegNo = getX86RegNum(IndexReg.getReg());
 443       else
 444         IndexRegNo = 4;   // For example [ESP+1*<noreg>+4]
 445       emitSIBByte(SS, IndexRegNo, BaseRegNo);
 446     }
 447
 448     // Do we need to output a displacement?
 449     if (ForceDisp8) {
 450       emitConstant(DispVal, 1);
 451     } else if (DispVal != 0 || ForceDisp32) {
 452       emitDisplacementField(DispForReloc, DispVal, PCAdj);
 453     }
 454   }
 455 }
 456
 457 template<class CodeEmitter>
 458 void Emitter<CodeEmitter>::emitInstruction(
 459                               const MachineInstr &MI,
 460                               const TargetInstrDesc *Desc) {
 461   DOUT << MI;
 462
 463   unsigned Opcode = Desc->Opcode;
 464
 465   // Emit the lock opcode prefix as needed.
 466   if (Desc->TSFlags & X86II::LOCK) MCE.emitByte(0xF0);
 467
 468   // Emit segment override opcode prefix as needed.
 469   switch (Desc->TSFlags & X86II::SegOvrMask) {
 470   case X86II::FS:
 471     MCE.emitByte(0x64);
 472     break;
 473   case X86II::GS:
 474     MCE.emitByte(0x65);
 475     break;
 476   default: assert(0 && "Invalid segment!");
 477   case 0: break;  // No segment override!
 478   }
 479
 480   // Emit the repeat opcode prefix as needed.
 481   if ((Desc->TSFlags & X86II::Op0Mask) == X86II::REP) MCE.emitByte(0xF3);
 482
 483   // Emit the operand size opcode prefix as needed.
 484   if (Desc->TSFlags & X86II::OpSize) MCE.emitByte(0x66);
 485
 486   // Emit the address size opcode prefix as needed.
 487   if (Desc->TSFlags & X86II::AdSize) MCE.emitByte(0x67);
 488
 489   bool Need0FPrefix = false;
 490   switch (Desc->TSFlags & X86II::Op0Mask) {
 491   case X86II::TB:  // Two-byte opcode prefix
 492   case X86II::T8:  // 0F 38
 493   case X86II::TA:  // 0F 3A
 494     Need0FPrefix = true;
 495     break;
 496   case X86II::REP: break; // already handled.
 497   case X86II::XS:   // F3 0F
 498     MCE.emitByte(0xF3);
 499     Need0FPrefix = true;
 500     break;
 501   case X86II::XD:   // F2 0F
 502     MCE.emitByte(0xF2);
 503     Need0FPrefix = true;
 504     break;
 505   case X86II::D8: case X86II::D9: case X86II::DA: case X86II::DB:
 506   case X86II::DC: case X86II::DD: case X86II::DE: case X86II::DF:
 507     MCE.emitByte(0xD8+
 508                  (((Desc->TSFlags & X86II::Op0Mask)-X86II::D8)
 509                                    >> X86II::Op0Shift));
 510     break; // Two-byte opcode prefix
 511   default: assert(0 && "Invalid prefix!");
 512   case 0: break;  // No prefix!
 513   }
 514
 515   if (Is64BitMode) {
 516     // REX prefix
 517     unsigned REX = X86InstrInfo::determineREX(MI);
 518     if (REX)
 519       MCE.emitByte(0x40 | REX);
 520   }
 521
 522   // 0x0F escape code must be emitted just before the opcode.
 523   if (Need0FPrefix)
 524     MCE.emitByte(0x0F);
 525
 526   switch (Desc->TSFlags & X86II::Op0Mask) {
 527   case X86II::T8:  // 0F 38
 528     MCE.emitByte(0x38);
 529     break;
 530   case X86II::TA:    // 0F 3A
 531     MCE.emitByte(0x3A);
 532     break;
 533   }
 534
 535   // If this is a two-address instruction, skip one of the register operands.
 536   unsigned NumOps = Desc->getNumOperands();
 537   unsigned CurOp = 0;
 538   if (NumOps > 1 && Desc->getOperandConstraint(1, TOI::TIED_TO) != -1)
 539     ++CurOp;
 540   else if (NumOps > 2 && Desc->getOperandConstraint(NumOps-1, TOI::TIED_TO)== 0)
 541     // Skip the last source operand that is tied_to the dest reg. e.g. LXADD32
 542     --NumOps;
 543
 544   unsigned char BaseOpcode = II->getBaseOpcodeFor(Desc);
 545   switch (Desc->TSFlags & X86II::FormMask) {
 546   default: assert(0 && "Unknown FormMask value in X86 MachineCodeEmitter!");
 547   case X86II::Pseudo:
 548     // Remember the current PC offset, this is the PIC relocation
 549     // base address.
 550     switch (Opcode) {
 551     default:
 552       assert(0 && "psuedo instructions should be removed before code emission");
 553       break;
 554     case TargetInstrInfo::INLINEASM: {
 555       // We allow inline assembler nodes with empty bodies - they can
 556       // implicitly define registers, which is ok for JIT.
 557       if (MI.getOperand(0).getSymbolName()[0]) {
 558         assert(0 && "JIT does not support inline asm!\n");
 559         abort();
 560       }
 561       break;
 562     }
 563     case TargetInstrInfo::DBG_LABEL:
 564     case TargetInstrInfo::EH_LABEL:
 565       MCE.emitLabel(MI.getOperand(0).getImm());
 566       break;
 567     case TargetInstrInfo::IMPLICIT_DEF:
 568     case TargetInstrInfo::DECLARE:
 569     case X86::DWARF_LOC:
 570     case X86::FP_REG_KILL:
 571       break;
 572     case X86::MOVPC32r: {
 573       // This emits the "call" portion of this pseudo instruction.
 574       MCE.emitByte(BaseOpcode);
 575       emitConstant(0, X86InstrInfo::sizeOfImm(Desc));
 576       // Remember PIC base.
 577       PICBaseOffset = (intptr_t) MCE.getCurrentPCOffset();
 578       X86JITInfo *JTI = TM.getJITInfo();
 579       JTI->setPICBase(MCE.getCurrentPCValue());
 580       break;
 581     }
 582     }
 583     CurOp = NumOps;
 584     break;
 585   case X86II::RawFrm:
 586     MCE.emitByte(BaseOpcode);
 587
 588     if (CurOp != NumOps) {
 589       const MachineOperand &MO = MI.getOperand(CurOp++);
 590
 591       DOUT << "RawFrm CurOp " << CurOp << "\n";
 592       DOUT << "isMBB " << MO.isMBB() << "\n";
 593       DOUT << "isGlobal " << MO.isGlobal() << "\n";
 594       DOUT << "isSymbol " << MO.isSymbol() << "\n";
 595       DOUT << "isImm " << MO.isImm() << "\n";
 596
 597       if (MO.isMBB()) {
 598         emitPCRelativeBlockAddress(MO.getMBB());
 599       } else if (MO.isGlobal()) {
 600         // Assume undefined functions may be outside the Small codespace.
 601         bool NeedStub =
 602           (Is64BitMode &&
 603               (TM.getCodeModel() == CodeModel::Large ||
 604                TM.getSubtarget<X86Subtarget>().isTargetDarwin())) ||
 605           Opcode == X86::TAILJMPd;
 606         emitGlobalAddress(MO.getGlobal(), X86::reloc_pcrel_word,
 607                           MO.getOffset(), 0, NeedStub);
 608       } else if (MO.isSymbol()) {
 609         emitExternalSymbolAddress(MO.getSymbolName(), X86::reloc_pcrel_word);
 610       } else if (MO.isImm()) {
 611         if (Opcode == X86::CALLpcrel32 || Opcode == X86::CALL64pcrel32) {
 612           // Fix up immediate operand for pc relative calls.
 613           intptr_t Imm = (intptr_t)MO.getImm();
 614           Imm = Imm - MCE.getCurrentPCValue() - 4;
 615           emitConstant(Imm, X86InstrInfo::sizeOfImm(Desc));
 616         } else
 617           emitConstant(MO.getImm(), X86InstrInfo::sizeOfImm(Desc));
 618       } else {
 619         assert(0 && "Unknown RawFrm operand!");
 620       }
 621     }
 622     break;
 623
 624   case X86II::AddRegFrm:
 625     MCE.emitByte(BaseOpcode + getX86RegNum(MI.getOperand(CurOp++).getReg()));
 626
 627     if (CurOp != NumOps) {
 628       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 629       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 630       if (MO1.isImm())
 631         emitConstant(MO1.getImm(), Size);
 632       else {
 633         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 634           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 635         // This should not occur on Darwin for relocatable objects.
 636         if (Opcode == X86::MOV64ri)
 637           rt = X86::reloc_absolute_dword;  // FIXME: add X86II flag?
 638         if (MO1.isGlobal()) {
 639           bool NeedStub = isa<Function>(MO1.getGlobal());
 640           bool Indirect = gvNeedsNonLazyPtr(MO1.getGlobal());
 641           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 642                             NeedStub, Indirect);
 643         } else if (MO1.isSymbol())
 644           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 645         else if (MO1.isCPI())
 646           emitConstPoolAddress(MO1.getIndex(), rt);
 647         else if (MO1.isJTI())
 648           emitJumpTableAddress(MO1.getIndex(), rt);
 649       }
 650     }
 651     break;
 652
 653   case X86II::MRMDestReg: {
 654     MCE.emitByte(BaseOpcode);
 655     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 656                      getX86RegNum(MI.getOperand(CurOp+1).getReg()));
 657     CurOp += 2;
 658     if (CurOp != NumOps)
 659       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 660     break;
 661   }
 662   case X86II::MRMDestMem: {
 663     MCE.emitByte(BaseOpcode);
 664     emitMemModRMByte(MI, CurOp,
 665                      getX86RegNum(MI.getOperand(CurOp + X86AddrNumOperands)
 666                                   .getReg()));
 667     CurOp +=  X86AddrNumOperands + 1;
 668     if (CurOp != NumOps)
 669       emitConstant(MI.getOperand(CurOp++).getImm(), X86InstrInfo::sizeOfImm(Desc));
 670     break;
 671   }
 672
 673   case X86II::MRMSrcReg:
 674     MCE.emitByte(BaseOpcode);
 675     emitRegModRMByte(MI.getOperand(CurOp+1).getReg(),
 676                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 677     CurOp += 2;
 678     if (CurOp != NumOps)
 679       emitConstant(MI.getOperand(CurOp++).getImm(),
 680                    X86InstrInfo::sizeOfImm(Desc));
 681     break;
 682
 683   case X86II::MRMSrcMem: {
 684     // FIXME: Maybe lea should have its own form?
 685     int AddrOperands;
 686     if (Opcode == X86::LEA64r || Opcode == X86::LEA64_32r ||
 687         Opcode == X86::LEA16r || Opcode == X86::LEA32r)
 688       AddrOperands = X86AddrNumOperands - 1; // No segment register
 689     else
 690       AddrOperands = X86AddrNumOperands;
 691
 692     intptr_t PCAdj = (CurOp + AddrOperands + 1 != NumOps) ?
 693       X86InstrInfo::sizeOfImm(Desc) : 0;
 694
 695     MCE.emitByte(BaseOpcode);
 696     emitMemModRMByte(MI, CurOp+1, getX86RegNum(MI.getOperand(CurOp).getReg()),
 697                      PCAdj);
 698     CurOp += AddrOperands + 1;
 699     if (CurOp != NumOps)
 700       emitConstant(MI.getOperand(CurOp++).getImm(),
 701                    X86InstrInfo::sizeOfImm(Desc));
 702     break;
 703   }
 704
 705   case X86II::MRM0r: case X86II::MRM1r:
 706   case X86II::MRM2r: case X86II::MRM3r:
 707   case X86II::MRM4r: case X86II::MRM5r:
 708   case X86II::MRM6r: case X86II::MRM7r: {
 709     MCE.emitByte(BaseOpcode);
 710
 711     // Special handling of lfence, mfence, monitor, and mwait.
 712     if (Desc->getOpcode() == X86::LFENCE ||
 713         Desc->getOpcode() == X86::MFENCE ||
 714         Desc->getOpcode() == X86::MONITOR ||
 715         Desc->getOpcode() == X86::MWAIT) {
 716       emitRegModRMByte((Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 717
 718       switch (Desc->getOpcode()) {
 719       default: break;
 720       case X86::MONITOR:
 721         MCE.emitByte(0xC8);
 722         break;
 723       case X86::MWAIT:
 724         MCE.emitByte(0xC9);
 725         break;
 726       }
 727     } else {
 728       emitRegModRMByte(MI.getOperand(CurOp++).getReg(),
 729                        (Desc->TSFlags & X86II::FormMask)-X86II::MRM0r);
 730     }
 731
 732     if (CurOp != NumOps) {
 733       const MachineOperand &MO1 = MI.getOperand(CurOp++);
 734       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 735       if (MO1.isImm())
 736         emitConstant(MO1.getImm(), Size);
 737       else {
 738         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 739           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 740         if (Opcode == X86::MOV64ri32)
 741           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 742         if (MO1.isGlobal()) {
 743           bool NeedStub = isa<Function>(MO1.getGlobal());
 744           bool Indirect = gvNeedsNonLazyPtr(MO1.getGlobal());
 745           emitGlobalAddress(MO1.getGlobal(), rt, MO1.getOffset(), 0,
 746                             NeedStub, Indirect);
 747         } else if (MO1.isSymbol())
 748           emitExternalSymbolAddress(MO1.getSymbolName(), rt);
 749         else if (MO1.isCPI())
 750           emitConstPoolAddress(MO1.getIndex(), rt);
 751         else if (MO1.isJTI())
 752           emitJumpTableAddress(MO1.getIndex(), rt);
 753       }
 754     }
 755     break;
 756   }
 757
 758   case X86II::MRM0m: case X86II::MRM1m:
 759   case X86II::MRM2m: case X86II::MRM3m:
 760   case X86II::MRM4m: case X86II::MRM5m:
 761   case X86II::MRM6m: case X86II::MRM7m: {
 762     intptr_t PCAdj = (CurOp + X86AddrNumOperands != NumOps) ?
 763       (MI.getOperand(CurOp+X86AddrNumOperands).isImm() ?
 764           X86InstrInfo::sizeOfImm(Desc) : 4) : 0;
 765
 766     MCE.emitByte(BaseOpcode);
 767     emitMemModRMByte(MI, CurOp, (Desc->TSFlags & X86II::FormMask)-X86II::MRM0m,
 768                      PCAdj);
 769     CurOp += X86AddrNumOperands;
 770
 771     if (CurOp != NumOps) {
 772       const MachineOperand &MO = MI.getOperand(CurOp++);
 773       unsigned Size = X86InstrInfo::sizeOfImm(Desc);
 774       if (MO.isImm())
 775         emitConstant(MO.getImm(), Size);
 776       else {
 777         unsigned rt = Is64BitMode ? X86::reloc_pcrel_word
 778           : (IsPIC ? X86::reloc_picrel_word : X86::reloc_absolute_word);
 779         if (Opcode == X86::MOV64mi32)
 780           rt = X86::reloc_absolute_word;  // FIXME: add X86II flag?
 781         if (MO.isGlobal()) {
 782           bool NeedStub = isa<Function>(MO.getGlobal());
 783           bool Indirect = gvNeedsNonLazyPtr(MO.getGlobal());
 784           emitGlobalAddress(MO.getGlobal(), rt, MO.getOffset(), 0,
 785                             NeedStub, Indirect);
 786         } else if (MO.isSymbol())
 787           emitExternalSymbolAddress(MO.getSymbolName(), rt);
 788         else if (MO.isCPI())
 789           emitConstPoolAddress(MO.getIndex(), rt);
 790         else if (MO.isJTI())
 791           emitJumpTableAddress(MO.getIndex(), rt);
 792       }
 793     }
 794     break;
 795   }
 796
 797   case X86II::MRMInitReg:
 798     MCE.emitByte(BaseOpcode);
 799     // Duplicate register, used by things like MOV8r0 (aka xor reg,reg).
 800     emitRegModRMByte(MI.getOperand(CurOp).getReg(),
 801                      getX86RegNum(MI.getOperand(CurOp).getReg()));
 802     ++CurOp;
 803     break;
 804   }
 805
 806   if (!Desc->isVariadic() && CurOp != NumOps) {
 807     cerr << "Cannot encode: ";
 808     MI.dump();
 809     cerr << '\n';
 810     abort();
 811   }
 812 }
 813