lib/Target/X86/InstSelectSimple.cpp

   1 //===-- InstSelectSimple.cpp - A simple instruction selector for x86 ------===//
   2 //
   3 // This file defines a simple peephole instruction selector for the x86 target
   4 //
   5 //===----------------------------------------------------------------------===//
   6
   7 #include "X86.h"
   8 #include "X86InstrInfo.h"
   9 #include "X86InstrBuilder.h"
  10 #include "llvm/Function.h"
  11 #include "llvm/Instructions.h"
  12 #include "llvm/DerivedTypes.h"
  13 #include "llvm/Constants.h"
  14 #include "llvm/Pass.h"
  15 #include "llvm/Intrinsics.h"
  16 #include "llvm/CodeGen/MachineFunction.h"
  17 #include "llvm/CodeGen/MachineInstrBuilder.h"
  18 #include "llvm/CodeGen/SSARegMap.h"
  19 #include "llvm/CodeGen/MachineFrameInfo.h"
  20 #include "llvm/CodeGen/MachineConstantPool.h"
  21 #include "llvm/Target/TargetMachine.h"
  22 #include "llvm/Target/MRegisterInfo.h"
  23 #include "llvm/Support/InstVisitor.h"
  24
  25 /// BMI - A special BuildMI variant that takes an iterator to insert the
  26 /// instruction at as well as a basic block.  This is the version for when you
  27 /// have a destination register in mind.
  28 inline static MachineInstrBuilder BMI(MachineBasicBlock *MBB,
  29                                       MachineBasicBlock::iterator &I,
  30                                       int Opcode, unsigned NumOperands,
  31                                       unsigned DestReg) {
  32   assert(I >= MBB->begin() && I <= MBB->end() && "Bad iterator!");
  33   MachineInstr *MI = new MachineInstr(Opcode, NumOperands+1, true, true);
  34   I = MBB->insert(I, MI)+1;
  35   return MachineInstrBuilder(MI).addReg(DestReg, MOTy::Def);
  36 }
  37
  38 /// BMI - A special BuildMI variant that takes an iterator to insert the
  39 /// instruction at as well as a basic block.
  40 inline static MachineInstrBuilder BMI(MachineBasicBlock *MBB,
  41                                       MachineBasicBlock::iterator &I,
  42                                       int Opcode, unsigned NumOperands) {
  43   assert(I >= MBB->begin() && I <= MBB->end() && "Bad iterator!");
  44   MachineInstr *MI = new MachineInstr(Opcode, NumOperands, true, true);
  45   I = MBB->insert(I, MI)+1;
  46   return MachineInstrBuilder(MI);
  47 }
  48
  49
  50 namespace {
  51   struct ISel : public FunctionPass, InstVisitor<ISel> {
  52     TargetMachine &TM;
  53     MachineFunction *F;                 // The function we are compiling into
  54     MachineBasicBlock *BB;              // The current MBB we are compiling
  55     int VarArgsFrameIndex;              // FrameIndex for start of varargs area
  56
  57     std::map<Value*, unsigned> RegMap;  // Mapping between Val's and SSA Regs
  58
  59     // MBBMap - Mapping between LLVM BB -> Machine BB
  60     std::map<const BasicBlock*, MachineBasicBlock*> MBBMap;
  61
  62     ISel(TargetMachine &tm) : TM(tm), F(0), BB(0) {}
  63
  64     /// runOnFunction - Top level implementation of instruction selection for
  65     /// the entire function.
  66     ///
  67     bool runOnFunction(Function &Fn) {
  68       F = &MachineFunction::construct(&Fn, TM);
  69
  70       // Create all of the machine basic blocks for the function...
  71       for (Function::iterator I = Fn.begin(), E = Fn.end(); I != E; ++I)
  72         F->getBasicBlockList().push_back(MBBMap[I] = new MachineBasicBlock(I));
  73
  74       BB = &F->front();
  75
  76       // Copy incoming arguments off of the stack...
  77       LoadArgumentsToVirtualRegs(Fn);
  78
  79       // Instruction select everything except PHI nodes
  80       visit(Fn);
  81
  82       // Select the PHI nodes
  83       SelectPHINodes();
  84
  85       RegMap.clear();
  86       MBBMap.clear();
  87       F = 0;
  88       // We always build a machine code representation for the function
  89       return true;
  90     }
  91
  92     virtual const char *getPassName() const {
  93       return "X86 Simple Instruction Selection";
  94     }
  95
  96     /// visitBasicBlock - This method is called when we are visiting a new basic
  97     /// block.  This simply creates a new MachineBasicBlock to emit code into
  98     /// and adds it to the current MachineFunction.  Subsequent visit* for
  99     /// instructions will be invoked for all instructions in the basic block.
 100     ///
 101     void visitBasicBlock(BasicBlock &LLVM_BB) {
 102       BB = MBBMap[&LLVM_BB];
 103     }
 104
 105     /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function
 106     /// from the stack into virtual registers.
 107     ///
 108     void LoadArgumentsToVirtualRegs(Function &F);
 109
 110     /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 111     /// because we have to generate our sources into the source basic blocks,
 112     /// not the current one.
 113     ///
 114     void SelectPHINodes();
 115
 116     // Visitation methods for various instructions.  These methods simply emit
 117     // fixed X86 code for each instruction.
 118     //
 119
 120     // Control flow operators
 121     void visitReturnInst(ReturnInst &RI);
 122     void visitBranchInst(BranchInst &BI);
 123
 124     struct ValueRecord {
 125       Value *Val;
 126       unsigned Reg;
 127       const Type *Ty;
 128       ValueRecord(unsigned R, const Type *T) : Val(0), Reg(R), Ty(T) {}
 129       ValueRecord(Value *V) : Val(V), Reg(0), Ty(V->getType()) {}
 130     };
 131     void doCall(const ValueRecord &Ret, MachineInstr *CallMI,
 132                 const std::vector<ValueRecord> &Args);
 133     void visitCallInst(CallInst &I);
 134     void visitIntrinsicCall(LLVMIntrinsic::ID ID, CallInst &I);
 135
 136     // Arithmetic operators
 137     void visitSimpleBinary(BinaryOperator &B, unsigned OpcodeClass);
 138     void visitAdd(BinaryOperator &B) { visitSimpleBinary(B, 0); }
 139     void visitSub(BinaryOperator &B) { visitSimpleBinary(B, 1); }
 140     void doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator &MBBI,
 141                     unsigned DestReg, const Type *DestTy,
 142                     unsigned Op0Reg, unsigned Op1Reg);
 143     void doMultiplyConst(MachineBasicBlock *MBB,
 144                          MachineBasicBlock::iterator &MBBI,
 145                          unsigned DestReg, const Type *DestTy,
 146                          unsigned Op0Reg, unsigned Op1Val);
 147     void visitMul(BinaryOperator &B);
 148
 149     void visitDiv(BinaryOperator &B) { visitDivRem(B); }
 150     void visitRem(BinaryOperator &B) { visitDivRem(B); }
 151     void visitDivRem(BinaryOperator &B);
 152
 153     // Bitwise operators
 154     void visitAnd(BinaryOperator &B) { visitSimpleBinary(B, 2); }
 155     void visitOr (BinaryOperator &B) { visitSimpleBinary(B, 3); }
 156     void visitXor(BinaryOperator &B) { visitSimpleBinary(B, 4); }
 157
 158     // Comparison operators...
 159     void visitSetCondInst(SetCondInst &I);
 160     unsigned EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 161                             MachineBasicBlock *MBB,
 162                             MachineBasicBlock::iterator &MBBI);
 163
 164     // Memory Instructions
 165     void visitLoadInst(LoadInst &I);
 166     void visitStoreInst(StoreInst &I);
 167     void visitGetElementPtrInst(GetElementPtrInst &I);
 168     void visitAllocaInst(AllocaInst &I);
 169     void visitMallocInst(MallocInst &I);
 170     void visitFreeInst(FreeInst &I);
 171
 172     // Other operators
 173     void visitShiftInst(ShiftInst &I);
 174     void visitPHINode(PHINode &I) {}      // PHI nodes handled by second pass
 175     void visitCastInst(CastInst &I);
 176     void visitVANextInst(VANextInst &I);
 177     void visitVAArgInst(VAArgInst &I);
 178
 179     void visitInstruction(Instruction &I) {
 180       std::cerr << "Cannot instruction select: " << I;
 181       abort();
 182     }
 183
 184     /// promote32 - Make a value 32-bits wide, and put it somewhere.
 185     ///
 186     void promote32(unsigned targetReg, const ValueRecord &VR);
 187
 188     /// EmitByteSwap - Byteswap SrcReg into DestReg.
 189     ///
 190     void EmitByteSwap(unsigned DestReg, unsigned SrcReg, unsigned Class);
 191
 192     /// emitGEPOperation - Common code shared between visitGetElementPtrInst and
 193     /// constant expression GEP support.
 194     ///
 195     void emitGEPOperation(MachineBasicBlock *BB, MachineBasicBlock::iterator&IP,
 196                           Value *Src, User::op_iterator IdxBegin,
 197                           User::op_iterator IdxEnd, unsigned TargetReg);
 198
 199     /// emitCastOperation - Common code shared between visitCastInst and
 200     /// constant expression cast support.
 201     void emitCastOperation(MachineBasicBlock *BB,MachineBasicBlock::iterator&IP,
 202                            Value *Src, const Type *DestTy, unsigned TargetReg);
 203
 204     /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
 205     /// and constant expression support.
 206     void emitSimpleBinaryOperation(MachineBasicBlock *BB,
 207                                    MachineBasicBlock::iterator &IP,
 208                                    Value *Op0, Value *Op1,
 209                                    unsigned OperatorClass, unsigned TargetReg);
 210
 211     /// emitSetCCOperation - Common code shared between visitSetCondInst and
 212     /// constant expression support.
 213     void emitSetCCOperation(MachineBasicBlock *BB,
 214                             MachineBasicBlock::iterator &IP,
 215                             Value *Op0, Value *Op1, unsigned Opcode,
 216                             unsigned TargetReg);
 217
 218
 219     /// copyConstantToRegister - Output the instructions required to put the
 220     /// specified constant into the specified register.
 221     ///
 222     void copyConstantToRegister(MachineBasicBlock *MBB,
 223                                 MachineBasicBlock::iterator &MBBI,
 224                                 Constant *C, unsigned Reg);
 225
 226     /// makeAnotherReg - This method returns the next register number we haven't
 227     /// yet used.
 228     ///
 229     /// Long values are handled somewhat specially.  They are always allocated
 230     /// as pairs of 32 bit integer values.  The register number returned is the
 231     /// lower 32 bits of the long value, and the regNum+1 is the upper 32 bits
 232     /// of the long value.
 233     ///
 234     unsigned makeAnotherReg(const Type *Ty) {
 235       assert(dynamic_cast<const X86RegisterInfo*>(TM.getRegisterInfo()) &&
 236              "Current target doesn't have X86 reg info??");
 237       const X86RegisterInfo *MRI =
 238         static_cast<const X86RegisterInfo*>(TM.getRegisterInfo());
 239       if (Ty == Type::LongTy || Ty == Type::ULongTy) {
 240         const TargetRegisterClass *RC = MRI->getRegClassForType(Type::IntTy);
 241         // Create the lower part
 242         F->getSSARegMap()->createVirtualRegister(RC);
 243         // Create the upper part.
 244         return F->getSSARegMap()->createVirtualRegister(RC)-1;
 245       }
 246
 247       // Add the mapping of regnumber => reg class to MachineFunction
 248       const TargetRegisterClass *RC = MRI->getRegClassForType(Ty);
 249       return F->getSSARegMap()->createVirtualRegister(RC);
 250     }
 251
 252     /// getReg - This method turns an LLVM value into a register number.  This
 253     /// is guaranteed to produce the same register number for a particular value
 254     /// every time it is queried.
 255     ///
 256     unsigned getReg(Value &V) { return getReg(&V); }  // Allow references
 257     unsigned getReg(Value *V) {
 258       // Just append to the end of the current bb.
 259       MachineBasicBlock::iterator It = BB->end();
 260       return getReg(V, BB, It);
 261     }
 262     unsigned getReg(Value *V, MachineBasicBlock *MBB,
 263                     MachineBasicBlock::iterator &IPt) {
 264       unsigned &Reg = RegMap[V];
 265       if (Reg == 0) {
 266         Reg = makeAnotherReg(V->getType());
 267         RegMap[V] = Reg;
 268       }
 269
 270       // If this operand is a constant, emit the code to copy the constant into
 271       // the register here...
 272       //
 273       if (Constant *C = dyn_cast<Constant>(V)) {
 274         copyConstantToRegister(MBB, IPt, C, Reg);
 275         RegMap.erase(V);  // Assign a new name to this constant if ref'd again
 276       } else if (GlobalValue *GV = dyn_cast<GlobalValue>(V)) {
 277         // Move the address of the global into the register
 278         BMI(MBB, IPt, X86::MOVir32, 1, Reg).addGlobalAddress(GV);
 279         RegMap.erase(V);  // Assign a new name to this address if ref'd again
 280       }
 281
 282       return Reg;
 283     }
 284   };
 285 }
 286
 287 /// TypeClass - Used by the X86 backend to group LLVM types by their basic X86
 288 /// Representation.
 289 ///
 290 enum TypeClass {
 291   cByte, cShort, cInt, cFP, cLong
 292 };
 293
 294 /// getClass - Turn a primitive type into a "class" number which is based on the
 295 /// size of the type, and whether or not it is floating point.
 296 ///
 297 static inline TypeClass getClass(const Type *Ty) {
 298   switch (Ty->getPrimitiveID()) {
 299   case Type::SByteTyID:
 300   case Type::UByteTyID:   return cByte;      // Byte operands are class #0
 301   case Type::ShortTyID:
 302   case Type::UShortTyID:  return cShort;     // Short operands are class #1
 303   case Type::IntTyID:
 304   case Type::UIntTyID:
 305   case Type::PointerTyID: return cInt;       // Int's and pointers are class #2
 306
 307   case Type::FloatTyID:
 308   case Type::DoubleTyID:  return cFP;        // Floating Point is #3
 309
 310   case Type::LongTyID:
 311   case Type::ULongTyID:   return cLong;      // Longs are class #4
 312   default:
 313     assert(0 && "Invalid type to getClass!");
 314     return cByte;  // not reached
 315   }
 316 }
 317
 318 // getClassB - Just like getClass, but treat boolean values as bytes.
 319 static inline TypeClass getClassB(const Type *Ty) {
 320   if (Ty == Type::BoolTy) return cByte;
 321   return getClass(Ty);
 322 }
 323
 324
 325 /// copyConstantToRegister - Output the instructions required to put the
 326 /// specified constant into the specified register.
 327 ///
 328 void ISel::copyConstantToRegister(MachineBasicBlock *MBB,
 329                                   MachineBasicBlock::iterator &IP,
 330                                   Constant *C, unsigned R) {
 331   if (ConstantExpr *CE = dyn_cast<ConstantExpr>(C)) {
 332     unsigned Class = 0;
 333     switch (CE->getOpcode()) {
 334     case Instruction::GetElementPtr:
 335       emitGEPOperation(MBB, IP, CE->getOperand(0),
 336                        CE->op_begin()+1, CE->op_end(), R);
 337       return;
 338     case Instruction::Cast:
 339       emitCastOperation(MBB, IP, CE->getOperand(0), CE->getType(), R);
 340       return;
 341
 342     case Instruction::Xor: ++Class; // FALL THROUGH
 343     case Instruction::Or:  ++Class; // FALL THROUGH
 344     case Instruction::And: ++Class; // FALL THROUGH
 345     case Instruction::Sub: ++Class; // FALL THROUGH
 346     case Instruction::Add:
 347       emitSimpleBinaryOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 348                                 Class, R);
 349       return;
 350
 351     case Instruction::SetNE:
 352     case Instruction::SetEQ:
 353     case Instruction::SetLT:
 354     case Instruction::SetGT:
 355     case Instruction::SetLE:
 356     case Instruction::SetGE:
 357       emitSetCCOperation(MBB, IP, CE->getOperand(0), CE->getOperand(1),
 358                          CE->getOpcode(), R);
 359       return;
 360
 361     default:
 362       std::cerr << "Offending expr: " << C << "\n";
 363       assert(0 && "Constant expression not yet handled!\n");
 364     }
 365   }
 366
 367   if (C->getType()->isIntegral()) {
 368     unsigned Class = getClassB(C->getType());
 369
 370     if (Class == cLong) {
 371       // Copy the value into the register pair.
 372       uint64_t Val = cast<ConstantInt>(C)->getRawValue();
 373       BMI(MBB, IP, X86::MOVir32, 1, R).addZImm(Val & 0xFFFFFFFF);
 374       BMI(MBB, IP, X86::MOVir32, 1, R+1).addZImm(Val >> 32);
 375       return;
 376     }
 377
 378     assert(Class <= cInt && "Type not handled yet!");
 379
 380     static const unsigned IntegralOpcodeTab[] = {
 381       X86::MOVir8, X86::MOVir16, X86::MOVir32
 382     };
 383
 384     if (C->getType() == Type::BoolTy) {
 385       BMI(MBB, IP, X86::MOVir8, 1, R).addZImm(C == ConstantBool::True);
 386     } else {
 387       ConstantInt *CI = cast<ConstantInt>(C);
 388       BMI(MBB, IP, IntegralOpcodeTab[Class], 1, R).addZImm(CI->getRawValue());
 389     }
 390   } else if (ConstantFP *CFP = dyn_cast<ConstantFP>(C)) {
 391     double Value = CFP->getValue();
 392     if (Value == +0.0)
 393       BMI(MBB, IP, X86::FLD0, 0, R);
 394     else if (Value == +1.0)
 395       BMI(MBB, IP, X86::FLD1, 0, R);
 396     else {
 397       // Otherwise we need to spill the constant to memory...
 398       MachineConstantPool *CP = F->getConstantPool();
 399       unsigned CPI = CP->getConstantPoolIndex(CFP);
 400       const Type *Ty = CFP->getType();
 401
 402       assert(Ty == Type::FloatTy || Ty == Type::DoubleTy && "Unknown FP type!");
 403       unsigned LoadOpcode = Ty == Type::FloatTy ? X86::FLDr32 : X86::FLDr64;
 404       addConstantPoolReference(BMI(MBB, IP, LoadOpcode, 4, R), CPI);
 405     }
 406
 407   } else if (isa<ConstantPointerNull>(C)) {
 408     // Copy zero (null pointer) to the register.
 409     BMI(MBB, IP, X86::MOVir32, 1, R).addZImm(0);
 410   } else if (ConstantPointerRef *CPR = dyn_cast<ConstantPointerRef>(C)) {
 411     unsigned SrcReg = getReg(CPR->getValue(), MBB, IP);
 412     BMI(MBB, IP, X86::MOVrr32, 1, R).addReg(SrcReg);
 413   } else {
 414     std::cerr << "Offending constant: " << C << "\n";
 415     assert(0 && "Type not handled yet!");
 416   }
 417 }
 418
 419 /// LoadArgumentsToVirtualRegs - Load all of the arguments to this function from
 420 /// the stack into virtual registers.
 421 ///
 422 void ISel::LoadArgumentsToVirtualRegs(Function &Fn) {
 423   // Emit instructions to load the arguments...  On entry to a function on the
 424   // X86, the stack frame looks like this:
 425   //
 426   // [ESP] -- return address
 427   // [ESP + 4] -- first argument (leftmost lexically)
 428   // [ESP + 8] -- second argument, if first argument is four bytes in size
 429   //    ...
 430   //
 431   unsigned ArgOffset = 0;   // Frame mechanisms handle retaddr slot
 432   MachineFrameInfo *MFI = F->getFrameInfo();
 433
 434   for (Function::aiterator I = Fn.abegin(), E = Fn.aend(); I != E; ++I) {
 435     unsigned Reg = getReg(*I);
 436
 437     int FI;          // Frame object index
 438     switch (getClassB(I->getType())) {
 439     case cByte:
 440       FI = MFI->CreateFixedObject(1, ArgOffset);
 441       addFrameReference(BuildMI(BB, X86::MOVmr8, 4, Reg), FI);
 442       break;
 443     case cShort:
 444       FI = MFI->CreateFixedObject(2, ArgOffset);
 445       addFrameReference(BuildMI(BB, X86::MOVmr16, 4, Reg), FI);
 446       break;
 447     case cInt:
 448       FI = MFI->CreateFixedObject(4, ArgOffset);
 449       addFrameReference(BuildMI(BB, X86::MOVmr32, 4, Reg), FI);
 450       break;
 451     case cLong:
 452       FI = MFI->CreateFixedObject(8, ArgOffset);
 453       addFrameReference(BuildMI(BB, X86::MOVmr32, 4, Reg), FI);
 454       addFrameReference(BuildMI(BB, X86::MOVmr32, 4, Reg+1), FI, 4);
 455       ArgOffset += 4;   // longs require 4 additional bytes
 456       break;
 457     case cFP:
 458       unsigned Opcode;
 459       if (I->getType() == Type::FloatTy) {
 460         Opcode = X86::FLDr32;
 461         FI = MFI->CreateFixedObject(4, ArgOffset);
 462       } else {
 463         Opcode = X86::FLDr64;
 464         FI = MFI->CreateFixedObject(8, ArgOffset);
 465         ArgOffset += 4;   // doubles require 4 additional bytes
 466       }
 467       addFrameReference(BuildMI(BB, Opcode, 4, Reg), FI);
 468       break;
 469     default:
 470       assert(0 && "Unhandled argument type!");
 471     }
 472     ArgOffset += 4;  // Each argument takes at least 4 bytes on the stack...
 473   }
 474
 475   // If the function takes variable number of arguments, add a frame offset for
 476   // the start of the first vararg value... this is used to expand
 477   // llvm.va_start.
 478   if (Fn.getFunctionType()->isVarArg())
 479     VarArgsFrameIndex = MFI->CreateFixedObject(1, ArgOffset);
 480 }
 481
 482
 483 /// SelectPHINodes - Insert machine code to generate phis.  This is tricky
 484 /// because we have to generate our sources into the source basic blocks, not
 485 /// the current one.
 486 ///
 487 void ISel::SelectPHINodes() {
 488   const TargetInstrInfo &TII = TM.getInstrInfo();
 489   const Function &LF = *F->getFunction();  // The LLVM function...
 490   for (Function::const_iterator I = LF.begin(), E = LF.end(); I != E; ++I) {
 491     const BasicBlock *BB = I;
 492     MachineBasicBlock *MBB = MBBMap[I];
 493
 494     // Loop over all of the PHI nodes in the LLVM basic block...
 495     unsigned NumPHIs = 0;
 496     for (BasicBlock::const_iterator I = BB->begin();
 497          PHINode *PN = const_cast<PHINode*>(dyn_cast<PHINode>(I)); ++I) {
 498
 499       // Create a new machine instr PHI node, and insert it.
 500       unsigned PHIReg = getReg(*PN);
 501       MachineInstr *PhiMI = BuildMI(X86::PHI, PN->getNumOperands(), PHIReg);
 502       MBB->insert(MBB->begin()+NumPHIs++, PhiMI);
 503
 504       MachineInstr *LongPhiMI = 0;
 505       if (PN->getType() == Type::LongTy || PN->getType() == Type::ULongTy) {
 506         LongPhiMI = BuildMI(X86::PHI, PN->getNumOperands(), PHIReg+1);
 507         MBB->insert(MBB->begin()+NumPHIs++, LongPhiMI);
 508       }
 509
 510       // PHIValues - Map of blocks to incoming virtual registers.  We use this
 511       // so that we only initialize one incoming value for a particular block,
 512       // even if the block has multiple entries in the PHI node.
 513       //
 514       std::map<MachineBasicBlock*, unsigned> PHIValues;
 515
 516       for (unsigned i = 0, e = PN->getNumIncomingValues(); i != e; ++i) {
 517         MachineBasicBlock *PredMBB = MBBMap[PN->getIncomingBlock(i)];
 518         unsigned ValReg;
 519         std::map<MachineBasicBlock*, unsigned>::iterator EntryIt =
 520           PHIValues.lower_bound(PredMBB);
 521
 522         if (EntryIt != PHIValues.end() && EntryIt->first == PredMBB) {
 523           // We already inserted an initialization of the register for this
 524           // predecessor.  Recycle it.
 525           ValReg = EntryIt->second;
 526
 527         } else {
 528           // Get the incoming value into a virtual register.
 529           //
 530           Value *Val = PN->getIncomingValue(i);
 531
 532           // If this is a constant or GlobalValue, we may have to insert code
 533           // into the basic block to compute it into a virtual register.
 534           if (isa<Constant>(Val) || isa<GlobalValue>(Val)) {
 535             // Because we don't want to clobber any values which might be in
 536             // physical registers with the computation of this constant (which
 537             // might be arbitrarily complex if it is a constant expression),
 538             // just insert the computation at the top of the basic block.
 539             MachineBasicBlock::iterator PI = PredMBB->begin();
 540
 541             // Skip over any PHI nodes though!
 542             while (PI != PredMBB->end() && (*PI)->getOpcode() == X86::PHI)
 543               ++PI;
 544
 545             ValReg = getReg(Val, PredMBB, PI);
 546           } else {
 547             ValReg = getReg(Val);
 548           }
 549
 550           // Remember that we inserted a value for this PHI for this predecessor
 551           PHIValues.insert(EntryIt, std::make_pair(PredMBB, ValReg));
 552         }
 553
 554         PhiMI->addRegOperand(ValReg);
 555         PhiMI->addMachineBasicBlockOperand(PredMBB);
 556         if (LongPhiMI) {
 557           LongPhiMI->addRegOperand(ValReg+1);
 558           LongPhiMI->addMachineBasicBlockOperand(PredMBB);
 559         }
 560       }
 561     }
 562   }
 563 }
 564
 565 // canFoldSetCCIntoBranch - Return the setcc instruction if we can fold it into
 566 // the conditional branch instruction which is the only user of the cc
 567 // instruction.  This is the case if the conditional branch is the only user of
 568 // the setcc, and if the setcc is in the same basic block as the conditional
 569 // branch.  We also don't handle long arguments below, so we reject them here as
 570 // well.
 571 //
 572 static SetCondInst *canFoldSetCCIntoBranch(Value *V) {
 573   if (SetCondInst *SCI = dyn_cast<SetCondInst>(V))
 574     if (SCI->hasOneUse() && isa<BranchInst>(SCI->use_back()) &&
 575         SCI->getParent() == cast<BranchInst>(SCI->use_back())->getParent()) {
 576       const Type *Ty = SCI->getOperand(0)->getType();
 577       if (Ty != Type::LongTy && Ty != Type::ULongTy)
 578         return SCI;
 579     }
 580   return 0;
 581 }
 582
 583 // Return a fixed numbering for setcc instructions which does not depend on the
 584 // order of the opcodes.
 585 //
 586 static unsigned getSetCCNumber(unsigned Opcode) {
 587   switch(Opcode) {
 588   default: assert(0 && "Unknown setcc instruction!");
 589   case Instruction::SetEQ: return 0;
 590   case Instruction::SetNE: return 1;
 591   case Instruction::SetLT: return 2;
 592   case Instruction::SetGE: return 3;
 593   case Instruction::SetGT: return 4;
 594   case Instruction::SetLE: return 5;
 595   }
 596 }
 597
 598 // LLVM  -> X86 signed  X86 unsigned
 599 // -----    ----------  ------------
 600 // seteq -> sete        sete
 601 // setne -> setne       setne
 602 // setlt -> setl        setb
 603 // setge -> setge       setae
 604 // setgt -> setg        seta
 605 // setle -> setle       setbe
 606 // ----
 607 //          sets                       // Used by comparison with 0 optimization
 608 //          setns
 609 static const unsigned SetCCOpcodeTab[2][8] = {
 610   { X86::SETEr, X86::SETNEr, X86::SETBr, X86::SETAEr, X86::SETAr, X86::SETBEr,
 611     0, 0 },
 612   { X86::SETEr, X86::SETNEr, X86::SETLr, X86::SETGEr, X86::SETGr, X86::SETLEr,
 613     X86::SETSr, X86::SETNSr },
 614 };
 615
 616 // EmitComparison - This function emits a comparison of the two operands,
 617 // returning the extended setcc code to use.
 618 unsigned ISel::EmitComparison(unsigned OpNum, Value *Op0, Value *Op1,
 619                               MachineBasicBlock *MBB,
 620                               MachineBasicBlock::iterator &IP) {
 621   // The arguments are already supposed to be of the same type.
 622   const Type *CompTy = Op0->getType();
 623   unsigned Class = getClassB(CompTy);
 624   unsigned Op0r = getReg(Op0, MBB, IP);
 625
 626   // Special case handling of: cmp R, i
 627   if (Class == cByte || Class == cShort || Class == cInt)
 628     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op1)) {
 629       uint64_t Op1v = cast<ConstantInt>(CI)->getRawValue();
 630
 631       // Mask off any upper bits of the constant, if there are any...
 632       Op1v &= (1ULL << (8 << Class)) - 1;
 633
 634       // If this is a comparison against zero, emit more efficient code.  We
 635       // can't handle unsigned comparisons against zero unless they are == or
 636       // !=.  These should have been strength reduced already anyway.
 637       if (Op1v == 0 && (CompTy->isSigned() || OpNum < 2)) {
 638         static const unsigned TESTTab[] = {
 639           X86::TESTrr8, X86::TESTrr16, X86::TESTrr32
 640         };
 641         BMI(MBB, IP, TESTTab[Class], 2).addReg(Op0r).addReg(Op0r);
 642
 643         if (OpNum == 2) return 6;   // Map jl -> js
 644         if (OpNum == 3) return 7;   // Map jg -> jns
 645         return OpNum;
 646       }
 647
 648       static const unsigned CMPTab[] = {
 649         X86::CMPri8, X86::CMPri16, X86::CMPri32
 650       };
 651
 652       BMI(MBB, IP, CMPTab[Class], 2).addReg(Op0r).addZImm(Op1v);
 653       return OpNum;
 654     }
 655
 656   unsigned Op1r = getReg(Op1, MBB, IP);
 657   switch (Class) {
 658   default: assert(0 && "Unknown type class!");
 659     // Emit: cmp <var1>, <var2> (do the comparison).  We can
 660     // compare 8-bit with 8-bit, 16-bit with 16-bit, 32-bit with
 661     // 32-bit.
 662   case cByte:
 663     BMI(MBB, IP, X86::CMPrr8, 2).addReg(Op0r).addReg(Op1r);
 664     break;
 665   case cShort:
 666     BMI(MBB, IP, X86::CMPrr16, 2).addReg(Op0r).addReg(Op1r);
 667     break;
 668   case cInt:
 669     BMI(MBB, IP, X86::CMPrr32, 2).addReg(Op0r).addReg(Op1r);
 670     break;
 671   case cFP:
 672     BMI(MBB, IP, X86::FpUCOM, 2).addReg(Op0r).addReg(Op1r);
 673     BMI(MBB, IP, X86::FNSTSWr8, 0);
 674     BMI(MBB, IP, X86::SAHF, 1);
 675     break;
 676
 677   case cLong:
 678     if (OpNum < 2) {    // seteq, setne
 679       unsigned LoTmp = makeAnotherReg(Type::IntTy);
 680       unsigned HiTmp = makeAnotherReg(Type::IntTy);
 681       unsigned FinalTmp = makeAnotherReg(Type::IntTy);
 682       BMI(MBB, IP, X86::XORrr32, 2, LoTmp).addReg(Op0r).addReg(Op1r);
 683       BMI(MBB, IP, X86::XORrr32, 2, HiTmp).addReg(Op0r+1).addReg(Op1r+1);
 684       BMI(MBB, IP, X86::ORrr32,  2, FinalTmp).addReg(LoTmp).addReg(HiTmp);
 685       break;  // Allow the sete or setne to be generated from flags set by OR
 686     } else {
 687       // Emit a sequence of code which compares the high and low parts once
 688       // each, then uses a conditional move to handle the overflow case.  For
 689       // example, a setlt for long would generate code like this:
 690       //
 691       // AL = lo(op1) < lo(op2)   // Signedness depends on operands
 692       // BL = hi(op1) < hi(op2)   // Always unsigned comparison
 693       // dest = hi(op1) == hi(op2) ? AL : BL;
 694       //
 695
 696       // FIXME: This would be much better if we had hierarchical register
 697       // classes!  Until then, hardcode registers so that we can deal with their
 698       // aliases (because we don't have conditional byte moves).
 699       //
 700       BMI(MBB, IP, X86::CMPrr32, 2).addReg(Op0r).addReg(Op1r);
 701       BMI(MBB, IP, SetCCOpcodeTab[0][OpNum], 0, X86::AL);
 702       BMI(MBB, IP, X86::CMPrr32, 2).addReg(Op0r+1).addReg(Op1r+1);
 703       BMI(MBB, IP, SetCCOpcodeTab[CompTy->isSigned()][OpNum], 0, X86::BL);
 704       BMI(MBB, IP, X86::IMPLICIT_DEF, 0, X86::BH);
 705       BMI(MBB, IP, X86::IMPLICIT_DEF, 0, X86::AH);
 706       BMI(MBB, IP, X86::CMOVErr16, 2, X86::BX).addReg(X86::BX).addReg(X86::AX);
 707       // NOTE: visitSetCondInst knows that the value is dumped into the BL
 708       // register at this point for long values...
 709       return OpNum;
 710     }
 711   }
 712   return OpNum;
 713 }
 714
 715
 716 /// SetCC instructions - Here we just emit boilerplate code to set a byte-sized
 717 /// register, then move it to wherever the result should be.
 718 ///
 719 void ISel::visitSetCondInst(SetCondInst &I) {
 720   if (canFoldSetCCIntoBranch(&I)) return;  // Fold this into a branch...
 721
 722   unsigned DestReg = getReg(I);
 723   MachineBasicBlock::iterator MII = BB->end();
 724   emitSetCCOperation(BB, MII, I.getOperand(0), I.getOperand(1), I.getOpcode(),
 725                      DestReg);
 726 }
 727
 728 /// emitSetCCOperation - Common code shared between visitSetCondInst and
 729 /// constant expression support.
 730 void ISel::emitSetCCOperation(MachineBasicBlock *MBB,
 731                               MachineBasicBlock::iterator &IP,
 732                               Value *Op0, Value *Op1, unsigned Opcode,
 733                               unsigned TargetReg) {
 734   unsigned OpNum = getSetCCNumber(Opcode);
 735   OpNum = EmitComparison(OpNum, Op0, Op1, MBB, IP);
 736
 737   const Type *CompTy = Op0->getType();
 738   unsigned CompClass = getClassB(CompTy);
 739   bool isSigned = CompTy->isSigned() && CompClass != cFP;
 740
 741   if (CompClass != cLong || OpNum < 2) {
 742     // Handle normal comparisons with a setcc instruction...
 743     BMI(MBB, IP, SetCCOpcodeTab[isSigned][OpNum], 0, TargetReg);
 744   } else {
 745     // Handle long comparisons by copying the value which is already in BL into
 746     // the register we want...
 747     BMI(MBB, IP, X86::MOVrr8, 1, TargetReg).addReg(X86::BL);
 748   }
 749 }
 750
 751
 752
 753
 754 /// promote32 - Emit instructions to turn a narrow operand into a 32-bit-wide
 755 /// operand, in the specified target register.
 756 void ISel::promote32(unsigned targetReg, const ValueRecord &VR) {
 757   bool isUnsigned = VR.Ty->isUnsigned();
 758
 759   // Make sure we have the register number for this value...
 760   unsigned Reg = VR.Val ? getReg(VR.Val) : VR.Reg;
 761
 762   switch (getClassB(VR.Ty)) {
 763   case cByte:
 764     // Extend value into target register (8->32)
 765     if (isUnsigned)
 766       BuildMI(BB, X86::MOVZXr32r8, 1, targetReg).addReg(Reg);
 767     else
 768       BuildMI(BB, X86::MOVSXr32r8, 1, targetReg).addReg(Reg);
 769     break;
 770   case cShort:
 771     // Extend value into target register (16->32)
 772     if (isUnsigned)
 773       BuildMI(BB, X86::MOVZXr32r16, 1, targetReg).addReg(Reg);
 774     else
 775       BuildMI(BB, X86::MOVSXr32r16, 1, targetReg).addReg(Reg);
 776     break;
 777   case cInt:
 778     // Move value into target register (32->32)
 779     BuildMI(BB, X86::MOVrr32, 1, targetReg).addReg(Reg);
 780     break;
 781   default:
 782     assert(0 && "Unpromotable operand class in promote32");
 783   }
 784 }
 785
 786 /// 'ret' instruction - Here we are interested in meeting the x86 ABI.  As such,
 787 /// we have the following possibilities:
 788 ///
 789 ///   ret void: No return value, simply emit a 'ret' instruction
 790 ///   ret sbyte, ubyte : Extend value into EAX and return
 791 ///   ret short, ushort: Extend value into EAX and return
 792 ///   ret int, uint    : Move value into EAX and return
 793 ///   ret pointer      : Move value into EAX and return
 794 ///   ret long, ulong  : Move value into EAX/EDX and return
 795 ///   ret float/double : Top of FP stack
 796 ///
 797 void ISel::visitReturnInst(ReturnInst &I) {
 798   if (I.getNumOperands() == 0) {
 799     BuildMI(BB, X86::RET, 0); // Just emit a 'ret' instruction
 800     return;
 801   }
 802
 803   Value *RetVal = I.getOperand(0);
 804   unsigned RetReg = getReg(RetVal);
 805   switch (getClassB(RetVal->getType())) {
 806   case cByte:   // integral return values: extend or move into EAX and return
 807   case cShort:
 808   case cInt:
 809     promote32(X86::EAX, ValueRecord(RetReg, RetVal->getType()));
 810     // Declare that EAX is live on exit
 811     BuildMI(BB, X86::IMPLICIT_USE, 2).addReg(X86::EAX).addReg(X86::ESP);
 812     break;
 813   case cFP:                   // Floats & Doubles: Return in ST(0)
 814     BuildMI(BB, X86::FpSETRESULT, 1).addReg(RetReg);
 815     // Declare that top-of-stack is live on exit
 816     BuildMI(BB, X86::IMPLICIT_USE, 2).addReg(X86::ST0).addReg(X86::ESP);
 817     break;
 818   case cLong:
 819     BuildMI(BB, X86::MOVrr32, 1, X86::EAX).addReg(RetReg);
 820     BuildMI(BB, X86::MOVrr32, 1, X86::EDX).addReg(RetReg+1);
 821     // Declare that EAX & EDX are live on exit
 822     BuildMI(BB, X86::IMPLICIT_USE, 3).addReg(X86::EAX).addReg(X86::EDX).addReg(X86::ESP);
 823     break;
 824   default:
 825     visitInstruction(I);
 826   }
 827   // Emit a 'ret' instruction
 828   BuildMI(BB, X86::RET, 0);
 829 }
 830
 831 // getBlockAfter - Return the basic block which occurs lexically after the
 832 // specified one.
 833 static inline BasicBlock *getBlockAfter(BasicBlock *BB) {
 834   Function::iterator I = BB; ++I;  // Get iterator to next block
 835   return I != BB->getParent()->end() ? &*I : 0;
 836 }
 837
 838 /// visitBranchInst - Handle conditional and unconditional branches here.  Note
 839 /// that since code layout is frozen at this point, that if we are trying to
 840 /// jump to a block that is the immediate successor of the current block, we can
 841 /// just make a fall-through (but we don't currently).
 842 ///
 843 void ISel::visitBranchInst(BranchInst &BI) {
 844   BasicBlock *NextBB = getBlockAfter(BI.getParent());  // BB after current one
 845
 846   if (!BI.isConditional()) {  // Unconditional branch?
 847     if (BI.getSuccessor(0) != NextBB)
 848       BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(0));
 849     return;
 850   }
 851
 852   // See if we can fold the setcc into the branch itself...
 853   SetCondInst *SCI = canFoldSetCCIntoBranch(BI.getCondition());
 854   if (SCI == 0) {
 855     // Nope, cannot fold setcc into this branch.  Emit a branch on a condition
 856     // computed some other way...
 857     unsigned condReg = getReg(BI.getCondition());
 858     BuildMI(BB, X86::CMPri8, 2).addReg(condReg).addZImm(0);
 859     if (BI.getSuccessor(1) == NextBB) {
 860       if (BI.getSuccessor(0) != NextBB)
 861         BuildMI(BB, X86::JNE, 1).addPCDisp(BI.getSuccessor(0));
 862     } else {
 863       BuildMI(BB, X86::JE, 1).addPCDisp(BI.getSuccessor(1));
 864
 865       if (BI.getSuccessor(0) != NextBB)
 866         BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(0));
 867     }
 868     return;
 869   }
 870
 871   unsigned OpNum = getSetCCNumber(SCI->getOpcode());
 872   MachineBasicBlock::iterator MII = BB->end();
 873   OpNum = EmitComparison(OpNum, SCI->getOperand(0), SCI->getOperand(1), BB, MII);
 874
 875   const Type *CompTy = SCI->getOperand(0)->getType();
 876   bool isSigned = CompTy->isSigned() && getClassB(CompTy) != cFP;
 877
 878
 879   // LLVM  -> X86 signed  X86 unsigned
 880   // -----    ----------  ------------
 881   // seteq -> je          je
 882   // setne -> jne         jne
 883   // setlt -> jl          jb
 884   // setge -> jge         jae
 885   // setgt -> jg          ja
 886   // setle -> jle         jbe
 887   // ----
 888   //          js                  // Used by comparison with 0 optimization
 889   //          jns
 890
 891   static const unsigned OpcodeTab[2][8] = {
 892     { X86::JE, X86::JNE, X86::JB, X86::JAE, X86::JA, X86::JBE, 0, 0 },
 893     { X86::JE, X86::JNE, X86::JL, X86::JGE, X86::JG, X86::JLE,
 894       X86::JS, X86::JNS },
 895   };
 896
 897   if (BI.getSuccessor(0) != NextBB) {
 898     BuildMI(BB, OpcodeTab[isSigned][OpNum], 1).addPCDisp(BI.getSuccessor(0));
 899     if (BI.getSuccessor(1) != NextBB)
 900       BuildMI(BB, X86::JMP, 1).addPCDisp(BI.getSuccessor(1));
 901   } else {
 902     // Change to the inverse condition...
 903     if (BI.getSuccessor(1) != NextBB) {
 904       OpNum ^= 1;
 905       BuildMI(BB, OpcodeTab[isSigned][OpNum], 1).addPCDisp(BI.getSuccessor(1));
 906     }
 907   }
 908 }
 909
 910
 911 /// doCall - This emits an abstract call instruction, setting up the arguments
 912 /// and the return value as appropriate.  For the actual function call itself,
 913 /// it inserts the specified CallMI instruction into the stream.
 914 ///
 915 void ISel::doCall(const ValueRecord &Ret, MachineInstr *CallMI,
 916                   const std::vector<ValueRecord> &Args) {
 917
 918   // Count how many bytes are to be pushed on the stack...
 919   unsigned NumBytes = 0;
 920
 921   if (!Args.empty()) {
 922     for (unsigned i = 0, e = Args.size(); i != e; ++i)
 923       switch (getClassB(Args[i].Ty)) {
 924       case cByte: case cShort: case cInt:
 925         NumBytes += 4; break;
 926       case cLong:
 927         NumBytes += 8; break;
 928       case cFP:
 929         NumBytes += Args[i].Ty == Type::FloatTy ? 4 : 8;
 930         break;
 931       default: assert(0 && "Unknown class!");
 932       }
 933
 934     // Adjust the stack pointer for the new arguments...
 935     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addZImm(NumBytes);
 936
 937     // Arguments go on the stack in reverse order, as specified by the ABI.
 938     unsigned ArgOffset = 0;
 939     for (unsigned i = 0, e = Args.size(); i != e; ++i) {
 940       unsigned ArgReg = Args[i].Val ? getReg(Args[i].Val) : Args[i].Reg;
 941       switch (getClassB(Args[i].Ty)) {
 942       case cByte:
 943       case cShort: {
 944         // Promote arg to 32 bits wide into a temporary register...
 945         unsigned R = makeAnotherReg(Type::UIntTy);
 946         promote32(R, Args[i]);
 947         addRegOffset(BuildMI(BB, X86::MOVrm32, 5),
 948                      X86::ESP, ArgOffset).addReg(R);
 949         break;
 950       }
 951       case cInt:
 952         addRegOffset(BuildMI(BB, X86::MOVrm32, 5),
 953                      X86::ESP, ArgOffset).addReg(ArgReg);
 954         break;
 955       case cLong:
 956         addRegOffset(BuildMI(BB, X86::MOVrm32, 5),
 957                      X86::ESP, ArgOffset).addReg(ArgReg);
 958         addRegOffset(BuildMI(BB, X86::MOVrm32, 5),
 959                      X86::ESP, ArgOffset+4).addReg(ArgReg+1);
 960         ArgOffset += 4;        // 8 byte entry, not 4.
 961         break;
 962
 963       case cFP:
 964         if (Args[i].Ty == Type::FloatTy) {
 965           addRegOffset(BuildMI(BB, X86::FSTr32, 5),
 966                        X86::ESP, ArgOffset).addReg(ArgReg);
 967         } else {
 968           assert(Args[i].Ty == Type::DoubleTy && "Unknown FP type!");
 969           addRegOffset(BuildMI(BB, X86::FSTr64, 5),
 970                        X86::ESP, ArgOffset).addReg(ArgReg);
 971           ArgOffset += 4;       // 8 byte entry, not 4.
 972         }
 973         break;
 974
 975       default: assert(0 && "Unknown class!");
 976       }
 977       ArgOffset += 4;
 978     }
 979   } else {
 980     BuildMI(BB, X86::ADJCALLSTACKDOWN, 1).addZImm(0);
 981   }
 982
 983   BB->push_back(CallMI);
 984
 985   BuildMI(BB, X86::ADJCALLSTACKUP, 1).addZImm(NumBytes);
 986
 987   // If there is a return value, scavenge the result from the location the call
 988   // leaves it in...
 989   //
 990   if (Ret.Ty != Type::VoidTy) {
 991     unsigned DestClass = getClassB(Ret.Ty);
 992     switch (DestClass) {
 993     case cByte:
 994     case cShort:
 995     case cInt: {
 996       // Integral results are in %eax, or the appropriate portion
 997       // thereof.
 998       static const unsigned regRegMove[] = {
 999         X86::MOVrr8, X86::MOVrr16, X86::MOVrr32
1000       };
1001       static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX };
1002       BuildMI(BB, regRegMove[DestClass], 1, Ret.Reg).addReg(AReg[DestClass]);
1003       break;
1004     }
1005     case cFP:     // Floating-point return values live in %ST(0)
1006       BuildMI(BB, X86::FpGETRESULT, 1, Ret.Reg);
1007       break;
1008     case cLong:   // Long values are left in EDX:EAX
1009       BuildMI(BB, X86::MOVrr32, 1, Ret.Reg).addReg(X86::EAX);
1010       BuildMI(BB, X86::MOVrr32, 1, Ret.Reg+1).addReg(X86::EDX);
1011       break;
1012     default: assert(0 && "Unknown class!");
1013     }
1014   }
1015 }
1016
1017
1018 /// visitCallInst - Push args on stack and do a procedure call instruction.
1019 void ISel::visitCallInst(CallInst &CI) {
1020   MachineInstr *TheCall;
1021   if (Function *F = CI.getCalledFunction()) {
1022     // Is it an intrinsic function call?
1023     if (LLVMIntrinsic::ID ID = (LLVMIntrinsic::ID)F->getIntrinsicID()) {
1024       visitIntrinsicCall(ID, CI);   // Special intrinsics are not handled here
1025       return;
1026     }
1027
1028     // Emit a CALL instruction with PC-relative displacement.
1029     TheCall = BuildMI(X86::CALLpcrel32, 1).addGlobalAddress(F, true);
1030   } else {  // Emit an indirect call...
1031     unsigned Reg = getReg(CI.getCalledValue());
1032     TheCall = BuildMI(X86::CALLr32, 1).addReg(Reg);
1033   }
1034
1035   std::vector<ValueRecord> Args;
1036   for (unsigned i = 1, e = CI.getNumOperands(); i != e; ++i)
1037     Args.push_back(ValueRecord(CI.getOperand(i)));
1038
1039   unsigned DestReg = CI.getType() != Type::VoidTy ? getReg(CI) : 0;
1040   doCall(ValueRecord(DestReg, CI.getType()), TheCall, Args);
1041 }
1042
1043
1044 void ISel::visitIntrinsicCall(LLVMIntrinsic::ID ID, CallInst &CI) {
1045   unsigned TmpReg1, TmpReg2;
1046   switch (ID) {
1047   case LLVMIntrinsic::va_start:
1048     // Get the address of the first vararg value...
1049     TmpReg1 = getReg(CI);
1050     addFrameReference(BuildMI(BB, X86::LEAr32, 5, TmpReg1), VarArgsFrameIndex);
1051     return;
1052
1053   case LLVMIntrinsic::va_copy:
1054     TmpReg1 = getReg(CI);
1055     TmpReg2 = getReg(CI.getOperand(1));
1056     BuildMI(BB, X86::MOVrr32, 1, TmpReg1).addReg(TmpReg2);
1057     return;
1058   case LLVMIntrinsic::va_end: return;   // Noop on X86
1059
1060   case LLVMIntrinsic::longjmp:
1061   case LLVMIntrinsic::siglongjmp:
1062     BuildMI(BB, X86::CALLpcrel32, 1).addExternalSymbol("abort", true);
1063     return;
1064
1065   case LLVMIntrinsic::setjmp:
1066   case LLVMIntrinsic::sigsetjmp:
1067     // Setjmp always returns zero...
1068     BuildMI(BB, X86::MOVir32, 1, getReg(CI)).addZImm(0);
1069     return;
1070   default: assert(0 && "Unknown intrinsic for X86!");
1071   }
1072 }
1073
1074
1075 /// visitSimpleBinary - Implement simple binary operators for integral types...
1076 /// OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for Or, 4 for
1077 /// Xor.
1078 void ISel::visitSimpleBinary(BinaryOperator &B, unsigned OperatorClass) {
1079   unsigned DestReg = getReg(B);
1080   MachineBasicBlock::iterator MI = BB->end();
1081   emitSimpleBinaryOperation(BB, MI, B.getOperand(0), B.getOperand(1),
1082                             OperatorClass, DestReg);
1083 }
1084
1085 /// emitSimpleBinaryOperation - Implement simple binary operators for integral
1086 /// types...  OperatorClass is one of: 0 for Add, 1 for Sub, 2 for And, 3 for
1087 /// Or, 4 for Xor.
1088 ///
1089 /// emitSimpleBinaryOperation - Common code shared between visitSimpleBinary
1090 /// and constant expression support.
1091 ///
1092 void ISel::emitSimpleBinaryOperation(MachineBasicBlock *MBB,
1093                                      MachineBasicBlock::iterator &IP,
1094                                      Value *Op0, Value *Op1,
1095                                      unsigned OperatorClass, unsigned DestReg) {
1096   unsigned Class = getClassB(Op0->getType());
1097
1098   // sub 0, X -> neg X
1099   if (OperatorClass == 1 && Class != cLong)
1100     if (ConstantInt *CI = dyn_cast<ConstantInt>(Op0))
1101       if (CI->isNullValue()) {
1102         unsigned op1Reg = getReg(Op1, MBB, IP);
1103         switch (Class) {
1104         default: assert(0 && "Unknown class for this function!");
1105         case cByte:
1106           BMI(MBB, IP, X86::NEGr8, 1, DestReg).addReg(op1Reg);
1107           return;
1108         case cShort:
1109           BMI(MBB, IP, X86::NEGr16, 1, DestReg).addReg(op1Reg);
1110           return;
1111         case cInt:
1112           BMI(MBB, IP, X86::NEGr32, 1, DestReg).addReg(op1Reg);
1113           return;
1114         }
1115       }
1116
1117   if (!isa<ConstantInt>(Op1) || Class == cLong) {
1118     static const unsigned OpcodeTab[][4] = {
1119       // Arithmetic operators
1120       { X86::ADDrr8, X86::ADDrr16, X86::ADDrr32, X86::FpADD },  // ADD
1121       { X86::SUBrr8, X86::SUBrr16, X86::SUBrr32, X86::FpSUB },  // SUB
1122
1123       // Bitwise operators
1124       { X86::ANDrr8, X86::ANDrr16, X86::ANDrr32, 0 },  // AND
1125       { X86:: ORrr8, X86:: ORrr16, X86:: ORrr32, 0 },  // OR
1126       { X86::XORrr8, X86::XORrr16, X86::XORrr32, 0 },  // XOR
1127     };
1128
1129     bool isLong = false;
1130     if (Class == cLong) {
1131       isLong = true;
1132       Class = cInt;          // Bottom 32 bits are handled just like ints
1133     }
1134
1135     unsigned Opcode = OpcodeTab[OperatorClass][Class];
1136     assert(Opcode && "Floating point arguments to logical inst?");
1137     unsigned Op0r = getReg(Op0, MBB, IP);
1138     unsigned Op1r = getReg(Op1, MBB, IP);
1139     BMI(MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addReg(Op1r);
1140
1141     if (isLong) {        // Handle the upper 32 bits of long values...
1142       static const unsigned TopTab[] = {
1143         X86::ADCrr32, X86::SBBrr32, X86::ANDrr32, X86::ORrr32, X86::XORrr32
1144       };
1145       BMI(MBB, IP, TopTab[OperatorClass], 2,
1146           DestReg+1).addReg(Op0r+1).addReg(Op1r+1);
1147     }
1148     return;
1149   }
1150
1151   // Special case: op Reg, <const>
1152   ConstantInt *Op1C = cast<ConstantInt>(Op1);
1153   unsigned Op0r = getReg(Op0, MBB, IP);
1154
1155   // xor X, -1 -> not X
1156   if (OperatorClass == 4 && Op1C->isAllOnesValue()) {
1157     static unsigned const NOTTab[] = { X86::NOTr8, X86::NOTr16, X86::NOTr32 };
1158     BMI(MBB, IP, NOTTab[Class], 1, DestReg).addReg(Op0r);
1159     return;
1160   }
1161
1162   // add X, -1 -> dec X
1163   if (OperatorClass == 0 && Op1C->isAllOnesValue()) {
1164     static unsigned const DECTab[] = { X86::DECr8, X86::DECr16, X86::DECr32 };
1165     BMI(MBB, IP, DECTab[Class], 1, DestReg).addReg(Op0r);
1166     return;
1167   }
1168
1169   // add X, 1 -> inc X
1170   if (OperatorClass == 0 && Op1C->equalsInt(1)) {
1171     static unsigned const DECTab[] = { X86::INCr8, X86::INCr16, X86::INCr32 };
1172     BMI(MBB, IP, DECTab[Class], 1, DestReg).addReg(Op0r);
1173     return;
1174   }
1175
1176   static const unsigned OpcodeTab[][3] = {
1177     // Arithmetic operators
1178     { X86::ADDri8, X86::ADDri16, X86::ADDri32 },  // ADD
1179     { X86::SUBri8, X86::SUBri16, X86::SUBri32 },  // SUB
1180
1181     // Bitwise operators
1182     { X86::ANDri8, X86::ANDri16, X86::ANDri32 },  // AND
1183     { X86:: ORri8, X86:: ORri16, X86:: ORri32 },  // OR
1184     { X86::XORri8, X86::XORri16, X86::XORri32 },  // XOR
1185   };
1186
1187   assert(Class < 3 && "General code handles 64-bit integer types!");
1188   unsigned Opcode = OpcodeTab[OperatorClass][Class];
1189   uint64_t Op1v = cast<ConstantInt>(Op1C)->getRawValue();
1190
1191   // Mask off any upper bits of the constant, if there are any...
1192   Op1v &= (1ULL << (8 << Class)) - 1;
1193   BMI(MBB, IP, Opcode, 2, DestReg).addReg(Op0r).addZImm(Op1v);
1194 }
1195
1196 /// doMultiply - Emit appropriate instructions to multiply together the
1197 /// registers op0Reg and op1Reg, and put the result in DestReg.  The type of the
1198 /// result should be given as DestTy.
1199 ///
1200 void ISel::doMultiply(MachineBasicBlock *MBB, MachineBasicBlock::iterator &MBBI,
1201                       unsigned DestReg, const Type *DestTy,
1202                       unsigned op0Reg, unsigned op1Reg) {
1203   unsigned Class = getClass(DestTy);
1204   switch (Class) {
1205   case cFP:              // Floating point multiply
1206     BMI(BB, MBBI, X86::FpMUL, 2, DestReg).addReg(op0Reg).addReg(op1Reg);
1207     return;
1208   case cInt:
1209   case cShort:
1210     BMI(BB, MBBI, Class == cInt ? X86::IMULrr32 : X86::IMULrr16, 2, DestReg)
1211       .addReg(op0Reg).addReg(op1Reg);
1212     return;
1213   case cByte:
1214     // Must use the MUL instruction, which forces use of AL...
1215     BMI(MBB, MBBI, X86::MOVrr8, 1, X86::AL).addReg(op0Reg);
1216     BMI(MBB, MBBI, X86::MULr8, 1).addReg(op1Reg);
1217     BMI(MBB, MBBI, X86::MOVrr8, 1, DestReg).addReg(X86::AL);
1218     return;
1219   default:
1220   case cLong: assert(0 && "doMultiply cannot operate on LONG values!");
1221   }
1222 }
1223
1224 // ExactLog2 - This function solves for (Val == 1 << (N-1)) and returns N.  It
1225 // returns zero when the input is not exactly a power of two.
1226 static unsigned ExactLog2(unsigned Val) {
1227   if (Val == 0) return 0;
1228   unsigned Count = 0;
1229   while (Val != 1) {
1230     if (Val & 1) return 0;
1231     Val >>= 1;
1232     ++Count;
1233   }
1234   return Count+1;
1235 }
1236
1237 void ISel::doMultiplyConst(MachineBasicBlock *MBB,
1238                            MachineBasicBlock::iterator &IP,
1239                            unsigned DestReg, const Type *DestTy,
1240                            unsigned op0Reg, unsigned ConstRHS) {
1241   unsigned Class = getClass(DestTy);
1242
1243   // If the element size is exactly a power of 2, use a shift to get it.
1244   if (unsigned Shift = ExactLog2(ConstRHS)) {
1245     switch (Class) {
1246     default: assert(0 && "Unknown class for this function!");
1247     case cByte:
1248       BMI(MBB, IP, X86::SHLir32, 2, DestReg).addReg(op0Reg).addZImm(Shift-1);
1249       return;
1250     case cShort:
1251       BMI(MBB, IP, X86::SHLir32, 2, DestReg).addReg(op0Reg).addZImm(Shift-1);
1252       return;
1253     case cInt:
1254       BMI(MBB, IP, X86::SHLir32, 2, DestReg).addReg(op0Reg).addZImm(Shift-1);
1255       return;
1256     }
1257   }
1258
1259   if (Class == cShort) {
1260     BMI(MBB, IP, X86::IMULri16, 2, DestReg).addReg(op0Reg).addZImm(ConstRHS);
1261     return;
1262   } else if (Class == cInt) {
1263     BMI(MBB, IP, X86::IMULri32, 2, DestReg).addReg(op0Reg).addZImm(ConstRHS);
1264     return;
1265   }
1266
1267   // Most general case, emit a normal multiply...
1268   static const unsigned MOVirTab[] = {
1269     X86::MOVir8, X86::MOVir16, X86::MOVir32
1270   };
1271
1272   unsigned TmpReg = makeAnotherReg(DestTy);
1273   BMI(MBB, IP, MOVirTab[Class], 1, TmpReg).addZImm(ConstRHS);
1274
1275   // Emit a MUL to multiply the register holding the index by
1276   // elementSize, putting the result in OffsetReg.
1277   doMultiply(MBB, IP, DestReg, DestTy, op0Reg, TmpReg);
1278 }
1279
1280 /// visitMul - Multiplies are not simple binary operators because they must deal
1281 /// with the EAX register explicitly.
1282 ///
1283 void ISel::visitMul(BinaryOperator &I) {
1284   unsigned Op0Reg  = getReg(I.getOperand(0));
1285   unsigned DestReg = getReg(I);
1286
1287   // Simple scalar multiply?
1288   if (I.getType() != Type::LongTy && I.getType() != Type::ULongTy) {
1289     if (ConstantInt *CI = dyn_cast<ConstantInt>(I.getOperand(1))) {
1290       unsigned Val = (unsigned)CI->getRawValue(); // Cannot be 64-bit constant
1291       MachineBasicBlock::iterator MBBI = BB->end();
1292       doMultiplyConst(BB, MBBI, DestReg, I.getType(), Op0Reg, Val);
1293     } else {
1294       unsigned Op1Reg  = getReg(I.getOperand(1));
1295       MachineBasicBlock::iterator MBBI = BB->end();
1296       doMultiply(BB, MBBI, DestReg, I.getType(), Op0Reg, Op1Reg);
1297     }
1298   } else {
1299     unsigned Op1Reg  = getReg(I.getOperand(1));
1300
1301     // Long value.  We have to do things the hard way...
1302     // Multiply the two low parts... capturing carry into EDX
1303     BuildMI(BB, X86::MOVrr32, 1, X86::EAX).addReg(Op0Reg);
1304     BuildMI(BB, X86::MULr32, 1).addReg(Op1Reg);  // AL*BL
1305
1306     unsigned OverflowReg = makeAnotherReg(Type::UIntTy);
1307     BuildMI(BB, X86::MOVrr32, 1, DestReg).addReg(X86::EAX);     // AL*BL
1308     BuildMI(BB, X86::MOVrr32, 1, OverflowReg).addReg(X86::EDX); // AL*BL >> 32
1309
1310     MachineBasicBlock::iterator MBBI = BB->end();
1311     unsigned AHBLReg = makeAnotherReg(Type::UIntTy);   // AH*BL
1312     BMI(BB, MBBI, X86::IMULrr32, 2, AHBLReg).addReg(Op0Reg+1).addReg(Op1Reg);
1313
1314     unsigned AHBLplusOverflowReg = makeAnotherReg(Type::UIntTy);
1315     BuildMI(BB, X86::ADDrr32, 2,                         // AH*BL+(AL*BL >> 32)
1316             AHBLplusOverflowReg).addReg(AHBLReg).addReg(OverflowReg);
1317
1318     MBBI = BB->end();
1319     unsigned ALBHReg = makeAnotherReg(Type::UIntTy); // AL*BH
1320     BMI(BB, MBBI, X86::IMULrr32, 2, ALBHReg).addReg(Op0Reg).addReg(Op1Reg+1);
1321
1322     BuildMI(BB, X86::ADDrr32, 2,               // AL*BH + AH*BL + (AL*BL >> 32)
1323             DestReg+1).addReg(AHBLplusOverflowReg).addReg(ALBHReg);
1324   }
1325 }
1326
1327
1328 /// visitDivRem - Handle division and remainder instructions... these
1329 /// instruction both require the same instructions to be generated, they just
1330 /// select the result from a different register.  Note that both of these
1331 /// instructions work differently for signed and unsigned operands.
1332 ///
1333 void ISel::visitDivRem(BinaryOperator &I) {
1334   unsigned Class = getClass(I.getType());
1335   unsigned Op0Reg, Op1Reg, ResultReg = getReg(I);
1336
1337   switch (Class) {
1338   case cFP:              // Floating point divide
1339     if (I.getOpcode() == Instruction::Div) {
1340       Op0Reg = getReg(I.getOperand(0));
1341       Op1Reg = getReg(I.getOperand(1));
1342       BuildMI(BB, X86::FpDIV, 2, ResultReg).addReg(Op0Reg).addReg(Op1Reg);
1343     } else {               // Floating point remainder...
1344       MachineInstr *TheCall =
1345         BuildMI(X86::CALLpcrel32, 1).addExternalSymbol("fmod", true);
1346       std::vector<ValueRecord> Args;
1347       Args.push_back(ValueRecord(I.getOperand(0)));
1348       Args.push_back(ValueRecord(I.getOperand(1)));
1349       doCall(ValueRecord(ResultReg, Type::DoubleTy), TheCall, Args);
1350     }
1351     return;
1352   case cLong: {
1353     static const char *FnName[] =
1354       { "__moddi3", "__divdi3", "__umoddi3", "__udivdi3" };
1355
1356     unsigned NameIdx = I.getType()->isUnsigned()*2;
1357     NameIdx += I.getOpcode() == Instruction::Div;
1358     MachineInstr *TheCall =
1359       BuildMI(X86::CALLpcrel32, 1).addExternalSymbol(FnName[NameIdx], true);
1360
1361     std::vector<ValueRecord> Args;
1362     Args.push_back(ValueRecord(I.getOperand(0)));
1363     Args.push_back(ValueRecord(I.getOperand(1)));
1364     doCall(ValueRecord(ResultReg, Type::LongTy), TheCall, Args);
1365     return;
1366   }
1367   case cByte: case cShort: case cInt:
1368     break;          // Small integrals, handled below...
1369   default: assert(0 && "Unknown class!");
1370   }
1371
1372   static const unsigned Regs[]     ={ X86::AL    , X86::AX     , X86::EAX     };
1373   static const unsigned MovOpcode[]={ X86::MOVrr8, X86::MOVrr16, X86::MOVrr32 };
1374   static const unsigned SarOpcode[]={ X86::SARir8, X86::SARir16, X86::SARir32 };
1375   static const unsigned ClrOpcode[]={ X86::XORrr8, X86::XORrr16, X86::XORrr32 };
1376   static const unsigned ExtRegs[]  ={ X86::AH    , X86::DX     , X86::EDX     };
1377
1378   static const unsigned DivOpcode[][4] = {
1379     { X86::DIVr8 , X86::DIVr16 , X86::DIVr32 , 0 },  // Unsigned division
1380     { X86::IDIVr8, X86::IDIVr16, X86::IDIVr32, 0 },  // Signed division
1381   };
1382
1383   bool isSigned   = I.getType()->isSigned();
1384   unsigned Reg    = Regs[Class];
1385   unsigned ExtReg = ExtRegs[Class];
1386
1387   // Put the first operand into one of the A registers...
1388   Op0Reg = getReg(I.getOperand(0));
1389   BuildMI(BB, MovOpcode[Class], 1, Reg).addReg(Op0Reg);
1390
1391   if (isSigned) {
1392     // Emit a sign extension instruction...
1393     unsigned ShiftResult = makeAnotherReg(I.getType());
1394     BuildMI(BB, SarOpcode[Class], 2, ShiftResult).addReg(Op0Reg).addZImm(31);
1395     BuildMI(BB, MovOpcode[Class], 1, ExtReg).addReg(ShiftResult);
1396   } else {
1397     // If unsigned, emit a zeroing instruction... (reg = xor reg, reg)
1398     BuildMI(BB, ClrOpcode[Class], 2, ExtReg).addReg(ExtReg).addReg(ExtReg);
1399   }
1400
1401   // Emit the appropriate divide or remainder instruction...
1402   Op1Reg = getReg(I.getOperand(1));
1403   BuildMI(BB, DivOpcode[isSigned][Class], 1).addReg(Op1Reg);
1404
1405   // Figure out which register we want to pick the result out of...
1406   unsigned DestReg = (I.getOpcode() == Instruction::Div) ? Reg : ExtReg;
1407
1408   // Put the result into the destination register...
1409   BuildMI(BB, MovOpcode[Class], 1, ResultReg).addReg(DestReg);
1410 }
1411
1412
1413 /// Shift instructions: 'shl', 'sar', 'shr' - Some special cases here
1414 /// for constant immediate shift values, and for constant immediate
1415 /// shift values equal to 1. Even the general case is sort of special,
1416 /// because the shift amount has to be in CL, not just any old register.
1417 ///
1418 void ISel::visitShiftInst(ShiftInst &I) {
1419   unsigned SrcReg = getReg(I.getOperand(0));
1420   unsigned DestReg = getReg(I);
1421   bool isLeftShift = I.getOpcode() == Instruction::Shl;
1422   bool isSigned = I.getType()->isSigned();
1423   unsigned Class = getClass(I.getType());
1424
1425   static const unsigned ConstantOperand[][4] = {
1426     { X86::SHRir8, X86::SHRir16, X86::SHRir32, X86::SHRDir32 },  // SHR
1427     { X86::SARir8, X86::SARir16, X86::SARir32, X86::SHRDir32 },  // SAR
1428     { X86::SHLir8, X86::SHLir16, X86::SHLir32, X86::SHLDir32 },  // SHL
1429     { X86::SHLir8, X86::SHLir16, X86::SHLir32, X86::SHLDir32 },  // SAL = SHL
1430   };
1431
1432   static const unsigned NonConstantOperand[][4] = {
1433     { X86::SHRrr8, X86::SHRrr16, X86::SHRrr32 },  // SHR
1434     { X86::SARrr8, X86::SARrr16, X86::SARrr32 },  // SAR
1435     { X86::SHLrr8, X86::SHLrr16, X86::SHLrr32 },  // SHL
1436     { X86::SHLrr8, X86::SHLrr16, X86::SHLrr32 },  // SAL = SHL
1437   };
1438
1439   // Longs, as usual, are handled specially...
1440   if (Class == cLong) {
1441     // If we have a constant shift, we can generate much more efficient code
1442     // than otherwise...
1443     //
1444     if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(I.getOperand(1))) {
1445       unsigned Amount = CUI->getValue();
1446       if (Amount < 32) {
1447         const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
1448         if (isLeftShift) {
1449           BuildMI(BB, Opc[3], 3,
1450                   DestReg+1).addReg(SrcReg+1).addReg(SrcReg).addZImm(Amount);
1451           BuildMI(BB, Opc[2], 2, DestReg).addReg(SrcReg).addZImm(Amount);
1452         } else {
1453           BuildMI(BB, Opc[3], 3,
1454                   DestReg).addReg(SrcReg  ).addReg(SrcReg+1).addZImm(Amount);
1455           BuildMI(BB, Opc[2], 2, DestReg+1).addReg(SrcReg+1).addZImm(Amount);
1456         }
1457       } else {                 // Shifting more than 32 bits
1458         Amount -= 32;
1459         if (isLeftShift) {
1460           BuildMI(BB, X86::SHLir32, 2,DestReg+1).addReg(SrcReg).addZImm(Amount);
1461           BuildMI(BB, X86::MOVir32, 1,DestReg  ).addZImm(0);
1462         } else {
1463           unsigned Opcode = isSigned ? X86::SARir32 : X86::SHRir32;
1464           BuildMI(BB, Opcode, 2, DestReg).addReg(SrcReg+1).addZImm(Amount);
1465           BuildMI(BB, X86::MOVir32, 1, DestReg+1).addZImm(0);
1466         }
1467       }
1468     } else {
1469       unsigned TmpReg = makeAnotherReg(Type::IntTy);
1470
1471       if (!isLeftShift && isSigned) {
1472         // If this is a SHR of a Long, then we need to do funny sign extension
1473         // stuff.  TmpReg gets the value to use as the high-part if we are
1474         // shifting more than 32 bits.
1475         BuildMI(BB, X86::SARir32, 2, TmpReg).addReg(SrcReg).addZImm(31);
1476       } else {
1477         // Other shifts use a fixed zero value if the shift is more than 32
1478         // bits.
1479         BuildMI(BB, X86::MOVir32, 1, TmpReg).addZImm(0);
1480       }
1481
1482       // Initialize CL with the shift amount...
1483       unsigned ShiftAmount = getReg(I.getOperand(1));
1484       BuildMI(BB, X86::MOVrr8, 1, X86::CL).addReg(ShiftAmount);
1485
1486       unsigned TmpReg2 = makeAnotherReg(Type::IntTy);
1487       unsigned TmpReg3 = makeAnotherReg(Type::IntTy);
1488       if (isLeftShift) {
1489         // TmpReg2 = shld inHi, inLo
1490         BuildMI(BB, X86::SHLDrr32, 2, TmpReg2).addReg(SrcReg+1).addReg(SrcReg);
1491         // TmpReg3 = shl  inLo, CL
1492         BuildMI(BB, X86::SHLrr32, 1, TmpReg3).addReg(SrcReg);
1493
1494         // Set the flags to indicate whether the shift was by more than 32 bits.
1495         BuildMI(BB, X86::TESTri8, 2).addReg(X86::CL).addZImm(32);
1496
1497         // DestHi = (>32) ? TmpReg3 : TmpReg2;
1498         BuildMI(BB, X86::CMOVNErr32, 2,
1499                 DestReg+1).addReg(TmpReg2).addReg(TmpReg3);
1500         // DestLo = (>32) ? TmpReg : TmpReg3;
1501         BuildMI(BB, X86::CMOVNErr32, 2, DestReg).addReg(TmpReg3).addReg(TmpReg);
1502       } else {
1503         // TmpReg2 = shrd inLo, inHi
1504         BuildMI(BB, X86::SHRDrr32, 2, TmpReg2).addReg(SrcReg).addReg(SrcReg+1);
1505         // TmpReg3 = s[ah]r  inHi, CL
1506         BuildMI(BB, isSigned ? X86::SARrr32 : X86::SHRrr32, 1, TmpReg3)
1507                        .addReg(SrcReg+1);
1508
1509         // Set the flags to indicate whether the shift was by more than 32 bits.
1510         BuildMI(BB, X86::TESTri8, 2).addReg(X86::CL).addZImm(32);
1511
1512         // DestLo = (>32) ? TmpReg3 : TmpReg2;
1513         BuildMI(BB, X86::CMOVNErr32, 2,
1514                 DestReg).addReg(TmpReg2).addReg(TmpReg3);
1515
1516         // DestHi = (>32) ? TmpReg : TmpReg3;
1517         BuildMI(BB, X86::CMOVNErr32, 2,
1518                 DestReg+1).addReg(TmpReg3).addReg(TmpReg);
1519       }
1520     }
1521     return;
1522   }
1523
1524   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(I.getOperand(1))) {
1525     // The shift amount is constant, guaranteed to be a ubyte. Get its value.
1526     assert(CUI->getType() == Type::UByteTy && "Shift amount not a ubyte?");
1527
1528     const unsigned *Opc = ConstantOperand[isLeftShift*2+isSigned];
1529     BuildMI(BB, Opc[Class], 2, DestReg).addReg(SrcReg).addZImm(CUI->getValue());
1530   } else {                  // The shift amount is non-constant.
1531     BuildMI(BB, X86::MOVrr8, 1, X86::CL).addReg(getReg(I.getOperand(1)));
1532
1533     const unsigned *Opc = NonConstantOperand[isLeftShift*2+isSigned];
1534     BuildMI(BB, Opc[Class], 1, DestReg).addReg(SrcReg);
1535   }
1536 }
1537
1538
1539 /// EmitByteSwap - Byteswap SrcReg into DestReg.
1540 ///
1541 void ISel::EmitByteSwap(unsigned DestReg, unsigned SrcReg, unsigned Class) {
1542   // Emit the byte swap instruction...
1543   switch (Class) {
1544   case cByte:
1545     // No byteswap necessary for 8 bit value...
1546     BuildMI(BB, X86::MOVrr8, 1, DestReg).addReg(SrcReg);
1547     break;
1548   case cInt:
1549     // Use the 32 bit bswap instruction to do a 32 bit swap...
1550     BuildMI(BB, X86::BSWAPr32, 1, DestReg).addReg(SrcReg);
1551     break;
1552
1553   case cShort:
1554     // For 16 bit we have to use an xchg instruction, because there is no
1555     // 16-bit bswap.  XCHG is necessarily not in SSA form, so we force things
1556     // into AX to do the xchg.
1557     //
1558     BuildMI(BB, X86::MOVrr16, 1, X86::AX).addReg(SrcReg);
1559     BuildMI(BB, X86::XCHGrr8, 2).addReg(X86::AL, MOTy::UseAndDef)
1560       .addReg(X86::AH, MOTy::UseAndDef);
1561     BuildMI(BB, X86::MOVrr16, 1, DestReg).addReg(X86::AX);
1562     break;
1563   default: assert(0 && "Cannot byteswap this class!");
1564   }
1565 }
1566
1567
1568 /// visitLoadInst - Implement LLVM load instructions in terms of the x86 'mov'
1569 /// instruction.  The load and store instructions are the only place where we
1570 /// need to worry about the memory layout of the target machine.
1571 ///
1572 void ISel::visitLoadInst(LoadInst &I) {
1573   unsigned SrcAddrReg = getReg(I.getOperand(0));
1574   unsigned DestReg = getReg(I);
1575
1576   unsigned Class = getClassB(I.getType());
1577
1578   if (Class == cLong) {
1579     addDirectMem(BuildMI(BB, X86::MOVmr32, 4, DestReg), SrcAddrReg);
1580     addRegOffset(BuildMI(BB, X86::MOVmr32, 4, DestReg+1), SrcAddrReg, 4);
1581     return;
1582   }
1583
1584   static const unsigned Opcodes[] = {
1585     X86::MOVmr8, X86::MOVmr16, X86::MOVmr32, X86::FLDr32
1586   };
1587   unsigned Opcode = Opcodes[Class];
1588   if (I.getType() == Type::DoubleTy) Opcode = X86::FLDr64;
1589   addDirectMem(BuildMI(BB, Opcode, 4, DestReg), SrcAddrReg);
1590 }
1591
1592 /// visitStoreInst - Implement LLVM store instructions in terms of the x86 'mov'
1593 /// instruction.
1594 ///
1595 void ISel::visitStoreInst(StoreInst &I) {
1596   unsigned ValReg      = getReg(I.getOperand(0));
1597   unsigned AddressReg  = getReg(I.getOperand(1));
1598
1599   const Type *ValTy = I.getOperand(0)->getType();
1600   unsigned Class = getClassB(ValTy);
1601
1602   if (Class == cLong) {
1603     addDirectMem(BuildMI(BB, X86::MOVrm32, 1+4), AddressReg).addReg(ValReg);
1604     addRegOffset(BuildMI(BB, X86::MOVrm32, 1+4), AddressReg,4).addReg(ValReg+1);
1605     return;
1606   }
1607
1608   static const unsigned Opcodes[] = {
1609     X86::MOVrm8, X86::MOVrm16, X86::MOVrm32, X86::FSTr32
1610   };
1611   unsigned Opcode = Opcodes[Class];
1612   if (ValTy == Type::DoubleTy) Opcode = X86::FSTr64;
1613   addDirectMem(BuildMI(BB, Opcode, 1+4), AddressReg).addReg(ValReg);
1614 }
1615
1616
1617 /// visitCastInst - Here we have various kinds of copying with or without
1618 /// sign extension going on.
1619 void ISel::visitCastInst(CastInst &CI) {
1620   Value *Op = CI.getOperand(0);
1621   // If this is a cast from a 32-bit integer to a Long type, and the only uses
1622   // of the case are GEP instructions, then the cast does not need to be
1623   // generated explicitly, it will be folded into the GEP.
1624   if (CI.getType() == Type::LongTy &&
1625       (Op->getType() == Type::IntTy || Op->getType() == Type::UIntTy)) {
1626     bool AllUsesAreGEPs = true;
1627     for (Value::use_iterator I = CI.use_begin(), E = CI.use_end(); I != E; ++I)
1628       if (!isa<GetElementPtrInst>(*I)) {
1629         AllUsesAreGEPs = false;
1630         break;
1631       }
1632
1633     // No need to codegen this cast if all users are getelementptr instrs...
1634     if (AllUsesAreGEPs) return;
1635   }
1636
1637   unsigned DestReg = getReg(CI);
1638   MachineBasicBlock::iterator MI = BB->end();
1639   emitCastOperation(BB, MI, Op, CI.getType(), DestReg);
1640 }
1641
1642 /// emitCastOperation - Common code shared between visitCastInst and
1643 /// constant expression cast support.
1644 void ISel::emitCastOperation(MachineBasicBlock *BB,
1645                              MachineBasicBlock::iterator &IP,
1646                              Value *Src, const Type *DestTy,
1647                              unsigned DestReg) {
1648   unsigned SrcReg = getReg(Src, BB, IP);
1649   const Type *SrcTy = Src->getType();
1650   unsigned SrcClass = getClassB(SrcTy);
1651   unsigned DestClass = getClassB(DestTy);
1652
1653   // Implement casts to bool by using compare on the operand followed by set if
1654   // not zero on the result.
1655   if (DestTy == Type::BoolTy) {
1656     switch (SrcClass) {
1657     case cByte:
1658       BMI(BB, IP, X86::TESTrr8, 2).addReg(SrcReg).addReg(SrcReg);
1659       break;
1660     case cShort:
1661       BMI(BB, IP, X86::TESTrr16, 2).addReg(SrcReg).addReg(SrcReg);
1662       break;
1663     case cInt:
1664       BMI(BB, IP, X86::TESTrr32, 2).addReg(SrcReg).addReg(SrcReg);
1665       break;
1666     case cLong: {
1667       unsigned TmpReg = makeAnotherReg(Type::IntTy);
1668       BMI(BB, IP, X86::ORrr32, 2, TmpReg).addReg(SrcReg).addReg(SrcReg+1);
1669       break;
1670     }
1671     case cFP:
1672       assert(0 && "FIXME: implement cast FP to bool");
1673       abort();
1674     }
1675
1676     // If the zero flag is not set, then the value is true, set the byte to
1677     // true.
1678     BMI(BB, IP, X86::SETNEr, 1, DestReg);
1679     return;
1680   }
1681
1682   static const unsigned RegRegMove[] = {
1683     X86::MOVrr8, X86::MOVrr16, X86::MOVrr32, X86::FpMOV, X86::MOVrr32
1684   };
1685
1686   // Implement casts between values of the same type class (as determined by
1687   // getClass) by using a register-to-register move.
1688   if (SrcClass == DestClass) {
1689     if (SrcClass <= cInt || (SrcClass == cFP && SrcTy == DestTy)) {
1690       BMI(BB, IP, RegRegMove[SrcClass], 1, DestReg).addReg(SrcReg);
1691     } else if (SrcClass == cFP) {
1692       if (SrcTy == Type::FloatTy) {  // double -> float
1693         assert(DestTy == Type::DoubleTy && "Unknown cFP member!");
1694         BMI(BB, IP, X86::FpMOV, 1, DestReg).addReg(SrcReg);
1695       } else {                       // float -> double
1696         assert(SrcTy == Type::DoubleTy && DestTy == Type::FloatTy &&
1697                "Unknown cFP member!");
1698         // Truncate from double to float by storing to memory as short, then
1699         // reading it back.
1700         unsigned FltAlign = TM.getTargetData().getFloatAlignment();
1701         int FrameIdx = F->getFrameInfo()->CreateStackObject(4, FltAlign);
1702         addFrameReference(BMI(BB, IP, X86::FSTr32, 5), FrameIdx).addReg(SrcReg);
1703         addFrameReference(BMI(BB, IP, X86::FLDr32, 5, DestReg), FrameIdx);
1704       }
1705     } else if (SrcClass == cLong) {
1706       BMI(BB, IP, X86::MOVrr32, 1, DestReg).addReg(SrcReg);
1707       BMI(BB, IP, X86::MOVrr32, 1, DestReg+1).addReg(SrcReg+1);
1708     } else {
1709       assert(0 && "Cannot handle this type of cast instruction!");
1710       abort();
1711     }
1712     return;
1713   }
1714
1715   // Handle cast of SMALLER int to LARGER int using a move with sign extension
1716   // or zero extension, depending on whether the source type was signed.
1717   if (SrcClass <= cInt && (DestClass <= cInt || DestClass == cLong) &&
1718       SrcClass < DestClass) {
1719     bool isLong = DestClass == cLong;
1720     if (isLong) DestClass = cInt;
1721
1722     static const unsigned Opc[][4] = {
1723       { X86::MOVSXr16r8, X86::MOVSXr32r8, X86::MOVSXr32r16, X86::MOVrr32 }, // s
1724       { X86::MOVZXr16r8, X86::MOVZXr32r8, X86::MOVZXr32r16, X86::MOVrr32 }  // u
1725     };
1726
1727     bool isUnsigned = SrcTy->isUnsigned();
1728     BMI(BB, IP, Opc[isUnsigned][SrcClass + DestClass - 1], 1,
1729         DestReg).addReg(SrcReg);
1730
1731     if (isLong) {  // Handle upper 32 bits as appropriate...
1732       if (isUnsigned)     // Zero out top bits...
1733         BMI(BB, IP, X86::MOVir32, 1, DestReg+1).addZImm(0);
1734       else                // Sign extend bottom half...
1735         BMI(BB, IP, X86::SARir32, 2, DestReg+1).addReg(DestReg).addZImm(31);
1736     }
1737     return;
1738   }
1739
1740   // Special case long -> int ...
1741   if (SrcClass == cLong && DestClass == cInt) {
1742     BMI(BB, IP, X86::MOVrr32, 1, DestReg).addReg(SrcReg);
1743     return;
1744   }
1745
1746   // Handle cast of LARGER int to SMALLER int using a move to EAX followed by a
1747   // move out of AX or AL.
1748   if ((SrcClass <= cInt || SrcClass == cLong) && DestClass <= cInt
1749       && SrcClass > DestClass) {
1750     static const unsigned AReg[] = { X86::AL, X86::AX, X86::EAX, 0, X86::EAX };
1751     BMI(BB, IP, RegRegMove[SrcClass], 1, AReg[SrcClass]).addReg(SrcReg);
1752     BMI(BB, IP, RegRegMove[DestClass], 1, DestReg).addReg(AReg[DestClass]);
1753     return;
1754   }
1755
1756   // Handle casts from integer to floating point now...
1757   if (DestClass == cFP) {
1758     // Promote the integer to a type supported by FLD.  We do this because there
1759     // are no unsigned FLD instructions, so we must promote an unsigned value to
1760     // a larger signed value, then use FLD on the larger value.
1761     //
1762     const Type *PromoteType = 0;
1763     unsigned PromoteOpcode;
1764     switch (SrcTy->getPrimitiveID()) {
1765     case Type::BoolTyID:
1766     case Type::SByteTyID:
1767       // We don't have the facilities for directly loading byte sized data from
1768       // memory (even signed).  Promote it to 16 bits.
1769       PromoteType = Type::ShortTy;
1770       PromoteOpcode = X86::MOVSXr16r8;
1771       break;
1772     case Type::UByteTyID:
1773       PromoteType = Type::ShortTy;
1774       PromoteOpcode = X86::MOVZXr16r8;
1775       break;
1776     case Type::UShortTyID:
1777       PromoteType = Type::IntTy;
1778       PromoteOpcode = X86::MOVZXr32r16;
1779       break;
1780     case Type::UIntTyID: {
1781       // Make a 64 bit temporary... and zero out the top of it...
1782       unsigned TmpReg = makeAnotherReg(Type::LongTy);
1783       BMI(BB, IP, X86::MOVrr32, 1, TmpReg).addReg(SrcReg);
1784       BMI(BB, IP, X86::MOVir32, 1, TmpReg+1).addZImm(0);
1785       SrcTy = Type::LongTy;
1786       SrcClass = cLong;
1787       SrcReg = TmpReg;
1788       break;
1789     }
1790     case Type::ULongTyID:
1791       assert("FIXME: not implemented: cast ulong X to fp type!");
1792     default:  // No promotion needed...
1793       break;
1794     }
1795
1796     if (PromoteType) {
1797       unsigned TmpReg = makeAnotherReg(PromoteType);
1798       BMI(BB, IP, SrcTy->isSigned() ? X86::MOVSXr16r8 : X86::MOVZXr16r8,
1799           1, TmpReg).addReg(SrcReg);
1800       SrcTy = PromoteType;
1801       SrcClass = getClass(PromoteType);
1802       SrcReg = TmpReg;
1803     }
1804
1805     // Spill the integer to memory and reload it from there...
1806     int FrameIdx =
1807       F->getFrameInfo()->CreateStackObject(SrcTy, TM.getTargetData());
1808
1809     if (SrcClass == cLong) {
1810       addFrameReference(BMI(BB, IP, X86::MOVrm32, 5), FrameIdx).addReg(SrcReg);
1811       addFrameReference(BMI(BB, IP, X86::MOVrm32, 5),
1812                         FrameIdx, 4).addReg(SrcReg+1);
1813     } else {
1814       static const unsigned Op1[] = { X86::MOVrm8, X86::MOVrm16, X86::MOVrm32 };
1815       addFrameReference(BMI(BB, IP, Op1[SrcClass], 5), FrameIdx).addReg(SrcReg);
1816     }
1817
1818     static const unsigned Op2[] =
1819       { 0/*byte*/, X86::FILDr16, X86::FILDr32, 0/*FP*/, X86::FILDr64 };
1820     addFrameReference(BMI(BB, IP, Op2[SrcClass], 5, DestReg), FrameIdx);
1821     return;
1822   }
1823
1824   // Handle casts from floating point to integer now...
1825   if (SrcClass == cFP) {
1826     // Change the floating point control register to use "round towards zero"
1827     // mode when truncating to an integer value.
1828     //
1829     int CWFrameIdx = F->getFrameInfo()->CreateStackObject(2, 2);
1830     addFrameReference(BMI(BB, IP, X86::FNSTCWm16, 4), CWFrameIdx);
1831
1832     // Load the old value of the high byte of the control word...
1833     unsigned HighPartOfCW = makeAnotherReg(Type::UByteTy);
1834     addFrameReference(BMI(BB, IP, X86::MOVmr8, 4, HighPartOfCW), CWFrameIdx, 1);
1835
1836     // Set the high part to be round to zero...
1837     addFrameReference(BMI(BB, IP, X86::MOVim8, 5), CWFrameIdx, 1).addZImm(12);
1838
1839     // Reload the modified control word now...
1840     addFrameReference(BMI(BB, IP, X86::FLDCWm16, 4), CWFrameIdx);
1841
1842     // Restore the memory image of control word to original value
1843     addFrameReference(BMI(BB, IP, X86::MOVrm8, 5),
1844                       CWFrameIdx, 1).addReg(HighPartOfCW);
1845
1846     // We don't have the facilities for directly storing byte sized data to
1847     // memory.  Promote it to 16 bits.  We also must promote unsigned values to
1848     // larger classes because we only have signed FP stores.
1849     unsigned StoreClass  = DestClass;
1850     const Type *StoreTy  = DestTy;
1851     if (StoreClass == cByte || DestTy->isUnsigned())
1852       switch (StoreClass) {
1853       case cByte:  StoreTy = Type::ShortTy; StoreClass = cShort; break;
1854       case cShort: StoreTy = Type::IntTy;   StoreClass = cInt;   break;
1855       case cInt:   StoreTy = Type::LongTy;  StoreClass = cLong;  break;
1856       // The following treatment of cLong may not be perfectly right,
1857       // but it survives chains of casts of the form
1858       // double->ulong->double.
1859       case cLong:  StoreTy = Type::LongTy;  StoreClass = cLong;  break;
1860       default: assert(0 && "Unknown store class!");
1861       }
1862
1863     // Spill the integer to memory and reload it from there...
1864     int FrameIdx =
1865       F->getFrameInfo()->CreateStackObject(StoreTy, TM.getTargetData());
1866
1867     static const unsigned Op1[] =
1868       { 0, X86::FISTr16, X86::FISTr32, 0, X86::FISTPr64 };
1869     addFrameReference(BMI(BB, IP, Op1[StoreClass], 5), FrameIdx).addReg(SrcReg);
1870
1871     if (DestClass == cLong) {
1872       addFrameReference(BMI(BB, IP, X86::MOVmr32, 4, DestReg), FrameIdx);
1873       addFrameReference(BMI(BB, IP, X86::MOVmr32, 4, DestReg+1), FrameIdx, 4);
1874     } else {
1875       static const unsigned Op2[] = { X86::MOVmr8, X86::MOVmr16, X86::MOVmr32 };
1876       addFrameReference(BMI(BB, IP, Op2[DestClass], 4, DestReg), FrameIdx);
1877     }
1878
1879     // Reload the original control word now...
1880     addFrameReference(BMI(BB, IP, X86::FLDCWm16, 4), CWFrameIdx);
1881     return;
1882   }
1883
1884   // Anything we haven't handled already, we can't (yet) handle at all.
1885   assert(0 && "Unhandled cast instruction!");
1886   abort();
1887 }
1888
1889 /// visitVANextInst - Implement the va_next instruction...
1890 ///
1891 void ISel::visitVANextInst(VANextInst &I) {
1892   unsigned VAList = getReg(I.getOperand(0));
1893   unsigned DestReg = getReg(I);
1894
1895   unsigned Size;
1896   switch (I.getArgType()->getPrimitiveID()) {
1897   default:
1898     std::cerr << I;
1899     assert(0 && "Error: bad type for va_next instruction!");
1900     return;
1901   case Type::PointerTyID:
1902   case Type::UIntTyID:
1903   case Type::IntTyID:
1904     Size = 4;
1905     break;
1906   case Type::ULongTyID:
1907   case Type::LongTyID:
1908   case Type::DoubleTyID:
1909     Size = 8;
1910     break;
1911   }
1912
1913   // Increment the VAList pointer...
1914   BuildMI(BB, X86::ADDri32, 2, DestReg).addReg(VAList).addZImm(Size);
1915 }
1916
1917 void ISel::visitVAArgInst(VAArgInst &I) {
1918   unsigned VAList = getReg(I.getOperand(0));
1919   unsigned DestReg = getReg(I);
1920
1921   switch (I.getType()->getPrimitiveID()) {
1922   default:
1923     std::cerr << I;
1924     assert(0 && "Error: bad type for va_next instruction!");
1925     return;
1926   case Type::PointerTyID:
1927   case Type::UIntTyID:
1928   case Type::IntTyID:
1929     addDirectMem(BuildMI(BB, X86::MOVmr32, 4, DestReg), VAList);
1930     break;
1931   case Type::ULongTyID:
1932   case Type::LongTyID:
1933     addDirectMem(BuildMI(BB, X86::MOVmr32, 4, DestReg), VAList);
1934     addRegOffset(BuildMI(BB, X86::MOVmr32, 4, DestReg+1), VAList, 4);
1935     break;
1936   case Type::DoubleTyID:
1937     addDirectMem(BuildMI(BB, X86::FLDr64, 4, DestReg), VAList);
1938     break;
1939   }
1940 }
1941
1942
1943 void ISel::visitGetElementPtrInst(GetElementPtrInst &I) {
1944   unsigned outputReg = getReg(I);
1945   MachineBasicBlock::iterator MI = BB->end();
1946   emitGEPOperation(BB, MI, I.getOperand(0),
1947                    I.op_begin()+1, I.op_end(), outputReg);
1948 }
1949
1950 void ISel::emitGEPOperation(MachineBasicBlock *MBB,
1951                             MachineBasicBlock::iterator &IP,
1952                             Value *Src, User::op_iterator IdxBegin,
1953                             User::op_iterator IdxEnd, unsigned TargetReg) {
1954   const TargetData &TD = TM.getTargetData();
1955   const Type *Ty = Src->getType();
1956   unsigned BaseReg = getReg(Src, MBB, IP);
1957
1958   // GEPs have zero or more indices; we must perform a struct access
1959   // or array access for each one.
1960   for (GetElementPtrInst::op_iterator oi = IdxBegin,
1961          oe = IdxEnd; oi != oe; ++oi) {
1962     Value *idx = *oi;
1963     unsigned NextReg = BaseReg;
1964     if (const StructType *StTy = dyn_cast<StructType>(Ty)) {
1965       // It's a struct access.  idx is the index into the structure,
1966       // which names the field. This index must have ubyte type.
1967       const ConstantUInt *CUI = cast<ConstantUInt>(idx);
1968       assert(CUI->getType() == Type::UByteTy
1969               && "Funny-looking structure index in GEP");
1970       // Use the TargetData structure to pick out what the layout of
1971       // the structure is in memory.  Since the structure index must
1972       // be constant, we can get its value and use it to find the
1973       // right byte offset from the StructLayout class's list of
1974       // structure member offsets.
1975       unsigned idxValue = CUI->getValue();
1976       unsigned FieldOff = TD.getStructLayout(StTy)->MemberOffsets[idxValue];
1977       if (FieldOff) {
1978         NextReg = makeAnotherReg(Type::UIntTy);
1979         // Emit an ADD to add FieldOff to the basePtr.
1980         BMI(MBB, IP, X86::ADDri32, 2,NextReg).addReg(BaseReg).addZImm(FieldOff);
1981       }
1982       // The next type is the member of the structure selected by the
1983       // index.
1984       Ty = StTy->getElementTypes()[idxValue];
1985     } else if (const SequentialType *SqTy = cast<SequentialType>(Ty)) {
1986       // It's an array or pointer access: [ArraySize x ElementType].
1987
1988       // idx is the index into the array.  Unlike with structure
1989       // indices, we may not know its actual value at code-generation
1990       // time.
1991       assert(idx->getType() == Type::LongTy && "Bad GEP array index!");
1992
1993       // Most GEP instructions use a [cast (int/uint) to LongTy] as their
1994       // operand on X86.  Handle this case directly now...
1995       if (CastInst *CI = dyn_cast<CastInst>(idx))
1996         if (CI->getOperand(0)->getType() == Type::IntTy ||
1997             CI->getOperand(0)->getType() == Type::UIntTy)
1998           idx = CI->getOperand(0);
1999
2000       // We want to add BaseReg to(idxReg * sizeof ElementType). First, we
2001       // must find the size of the pointed-to type (Not coincidentally, the next
2002       // type is the type of the elements in the array).
2003       Ty = SqTy->getElementType();
2004       unsigned elementSize = TD.getTypeSize(Ty);
2005
2006       // If idxReg is a constant, we don't need to perform the multiply!
2007       if (ConstantSInt *CSI = dyn_cast<ConstantSInt>(idx)) {
2008         if (!CSI->isNullValue()) {
2009           unsigned Offset = elementSize*CSI->getValue();
2010           NextReg = makeAnotherReg(Type::UIntTy);
2011           BMI(MBB, IP, X86::ADDri32, 2,NextReg).addReg(BaseReg).addZImm(Offset);
2012         }
2013       } else if (elementSize == 1) {
2014         // If the element size is 1, we don't have to multiply, just add
2015         unsigned idxReg = getReg(idx, MBB, IP);
2016         NextReg = makeAnotherReg(Type::UIntTy);
2017         BMI(MBB, IP, X86::ADDrr32, 2, NextReg).addReg(BaseReg).addReg(idxReg);
2018       } else {
2019         unsigned idxReg = getReg(idx, MBB, IP);
2020         unsigned OffsetReg = makeAnotherReg(Type::UIntTy);
2021
2022         doMultiplyConst(MBB, IP, OffsetReg, Type::IntTy, idxReg, elementSize);
2023
2024         // Emit an ADD to add OffsetReg to the basePtr.
2025         NextReg = makeAnotherReg(Type::UIntTy);
2026         BMI(MBB, IP, X86::ADDrr32, 2,NextReg).addReg(BaseReg).addReg(OffsetReg);
2027       }
2028     }
2029     // Now that we are here, further indices refer to subtypes of this
2030     // one, so we don't need to worry about BaseReg itself, anymore.
2031     BaseReg = NextReg;
2032   }
2033   // After we have processed all the indices, the result is left in
2034   // BaseReg.  Move it to the register where we were expected to
2035   // put the answer.  A 32-bit move should do it, because we are in
2036   // ILP32 land.
2037   BMI(MBB, IP, X86::MOVrr32, 1, TargetReg).addReg(BaseReg);
2038 }
2039
2040
2041 /// visitAllocaInst - If this is a fixed size alloca, allocate space from the
2042 /// frame manager, otherwise do it the hard way.
2043 ///
2044 void ISel::visitAllocaInst(AllocaInst &I) {
2045   // Find the data size of the alloca inst's getAllocatedType.
2046   const Type *Ty = I.getAllocatedType();
2047   unsigned TySize = TM.getTargetData().getTypeSize(Ty);
2048
2049   // If this is a fixed size alloca in the entry block for the function,
2050   // statically stack allocate the space.
2051   //
2052   if (ConstantUInt *CUI = dyn_cast<ConstantUInt>(I.getArraySize())) {
2053     if (I.getParent() == I.getParent()->getParent()->begin()) {
2054       TySize *= CUI->getValue();   // Get total allocated size...
2055       unsigned Alignment = TM.getTargetData().getTypeAlignment(Ty);
2056
2057       // Create a new stack object using the frame manager...
2058       int FrameIdx = F->getFrameInfo()->CreateStackObject(TySize, Alignment);
2059       addFrameReference(BuildMI(BB, X86::LEAr32, 5, getReg(I)), FrameIdx);
2060       return;
2061     }
2062   }
2063
2064   // Create a register to hold the temporary result of multiplying the type size
2065   // constant by the variable amount.
2066   unsigned TotalSizeReg = makeAnotherReg(Type::UIntTy);
2067   unsigned SrcReg1 = getReg(I.getArraySize());
2068
2069   // TotalSizeReg = mul <numelements>, <TypeSize>
2070   MachineBasicBlock::iterator MBBI = BB->end();
2071   doMultiplyConst(BB, MBBI, TotalSizeReg, Type::UIntTy, SrcReg1, TySize);
2072
2073   // AddedSize = add <TotalSizeReg>, 15
2074   unsigned AddedSizeReg = makeAnotherReg(Type::UIntTy);
2075   BuildMI(BB, X86::ADDri32, 2, AddedSizeReg).addReg(TotalSizeReg).addZImm(15);
2076
2077   // AlignedSize = and <AddedSize>, ~15
2078   unsigned AlignedSize = makeAnotherReg(Type::UIntTy);
2079   BuildMI(BB, X86::ANDri32, 2, AlignedSize).addReg(AddedSizeReg).addZImm(~15);
2080
2081   // Subtract size from stack pointer, thereby allocating some space.
2082   BuildMI(BB, X86::SUBrr32, 2, X86::ESP).addReg(X86::ESP).addReg(AlignedSize);
2083
2084   // Put a pointer to the space into the result register, by copying
2085   // the stack pointer.
2086   BuildMI(BB, X86::MOVrr32, 1, getReg(I)).addReg(X86::ESP);
2087
2088   // Inform the Frame Information that we have just allocated a variable-sized
2089   // object.
2090   F->getFrameInfo()->CreateVariableSizedObject();
2091 }
2092
2093 /// visitMallocInst - Malloc instructions are code generated into direct calls
2094 /// to the library malloc.
2095 ///
2096 void ISel::visitMallocInst(MallocInst &I) {
2097   unsigned AllocSize = TM.getTargetData().getTypeSize(I.getAllocatedType());
2098   unsigned Arg;
2099
2100   if (ConstantUInt *C = dyn_cast<ConstantUInt>(I.getOperand(0))) {
2101     Arg = getReg(ConstantUInt::get(Type::UIntTy, C->getValue() * AllocSize));
2102   } else {
2103     Arg = makeAnotherReg(Type::UIntTy);
2104     unsigned Op0Reg = getReg(I.getOperand(0));
2105     MachineBasicBlock::iterator MBBI = BB->end();
2106     doMultiplyConst(BB, MBBI, Arg, Type::UIntTy, Op0Reg, AllocSize);
2107   }
2108
2109   std::vector<ValueRecord> Args;
2110   Args.push_back(ValueRecord(Arg, Type::UIntTy));
2111   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
2112                                   1).addExternalSymbol("malloc", true);
2113   doCall(ValueRecord(getReg(I), I.getType()), TheCall, Args);
2114 }
2115
2116
2117 /// visitFreeInst - Free instructions are code gen'd to call the free libc
2118 /// function.
2119 ///
2120 void ISel::visitFreeInst(FreeInst &I) {
2121   std::vector<ValueRecord> Args;
2122   Args.push_back(ValueRecord(I.getOperand(0)));
2123   MachineInstr *TheCall = BuildMI(X86::CALLpcrel32,
2124                                   1).addExternalSymbol("free", true);
2125   doCall(ValueRecord(0, Type::VoidTy), TheCall, Args);
2126 }
2127
2128
2129 /// createX86SimpleInstructionSelector - This pass converts an LLVM function
2130 /// into a machine code representation is a very simple peep-hole fashion.  The
2131 /// generated code sucks but the implementation is nice and simple.
2132 ///
2133 FunctionPass *createX86SimpleInstructionSelector(TargetMachine &TM) {
2134   return new ISel(TM);
2135 }