lib/Target/R600/AMDGPU.h

   1 //===-- AMDGPU.h - MachineFunction passes hw codegen --------------*- C++ -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 /// \file
   9 //===----------------------------------------------------------------------===//
  10
  11 #ifndef LLVM_LIB_TARGET_R600_AMDGPU_H
  12 #define LLVM_LIB_TARGET_R600_AMDGPU_H
  13
  14 #include "llvm/Support/TargetRegistry.h"
  15 #include "llvm/Target/TargetMachine.h"
  16
  17 namespace llvm {
  18
  19 class AMDGPUInstrPrinter;
  20 class AMDGPUSubtarget;
  21 class AMDGPUTargetMachine;
  22 class FunctionPass;
  23 class MCAsmInfo;
  24 class raw_ostream;
  25 class Target;
  26 class TargetMachine;
  27
  28 // R600 Passes
  29 FunctionPass *createR600VectorRegMerger(TargetMachine &tm);
  30 FunctionPass *createR600TextureIntrinsicsReplacer();
  31 FunctionPass *createR600ExpandSpecialInstrsPass(TargetMachine &tm);
  32 FunctionPass *createR600EmitClauseMarkers();
  33 FunctionPass *createR600ClauseMergePass(TargetMachine &tm);
  34 FunctionPass *createR600Packetizer(TargetMachine &tm);
  35 FunctionPass *createR600ControlFlowFinalizer(TargetMachine &tm);
  36 FunctionPass *createAMDGPUCFGStructurizerPass();
  37
  38 // SI Passes
  39 FunctionPass *createSITypeRewriter();
  40 FunctionPass *createSIAnnotateControlFlowPass();
  41 FunctionPass *createSILowerI1CopiesPass();
  42 FunctionPass *createSIShrinkInstructionsPass();
  43 FunctionPass *createSILoadStoreOptimizerPass(TargetMachine &tm);
  44 FunctionPass *createSILowerControlFlowPass(TargetMachine &tm);
  45 FunctionPass *createSIFixSGPRCopiesPass(TargetMachine &tm);
  46 FunctionPass *createSIFixSGPRLiveRangesPass();
  47 FunctionPass *createSICodeEmitterPass(formatted_raw_ostream &OS);
  48 FunctionPass *createSIInsertWaits(TargetMachine &tm);
  49
  50 void initializeSILowerI1CopiesPass(PassRegistry &);
  51 extern char &SILowerI1CopiesID;
  52
  53 void initializeSILoadStoreOptimizerPass(PassRegistry &);
  54 extern char &SILoadStoreOptimizerID;
  55
  56 // Passes common to R600 and SI
  57 FunctionPass *createAMDGPUPromoteAlloca(const AMDGPUSubtarget &ST);
  58 Pass *createAMDGPUStructurizeCFGPass();
  59 FunctionPass *createAMDGPUISelDag(TargetMachine &tm);
  60
  61 /// \brief Creates an AMDGPU-specific Target Transformation Info pass.
  62 ImmutablePass *
  63 createAMDGPUTargetTransformInfoPass(const AMDGPUTargetMachine *TM);
  64
  65 void initializeSIFixSGPRLiveRangesPass(PassRegistry&);
  66 extern char &SIFixSGPRLiveRangesID;
  67
  68
  69 extern Target TheAMDGPUTarget;
  70
  71 namespace AMDGPU {
  72 enum TargetIndex {
  73   TI_CONSTDATA_START
  74 };
  75 }
  76
  77 #define END_OF_TEXT_LABEL_NAME "EndOfTextLabel"
  78
  79 } // End namespace llvm
  80
  81 namespace ShaderType {
  82   enum Type {
  83     PIXEL = 0,
  84     VERTEX = 1,
  85     GEOMETRY = 2,
  86     COMPUTE = 3
  87   };
  88 }
  89
  90 /// OpenCL uses address spaces to differentiate between
  91 /// various memory regions on the hardware. On the CPU
  92 /// all of the address spaces point to the same memory,
  93 /// however on the GPU, each address space points to
  94 /// a separate piece of memory that is unique from other
  95 /// memory locations.
  96 namespace AMDGPUAS {
  97 enum AddressSpaces {
  98   PRIVATE_ADDRESS  = 0, ///< Address space for private memory.
  99   GLOBAL_ADDRESS   = 1, ///< Address space for global memory (RAT0, VTX0).
 100   CONSTANT_ADDRESS = 2, ///< Address space for constant memory
 101   LOCAL_ADDRESS    = 3, ///< Address space for local memory.
 102   FLAT_ADDRESS     = 4, ///< Address space for flat memory.
 103   REGION_ADDRESS   = 5, ///< Address space for region memory.
 104   PARAM_D_ADDRESS  = 6, ///< Address space for direct addressible parameter memory (CONST0)
 105   PARAM_I_ADDRESS  = 7, ///< Address space for indirect addressible parameter memory (VTX1)
 106
 107   // Do not re-order the CONSTANT_BUFFER_* enums.  Several places depend on this
 108   // order to be able to dynamically index a constant buffer, for example:
 109   //
 110   // ConstantBufferAS = CONSTANT_BUFFER_0 + CBIdx
 111
 112   CONSTANT_BUFFER_0 = 8,
 113   CONSTANT_BUFFER_1 = 9,
 114   CONSTANT_BUFFER_2 = 10,
 115   CONSTANT_BUFFER_3 = 11,
 116   CONSTANT_BUFFER_4 = 12,
 117   CONSTANT_BUFFER_5 = 13,
 118   CONSTANT_BUFFER_6 = 14,
 119   CONSTANT_BUFFER_7 = 15,
 120   CONSTANT_BUFFER_8 = 16,
 121   CONSTANT_BUFFER_9 = 17,
 122   CONSTANT_BUFFER_10 = 18,
 123   CONSTANT_BUFFER_11 = 19,
 124   CONSTANT_BUFFER_12 = 20,
 125   CONSTANT_BUFFER_13 = 21,
 126   CONSTANT_BUFFER_14 = 22,
 127   CONSTANT_BUFFER_15 = 23,
 128   ADDRESS_NONE = 24, ///< Address space for unknown memory.
 129   LAST_ADDRESS = ADDRESS_NONE
 130 };
 131
 132 } // namespace AMDGPUAS
 133
 134 #endif