lib/Target/PowerPC/PPCFrameLowering.cpp

   1 //===-- PPCFrameLowering.cpp - PPC Frame Information ----------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the PPC implementation of TargetFrameLowering class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #include "PPCFrameLowering.h"
  15 #include "PPCInstrBuilder.h"
  16 #include "PPCInstrInfo.h"
  17 #include "PPCMachineFunctionInfo.h"
  18 #include "PPCSubtarget.h"
  19 #include "PPCTargetMachine.h"
  20 #include "llvm/CodeGen/MachineFrameInfo.h"
  21 #include "llvm/CodeGen/MachineFunction.h"
  22 #include "llvm/CodeGen/MachineInstrBuilder.h"
  23 #include "llvm/CodeGen/MachineModuleInfo.h"
  24 #include "llvm/CodeGen/MachineRegisterInfo.h"
  25 #include "llvm/CodeGen/RegisterScavenging.h"
  26 #include "llvm/IR/Function.h"
  27 #include "llvm/Target/TargetOptions.h"
  28
  29 using namespace llvm;
  30
  31 /// VRRegNo - Map from a numbered VR register to its enum value.
  32 ///
  33 static const uint16_t VRRegNo[] = {
  34  PPC::V0 , PPC::V1 , PPC::V2 , PPC::V3 , PPC::V4 , PPC::V5 , PPC::V6 , PPC::V7 ,
  35  PPC::V8 , PPC::V9 , PPC::V10, PPC::V11, PPC::V12, PPC::V13, PPC::V14, PPC::V15,
  36  PPC::V16, PPC::V17, PPC::V18, PPC::V19, PPC::V20, PPC::V21, PPC::V22, PPC::V23,
  37  PPC::V24, PPC::V25, PPC::V26, PPC::V27, PPC::V28, PPC::V29, PPC::V30, PPC::V31
  38 };
  39
  40 static unsigned computeReturnSaveOffset(const PPCSubtarget &STI) {
  41   if (STI.isDarwinABI())
  42     return STI.isPPC64() ? 16 : 8;
  43   // SVR4 ABI:
  44   return STI.isPPC64() ? 16 : 4;
  45 }
  46
  47 static unsigned computeTOCSaveOffset(const PPCSubtarget &STI) {
  48   return STI.isELFv2ABI() ? 24 : 40;
  49 }
  50
  51 static unsigned computeFramePointerSaveOffset(const PPCSubtarget &STI) {
  52   // For the Darwin ABI:
  53   // We cannot use the TOC save slot (offset +20) in the PowerPC linkage area
  54   // for saving the frame pointer (if needed.)  While the published ABI has
  55   // not used this slot since at least MacOSX 10.2, there is older code
  56   // around that does use it, and that needs to continue to work.
  57   if (STI.isDarwinABI())
  58     return STI.isPPC64() ? -8U : -4U;
  59
  60   // SVR4 ABI: First slot in the general register save area.
  61   return STI.isPPC64() ? -8U : -4U;
  62 }
  63
  64 static unsigned computeLinkageSize(const PPCSubtarget &STI) {
  65   if (STI.isDarwinABI() || STI.isPPC64())
  66     return (STI.isELFv2ABI() ? 4 : 6) * (STI.isPPC64() ? 8 : 4);
  67
  68   // SVR4 ABI:
  69   return 8;
  70 }
  71
  72 static unsigned computeBasePointerSaveOffset(const PPCSubtarget &STI) {
  73   if (STI.isDarwinABI())
  74     return STI.isPPC64() ? -16U : -8U;
  75
  76   // SVR4 ABI: First slot in the general register save area.
  77   return STI.isPPC64()
  78              ? -16U
  79              : (STI.getTargetMachine().getRelocationModel() == Reloc::PIC_)
  80                    ? -12U
  81                    : -8U;
  82 }
  83
  84 PPCFrameLowering::PPCFrameLowering(const PPCSubtarget &STI)
  85     : TargetFrameLowering(TargetFrameLowering::StackGrowsDown,
  86                           STI.getPlatformStackAlignment(), 0),
  87       Subtarget(STI), ReturnSaveOffset(computeReturnSaveOffset(Subtarget)),
  88       TOCSaveOffset(computeTOCSaveOffset(Subtarget)),
  89       FramePointerSaveOffset(computeFramePointerSaveOffset(Subtarget)),
  90       LinkageSize(computeLinkageSize(Subtarget)),
  91       BasePointerSaveOffset(computeBasePointerSaveOffset(STI)) {}
  92
  93 // With the SVR4 ABI, callee-saved registers have fixed offsets on the stack.
  94 const PPCFrameLowering::SpillSlot *PPCFrameLowering::getCalleeSavedSpillSlots(
  95     unsigned &NumEntries) const {
  96   if (Subtarget.isDarwinABI()) {
  97     NumEntries = 1;
  98     if (Subtarget.isPPC64()) {
  99       static const SpillSlot darwin64Offsets = {PPC::X31, -8};
 100       return &darwin64Offsets;
 101     } else {
 102       static const SpillSlot darwinOffsets = {PPC::R31, -4};
 103       return &darwinOffsets;
 104     }
 105   }
 106
 107   // Early exit if not using the SVR4 ABI.
 108   if (!Subtarget.isSVR4ABI()) {
 109     NumEntries = 0;
 110     return nullptr;
 111   }
 112
 113   // Note that the offsets here overlap, but this is fixed up in
 114   // processFunctionBeforeFrameFinalized.
 115
 116   static const SpillSlot Offsets[] = {
 117       // Floating-point register save area offsets.
 118       {PPC::F31, -8},
 119       {PPC::F30, -16},
 120       {PPC::F29, -24},
 121       {PPC::F28, -32},
 122       {PPC::F27, -40},
 123       {PPC::F26, -48},
 124       {PPC::F25, -56},
 125       {PPC::F24, -64},
 126       {PPC::F23, -72},
 127       {PPC::F22, -80},
 128       {PPC::F21, -88},
 129       {PPC::F20, -96},
 130       {PPC::F19, -104},
 131       {PPC::F18, -112},
 132       {PPC::F17, -120},
 133       {PPC::F16, -128},
 134       {PPC::F15, -136},
 135       {PPC::F14, -144},
 136
 137       // General register save area offsets.
 138       {PPC::R31, -4},
 139       {PPC::R30, -8},
 140       {PPC::R29, -12},
 141       {PPC::R28, -16},
 142       {PPC::R27, -20},
 143       {PPC::R26, -24},
 144       {PPC::R25, -28},
 145       {PPC::R24, -32},
 146       {PPC::R23, -36},
 147       {PPC::R22, -40},
 148       {PPC::R21, -44},
 149       {PPC::R20, -48},
 150       {PPC::R19, -52},
 151       {PPC::R18, -56},
 152       {PPC::R17, -60},
 153       {PPC::R16, -64},
 154       {PPC::R15, -68},
 155       {PPC::R14, -72},
 156
 157       // CR save area offset.  We map each of the nonvolatile CR fields
 158       // to the slot for CR2, which is the first of the nonvolatile CR
 159       // fields to be assigned, so that we only allocate one save slot.
 160       // See PPCRegisterInfo::hasReservedSpillSlot() for more information.
 161       {PPC::CR2, -4},
 162
 163       // VRSAVE save area offset.
 164       {PPC::VRSAVE, -4},
 165
 166       // Vector register save area
 167       {PPC::V31, -16},
 168       {PPC::V30, -32},
 169       {PPC::V29, -48},
 170       {PPC::V28, -64},
 171       {PPC::V27, -80},
 172       {PPC::V26, -96},
 173       {PPC::V25, -112},
 174       {PPC::V24, -128},
 175       {PPC::V23, -144},
 176       {PPC::V22, -160},
 177       {PPC::V21, -176},
 178       {PPC::V20, -192}};
 179
 180   static const SpillSlot Offsets64[] = {
 181       // Floating-point register save area offsets.
 182       {PPC::F31, -8},
 183       {PPC::F30, -16},
 184       {PPC::F29, -24},
 185       {PPC::F28, -32},
 186       {PPC::F27, -40},
 187       {PPC::F26, -48},
 188       {PPC::F25, -56},
 189       {PPC::F24, -64},
 190       {PPC::F23, -72},
 191       {PPC::F22, -80},
 192       {PPC::F21, -88},
 193       {PPC::F20, -96},
 194       {PPC::F19, -104},
 195       {PPC::F18, -112},
 196       {PPC::F17, -120},
 197       {PPC::F16, -128},
 198       {PPC::F15, -136},
 199       {PPC::F14, -144},
 200
 201       // General register save area offsets.
 202       {PPC::X31, -8},
 203       {PPC::X30, -16},
 204       {PPC::X29, -24},
 205       {PPC::X28, -32},
 206       {PPC::X27, -40},
 207       {PPC::X26, -48},
 208       {PPC::X25, -56},
 209       {PPC::X24, -64},
 210       {PPC::X23, -72},
 211       {PPC::X22, -80},
 212       {PPC::X21, -88},
 213       {PPC::X20, -96},
 214       {PPC::X19, -104},
 215       {PPC::X18, -112},
 216       {PPC::X17, -120},
 217       {PPC::X16, -128},
 218       {PPC::X15, -136},
 219       {PPC::X14, -144},
 220
 221       // VRSAVE save area offset.
 222       {PPC::VRSAVE, -4},
 223
 224       // Vector register save area
 225       {PPC::V31, -16},
 226       {PPC::V30, -32},
 227       {PPC::V29, -48},
 228       {PPC::V28, -64},
 229       {PPC::V27, -80},
 230       {PPC::V26, -96},
 231       {PPC::V25, -112},
 232       {PPC::V24, -128},
 233       {PPC::V23, -144},
 234       {PPC::V22, -160},
 235       {PPC::V21, -176},
 236       {PPC::V20, -192}};
 237
 238   if (Subtarget.isPPC64()) {
 239     NumEntries = array_lengthof(Offsets64);
 240
 241     return Offsets64;
 242   } else {
 243     NumEntries = array_lengthof(Offsets);
 244
 245     return Offsets;
 246   }
 247 }
 248
 249 /// RemoveVRSaveCode - We have found that this function does not need any code
 250 /// to manipulate the VRSAVE register, even though it uses vector registers.
 251 /// This can happen when the only registers used are known to be live in or out
 252 /// of the function.  Remove all of the VRSAVE related code from the function.
 253 /// FIXME: The removal of the code results in a compile failure at -O0 when the
 254 /// function contains a function call, as the GPR containing original VRSAVE
 255 /// contents is spilled and reloaded around the call.  Without the prolog code,
 256 /// the spill instruction refers to an undefined register.  This code needs
 257 /// to account for all uses of that GPR.
 258 static void RemoveVRSaveCode(MachineInstr *MI) {
 259   MachineBasicBlock *Entry = MI->getParent();
 260   MachineFunction *MF = Entry->getParent();
 261
 262   // We know that the MTVRSAVE instruction immediately follows MI.  Remove it.
 263   MachineBasicBlock::iterator MBBI = MI;
 264   ++MBBI;
 265   assert(MBBI != Entry->end() && MBBI->getOpcode() == PPC::MTVRSAVE);
 266   MBBI->eraseFromParent();
 267
 268   bool RemovedAllMTVRSAVEs = true;
 269   // See if we can find and remove the MTVRSAVE instruction from all of the
 270   // epilog blocks.
 271   for (MachineFunction::iterator I = MF->begin(), E = MF->end(); I != E; ++I) {
 272     // If last instruction is a return instruction, add an epilogue
 273     if (!I->empty() && I->back().isReturn()) {
 274       bool FoundIt = false;
 275       for (MBBI = I->end(); MBBI != I->begin(); ) {
 276         --MBBI;
 277         if (MBBI->getOpcode() == PPC::MTVRSAVE) {
 278           MBBI->eraseFromParent();  // remove it.
 279           FoundIt = true;
 280           break;
 281         }
 282       }
 283       RemovedAllMTVRSAVEs &= FoundIt;
 284     }
 285   }
 286
 287   // If we found and removed all MTVRSAVE instructions, remove the read of
 288   // VRSAVE as well.
 289   if (RemovedAllMTVRSAVEs) {
 290     MBBI = MI;
 291     assert(MBBI != Entry->begin() && "UPDATE_VRSAVE is first instr in block?");
 292     --MBBI;
 293     assert(MBBI->getOpcode() == PPC::MFVRSAVE && "VRSAVE instrs wandered?");
 294     MBBI->eraseFromParent();
 295   }
 296
 297   // Finally, nuke the UPDATE_VRSAVE.
 298   MI->eraseFromParent();
 299 }
 300
 301 // HandleVRSaveUpdate - MI is the UPDATE_VRSAVE instruction introduced by the
 302 // instruction selector.  Based on the vector registers that have been used,
 303 // transform this into the appropriate ORI instruction.
 304 static void HandleVRSaveUpdate(MachineInstr *MI, const TargetInstrInfo &TII) {
 305   MachineFunction *MF = MI->getParent()->getParent();
 306   const TargetRegisterInfo *TRI = MF->getSubtarget().getRegisterInfo();
 307   DebugLoc dl = MI->getDebugLoc();
 308
 309   const MachineRegisterInfo &MRI = MF->getRegInfo();
 310   unsigned UsedRegMask = 0;
 311   for (unsigned i = 0; i != 32; ++i)
 312     if (MRI.isPhysRegModified(VRRegNo[i]))
 313       UsedRegMask |= 1 << (31-i);
 314
 315   // Live in and live out values already must be in the mask, so don't bother
 316   // marking them.
 317   for (MachineRegisterInfo::livein_iterator
 318        I = MF->getRegInfo().livein_begin(),
 319        E = MF->getRegInfo().livein_end(); I != E; ++I) {
 320     unsigned RegNo = TRI->getEncodingValue(I->first);
 321     if (VRRegNo[RegNo] == I->first)        // If this really is a vector reg.
 322       UsedRegMask &= ~(1 << (31-RegNo));   // Doesn't need to be marked.
 323   }
 324
 325   // Live out registers appear as use operands on return instructions.
 326   for (MachineFunction::const_iterator BI = MF->begin(), BE = MF->end();
 327        UsedRegMask != 0 && BI != BE; ++BI) {
 328     const MachineBasicBlock &MBB = *BI;
 329     if (MBB.empty() || !MBB.back().isReturn())
 330       continue;
 331     const MachineInstr &Ret = MBB.back();
 332     for (unsigned I = 0, E = Ret.getNumOperands(); I != E; ++I) {
 333       const MachineOperand &MO = Ret.getOperand(I);
 334       if (!MO.isReg() || !PPC::VRRCRegClass.contains(MO.getReg()))
 335         continue;
 336       unsigned RegNo = TRI->getEncodingValue(MO.getReg());
 337       UsedRegMask &= ~(1 << (31-RegNo));
 338     }
 339   }
 340
 341   // If no registers are used, turn this into a copy.
 342   if (UsedRegMask == 0) {
 343     // Remove all VRSAVE code.
 344     RemoveVRSaveCode(MI);
 345     return;
 346   }
 347
 348   unsigned SrcReg = MI->getOperand(1).getReg();
 349   unsigned DstReg = MI->getOperand(0).getReg();
 350
 351   if ((UsedRegMask & 0xFFFF) == UsedRegMask) {
 352     if (DstReg != SrcReg)
 353       BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORI), DstReg)
 354         .addReg(SrcReg)
 355         .addImm(UsedRegMask);
 356     else
 357       BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORI), DstReg)
 358         .addReg(SrcReg, RegState::Kill)
 359         .addImm(UsedRegMask);
 360   } else if ((UsedRegMask & 0xFFFF0000) == UsedRegMask) {
 361     if (DstReg != SrcReg)
 362       BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORIS), DstReg)
 363         .addReg(SrcReg)
 364         .addImm(UsedRegMask >> 16);
 365     else
 366       BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORIS), DstReg)
 367         .addReg(SrcReg, RegState::Kill)
 368         .addImm(UsedRegMask >> 16);
 369   } else {
 370     if (DstReg != SrcReg)
 371       BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORIS), DstReg)
 372         .addReg(SrcReg)
 373         .addImm(UsedRegMask >> 16);
 374     else
 375       BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORIS), DstReg)
 376         .addReg(SrcReg, RegState::Kill)
 377         .addImm(UsedRegMask >> 16);
 378
 379     BuildMI(*MI->getParent(), MI, dl, TII.get(PPC::ORI), DstReg)
 380       .addReg(DstReg, RegState::Kill)
 381       .addImm(UsedRegMask & 0xFFFF);
 382   }
 383
 384   // Remove the old UPDATE_VRSAVE instruction.
 385   MI->eraseFromParent();
 386 }
 387
 388 static bool spillsCR(const MachineFunction &MF) {
 389   const PPCFunctionInfo *FuncInfo = MF.getInfo<PPCFunctionInfo>();
 390   return FuncInfo->isCRSpilled();
 391 }
 392
 393 static bool spillsVRSAVE(const MachineFunction &MF) {
 394   const PPCFunctionInfo *FuncInfo = MF.getInfo<PPCFunctionInfo>();
 395   return FuncInfo->isVRSAVESpilled();
 396 }
 397
 398 static bool hasSpills(const MachineFunction &MF) {
 399   const PPCFunctionInfo *FuncInfo = MF.getInfo<PPCFunctionInfo>();
 400   return FuncInfo->hasSpills();
 401 }
 402
 403 static bool hasNonRISpills(const MachineFunction &MF) {
 404   const PPCFunctionInfo *FuncInfo = MF.getInfo<PPCFunctionInfo>();
 405   return FuncInfo->hasNonRISpills();
 406 }
 407
 408 /// MustSaveLR - Return true if this function requires that we save the LR
 409 /// register onto the stack in the prolog and restore it in the epilog of the
 410 /// function.
 411 static bool MustSaveLR(const MachineFunction &MF, unsigned LR) {
 412   const PPCFunctionInfo *MFI = MF.getInfo<PPCFunctionInfo>();
 413
 414   // We need a save/restore of LR if there is any def of LR (which is
 415   // defined by calls, including the PIC setup sequence), or if there is
 416   // some use of the LR stack slot (e.g. for builtin_return_address).
 417   // (LR comes in 32 and 64 bit versions.)
 418   MachineRegisterInfo::def_iterator RI = MF.getRegInfo().def_begin(LR);
 419   return RI !=MF.getRegInfo().def_end() || MFI->isLRStoreRequired();
 420 }
 421
 422 /// determineFrameLayout - Determine the size of the frame and maximum call
 423 /// frame size.
 424 unsigned PPCFrameLowering::determineFrameLayout(MachineFunction &MF,
 425                                                 bool UpdateMF,
 426                                                 bool UseEstimate) const {
 427   MachineFrameInfo *MFI = MF.getFrameInfo();
 428
 429   // Get the number of bytes to allocate from the FrameInfo
 430   unsigned FrameSize =
 431     UseEstimate ? MFI->estimateStackSize(MF) : MFI->getStackSize();
 432
 433   // Get stack alignments. The frame must be aligned to the greatest of these:
 434   unsigned TargetAlign = getStackAlignment(); // alignment required per the ABI
 435   unsigned MaxAlign = MFI->getMaxAlignment(); // algmt required by data in frame
 436   unsigned AlignMask = std::max(MaxAlign, TargetAlign) - 1;
 437
 438   const PPCRegisterInfo *RegInfo =
 439       static_cast<const PPCRegisterInfo *>(Subtarget.getRegisterInfo());
 440
 441   // If we are a leaf function, and use up to 224 bytes of stack space,
 442   // don't have a frame pointer, calls, or dynamic alloca then we do not need
 443   // to adjust the stack pointer (we fit in the Red Zone).
 444   // The 32-bit SVR4 ABI has no Red Zone. However, it can still generate
 445   // stackless code if all local vars are reg-allocated.
 446   bool DisableRedZone = MF.getFunction()->hasFnAttribute(Attribute::NoRedZone);
 447   unsigned LR = RegInfo->getRARegister();
 448   if (!DisableRedZone &&
 449       (Subtarget.isPPC64() ||                      // 32-bit SVR4, no stack-
 450        !Subtarget.isSVR4ABI() ||                   //   allocated locals.
 451         FrameSize == 0) &&
 452       FrameSize <= 224 &&                          // Fits in red zone.
 453       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 454       !MFI->adjustsStack() &&                      // No calls.
 455       !MustSaveLR(MF, LR) &&
 456       !RegInfo->hasBasePointer(MF)) { // No special alignment.
 457     // No need for frame
 458     if (UpdateMF)
 459       MFI->setStackSize(0);
 460     return 0;
 461   }
 462
 463   // Get the maximum call frame size of all the calls.
 464   unsigned maxCallFrameSize = MFI->getMaxCallFrameSize();
 465
 466   // Maximum call frame needs to be at least big enough for linkage area.
 467   unsigned minCallFrameSize = getLinkageSize();
 468   maxCallFrameSize = std::max(maxCallFrameSize, minCallFrameSize);
 469
 470   // If we have dynamic alloca then maxCallFrameSize needs to be aligned so
 471   // that allocations will be aligned.
 472   if (MFI->hasVarSizedObjects())
 473     maxCallFrameSize = (maxCallFrameSize + AlignMask) & ~AlignMask;
 474
 475   // Update maximum call frame size.
 476   if (UpdateMF)
 477     MFI->setMaxCallFrameSize(maxCallFrameSize);
 478
 479   // Include call frame size in total.
 480   FrameSize += maxCallFrameSize;
 481
 482   // Make sure the frame is aligned.
 483   FrameSize = (FrameSize + AlignMask) & ~AlignMask;
 484
 485   // Update frame info.
 486   if (UpdateMF)
 487     MFI->setStackSize(FrameSize);
 488
 489   return FrameSize;
 490 }
 491
 492 // hasFP - Return true if the specified function actually has a dedicated frame
 493 // pointer register.
 494 bool PPCFrameLowering::hasFP(const MachineFunction &MF) const {
 495   const MachineFrameInfo *MFI = MF.getFrameInfo();
 496   // FIXME: This is pretty much broken by design: hasFP() might be called really
 497   // early, before the stack layout was calculated and thus hasFP() might return
 498   // true or false here depending on the time of call.
 499   return (MFI->getStackSize()) && needsFP(MF);
 500 }
 501
 502 // needsFP - Return true if the specified function should have a dedicated frame
 503 // pointer register.  This is true if the function has variable sized allocas or
 504 // if frame pointer elimination is disabled.
 505 bool PPCFrameLowering::needsFP(const MachineFunction &MF) const {
 506   const MachineFrameInfo *MFI = MF.getFrameInfo();
 507
 508   // Naked functions have no stack frame pushed, so we don't have a frame
 509   // pointer.
 510   if (MF.getFunction()->hasFnAttribute(Attribute::Naked))
 511     return false;
 512
 513   return MF.getTarget().Options.DisableFramePointerElim(MF) ||
 514     MFI->hasVarSizedObjects() ||
 515     MFI->hasStackMap() || MFI->hasPatchPoint() ||
 516     (MF.getTarget().Options.GuaranteedTailCallOpt &&
 517      MF.getInfo<PPCFunctionInfo>()->hasFastCall());
 518 }
 519
 520 void PPCFrameLowering::replaceFPWithRealFP(MachineFunction &MF) const {
 521   bool is31 = needsFP(MF);
 522   unsigned FPReg  = is31 ? PPC::R31 : PPC::R1;
 523   unsigned FP8Reg = is31 ? PPC::X31 : PPC::X1;
 524
 525   const PPCRegisterInfo *RegInfo =
 526       static_cast<const PPCRegisterInfo *>(Subtarget.getRegisterInfo());
 527   bool HasBP = RegInfo->hasBasePointer(MF);
 528   unsigned BPReg  = HasBP ? (unsigned) RegInfo->getBaseRegister(MF) : FPReg;
 529   unsigned BP8Reg = HasBP ? (unsigned) PPC::X30 : FPReg;
 530
 531   for (MachineFunction::iterator BI = MF.begin(), BE = MF.end();
 532        BI != BE; ++BI)
 533     for (MachineBasicBlock::iterator MBBI = BI->end(); MBBI != BI->begin(); ) {
 534       --MBBI;
 535       for (unsigned I = 0, E = MBBI->getNumOperands(); I != E; ++I) {
 536         MachineOperand &MO = MBBI->getOperand(I);
 537         if (!MO.isReg())
 538           continue;
 539
 540         switch (MO.getReg()) {
 541         case PPC::FP:
 542           MO.setReg(FPReg);
 543           break;
 544         case PPC::FP8:
 545           MO.setReg(FP8Reg);
 546           break;
 547         case PPC::BP:
 548           MO.setReg(BPReg);
 549           break;
 550         case PPC::BP8:
 551           MO.setReg(BP8Reg);
 552           break;
 553
 554         }
 555       }
 556     }
 557 }
 558
 559 void PPCFrameLowering::emitPrologue(MachineFunction &MF,
 560                                     MachineBasicBlock &MBB) const {
 561   MachineBasicBlock::iterator MBBI = MBB.begin();
 562   MachineFrameInfo *MFI = MF.getFrameInfo();
 563   const PPCInstrInfo &TII =
 564       *static_cast<const PPCInstrInfo *>(Subtarget.getInstrInfo());
 565   const PPCRegisterInfo *RegInfo =
 566       static_cast<const PPCRegisterInfo *>(Subtarget.getRegisterInfo());
 567
 568   MachineModuleInfo &MMI = MF.getMMI();
 569   const MCRegisterInfo *MRI = MMI.getContext().getRegisterInfo();
 570   DebugLoc dl;
 571   bool needsCFI = MMI.hasDebugInfo() ||
 572     MF.getFunction()->needsUnwindTableEntry();
 573
 574   // Get processor type.
 575   bool isPPC64 = Subtarget.isPPC64();
 576   // Get the ABI.
 577   bool isSVR4ABI = Subtarget.isSVR4ABI();
 578   bool isELFv2ABI = Subtarget.isELFv2ABI();
 579   assert((Subtarget.isDarwinABI() || isSVR4ABI) &&
 580          "Currently only Darwin and SVR4 ABIs are supported for PowerPC.");
 581
 582   // Scan the prolog, looking for an UPDATE_VRSAVE instruction.  If we find it,
 583   // process it.
 584   if (!isSVR4ABI)
 585     for (unsigned i = 0; MBBI != MBB.end(); ++i, ++MBBI) {
 586       if (MBBI->getOpcode() == PPC::UPDATE_VRSAVE) {
 587         HandleVRSaveUpdate(MBBI, TII);
 588         break;
 589       }
 590     }
 591
 592   // Move MBBI back to the beginning of the prologue block.
 593   MBBI = MBB.begin();
 594
 595   // Work out frame sizes.
 596   unsigned FrameSize = determineFrameLayout(MF);
 597   int NegFrameSize = -FrameSize;
 598   if (!isInt<32>(NegFrameSize))
 599     llvm_unreachable("Unhandled stack size!");
 600
 601   if (MFI->isFrameAddressTaken())
 602     replaceFPWithRealFP(MF);
 603
 604   // Check if the link register (LR) must be saved.
 605   PPCFunctionInfo *FI = MF.getInfo<PPCFunctionInfo>();
 606   bool MustSaveLR = FI->mustSaveLR();
 607   const SmallVectorImpl<unsigned> &MustSaveCRs = FI->getMustSaveCRs();
 608   // Do we have a frame pointer and/or base pointer for this function?
 609   bool HasFP = hasFP(MF);
 610   bool HasBP = RegInfo->hasBasePointer(MF);
 611
 612   unsigned SPReg       = isPPC64 ? PPC::X1  : PPC::R1;
 613   unsigned BPReg       = RegInfo->getBaseRegister(MF);
 614   unsigned FPReg       = isPPC64 ? PPC::X31 : PPC::R31;
 615   unsigned LRReg       = isPPC64 ? PPC::LR8 : PPC::LR;
 616   unsigned ScratchReg  = isPPC64 ? PPC::X0  : PPC::R0;
 617   unsigned TempReg     = isPPC64 ? PPC::X12 : PPC::R12; // another scratch reg
 618   //  ...(R12/X12 is volatile in both Darwin & SVR4, & can't be a function arg.)
 619   const MCInstrDesc& MFLRInst = TII.get(isPPC64 ? PPC::MFLR8
 620                                                 : PPC::MFLR );
 621   const MCInstrDesc& StoreInst = TII.get(isPPC64 ? PPC::STD
 622                                                  : PPC::STW );
 623   const MCInstrDesc& StoreUpdtInst = TII.get(isPPC64 ? PPC::STDU
 624                                                      : PPC::STWU );
 625   const MCInstrDesc& StoreUpdtIdxInst = TII.get(isPPC64 ? PPC::STDUX
 626                                                         : PPC::STWUX);
 627   const MCInstrDesc& LoadImmShiftedInst = TII.get(isPPC64 ? PPC::LIS8
 628                                                           : PPC::LIS );
 629   const MCInstrDesc& OrImmInst = TII.get(isPPC64 ? PPC::ORI8
 630                                                  : PPC::ORI );
 631   const MCInstrDesc& OrInst = TII.get(isPPC64 ? PPC::OR8
 632                                               : PPC::OR );
 633   const MCInstrDesc& SubtractCarryingInst = TII.get(isPPC64 ? PPC::SUBFC8
 634                                                             : PPC::SUBFC);
 635   const MCInstrDesc& SubtractImmCarryingInst = TII.get(isPPC64 ? PPC::SUBFIC8
 636                                                                : PPC::SUBFIC);
 637
 638   // Regarding this assert: Even though LR is saved in the caller's frame (i.e.,
 639   // LROffset is positive), that slot is callee-owned. Because PPC32 SVR4 has no
 640   // Red Zone, an asynchronous event (a form of "callee") could claim a frame &
 641   // overwrite it, so PPC32 SVR4 must claim at least a minimal frame to save LR.
 642   assert((isPPC64 || !isSVR4ABI || !(!FrameSize && (MustSaveLR || HasFP))) &&
 643          "FrameSize must be >0 to save/restore the FP or LR for 32-bit SVR4.");
 644
 645   int LROffset = getReturnSaveOffset();
 646
 647   int FPOffset = 0;
 648   if (HasFP) {
 649     if (isSVR4ABI) {
 650       MachineFrameInfo *FFI = MF.getFrameInfo();
 651       int FPIndex = FI->getFramePointerSaveIndex();
 652       assert(FPIndex && "No Frame Pointer Save Slot!");
 653       FPOffset = FFI->getObjectOffset(FPIndex);
 654     } else {
 655       FPOffset = getFramePointerSaveOffset();
 656     }
 657   }
 658
 659   int BPOffset = 0;
 660   if (HasBP) {
 661     if (isSVR4ABI) {
 662       MachineFrameInfo *FFI = MF.getFrameInfo();
 663       int BPIndex = FI->getBasePointerSaveIndex();
 664       assert(BPIndex && "No Base Pointer Save Slot!");
 665       BPOffset = FFI->getObjectOffset(BPIndex);
 666     } else {
 667       BPOffset = getBasePointerSaveOffset();
 668     }
 669   }
 670
 671   int PBPOffset = 0;
 672   if (FI->usesPICBase()) {
 673     MachineFrameInfo *FFI = MF.getFrameInfo();
 674     int PBPIndex = FI->getPICBasePointerSaveIndex();
 675     assert(PBPIndex && "No PIC Base Pointer Save Slot!");
 676     PBPOffset = FFI->getObjectOffset(PBPIndex);
 677   }
 678
 679   // Get stack alignments.
 680   unsigned MaxAlign = MFI->getMaxAlignment();
 681   if (HasBP && MaxAlign > 1)
 682     assert(isPowerOf2_32(MaxAlign) && isInt<16>(MaxAlign) &&
 683            "Invalid alignment!");
 684
 685   // Frames of 32KB & larger require special handling because they cannot be
 686   // indexed into with a simple STDU/STWU/STD/STW immediate offset operand.
 687   bool isLargeFrame = !isInt<16>(NegFrameSize);
 688
 689   if (MustSaveLR)
 690     BuildMI(MBB, MBBI, dl, MFLRInst, ScratchReg);
 691
 692   assert((isPPC64 || MustSaveCRs.empty()) &&
 693          "Prologue CR saving supported only in 64-bit mode");
 694
 695   if (!MustSaveCRs.empty()) { // will only occur for PPC64
 696     // FIXME: In the ELFv2 ABI, we are not required to save all CR fields.
 697     // If only one or two CR fields are clobbered, it could be more
 698     // efficient to use mfocrf to selectively save just those fields.
 699     MachineInstrBuilder MIB =
 700       BuildMI(MBB, MBBI, dl, TII.get(PPC::MFCR8), TempReg);
 701     for (unsigned i = 0, e = MustSaveCRs.size(); i != e; ++i)
 702       MIB.addReg(MustSaveCRs[i], RegState::ImplicitKill);
 703   }
 704
 705   if (HasFP)
 706     // FIXME: On PPC32 SVR4, we must not spill before claiming the stackframe.
 707     BuildMI(MBB, MBBI, dl, StoreInst)
 708       .addReg(FPReg)
 709       .addImm(FPOffset)
 710       .addReg(SPReg);
 711
 712   if (FI->usesPICBase())
 713     // FIXME: On PPC32 SVR4, we must not spill before claiming the stackframe.
 714     BuildMI(MBB, MBBI, dl, StoreInst)
 715       .addReg(PPC::R30)
 716       .addImm(PBPOffset)
 717       .addReg(SPReg);
 718
 719   if (HasBP)
 720     // FIXME: On PPC32 SVR4, we must not spill before claiming the stackframe.
 721     BuildMI(MBB, MBBI, dl, StoreInst)
 722       .addReg(BPReg)
 723       .addImm(BPOffset)
 724       .addReg(SPReg);
 725
 726   if (MustSaveLR)
 727     // FIXME: On PPC32 SVR4, we must not spill before claiming the stackframe.
 728     BuildMI(MBB, MBBI, dl, StoreInst)
 729       .addReg(ScratchReg)
 730       .addImm(LROffset)
 731       .addReg(SPReg);
 732
 733   if (!MustSaveCRs.empty()) // will only occur for PPC64
 734     BuildMI(MBB, MBBI, dl, TII.get(PPC::STW8))
 735       .addReg(TempReg, getKillRegState(true))
 736       .addImm(8)
 737       .addReg(SPReg);
 738
 739   // Skip the rest if this is a leaf function & all spills fit in the Red Zone.
 740   if (!FrameSize) return;
 741
 742   // Adjust stack pointer: r1 += NegFrameSize.
 743   // If there is a preferred stack alignment, align R1 now
 744
 745   if (HasBP) {
 746     // Save a copy of r1 as the base pointer.
 747     BuildMI(MBB, MBBI, dl, OrInst, BPReg)
 748       .addReg(SPReg)
 749       .addReg(SPReg);
 750   }
 751
 752   if (HasBP && MaxAlign > 1) {
 753     if (isPPC64)
 754       BuildMI(MBB, MBBI, dl, TII.get(PPC::RLDICL), ScratchReg)
 755         .addReg(SPReg)
 756         .addImm(0)
 757         .addImm(64 - Log2_32(MaxAlign));
 758     else // PPC32...
 759       BuildMI(MBB, MBBI, dl, TII.get(PPC::RLWINM), ScratchReg)
 760         .addReg(SPReg)
 761         .addImm(0)
 762         .addImm(32 - Log2_32(MaxAlign))
 763         .addImm(31);
 764     if (!isLargeFrame) {
 765       BuildMI(MBB, MBBI, dl, SubtractImmCarryingInst, ScratchReg)
 766         .addReg(ScratchReg, RegState::Kill)
 767         .addImm(NegFrameSize);
 768     } else {
 769       BuildMI(MBB, MBBI, dl, LoadImmShiftedInst, TempReg)
 770         .addImm(NegFrameSize >> 16);
 771       BuildMI(MBB, MBBI, dl, OrImmInst, TempReg)
 772         .addReg(TempReg, RegState::Kill)
 773         .addImm(NegFrameSize & 0xFFFF);
 774       BuildMI(MBB, MBBI, dl, SubtractCarryingInst, ScratchReg)
 775         .addReg(ScratchReg, RegState::Kill)
 776         .addReg(TempReg, RegState::Kill);
 777     }
 778     BuildMI(MBB, MBBI, dl, StoreUpdtIdxInst, SPReg)
 779       .addReg(SPReg, RegState::Kill)
 780       .addReg(SPReg)
 781       .addReg(ScratchReg);
 782
 783   } else if (!isLargeFrame) {
 784     BuildMI(MBB, MBBI, dl, StoreUpdtInst, SPReg)
 785       .addReg(SPReg)
 786       .addImm(NegFrameSize)
 787       .addReg(SPReg);
 788
 789   } else {
 790     BuildMI(MBB, MBBI, dl, LoadImmShiftedInst, ScratchReg)
 791       .addImm(NegFrameSize >> 16);
 792     BuildMI(MBB, MBBI, dl, OrImmInst, ScratchReg)
 793       .addReg(ScratchReg, RegState::Kill)
 794       .addImm(NegFrameSize & 0xFFFF);
 795     BuildMI(MBB, MBBI, dl, StoreUpdtIdxInst, SPReg)
 796       .addReg(SPReg, RegState::Kill)
 797       .addReg(SPReg)
 798       .addReg(ScratchReg);
 799   }
 800
 801   // Add Call Frame Information for the instructions we generated above.
 802   if (needsCFI) {
 803     unsigned CFIIndex;
 804
 805     if (HasBP) {
 806       // Define CFA in terms of BP. Do this in preference to using FP/SP,
 807       // because if the stack needed aligning then CFA won't be at a fixed
 808       // offset from FP/SP.
 809       unsigned Reg = MRI->getDwarfRegNum(BPReg, true);
 810       CFIIndex = MMI.addFrameInst(
 811           MCCFIInstruction::createDefCfaRegister(nullptr, Reg));
 812     } else {
 813       // Adjust the definition of CFA to account for the change in SP.
 814       assert(NegFrameSize);
 815       CFIIndex = MMI.addFrameInst(
 816           MCCFIInstruction::createDefCfaOffset(nullptr, NegFrameSize));
 817     }
 818     BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 819         .addCFIIndex(CFIIndex);
 820
 821     if (HasFP) {
 822       // Describe where FP was saved, at a fixed offset from CFA.
 823       unsigned Reg = MRI->getDwarfRegNum(FPReg, true);
 824       CFIIndex = MMI.addFrameInst(
 825           MCCFIInstruction::createOffset(nullptr, Reg, FPOffset));
 826       BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 827           .addCFIIndex(CFIIndex);
 828     }
 829
 830     if (FI->usesPICBase()) {
 831       // Describe where FP was saved, at a fixed offset from CFA.
 832       unsigned Reg = MRI->getDwarfRegNum(PPC::R30, true);
 833       CFIIndex = MMI.addFrameInst(
 834           MCCFIInstruction::createOffset(nullptr, Reg, PBPOffset));
 835       BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 836           .addCFIIndex(CFIIndex);
 837     }
 838
 839     if (HasBP) {
 840       // Describe where BP was saved, at a fixed offset from CFA.
 841       unsigned Reg = MRI->getDwarfRegNum(BPReg, true);
 842       CFIIndex = MMI.addFrameInst(
 843           MCCFIInstruction::createOffset(nullptr, Reg, BPOffset));
 844       BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 845           .addCFIIndex(CFIIndex);
 846     }
 847
 848     if (MustSaveLR) {
 849       // Describe where LR was saved, at a fixed offset from CFA.
 850       unsigned Reg = MRI->getDwarfRegNum(LRReg, true);
 851       CFIIndex = MMI.addFrameInst(
 852           MCCFIInstruction::createOffset(nullptr, Reg, LROffset));
 853       BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 854           .addCFIIndex(CFIIndex);
 855     }
 856   }
 857
 858   // If there is a frame pointer, copy R1 into R31
 859   if (HasFP) {
 860     BuildMI(MBB, MBBI, dl, OrInst, FPReg)
 861       .addReg(SPReg)
 862       .addReg(SPReg);
 863
 864     if (!HasBP && needsCFI) {
 865       // Change the definition of CFA from SP+offset to FP+offset, because SP
 866       // will change at every alloca.
 867       unsigned Reg = MRI->getDwarfRegNum(FPReg, true);
 868       unsigned CFIIndex = MMI.addFrameInst(
 869           MCCFIInstruction::createDefCfaRegister(nullptr, Reg));
 870
 871       BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 872           .addCFIIndex(CFIIndex);
 873     }
 874   }
 875
 876   if (needsCFI) {
 877     // Describe where callee saved registers were saved, at fixed offsets from
 878     // CFA.
 879     const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 880     for (unsigned I = 0, E = CSI.size(); I != E; ++I) {
 881       unsigned Reg = CSI[I].getReg();
 882       if (Reg == PPC::LR || Reg == PPC::LR8 || Reg == PPC::RM) continue;
 883
 884       // This is a bit of a hack: CR2LT, CR2GT, CR2EQ and CR2UN are just
 885       // subregisters of CR2. We just need to emit a move of CR2.
 886       if (PPC::CRBITRCRegClass.contains(Reg))
 887         continue;
 888
 889       // For SVR4, don't emit a move for the CR spill slot if we haven't
 890       // spilled CRs.
 891       if (isSVR4ABI && (PPC::CR2 <= Reg && Reg <= PPC::CR4)
 892           && MustSaveCRs.empty())
 893         continue;
 894
 895       // For 64-bit SVR4 when we have spilled CRs, the spill location
 896       // is SP+8, not a frame-relative slot.
 897       if (isSVR4ABI && isPPC64 && (PPC::CR2 <= Reg && Reg <= PPC::CR4)) {
 898         // In the ELFv1 ABI, only CR2 is noted in CFI and stands in for
 899         // the whole CR word.  In the ELFv2 ABI, every CR that was
 900         // actually saved gets its own CFI record.
 901         unsigned CRReg = isELFv2ABI? Reg : (unsigned) PPC::CR2;
 902         unsigned CFIIndex = MMI.addFrameInst(MCCFIInstruction::createOffset(
 903             nullptr, MRI->getDwarfRegNum(CRReg, true), 8));
 904         BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 905             .addCFIIndex(CFIIndex);
 906         continue;
 907       }
 908
 909       int Offset = MFI->getObjectOffset(CSI[I].getFrameIdx());
 910       unsigned CFIIndex = MMI.addFrameInst(MCCFIInstruction::createOffset(
 911           nullptr, MRI->getDwarfRegNum(Reg, true), Offset));
 912       BuildMI(MBB, MBBI, dl, TII.get(TargetOpcode::CFI_INSTRUCTION))
 913           .addCFIIndex(CFIIndex);
 914     }
 915   }
 916 }
 917
 918 void PPCFrameLowering::emitEpilogue(MachineFunction &MF,
 919                                     MachineBasicBlock &MBB) const {
 920   MachineBasicBlock::iterator MBBI = MBB.getFirstTerminator();
 921   DebugLoc dl;
 922
 923   if (MBBI != MBB.end())
 924     dl = MBBI->getDebugLoc();
 925
 926   const PPCInstrInfo &TII =
 927       *static_cast<const PPCInstrInfo *>(Subtarget.getInstrInfo());
 928   const PPCRegisterInfo *RegInfo =
 929       static_cast<const PPCRegisterInfo *>(Subtarget.getRegisterInfo());
 930
 931   // Get alignment info so we know how to restore the SP.
 932   const MachineFrameInfo *MFI = MF.getFrameInfo();
 933
 934   // Get the number of bytes allocated from the FrameInfo.
 935   int FrameSize = MFI->getStackSize();
 936
 937   // Get processor type.
 938   bool isPPC64 = Subtarget.isPPC64();
 939   // Get the ABI.
 940   bool isSVR4ABI = Subtarget.isSVR4ABI();
 941
 942   // Check if the link register (LR) has been saved.
 943   PPCFunctionInfo *FI = MF.getInfo<PPCFunctionInfo>();
 944   bool MustSaveLR = FI->mustSaveLR();
 945   const SmallVectorImpl<unsigned> &MustSaveCRs = FI->getMustSaveCRs();
 946   // Do we have a frame pointer and/or base pointer for this function?
 947   bool HasFP = hasFP(MF);
 948   bool HasBP = RegInfo->hasBasePointer(MF);
 949
 950   unsigned SPReg      = isPPC64 ? PPC::X1  : PPC::R1;
 951   unsigned BPReg      = RegInfo->getBaseRegister(MF);
 952   unsigned FPReg      = isPPC64 ? PPC::X31 : PPC::R31;
 953   unsigned ScratchReg  = isPPC64 ? PPC::X0  : PPC::R0;
 954   unsigned TempReg     = isPPC64 ? PPC::X12 : PPC::R12; // another scratch reg
 955   const MCInstrDesc& MTLRInst = TII.get( isPPC64 ? PPC::MTLR8
 956                                                  : PPC::MTLR );
 957   const MCInstrDesc& LoadInst = TII.get( isPPC64 ? PPC::LD
 958                                                  : PPC::LWZ );
 959   const MCInstrDesc& LoadImmShiftedInst = TII.get( isPPC64 ? PPC::LIS8
 960                                                            : PPC::LIS );
 961   const MCInstrDesc& OrImmInst = TII.get( isPPC64 ? PPC::ORI8
 962                                                   : PPC::ORI );
 963   const MCInstrDesc& AddImmInst = TII.get( isPPC64 ? PPC::ADDI8
 964                                                    : PPC::ADDI );
 965   const MCInstrDesc& AddInst = TII.get( isPPC64 ? PPC::ADD8
 966                                                 : PPC::ADD4 );
 967
 968   int LROffset = getReturnSaveOffset();
 969
 970   int FPOffset = 0;
 971   if (HasFP) {
 972     if (isSVR4ABI) {
 973       MachineFrameInfo *FFI = MF.getFrameInfo();
 974       int FPIndex = FI->getFramePointerSaveIndex();
 975       assert(FPIndex && "No Frame Pointer Save Slot!");
 976       FPOffset = FFI->getObjectOffset(FPIndex);
 977     } else {
 978       FPOffset = getFramePointerSaveOffset();
 979     }
 980   }
 981
 982   int BPOffset = 0;
 983   if (HasBP) {
 984     if (isSVR4ABI) {
 985       MachineFrameInfo *FFI = MF.getFrameInfo();
 986       int BPIndex = FI->getBasePointerSaveIndex();
 987       assert(BPIndex && "No Base Pointer Save Slot!");
 988       BPOffset = FFI->getObjectOffset(BPIndex);
 989     } else {
 990       BPOffset = getBasePointerSaveOffset();
 991     }
 992   }
 993
 994   int PBPOffset = 0;
 995   if (FI->usesPICBase()) {
 996     MachineFrameInfo *FFI = MF.getFrameInfo();
 997     int PBPIndex = FI->getPICBasePointerSaveIndex();
 998     assert(PBPIndex && "No PIC Base Pointer Save Slot!");
 999     PBPOffset = FFI->getObjectOffset(PBPIndex);
1000   }
1001
1002   bool IsReturnBlock = MBBI->isReturn();
1003
1004   if (IsReturnBlock) {
1005     unsigned RetOpcode = MBBI->getOpcode();
1006     bool UsesTCRet =  RetOpcode == PPC::TCRETURNri ||
1007                       RetOpcode == PPC::TCRETURNdi ||
1008                       RetOpcode == PPC::TCRETURNai ||
1009                       RetOpcode == PPC::TCRETURNri8 ||
1010                       RetOpcode == PPC::TCRETURNdi8 ||
1011                       RetOpcode == PPC::TCRETURNai8;
1012
1013     if (UsesTCRet) {
1014       int MaxTCRetDelta = FI->getTailCallSPDelta();
1015       MachineOperand &StackAdjust = MBBI->getOperand(1);
1016       assert(StackAdjust.isImm() && "Expecting immediate value.");
1017       // Adjust stack pointer.
1018       int StackAdj = StackAdjust.getImm();
1019       int Delta = StackAdj - MaxTCRetDelta;
1020       assert((Delta >= 0) && "Delta must be positive");
1021       if (MaxTCRetDelta>0)
1022         FrameSize += (StackAdj +Delta);
1023       else
1024         FrameSize += StackAdj;
1025     }
1026   }
1027
1028   // Frames of 32KB & larger require special handling because they cannot be
1029   // indexed into with a simple LD/LWZ immediate offset operand.
1030   bool isLargeFrame = !isInt<16>(FrameSize);
1031
1032   if (FrameSize) {
1033     // In the prologue, the loaded (or persistent) stack pointer value is offset
1034     // by the STDU/STDUX/STWU/STWUX instruction.  Add this offset back now.
1035
1036     // If this function contained a fastcc call and GuaranteedTailCallOpt is
1037     // enabled (=> hasFastCall()==true) the fastcc call might contain a tail
1038     // call which invalidates the stack pointer value in SP(0). So we use the
1039     // value of R31 in this case.
1040     if (FI->hasFastCall()) {
1041       assert(HasFP && "Expecting a valid frame pointer.");
1042       if (!isLargeFrame) {
1043         BuildMI(MBB, MBBI, dl, AddImmInst, SPReg)
1044           .addReg(FPReg).addImm(FrameSize);
1045       } else {
1046         BuildMI(MBB, MBBI, dl, LoadImmShiftedInst, ScratchReg)
1047           .addImm(FrameSize >> 16);
1048         BuildMI(MBB, MBBI, dl, OrImmInst, ScratchReg)
1049           .addReg(ScratchReg, RegState::Kill)
1050           .addImm(FrameSize & 0xFFFF);
1051         BuildMI(MBB, MBBI, dl, AddInst)
1052           .addReg(SPReg)
1053           .addReg(FPReg)
1054           .addReg(ScratchReg);
1055       }
1056     } else if (!isLargeFrame && !HasBP && !MFI->hasVarSizedObjects()) {
1057       BuildMI(MBB, MBBI, dl, AddImmInst, SPReg)
1058         .addReg(SPReg)
1059         .addImm(FrameSize);
1060     } else {
1061       BuildMI(MBB, MBBI, dl, LoadInst, SPReg)
1062         .addImm(0)
1063         .addReg(SPReg);
1064     }
1065
1066   }
1067
1068   if (MustSaveLR)
1069     BuildMI(MBB, MBBI, dl, LoadInst, ScratchReg)
1070       .addImm(LROffset)
1071       .addReg(SPReg);
1072
1073   assert((isPPC64 || MustSaveCRs.empty()) &&
1074          "Epilogue CR restoring supported only in 64-bit mode");
1075
1076   if (!MustSaveCRs.empty()) // will only occur for PPC64
1077     BuildMI(MBB, MBBI, dl, TII.get(PPC::LWZ8), TempReg)
1078       .addImm(8)
1079       .addReg(SPReg);
1080
1081   if (HasFP)
1082     BuildMI(MBB, MBBI, dl, LoadInst, FPReg)
1083       .addImm(FPOffset)
1084       .addReg(SPReg);
1085
1086   if (FI->usesPICBase())
1087     // FIXME: On PPC32 SVR4, we must not spill before claiming the stackframe.
1088     BuildMI(MBB, MBBI, dl, LoadInst)
1089       .addReg(PPC::R30)
1090       .addImm(PBPOffset)
1091       .addReg(SPReg);
1092
1093   if (HasBP)
1094     BuildMI(MBB, MBBI, dl, LoadInst, BPReg)
1095       .addImm(BPOffset)
1096       .addReg(SPReg);
1097
1098   if (!MustSaveCRs.empty()) // will only occur for PPC64
1099     for (unsigned i = 0, e = MustSaveCRs.size(); i != e; ++i)
1100       BuildMI(MBB, MBBI, dl, TII.get(PPC::MTOCRF8), MustSaveCRs[i])
1101         .addReg(TempReg, getKillRegState(i == e-1));
1102
1103   if (MustSaveLR)
1104     BuildMI(MBB, MBBI, dl, MTLRInst).addReg(ScratchReg);
1105
1106   // Callee pop calling convention. Pop parameter/linkage area. Used for tail
1107   // call optimization
1108   if (IsReturnBlock) {
1109     unsigned RetOpcode = MBBI->getOpcode();
1110     if (MF.getTarget().Options.GuaranteedTailCallOpt &&
1111         (RetOpcode == PPC::BLR || RetOpcode == PPC::BLR8) &&
1112         MF.getFunction()->getCallingConv() == CallingConv::Fast) {
1113       PPCFunctionInfo *FI = MF.getInfo<PPCFunctionInfo>();
1114       unsigned CallerAllocatedAmt = FI->getMinReservedArea();
1115
1116       if (CallerAllocatedAmt && isInt<16>(CallerAllocatedAmt)) {
1117         BuildMI(MBB, MBBI, dl, AddImmInst, SPReg)
1118           .addReg(SPReg).addImm(CallerAllocatedAmt);
1119       } else {
1120         BuildMI(MBB, MBBI, dl, LoadImmShiftedInst, ScratchReg)
1121           .addImm(CallerAllocatedAmt >> 16);
1122         BuildMI(MBB, MBBI, dl, OrImmInst, ScratchReg)
1123           .addReg(ScratchReg, RegState::Kill)
1124           .addImm(CallerAllocatedAmt & 0xFFFF);
1125         BuildMI(MBB, MBBI, dl, AddInst)
1126           .addReg(SPReg)
1127           .addReg(FPReg)
1128           .addReg(ScratchReg);
1129       }
1130     } else if (RetOpcode == PPC::TCRETURNdi) {
1131       MBBI = MBB.getLastNonDebugInstr();
1132       MachineOperand &JumpTarget = MBBI->getOperand(0);
1133       BuildMI(MBB, MBBI, dl, TII.get(PPC::TAILB)).
1134         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
1135     } else if (RetOpcode == PPC::TCRETURNri) {
1136       MBBI = MBB.getLastNonDebugInstr();
1137       assert(MBBI->getOperand(0).isReg() && "Expecting register operand.");
1138       BuildMI(MBB, MBBI, dl, TII.get(PPC::TAILBCTR));
1139     } else if (RetOpcode == PPC::TCRETURNai) {
1140       MBBI = MBB.getLastNonDebugInstr();
1141       MachineOperand &JumpTarget = MBBI->getOperand(0);
1142       BuildMI(MBB, MBBI, dl, TII.get(PPC::TAILBA)).addImm(JumpTarget.getImm());
1143     } else if (RetOpcode == PPC::TCRETURNdi8) {
1144       MBBI = MBB.getLastNonDebugInstr();
1145       MachineOperand &JumpTarget = MBBI->getOperand(0);
1146       BuildMI(MBB, MBBI, dl, TII.get(PPC::TAILB8)).
1147         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset());
1148     } else if (RetOpcode == PPC::TCRETURNri8) {
1149       MBBI = MBB.getLastNonDebugInstr();
1150       assert(MBBI->getOperand(0).isReg() && "Expecting register operand.");
1151       BuildMI(MBB, MBBI, dl, TII.get(PPC::TAILBCTR8));
1152     } else if (RetOpcode == PPC::TCRETURNai8) {
1153       MBBI = MBB.getLastNonDebugInstr();
1154       MachineOperand &JumpTarget = MBBI->getOperand(0);
1155       BuildMI(MBB, MBBI, dl, TII.get(PPC::TAILBA8)).addImm(JumpTarget.getImm());
1156     }
1157   }
1158 }
1159
1160 void PPCFrameLowering::determineCalleeSaves(MachineFunction &MF,
1161                                             BitVector &SavedRegs,
1162                                             RegScavenger *RS) const {
1163   TargetFrameLowering::determineCalleeSaves(MF, SavedRegs, RS);
1164
1165   const PPCRegisterInfo *RegInfo =
1166       static_cast<const PPCRegisterInfo *>(Subtarget.getRegisterInfo());
1167
1168   //  Save and clear the LR state.
1169   PPCFunctionInfo *FI = MF.getInfo<PPCFunctionInfo>();
1170   unsigned LR = RegInfo->getRARegister();
1171   FI->setMustSaveLR(MustSaveLR(MF, LR));
1172   SavedRegs.reset(LR);
1173
1174   //  Save R31 if necessary
1175   int FPSI = FI->getFramePointerSaveIndex();
1176   bool isPPC64 = Subtarget.isPPC64();
1177   bool isDarwinABI  = Subtarget.isDarwinABI();
1178   MachineFrameInfo *MFI = MF.getFrameInfo();
1179
1180   // If the frame pointer save index hasn't been defined yet.
1181   if (!FPSI && needsFP(MF)) {
1182     // Find out what the fix offset of the frame pointer save area.
1183     int FPOffset = getFramePointerSaveOffset();
1184     // Allocate the frame index for frame pointer save area.
1185     FPSI = MFI->CreateFixedObject(isPPC64? 8 : 4, FPOffset, true);
1186     // Save the result.
1187     FI->setFramePointerSaveIndex(FPSI);
1188   }
1189
1190   int BPSI = FI->getBasePointerSaveIndex();
1191   if (!BPSI && RegInfo->hasBasePointer(MF)) {
1192     int BPOffset = getBasePointerSaveOffset();
1193     // Allocate the frame index for the base pointer save area.
1194     BPSI = MFI->CreateFixedObject(isPPC64? 8 : 4, BPOffset, true);
1195     // Save the result.
1196     FI->setBasePointerSaveIndex(BPSI);
1197   }
1198
1199   // Reserve stack space for the PIC Base register (R30).
1200   // Only used in SVR4 32-bit.
1201   if (FI->usesPICBase()) {
1202     int PBPSI = MFI->CreateFixedObject(4, -8, true);
1203     FI->setPICBasePointerSaveIndex(PBPSI);
1204   }
1205
1206   // Reserve stack space to move the linkage area to in case of a tail call.
1207   int TCSPDelta = 0;
1208   if (MF.getTarget().Options.GuaranteedTailCallOpt &&
1209       (TCSPDelta = FI->getTailCallSPDelta()) < 0) {
1210     MFI->CreateFixedObject(-1 * TCSPDelta, TCSPDelta, true);
1211   }
1212
1213   // For 32-bit SVR4, allocate the nonvolatile CR spill slot iff the
1214   // function uses CR 2, 3, or 4.
1215   if (!isPPC64 && !isDarwinABI &&
1216       (SavedRegs.test(PPC::CR2) ||
1217        SavedRegs.test(PPC::CR3) ||
1218        SavedRegs.test(PPC::CR4))) {
1219     int FrameIdx = MFI->CreateFixedObject((uint64_t)4, (int64_t)-4, true);
1220     FI->setCRSpillFrameIndex(FrameIdx);
1221   }
1222 }
1223
1224 void PPCFrameLowering::processFunctionBeforeFrameFinalized(MachineFunction &MF,
1225                                                        RegScavenger *RS) const {
1226   // Early exit if not using the SVR4 ABI.
1227   if (!Subtarget.isSVR4ABI()) {
1228     addScavengingSpillSlot(MF, RS);
1229     return;
1230   }
1231
1232   // Get callee saved register information.
1233   MachineFrameInfo *FFI = MF.getFrameInfo();
1234   const std::vector<CalleeSavedInfo> &CSI = FFI->getCalleeSavedInfo();
1235
1236   // Early exit if no callee saved registers are modified!
1237   if (CSI.empty() && !needsFP(MF)) {
1238     addScavengingSpillSlot(MF, RS);
1239     return;
1240   }
1241
1242   unsigned MinGPR = PPC::R31;
1243   unsigned MinG8R = PPC::X31;
1244   unsigned MinFPR = PPC::F31;
1245   unsigned MinVR = PPC::V31;
1246
1247   bool HasGPSaveArea = false;
1248   bool HasG8SaveArea = false;
1249   bool HasFPSaveArea = false;
1250   bool HasVRSAVESaveArea = false;
1251   bool HasVRSaveArea = false;
1252
1253   SmallVector<CalleeSavedInfo, 18> GPRegs;
1254   SmallVector<CalleeSavedInfo, 18> G8Regs;
1255   SmallVector<CalleeSavedInfo, 18> FPRegs;
1256   SmallVector<CalleeSavedInfo, 18> VRegs;
1257
1258   for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
1259     unsigned Reg = CSI[i].getReg();
1260     if (PPC::GPRCRegClass.contains(Reg)) {
1261       HasGPSaveArea = true;
1262
1263       GPRegs.push_back(CSI[i]);
1264
1265       if (Reg < MinGPR) {
1266         MinGPR = Reg;
1267       }
1268     } else if (PPC::G8RCRegClass.contains(Reg)) {
1269       HasG8SaveArea = true;
1270
1271       G8Regs.push_back(CSI[i]);
1272
1273       if (Reg < MinG8R) {
1274         MinG8R = Reg;
1275       }
1276     } else if (PPC::F8RCRegClass.contains(Reg)) {
1277       HasFPSaveArea = true;
1278
1279       FPRegs.push_back(CSI[i]);
1280
1281       if (Reg < MinFPR) {
1282         MinFPR = Reg;
1283       }
1284     } else if (PPC::CRBITRCRegClass.contains(Reg) ||
1285                PPC::CRRCRegClass.contains(Reg)) {
1286       ; // do nothing, as we already know whether CRs are spilled
1287     } else if (PPC::VRSAVERCRegClass.contains(Reg)) {
1288       HasVRSAVESaveArea = true;
1289     } else if (PPC::VRRCRegClass.contains(Reg)) {
1290       HasVRSaveArea = true;
1291
1292       VRegs.push_back(CSI[i]);
1293
1294       if (Reg < MinVR) {
1295         MinVR = Reg;
1296       }
1297     } else {
1298       llvm_unreachable("Unknown RegisterClass!");
1299     }
1300   }
1301
1302   PPCFunctionInfo *PFI = MF.getInfo<PPCFunctionInfo>();
1303   const TargetRegisterInfo *TRI = Subtarget.getRegisterInfo();
1304
1305   int64_t LowerBound = 0;
1306
1307   // Take into account stack space reserved for tail calls.
1308   int TCSPDelta = 0;
1309   if (MF.getTarget().Options.GuaranteedTailCallOpt &&
1310       (TCSPDelta = PFI->getTailCallSPDelta()) < 0) {
1311     LowerBound = TCSPDelta;
1312   }
1313
1314   // The Floating-point register save area is right below the back chain word
1315   // of the previous stack frame.
1316   if (HasFPSaveArea) {
1317     for (unsigned i = 0, e = FPRegs.size(); i != e; ++i) {
1318       int FI = FPRegs[i].getFrameIdx();
1319
1320       FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1321     }
1322
1323     LowerBound -= (31 - TRI->getEncodingValue(MinFPR) + 1) * 8;
1324   }
1325
1326   // Check whether the frame pointer register is allocated. If so, make sure it
1327   // is spilled to the correct offset.
1328   if (needsFP(MF)) {
1329     HasGPSaveArea = true;
1330
1331     int FI = PFI->getFramePointerSaveIndex();
1332     assert(FI && "No Frame Pointer Save Slot!");
1333
1334     FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1335   }
1336
1337   if (PFI->usesPICBase()) {
1338     HasGPSaveArea = true;
1339
1340     int FI = PFI->getPICBasePointerSaveIndex();
1341     assert(FI && "No PIC Base Pointer Save Slot!");
1342
1343     FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1344   }
1345
1346   const PPCRegisterInfo *RegInfo =
1347       static_cast<const PPCRegisterInfo *>(Subtarget.getRegisterInfo());
1348   if (RegInfo->hasBasePointer(MF)) {
1349     HasGPSaveArea = true;
1350
1351     int FI = PFI->getBasePointerSaveIndex();
1352     assert(FI && "No Base Pointer Save Slot!");
1353
1354     FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1355   }
1356
1357   // General register save area starts right below the Floating-point
1358   // register save area.
1359   if (HasGPSaveArea || HasG8SaveArea) {
1360     // Move general register save area spill slots down, taking into account
1361     // the size of the Floating-point register save area.
1362     for (unsigned i = 0, e = GPRegs.size(); i != e; ++i) {
1363       int FI = GPRegs[i].getFrameIdx();
1364
1365       FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1366     }
1367
1368     // Move general register save area spill slots down, taking into account
1369     // the size of the Floating-point register save area.
1370     for (unsigned i = 0, e = G8Regs.size(); i != e; ++i) {
1371       int FI = G8Regs[i].getFrameIdx();
1372
1373       FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1374     }
1375
1376     unsigned MinReg =
1377       std::min<unsigned>(TRI->getEncodingValue(MinGPR),
1378                          TRI->getEncodingValue(MinG8R));
1379
1380     if (Subtarget.isPPC64()) {
1381       LowerBound -= (31 - MinReg + 1) * 8;
1382     } else {
1383       LowerBound -= (31 - MinReg + 1) * 4;
1384     }
1385   }
1386
1387   // For 32-bit only, the CR save area is below the general register
1388   // save area.  For 64-bit SVR4, the CR save area is addressed relative
1389   // to the stack pointer and hence does not need an adjustment here.
1390   // Only CR2 (the first nonvolatile spilled) has an associated frame
1391   // index so that we have a single uniform save area.
1392   if (spillsCR(MF) && !(Subtarget.isPPC64() && Subtarget.isSVR4ABI())) {
1393     // Adjust the frame index of the CR spill slot.
1394     for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
1395       unsigned Reg = CSI[i].getReg();
1396
1397       if ((Subtarget.isSVR4ABI() && Reg == PPC::CR2)
1398           // Leave Darwin logic as-is.
1399           || (!Subtarget.isSVR4ABI() &&
1400               (PPC::CRBITRCRegClass.contains(Reg) ||
1401                PPC::CRRCRegClass.contains(Reg)))) {
1402         int FI = CSI[i].getFrameIdx();
1403
1404         FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1405       }
1406     }
1407
1408     LowerBound -= 4; // The CR save area is always 4 bytes long.
1409   }
1410
1411   if (HasVRSAVESaveArea) {
1412     // FIXME SVR4: Is it actually possible to have multiple elements in CSI
1413     //             which have the VRSAVE register class?
1414     // Adjust the frame index of the VRSAVE spill slot.
1415     for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
1416       unsigned Reg = CSI[i].getReg();
1417
1418       if (PPC::VRSAVERCRegClass.contains(Reg)) {
1419         int FI = CSI[i].getFrameIdx();
1420
1421         FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1422       }
1423     }
1424
1425     LowerBound -= 4; // The VRSAVE save area is always 4 bytes long.
1426   }
1427
1428   if (HasVRSaveArea) {
1429     // Insert alignment padding, we need 16-byte alignment.
1430     LowerBound = (LowerBound - 15) & ~(15);
1431
1432     for (unsigned i = 0, e = VRegs.size(); i != e; ++i) {
1433       int FI = VRegs[i].getFrameIdx();
1434
1435       FFI->setObjectOffset(FI, LowerBound + FFI->getObjectOffset(FI));
1436     }
1437   }
1438
1439   addScavengingSpillSlot(MF, RS);
1440 }
1441
1442 void
1443 PPCFrameLowering::addScavengingSpillSlot(MachineFunction &MF,
1444                                          RegScavenger *RS) const {
1445   // Reserve a slot closest to SP or frame pointer if we have a dynalloc or
1446   // a large stack, which will require scavenging a register to materialize a
1447   // large offset.
1448
1449   // We need to have a scavenger spill slot for spills if the frame size is
1450   // large. In case there is no free register for large-offset addressing,
1451   // this slot is used for the necessary emergency spill. Also, we need the
1452   // slot for dynamic stack allocations.
1453
1454   // The scavenger might be invoked if the frame offset does not fit into
1455   // the 16-bit immediate. We don't know the complete frame size here
1456   // because we've not yet computed callee-saved register spills or the
1457   // needed alignment padding.
1458   unsigned StackSize = determineFrameLayout(MF, false, true);
1459   MachineFrameInfo *MFI = MF.getFrameInfo();
1460   if (MFI->hasVarSizedObjects() || spillsCR(MF) || spillsVRSAVE(MF) ||
1461       hasNonRISpills(MF) || (hasSpills(MF) && !isInt<16>(StackSize))) {
1462     const TargetRegisterClass *GPRC = &PPC::GPRCRegClass;
1463     const TargetRegisterClass *G8RC = &PPC::G8RCRegClass;
1464     const TargetRegisterClass *RC = Subtarget.isPPC64() ? G8RC : GPRC;
1465     RS->addScavengingFrameIndex(MFI->CreateStackObject(RC->getSize(),
1466                                                        RC->getAlignment(),
1467                                                        false));
1468
1469     // Might we have over-aligned allocas?
1470     bool HasAlVars = MFI->hasVarSizedObjects() &&
1471                      MFI->getMaxAlignment() > getStackAlignment();
1472
1473     // These kinds of spills might need two registers.
1474     if (spillsCR(MF) || spillsVRSAVE(MF) || HasAlVars)
1475       RS->addScavengingFrameIndex(MFI->CreateStackObject(RC->getSize(),
1476                                                          RC->getAlignment(),
1477                                                          false));
1478
1479   }
1480 }
1481
1482 bool
1483 PPCFrameLowering::spillCalleeSavedRegisters(MachineBasicBlock &MBB,
1484                                      MachineBasicBlock::iterator MI,
1485                                      const std::vector<CalleeSavedInfo> &CSI,
1486                                      const TargetRegisterInfo *TRI) const {
1487
1488   // Currently, this function only handles SVR4 32- and 64-bit ABIs.
1489   // Return false otherwise to maintain pre-existing behavior.
1490   if (!Subtarget.isSVR4ABI())
1491     return false;
1492
1493   MachineFunction *MF = MBB.getParent();
1494   const PPCInstrInfo &TII =
1495       *static_cast<const PPCInstrInfo *>(Subtarget.getInstrInfo());
1496   DebugLoc DL;
1497   bool CRSpilled = false;
1498   MachineInstrBuilder CRMIB;
1499
1500   for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
1501     unsigned Reg = CSI[i].getReg();
1502     // Only Darwin actually uses the VRSAVE register, but it can still appear
1503     // here if, for example, @llvm.eh.unwind.init() is used.  If we're not on
1504     // Darwin, ignore it.
1505     if (Reg == PPC::VRSAVE && !Subtarget.isDarwinABI())
1506       continue;
1507
1508     // CR2 through CR4 are the nonvolatile CR fields.
1509     bool IsCRField = PPC::CR2 <= Reg && Reg <= PPC::CR4;
1510
1511     // Add the callee-saved register as live-in; it's killed at the spill.
1512     MBB.addLiveIn(Reg);
1513
1514     if (CRSpilled && IsCRField) {
1515       CRMIB.addReg(Reg, RegState::ImplicitKill);
1516       continue;
1517     }
1518
1519     // Insert the spill to the stack frame.
1520     if (IsCRField) {
1521       PPCFunctionInfo *FuncInfo = MF->getInfo<PPCFunctionInfo>();
1522       if (Subtarget.isPPC64()) {
1523         // The actual spill will happen at the start of the prologue.
1524         FuncInfo->addMustSaveCR(Reg);
1525       } else {
1526         CRSpilled = true;
1527         FuncInfo->setSpillsCR();
1528
1529         // 32-bit:  FP-relative.  Note that we made sure CR2-CR4 all have
1530         // the same frame index in PPCRegisterInfo::hasReservedSpillSlot.
1531         CRMIB = BuildMI(*MF, DL, TII.get(PPC::MFCR), PPC::R12)
1532                   .addReg(Reg, RegState::ImplicitKill);
1533
1534         MBB.insert(MI, CRMIB);
1535         MBB.insert(MI, addFrameReference(BuildMI(*MF, DL, TII.get(PPC::STW))
1536                                          .addReg(PPC::R12,
1537                                                  getKillRegState(true)),
1538                                          CSI[i].getFrameIdx()));
1539       }
1540     } else {
1541       const TargetRegisterClass *RC = TRI->getMinimalPhysRegClass(Reg);
1542       TII.storeRegToStackSlot(MBB, MI, Reg, true,
1543                               CSI[i].getFrameIdx(), RC, TRI);
1544     }
1545   }
1546   return true;
1547 }
1548
1549 static void
1550 restoreCRs(bool isPPC64, bool is31,
1551            bool CR2Spilled, bool CR3Spilled, bool CR4Spilled,
1552            MachineBasicBlock &MBB, MachineBasicBlock::iterator MI,
1553            const std::vector<CalleeSavedInfo> &CSI, unsigned CSIIndex) {
1554
1555   MachineFunction *MF = MBB.getParent();
1556   const PPCInstrInfo &TII = *MF->getSubtarget<PPCSubtarget>().getInstrInfo();
1557   DebugLoc DL;
1558   unsigned RestoreOp, MoveReg;
1559
1560   if (isPPC64)
1561     // This is handled during epilogue generation.
1562     return;
1563   else {
1564     // 32-bit:  FP-relative
1565     MBB.insert(MI, addFrameReference(BuildMI(*MF, DL, TII.get(PPC::LWZ),
1566                                              PPC::R12),
1567                                      CSI[CSIIndex].getFrameIdx()));
1568     RestoreOp = PPC::MTOCRF;
1569     MoveReg = PPC::R12;
1570   }
1571
1572   if (CR2Spilled)
1573     MBB.insert(MI, BuildMI(*MF, DL, TII.get(RestoreOp), PPC::CR2)
1574                .addReg(MoveReg, getKillRegState(!CR3Spilled && !CR4Spilled)));
1575
1576   if (CR3Spilled)
1577     MBB.insert(MI, BuildMI(*MF, DL, TII.get(RestoreOp), PPC::CR3)
1578                .addReg(MoveReg, getKillRegState(!CR4Spilled)));
1579
1580   if (CR4Spilled)
1581     MBB.insert(MI, BuildMI(*MF, DL, TII.get(RestoreOp), PPC::CR4)
1582                .addReg(MoveReg, getKillRegState(true)));
1583 }
1584
1585 void PPCFrameLowering::
1586 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
1587                               MachineBasicBlock::iterator I) const {
1588   const TargetInstrInfo &TII = *Subtarget.getInstrInfo();
1589   if (MF.getTarget().Options.GuaranteedTailCallOpt &&
1590       I->getOpcode() == PPC::ADJCALLSTACKUP) {
1591     // Add (actually subtract) back the amount the callee popped on return.
1592     if (int CalleeAmt =  I->getOperand(1).getImm()) {
1593       bool is64Bit = Subtarget.isPPC64();
1594       CalleeAmt *= -1;
1595       unsigned StackReg = is64Bit ? PPC::X1 : PPC::R1;
1596       unsigned TmpReg = is64Bit ? PPC::X0 : PPC::R0;
1597       unsigned ADDIInstr = is64Bit ? PPC::ADDI8 : PPC::ADDI;
1598       unsigned ADDInstr = is64Bit ? PPC::ADD8 : PPC::ADD4;
1599       unsigned LISInstr = is64Bit ? PPC::LIS8 : PPC::LIS;
1600       unsigned ORIInstr = is64Bit ? PPC::ORI8 : PPC::ORI;
1601       MachineInstr *MI = I;
1602       DebugLoc dl = MI->getDebugLoc();
1603
1604       if (isInt<16>(CalleeAmt)) {
1605         BuildMI(MBB, I, dl, TII.get(ADDIInstr), StackReg)
1606           .addReg(StackReg, RegState::Kill)
1607           .addImm(CalleeAmt);
1608       } else {
1609         MachineBasicBlock::iterator MBBI = I;
1610         BuildMI(MBB, MBBI, dl, TII.get(LISInstr), TmpReg)
1611           .addImm(CalleeAmt >> 16);
1612         BuildMI(MBB, MBBI, dl, TII.get(ORIInstr), TmpReg)
1613           .addReg(TmpReg, RegState::Kill)
1614           .addImm(CalleeAmt & 0xFFFF);
1615         BuildMI(MBB, MBBI, dl, TII.get(ADDInstr), StackReg)
1616           .addReg(StackReg, RegState::Kill)
1617           .addReg(TmpReg);
1618       }
1619     }
1620   }
1621   // Simply discard ADJCALLSTACKDOWN, ADJCALLSTACKUP instructions.
1622   MBB.erase(I);
1623 }
1624
1625 bool
1626 PPCFrameLowering::restoreCalleeSavedRegisters(MachineBasicBlock &MBB,
1627                                         MachineBasicBlock::iterator MI,
1628                                         const std::vector<CalleeSavedInfo> &CSI,
1629                                         const TargetRegisterInfo *TRI) const {
1630
1631   // Currently, this function only handles SVR4 32- and 64-bit ABIs.
1632   // Return false otherwise to maintain pre-existing behavior.
1633   if (!Subtarget.isSVR4ABI())
1634     return false;
1635
1636   MachineFunction *MF = MBB.getParent();
1637   const PPCInstrInfo &TII =
1638       *static_cast<const PPCInstrInfo *>(Subtarget.getInstrInfo());
1639   bool CR2Spilled = false;
1640   bool CR3Spilled = false;
1641   bool CR4Spilled = false;
1642   unsigned CSIIndex = 0;
1643
1644   // Initialize insertion-point logic; we will be restoring in reverse
1645   // order of spill.
1646   MachineBasicBlock::iterator I = MI, BeforeI = I;
1647   bool AtStart = I == MBB.begin();
1648
1649   if (!AtStart)
1650     --BeforeI;
1651
1652   for (unsigned i = 0, e = CSI.size(); i != e; ++i) {
1653     unsigned Reg = CSI[i].getReg();
1654
1655     // Only Darwin actually uses the VRSAVE register, but it can still appear
1656     // here if, for example, @llvm.eh.unwind.init() is used.  If we're not on
1657     // Darwin, ignore it.
1658     if (Reg == PPC::VRSAVE && !Subtarget.isDarwinABI())
1659       continue;
1660
1661     if (Reg == PPC::CR2) {
1662       CR2Spilled = true;
1663       // The spill slot is associated only with CR2, which is the
1664       // first nonvolatile spilled.  Save it here.
1665       CSIIndex = i;
1666       continue;
1667     } else if (Reg == PPC::CR3) {
1668       CR3Spilled = true;
1669       continue;
1670     } else if (Reg == PPC::CR4) {
1671       CR4Spilled = true;
1672       continue;
1673     } else {
1674       // When we first encounter a non-CR register after seeing at
1675       // least one CR register, restore all spilled CRs together.
1676       if ((CR2Spilled || CR3Spilled || CR4Spilled)
1677           && !(PPC::CR2 <= Reg && Reg <= PPC::CR4)) {
1678         bool is31 = needsFP(*MF);
1679         restoreCRs(Subtarget.isPPC64(), is31,
1680                    CR2Spilled, CR3Spilled, CR4Spilled,
1681                    MBB, I, CSI, CSIIndex);
1682         CR2Spilled = CR3Spilled = CR4Spilled = false;
1683       }
1684
1685       // Default behavior for non-CR saves.
1686       const TargetRegisterClass *RC = TRI->getMinimalPhysRegClass(Reg);
1687       TII.loadRegFromStackSlot(MBB, I, Reg, CSI[i].getFrameIdx(),
1688                                RC, TRI);
1689       assert(I != MBB.begin() &&
1690              "loadRegFromStackSlot didn't insert any code!");
1691       }
1692
1693     // Insert in reverse order.
1694     if (AtStart)
1695       I = MBB.begin();
1696     else {
1697       I = BeforeI;
1698       ++I;
1699     }
1700   }
1701
1702   // If we haven't yet spilled the CRs, do so now.
1703   if (CR2Spilled || CR3Spilled || CR4Spilled) {
1704     bool is31 = needsFP(*MF);
1705     restoreCRs(Subtarget.isPPC64(), is31, CR2Spilled, CR3Spilled, CR4Spilled,
1706                MBB, I, CSI, CSIIndex);
1707   }
1708
1709   return true;
1710 }
1711
1712 bool PPCFrameLowering::enableShrinkWrapping(const MachineFunction &MF) const {
1713   return (MF.getSubtarget<PPCSubtarget>().isSVR4ABI() &&
1714           MF.getSubtarget<PPCSubtarget>().isPPC64());
1715 }