lib/Target/Mips/MipsMSAInstrInfo.td

   1 //===- MipsMSAInstrInfo.td - MSA ASE instructions -*- tablegen ------------*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips MSA ASE instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 def SDT_MipsVecCond : SDTypeProfile<1, 1, [SDTCisInt<0>, SDTCisVec<1>]>;
  15 def SDT_VSetCC : SDTypeProfile<1, 3, [SDTCisInt<0>,
  16                                       SDTCisInt<1>,
  17                                       SDTCisSameAs<1, 2>,
  18                                       SDTCisVT<3, OtherVT>]>;
  19 def SDT_VFSetCC : SDTypeProfile<1, 3, [SDTCisInt<0>,
  20                                        SDTCisFP<1>,
  21                                        SDTCisSameAs<1, 2>,
  22                                        SDTCisVT<3, OtherVT>]>;
  23 def SDT_VSHF : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisVec<0>,
  24                                     SDTCisInt<1>, SDTCisVec<1>,
  25                                     SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>]>;
  26 def SDT_SHF : SDTypeProfile<1, 2, [SDTCisInt<0>, SDTCisVec<0>,
  27                                    SDTCisVT<1, i32>, SDTCisSameAs<0, 2>]>;
  28 def SDT_ILV : SDTypeProfile<1, 2, [SDTCisInt<0>, SDTCisVec<0>,
  29                                    SDTCisSameAs<0, 1>, SDTCisSameAs<1, 2>]>;
  30 def SDT_INSVE : SDTypeProfile<1, 4, [SDTCisVec<0>, SDTCisSameAs<0, 1>,
  31                                      SDTCisVT<2, i32>, SDTCisSameAs<0, 3>,
  32                                      SDTCisVT<4, i32>]>;
  33
  34 def MipsVAllNonZero : SDNode<"MipsISD::VALL_NONZERO", SDT_MipsVecCond>;
  35 def MipsVAnyNonZero : SDNode<"MipsISD::VANY_NONZERO", SDT_MipsVecCond>;
  36 def MipsVAllZero : SDNode<"MipsISD::VALL_ZERO", SDT_MipsVecCond>;
  37 def MipsVAnyZero : SDNode<"MipsISD::VANY_ZERO", SDT_MipsVecCond>;
  38 def MipsVSMax : SDNode<"MipsISD::VSMAX", SDTIntBinOp,
  39                        [SDNPCommutative, SDNPAssociative]>;
  40 def MipsVSMin : SDNode<"MipsISD::VSMIN", SDTIntBinOp,
  41                        [SDNPCommutative, SDNPAssociative]>;
  42 def MipsVUMax : SDNode<"MipsISD::VUMAX", SDTIntBinOp,
  43                        [SDNPCommutative, SDNPAssociative]>;
  44 def MipsVUMin : SDNode<"MipsISD::VUMIN", SDTIntBinOp,
  45                        [SDNPCommutative, SDNPAssociative]>;
  46 def MipsVNOR : SDNode<"MipsISD::VNOR", SDTIntBinOp,
  47                       [SDNPCommutative, SDNPAssociative]>;
  48 def MipsVSHF : SDNode<"MipsISD::VSHF", SDT_VSHF>;
  49 def MipsSHF : SDNode<"MipsISD::SHF", SDT_SHF>;
  50 def MipsILVEV : SDNode<"MipsISD::ILVEV", SDT_ILV>;
  51 def MipsILVOD : SDNode<"MipsISD::ILVOD", SDT_ILV>;
  52 def MipsILVL  : SDNode<"MipsISD::ILVL",  SDT_ILV>;
  53 def MipsILVR  : SDNode<"MipsISD::ILVR",  SDT_ILV>;
  54 def MipsPCKEV : SDNode<"MipsISD::PCKEV", SDT_ILV>;
  55 def MipsPCKOD : SDNode<"MipsISD::PCKOD", SDT_ILV>;
  56 def MipsINSVE : SDNode<"MipsISD::INSVE", SDT_INSVE>;
  57
  58 def vsetcc : SDNode<"ISD::SETCC", SDT_VSetCC>;
  59 def vfsetcc : SDNode<"ISD::SETCC", SDT_VFSetCC>;
  60
  61 def MipsVExtractSExt : SDNode<"MipsISD::VEXTRACT_SEXT_ELT",
  62     SDTypeProfile<1, 3, [SDTCisPtrTy<2>]>, []>;
  63 def MipsVExtractZExt : SDNode<"MipsISD::VEXTRACT_ZEXT_ELT",
  64     SDTypeProfile<1, 3, [SDTCisPtrTy<2>]>, []>;
  65
  66 def immZExt1Ptr : ImmLeaf<iPTR, [{return isUInt<1>(Imm);}]>;
  67 def immZExt2Ptr : ImmLeaf<iPTR, [{return isUInt<2>(Imm);}]>;
  68 def immZExt4Ptr : ImmLeaf<iPTR, [{return isUInt<4>(Imm);}]>;
  69 def immZExt6Ptr : ImmLeaf<iPTR, [{return isUInt<6>(Imm);}]>;
  70
  71 // Operands
  72
  73 // The immediate of an LSA instruction needs special handling
  74 // as the encoded value should be subtracted by one.
  75 def uimm2LSAAsmOperand : AsmOperandClass {
  76   let Name = "LSAImm";
  77   let ParserMethod = "parseLSAImm";
  78   let RenderMethod = "addImmOperands";
  79 }
  80
  81 def LSAImm : Operand<i32> {
  82   let PrintMethod = "printUnsignedImm";
  83   let EncoderMethod = "getLSAImmEncoding";
  84   let DecoderMethod = "DecodeLSAImm";
  85   let ParserMatchClass = uimm2LSAAsmOperand;
  86 }
  87
  88 def uimm4 : Operand<i32> {
  89   let PrintMethod = "printUnsignedImm8";
  90 }
  91
  92 def uimm4_ptr : Operand<iPTR> {
  93   let PrintMethod = "printUnsignedImm8";
  94 }
  95
  96 def uimm6_ptr : Operand<iPTR> {
  97   let PrintMethod = "printUnsignedImm8";
  98 }
  99
 100 def uimm8 : Operand<i32> {
 101   let PrintMethod = "printUnsignedImm8";
 102 }
 103
 104 def simm5 : Operand<i32>;
 105
 106 def vsplat_uimm1 : Operand<vAny> {
 107   let PrintMethod = "printUnsignedImm8";
 108 }
 109
 110 def vsplat_uimm2 : Operand<vAny> {
 111   let PrintMethod = "printUnsignedImm8";
 112 }
 113
 114 def vsplat_uimm3 : Operand<vAny> {
 115   let PrintMethod = "printUnsignedImm8";
 116 }
 117
 118 def vsplat_uimm4 : Operand<vAny> {
 119   let PrintMethod = "printUnsignedImm8";
 120 }
 121
 122 def vsplat_uimm5 : Operand<vAny> {
 123   let PrintMethod = "printUnsignedImm8";
 124 }
 125
 126 def vsplat_uimm6 : Operand<vAny> {
 127   let PrintMethod = "printUnsignedImm8";
 128 }
 129
 130 def vsplat_uimm8 : Operand<vAny> {
 131   let PrintMethod = "printUnsignedImm8";
 132 }
 133
 134 def vsplat_simm5 : Operand<vAny>;
 135
 136 def vsplat_simm10 : Operand<vAny>;
 137
 138 def immZExt2Lsa : ImmLeaf<i32, [{return isUInt<2>(Imm - 1);}]>;
 139
 140 // Pattern fragments
 141 def vextract_sext_i8  : PatFrag<(ops node:$vec, node:$idx),
 142                                 (MipsVExtractSExt node:$vec, node:$idx, i8)>;
 143 def vextract_sext_i16 : PatFrag<(ops node:$vec, node:$idx),
 144                                 (MipsVExtractSExt node:$vec, node:$idx, i16)>;
 145 def vextract_sext_i32 : PatFrag<(ops node:$vec, node:$idx),
 146                                 (MipsVExtractSExt node:$vec, node:$idx, i32)>;
 147 def vextract_sext_i64 : PatFrag<(ops node:$vec, node:$idx),
 148                                 (MipsVExtractSExt node:$vec, node:$idx, i64)>;
 149
 150 def vextract_zext_i8  : PatFrag<(ops node:$vec, node:$idx),
 151                                 (MipsVExtractZExt node:$vec, node:$idx, i8)>;
 152 def vextract_zext_i16 : PatFrag<(ops node:$vec, node:$idx),
 153                                 (MipsVExtractZExt node:$vec, node:$idx, i16)>;
 154 def vextract_zext_i32 : PatFrag<(ops node:$vec, node:$idx),
 155                                 (MipsVExtractZExt node:$vec, node:$idx, i32)>;
 156 def vextract_zext_i64 : PatFrag<(ops node:$vec, node:$idx),
 157                                 (MipsVExtractZExt node:$vec, node:$idx, i64)>;
 158
 159 def vinsert_v16i8 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 160     (v16i8 (vector_insert node:$vec, node:$val, node:$idx))>;
 161 def vinsert_v8i16 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 162     (v8i16 (vector_insert node:$vec, node:$val, node:$idx))>;
 163 def vinsert_v4i32 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 164     (v4i32 (vector_insert node:$vec, node:$val, node:$idx))>;
 165 def vinsert_v2i64 : PatFrag<(ops node:$vec, node:$val, node:$idx),
 166     (v2i64 (vector_insert node:$vec, node:$val, node:$idx))>;
 167
 168 def insve_v16i8 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 169     (v16i8 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 170 def insve_v8i16 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 171     (v8i16 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 172 def insve_v4i32 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 173     (v4i32 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 174 def insve_v2i64 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 175     (v2i64 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 176
 177 class vfsetcc_type<ValueType ResTy, ValueType OpTy, CondCode CC> :
 178   PatFrag<(ops node:$lhs, node:$rhs),
 179           (ResTy (vfsetcc (OpTy node:$lhs), (OpTy node:$rhs), CC))>;
 180
 181 // ISD::SETFALSE cannot occur
 182 def vfsetoeq_v4f32 : vfsetcc_type<v4i32, v4f32, SETOEQ>;
 183 def vfsetoeq_v2f64 : vfsetcc_type<v2i64, v2f64, SETOEQ>;
 184 def vfsetoge_v4f32 : vfsetcc_type<v4i32, v4f32, SETOGE>;
 185 def vfsetoge_v2f64 : vfsetcc_type<v2i64, v2f64, SETOGE>;
 186 def vfsetogt_v4f32 : vfsetcc_type<v4i32, v4f32, SETOGT>;
 187 def vfsetogt_v2f64 : vfsetcc_type<v2i64, v2f64, SETOGT>;
 188 def vfsetole_v4f32 : vfsetcc_type<v4i32, v4f32, SETOLE>;
 189 def vfsetole_v2f64 : vfsetcc_type<v2i64, v2f64, SETOLE>;
 190 def vfsetolt_v4f32 : vfsetcc_type<v4i32, v4f32, SETOLT>;
 191 def vfsetolt_v2f64 : vfsetcc_type<v2i64, v2f64, SETOLT>;
 192 def vfsetone_v4f32 : vfsetcc_type<v4i32, v4f32, SETONE>;
 193 def vfsetone_v2f64 : vfsetcc_type<v2i64, v2f64, SETONE>;
 194 def vfsetord_v4f32 : vfsetcc_type<v4i32, v4f32, SETO>;
 195 def vfsetord_v2f64 : vfsetcc_type<v2i64, v2f64, SETO>;
 196 def vfsetun_v4f32  : vfsetcc_type<v4i32, v4f32, SETUO>;
 197 def vfsetun_v2f64  : vfsetcc_type<v2i64, v2f64, SETUO>;
 198 def vfsetueq_v4f32 : vfsetcc_type<v4i32, v4f32, SETUEQ>;
 199 def vfsetueq_v2f64 : vfsetcc_type<v2i64, v2f64, SETUEQ>;
 200 def vfsetuge_v4f32 : vfsetcc_type<v4i32, v4f32, SETUGE>;
 201 def vfsetuge_v2f64 : vfsetcc_type<v2i64, v2f64, SETUGE>;
 202 def vfsetugt_v4f32 : vfsetcc_type<v4i32, v4f32, SETUGT>;
 203 def vfsetugt_v2f64 : vfsetcc_type<v2i64, v2f64, SETUGT>;
 204 def vfsetule_v4f32 : vfsetcc_type<v4i32, v4f32, SETULE>;
 205 def vfsetule_v2f64 : vfsetcc_type<v2i64, v2f64, SETULE>;
 206 def vfsetult_v4f32 : vfsetcc_type<v4i32, v4f32, SETULT>;
 207 def vfsetult_v2f64 : vfsetcc_type<v2i64, v2f64, SETULT>;
 208 def vfsetune_v4f32 : vfsetcc_type<v4i32, v4f32, SETUNE>;
 209 def vfsetune_v2f64 : vfsetcc_type<v2i64, v2f64, SETUNE>;
 210 // ISD::SETTRUE cannot occur
 211 // ISD::SETFALSE2 cannot occur
 212 // ISD::SETTRUE2 cannot occur
 213
 214 class vsetcc_type<ValueType ResTy, CondCode CC> :
 215   PatFrag<(ops node:$lhs, node:$rhs),
 216           (ResTy (vsetcc node:$lhs, node:$rhs, CC))>;
 217
 218 def vseteq_v16i8  : vsetcc_type<v16i8, SETEQ>;
 219 def vseteq_v8i16  : vsetcc_type<v8i16, SETEQ>;
 220 def vseteq_v4i32  : vsetcc_type<v4i32, SETEQ>;
 221 def vseteq_v2i64  : vsetcc_type<v2i64, SETEQ>;
 222 def vsetle_v16i8  : vsetcc_type<v16i8, SETLE>;
 223 def vsetle_v8i16  : vsetcc_type<v8i16, SETLE>;
 224 def vsetle_v4i32  : vsetcc_type<v4i32, SETLE>;
 225 def vsetle_v2i64  : vsetcc_type<v2i64, SETLE>;
 226 def vsetlt_v16i8  : vsetcc_type<v16i8, SETLT>;
 227 def vsetlt_v8i16  : vsetcc_type<v8i16, SETLT>;
 228 def vsetlt_v4i32  : vsetcc_type<v4i32, SETLT>;
 229 def vsetlt_v2i64  : vsetcc_type<v2i64, SETLT>;
 230 def vsetule_v16i8 : vsetcc_type<v16i8, SETULE>;
 231 def vsetule_v8i16 : vsetcc_type<v8i16, SETULE>;
 232 def vsetule_v4i32 : vsetcc_type<v4i32, SETULE>;
 233 def vsetule_v2i64 : vsetcc_type<v2i64, SETULE>;
 234 def vsetult_v16i8 : vsetcc_type<v16i8, SETULT>;
 235 def vsetult_v8i16 : vsetcc_type<v8i16, SETULT>;
 236 def vsetult_v4i32 : vsetcc_type<v4i32, SETULT>;
 237 def vsetult_v2i64 : vsetcc_type<v2i64, SETULT>;
 238
 239 def vsplati8  : PatFrag<(ops node:$e0),
 240                         (v16i8 (build_vector node:$e0, node:$e0,
 241                                              node:$e0, node:$e0,
 242                                              node:$e0, node:$e0,
 243                                              node:$e0, node:$e0,
 244                                              node:$e0, node:$e0,
 245                                              node:$e0, node:$e0,
 246                                              node:$e0, node:$e0,
 247                                              node:$e0, node:$e0))>;
 248 def vsplati16 : PatFrag<(ops node:$e0),
 249                         (v8i16 (build_vector node:$e0, node:$e0,
 250                                              node:$e0, node:$e0,
 251                                              node:$e0, node:$e0,
 252                                              node:$e0, node:$e0))>;
 253 def vsplati32 : PatFrag<(ops node:$e0),
 254                         (v4i32 (build_vector node:$e0, node:$e0,
 255                                              node:$e0, node:$e0))>;
 256 def vsplati64 : PatFrag<(ops node:$e0),
 257                         (v2i64 (build_vector node:$e0, node:$e0))>;
 258 def vsplatf32 : PatFrag<(ops node:$e0),
 259                         (v4f32 (build_vector node:$e0, node:$e0,
 260                                              node:$e0, node:$e0))>;
 261 def vsplatf64 : PatFrag<(ops node:$e0),
 262                         (v2f64 (build_vector node:$e0, node:$e0))>;
 263
 264 def vsplati8_elt  : PatFrag<(ops node:$v, node:$i),
 265                             (MipsVSHF (vsplati8 node:$i), node:$v, node:$v)>;
 266 def vsplati16_elt : PatFrag<(ops node:$v, node:$i),
 267                             (MipsVSHF (vsplati16 node:$i), node:$v, node:$v)>;
 268 def vsplati32_elt : PatFrag<(ops node:$v, node:$i),
 269                             (MipsVSHF (vsplati32 node:$i), node:$v, node:$v)>;
 270 def vsplati64_elt : PatFrag<(ops node:$v, node:$i),
 271                             (MipsVSHF (vsplati64 node:$i), node:$v, node:$v)>;
 272
 273 class SplatPatLeaf<Operand opclass, dag frag, code pred = [{}],
 274                    SDNodeXForm xform = NOOP_SDNodeXForm>
 275   : PatLeaf<frag, pred, xform> {
 276   Operand OpClass = opclass;
 277 }
 278
 279 class SplatComplexPattern<Operand opclass, ValueType ty, int numops, string fn,
 280                           list<SDNode> roots = [],
 281                           list<SDNodeProperty> props = []> :
 282   ComplexPattern<ty, numops, fn, roots, props> {
 283   Operand OpClass = opclass;
 284 }
 285
 286 def vsplati8_uimm3 : SplatComplexPattern<vsplat_uimm3, v16i8, 1,
 287                                          "selectVSplatUimm3",
 288                                          [build_vector, bitconvert]>;
 289
 290 def vsplati8_uimm4 : SplatComplexPattern<vsplat_uimm4, v16i8, 1,
 291                                          "selectVSplatUimm4",
 292                                          [build_vector, bitconvert]>;
 293
 294 def vsplati8_uimm5 : SplatComplexPattern<vsplat_uimm5, v16i8, 1,
 295                                          "selectVSplatUimm5",
 296                                          [build_vector, bitconvert]>;
 297
 298 def vsplati8_uimm8 : SplatComplexPattern<vsplat_uimm8, v16i8, 1,
 299                                          "selectVSplatUimm8",
 300                                          [build_vector, bitconvert]>;
 301
 302 def vsplati8_simm5 : SplatComplexPattern<vsplat_simm5, v16i8, 1,
 303                                          "selectVSplatSimm5",
 304                                          [build_vector, bitconvert]>;
 305
 306 def vsplati16_uimm3 : SplatComplexPattern<vsplat_uimm3, v8i16, 1,
 307                                           "selectVSplatUimm3",
 308                                           [build_vector, bitconvert]>;
 309
 310 def vsplati16_uimm4 : SplatComplexPattern<vsplat_uimm4, v8i16, 1,
 311                                           "selectVSplatUimm4",
 312                                           [build_vector, bitconvert]>;
 313
 314 def vsplati16_uimm5 : SplatComplexPattern<vsplat_uimm5, v8i16, 1,
 315                                           "selectVSplatUimm5",
 316                                           [build_vector, bitconvert]>;
 317
 318 def vsplati16_simm5 : SplatComplexPattern<vsplat_simm5, v8i16, 1,
 319                                           "selectVSplatSimm5",
 320                                           [build_vector, bitconvert]>;
 321
 322 def vsplati32_uimm2 : SplatComplexPattern<vsplat_uimm2, v4i32, 1,
 323                                           "selectVSplatUimm2",
 324                                           [build_vector, bitconvert]>;
 325
 326 def vsplati32_uimm5 : SplatComplexPattern<vsplat_uimm5, v4i32, 1,
 327                                           "selectVSplatUimm5",
 328                                           [build_vector, bitconvert]>;
 329
 330 def vsplati32_simm5 : SplatComplexPattern<vsplat_simm5, v4i32, 1,
 331                                           "selectVSplatSimm5",
 332                                           [build_vector, bitconvert]>;
 333
 334 def vsplati64_uimm1 : SplatComplexPattern<vsplat_uimm1, v2i64, 1,
 335                                           "selectVSplatUimm1",
 336                                           [build_vector, bitconvert]>;
 337
 338 def vsplati64_uimm5 : SplatComplexPattern<vsplat_uimm5, v2i64, 1,
 339                                           "selectVSplatUimm5",
 340                                           [build_vector, bitconvert]>;
 341
 342 def vsplati64_uimm6 : SplatComplexPattern<vsplat_uimm6, v2i64, 1,
 343                                           "selectVSplatUimm6",
 344                                           [build_vector, bitconvert]>;
 345
 346 def vsplati64_simm5 : SplatComplexPattern<vsplat_simm5, v2i64, 1,
 347                                           "selectVSplatSimm5",
 348                                           [build_vector, bitconvert]>;
 349
 350 // Any build_vector that is a constant splat with a value that is an exact
 351 // power of 2
 352 def vsplat_uimm_pow2 : ComplexPattern<vAny, 1, "selectVSplatUimmPow2",
 353                                       [build_vector, bitconvert]>;
 354
 355 // Any build_vector that is a constant splat with a value that is the bitwise
 356 // inverse of an exact power of 2
 357 def vsplat_uimm_inv_pow2 : ComplexPattern<vAny, 1, "selectVSplatUimmInvPow2",
 358                                           [build_vector, bitconvert]>;
 359
 360 // Any build_vector that is a constant splat with only a consecutive sequence
 361 // of left-most bits set.
 362 def vsplat_maskl_bits : SplatComplexPattern<vsplat_uimm8, vAny, 1,
 363                                             "selectVSplatMaskL",
 364                                             [build_vector, bitconvert]>;
 365
 366 // Any build_vector that is a constant splat with only a consecutive sequence
 367 // of right-most bits set.
 368 def vsplat_maskr_bits : SplatComplexPattern<vsplat_uimm8, vAny, 1,
 369                                             "selectVSplatMaskR",
 370                                             [build_vector, bitconvert]>;
 371
 372 // Any build_vector that is a constant splat with a value that equals 1
 373 // FIXME: These should be a ComplexPattern but we can't use them because the
 374 //        ISel generator requires the uses to have a name, but providing a name
 375 //        causes other errors ("used in pattern but not operand list")
 376 def vsplat_imm_eq_1 : PatLeaf<(build_vector), [{
 377   APInt Imm;
 378   EVT EltTy = N->getValueType(0).getVectorElementType();
 379
 380   return selectVSplat(N, Imm, EltTy.getSizeInBits()) &&
 381          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 1;
 382 }]>;
 383
 384 def vsplati64_imm_eq_1 : PatLeaf<(bitconvert (v4i32 (build_vector))), [{
 385   APInt Imm;
 386   SDNode *BV = N->getOperand(0).getNode();
 387   EVT EltTy = N->getValueType(0).getVectorElementType();
 388
 389   return selectVSplat(BV, Imm, EltTy.getSizeInBits()) &&
 390          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 1;
 391 }]>;
 392
 393 def vbclr_b : PatFrag<(ops node:$ws, node:$wt),
 394                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 395                                           immAllOnesV))>;
 396 def vbclr_h : PatFrag<(ops node:$ws, node:$wt),
 397                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 398                                           immAllOnesV))>;
 399 def vbclr_w : PatFrag<(ops node:$ws, node:$wt),
 400                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 401                                           immAllOnesV))>;
 402 def vbclr_d : PatFrag<(ops node:$ws, node:$wt),
 403                       (and node:$ws, (xor (shl (v2i64 vsplati64_imm_eq_1),
 404                                                node:$wt),
 405                                           (bitconvert (v4i32 immAllOnesV))))>;
 406
 407 def vbneg_b : PatFrag<(ops node:$ws, node:$wt),
 408                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 409 def vbneg_h : PatFrag<(ops node:$ws, node:$wt),
 410                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 411 def vbneg_w : PatFrag<(ops node:$ws, node:$wt),
 412                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 413 def vbneg_d : PatFrag<(ops node:$ws, node:$wt),
 414                       (xor node:$ws, (shl (v2i64 vsplati64_imm_eq_1),
 415                                           node:$wt))>;
 416
 417 def vbset_b : PatFrag<(ops node:$ws, node:$wt),
 418                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 419 def vbset_h : PatFrag<(ops node:$ws, node:$wt),
 420                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 421 def vbset_w : PatFrag<(ops node:$ws, node:$wt),
 422                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 423 def vbset_d : PatFrag<(ops node:$ws, node:$wt),
 424                       (or node:$ws, (shl (v2i64 vsplati64_imm_eq_1),
 425                                          node:$wt))>;
 426
 427 def fms : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 428                   (fsub node:$wd, (fmul node:$ws, node:$wt))>;
 429
 430 def muladd : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 431                      (add node:$wd, (mul node:$ws, node:$wt))>;
 432
 433 def mulsub : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 434                      (sub node:$wd, (mul node:$ws, node:$wt))>;
 435
 436 def mul_fexp2 : PatFrag<(ops node:$ws, node:$wt),
 437                         (fmul node:$ws, (fexp2 node:$wt))>;
 438
 439 // Immediates
 440 def immSExt5 : ImmLeaf<i32, [{return isInt<5>(Imm);}]>;
 441 def immSExt10: ImmLeaf<i32, [{return isInt<10>(Imm);}]>;
 442
 443 // Instruction encoding.
 444 class ADD_A_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010000>;
 445 class ADD_A_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010000>;
 446 class ADD_A_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010000>;
 447 class ADD_A_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010000>;
 448
 449 class ADDS_A_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010000>;
 450 class ADDS_A_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010000>;
 451 class ADDS_A_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010000>;
 452 class ADDS_A_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010000>;
 453
 454 class ADDS_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010000>;
 455 class ADDS_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010000>;
 456 class ADDS_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010000>;
 457 class ADDS_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010000>;
 458
 459 class ADDS_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010000>;
 460 class ADDS_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010000>;
 461 class ADDS_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010000>;
 462 class ADDS_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010000>;
 463
 464 class ADDV_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001110>;
 465 class ADDV_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001110>;
 466 class ADDV_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001110>;
 467 class ADDV_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001110>;
 468
 469 class ADDVI_B_ENC : MSA_I5_FMT<0b000, 0b00, 0b000110>;
 470 class ADDVI_H_ENC : MSA_I5_FMT<0b000, 0b01, 0b000110>;
 471 class ADDVI_W_ENC : MSA_I5_FMT<0b000, 0b10, 0b000110>;
 472 class ADDVI_D_ENC : MSA_I5_FMT<0b000, 0b11, 0b000110>;
 473
 474 class AND_V_ENC : MSA_VEC_FMT<0b00000, 0b011110>;
 475
 476 class ANDI_B_ENC : MSA_I8_FMT<0b00, 0b000000>;
 477
 478 class ASUB_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010001>;
 479 class ASUB_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010001>;
 480 class ASUB_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010001>;
 481 class ASUB_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010001>;
 482
 483 class ASUB_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010001>;
 484 class ASUB_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010001>;
 485 class ASUB_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010001>;
 486 class ASUB_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010001>;
 487
 488 class AVE_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010000>;
 489 class AVE_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010000>;
 490 class AVE_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010000>;
 491 class AVE_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010000>;
 492
 493 class AVE_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010000>;
 494 class AVE_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010000>;
 495 class AVE_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010000>;
 496 class AVE_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010000>;
 497
 498 class AVER_S_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010000>;
 499 class AVER_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010000>;
 500 class AVER_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010000>;
 501 class AVER_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010000>;
 502
 503 class AVER_U_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010000>;
 504 class AVER_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010000>;
 505 class AVER_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010000>;
 506 class AVER_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010000>;
 507
 508 class BCLR_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001101>;
 509 class BCLR_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001101>;
 510 class BCLR_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001101>;
 511 class BCLR_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001101>;
 512
 513 class BCLRI_B_ENC : MSA_BIT_B_FMT<0b011, 0b001001>;
 514 class BCLRI_H_ENC : MSA_BIT_H_FMT<0b011, 0b001001>;
 515 class BCLRI_W_ENC : MSA_BIT_W_FMT<0b011, 0b001001>;
 516 class BCLRI_D_ENC : MSA_BIT_D_FMT<0b011, 0b001001>;
 517
 518 class BINSL_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b001101>;
 519 class BINSL_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b001101>;
 520 class BINSL_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b001101>;
 521 class BINSL_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b001101>;
 522
 523 class BINSLI_B_ENC : MSA_BIT_B_FMT<0b110, 0b001001>;
 524 class BINSLI_H_ENC : MSA_BIT_H_FMT<0b110, 0b001001>;
 525 class BINSLI_W_ENC : MSA_BIT_W_FMT<0b110, 0b001001>;
 526 class BINSLI_D_ENC : MSA_BIT_D_FMT<0b110, 0b001001>;
 527
 528 class BINSR_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b001101>;
 529 class BINSR_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b001101>;
 530 class BINSR_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b001101>;
 531 class BINSR_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b001101>;
 532
 533 class BINSRI_B_ENC : MSA_BIT_B_FMT<0b111, 0b001001>;
 534 class BINSRI_H_ENC : MSA_BIT_H_FMT<0b111, 0b001001>;
 535 class BINSRI_W_ENC : MSA_BIT_W_FMT<0b111, 0b001001>;
 536 class BINSRI_D_ENC : MSA_BIT_D_FMT<0b111, 0b001001>;
 537
 538 class BMNZ_V_ENC : MSA_VEC_FMT<0b00100, 0b011110>;
 539
 540 class BMNZI_B_ENC : MSA_I8_FMT<0b00, 0b000001>;
 541
 542 class BMZ_V_ENC : MSA_VEC_FMT<0b00101, 0b011110>;
 543
 544 class BMZI_B_ENC : MSA_I8_FMT<0b01, 0b000001>;
 545
 546 class BNEG_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001101>;
 547 class BNEG_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001101>;
 548 class BNEG_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001101>;
 549 class BNEG_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001101>;
 550
 551 class BNEGI_B_ENC : MSA_BIT_B_FMT<0b101, 0b001001>;
 552 class BNEGI_H_ENC : MSA_BIT_H_FMT<0b101, 0b001001>;
 553 class BNEGI_W_ENC : MSA_BIT_W_FMT<0b101, 0b001001>;
 554 class BNEGI_D_ENC : MSA_BIT_D_FMT<0b101, 0b001001>;
 555
 556 class BNZ_B_ENC : MSA_CBRANCH_FMT<0b111, 0b00>;
 557 class BNZ_H_ENC : MSA_CBRANCH_FMT<0b111, 0b01>;
 558 class BNZ_W_ENC : MSA_CBRANCH_FMT<0b111, 0b10>;
 559 class BNZ_D_ENC : MSA_CBRANCH_FMT<0b111, 0b11>;
 560
 561 class BNZ_V_ENC : MSA_CBRANCH_V_FMT<0b01111>;
 562
 563 class BSEL_V_ENC : MSA_VEC_FMT<0b00110, 0b011110>;
 564
 565 class BSELI_B_ENC : MSA_I8_FMT<0b10, 0b000001>;
 566
 567 class BSET_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001101>;
 568 class BSET_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001101>;
 569 class BSET_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001101>;
 570 class BSET_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001101>;
 571
 572 class BSETI_B_ENC : MSA_BIT_B_FMT<0b100, 0b001001>;
 573 class BSETI_H_ENC : MSA_BIT_H_FMT<0b100, 0b001001>;
 574 class BSETI_W_ENC : MSA_BIT_W_FMT<0b100, 0b001001>;
 575 class BSETI_D_ENC : MSA_BIT_D_FMT<0b100, 0b001001>;
 576
 577 class BZ_B_ENC : MSA_CBRANCH_FMT<0b110, 0b00>;
 578 class BZ_H_ENC : MSA_CBRANCH_FMT<0b110, 0b01>;
 579 class BZ_W_ENC : MSA_CBRANCH_FMT<0b110, 0b10>;
 580 class BZ_D_ENC : MSA_CBRANCH_FMT<0b110, 0b11>;
 581
 582 class BZ_V_ENC : MSA_CBRANCH_V_FMT<0b01011>;
 583
 584 class CEQ_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001111>;
 585 class CEQ_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001111>;
 586 class CEQ_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001111>;
 587 class CEQ_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001111>;
 588
 589 class CEQI_B_ENC : MSA_I5_FMT<0b000, 0b00, 0b000111>;
 590 class CEQI_H_ENC : MSA_I5_FMT<0b000, 0b01, 0b000111>;
 591 class CEQI_W_ENC : MSA_I5_FMT<0b000, 0b10, 0b000111>;
 592 class CEQI_D_ENC : MSA_I5_FMT<0b000, 0b11, 0b000111>;
 593
 594 class CFCMSA_ENC : MSA_ELM_CFCMSA_FMT<0b0001111110, 0b011001>;
 595
 596 class CLE_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001111>;
 597 class CLE_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001111>;
 598 class CLE_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001111>;
 599 class CLE_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001111>;
 600
 601 class CLE_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001111>;
 602 class CLE_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001111>;
 603 class CLE_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001111>;
 604 class CLE_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001111>;
 605
 606 class CLEI_S_B_ENC : MSA_I5_FMT<0b100, 0b00, 0b000111>;
 607 class CLEI_S_H_ENC : MSA_I5_FMT<0b100, 0b01, 0b000111>;
 608 class CLEI_S_W_ENC : MSA_I5_FMT<0b100, 0b10, 0b000111>;
 609 class CLEI_S_D_ENC : MSA_I5_FMT<0b100, 0b11, 0b000111>;
 610
 611 class CLEI_U_B_ENC : MSA_I5_FMT<0b101, 0b00, 0b000111>;
 612 class CLEI_U_H_ENC : MSA_I5_FMT<0b101, 0b01, 0b000111>;
 613 class CLEI_U_W_ENC : MSA_I5_FMT<0b101, 0b10, 0b000111>;
 614 class CLEI_U_D_ENC : MSA_I5_FMT<0b101, 0b11, 0b000111>;
 615
 616 class CLT_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001111>;
 617 class CLT_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001111>;
 618 class CLT_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001111>;
 619 class CLT_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001111>;
 620
 621 class CLT_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001111>;
 622 class CLT_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001111>;
 623 class CLT_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001111>;
 624 class CLT_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001111>;
 625
 626 class CLTI_S_B_ENC : MSA_I5_FMT<0b010, 0b00, 0b000111>;
 627 class CLTI_S_H_ENC : MSA_I5_FMT<0b010, 0b01, 0b000111>;
 628 class CLTI_S_W_ENC : MSA_I5_FMT<0b010, 0b10, 0b000111>;
 629 class CLTI_S_D_ENC : MSA_I5_FMT<0b010, 0b11, 0b000111>;
 630
 631 class CLTI_U_B_ENC : MSA_I5_FMT<0b011, 0b00, 0b000111>;
 632 class CLTI_U_H_ENC : MSA_I5_FMT<0b011, 0b01, 0b000111>;
 633 class CLTI_U_W_ENC : MSA_I5_FMT<0b011, 0b10, 0b000111>;
 634 class CLTI_U_D_ENC : MSA_I5_FMT<0b011, 0b11, 0b000111>;
 635
 636 class COPY_S_B_ENC : MSA_ELM_COPY_B_FMT<0b0010, 0b011001>;
 637 class COPY_S_H_ENC : MSA_ELM_COPY_H_FMT<0b0010, 0b011001>;
 638 class COPY_S_W_ENC : MSA_ELM_COPY_W_FMT<0b0010, 0b011001>;
 639 class COPY_S_D_ENC : MSA_ELM_COPY_D_FMT<0b0010, 0b011001>;
 640
 641 class COPY_U_B_ENC : MSA_ELM_COPY_B_FMT<0b0011, 0b011001>;
 642 class COPY_U_H_ENC : MSA_ELM_COPY_H_FMT<0b0011, 0b011001>;
 643 class COPY_U_W_ENC : MSA_ELM_COPY_W_FMT<0b0011, 0b011001>;
 644
 645 class CTCMSA_ENC : MSA_ELM_CTCMSA_FMT<0b0000111110, 0b011001>;
 646
 647 class DIV_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010010>;
 648 class DIV_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010010>;
 649 class DIV_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010010>;
 650 class DIV_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010010>;
 651
 652 class DIV_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010010>;
 653 class DIV_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010010>;
 654 class DIV_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010010>;
 655 class DIV_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010010>;
 656
 657 class DOTP_S_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010011>;
 658 class DOTP_S_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010011>;
 659 class DOTP_S_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010011>;
 660
 661 class DOTP_U_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010011>;
 662 class DOTP_U_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010011>;
 663 class DOTP_U_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010011>;
 664
 665 class DPADD_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010011>;
 666 class DPADD_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010011>;
 667 class DPADD_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010011>;
 668
 669 class DPADD_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010011>;
 670 class DPADD_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010011>;
 671 class DPADD_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010011>;
 672
 673 class DPSUB_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010011>;
 674 class DPSUB_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010011>;
 675 class DPSUB_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010011>;
 676
 677 class DPSUB_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010011>;
 678 class DPSUB_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010011>;
 679 class DPSUB_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010011>;
 680
 681 class FADD_W_ENC : MSA_3RF_FMT<0b0000, 0b0, 0b011011>;
 682 class FADD_D_ENC : MSA_3RF_FMT<0b0000, 0b1, 0b011011>;
 683
 684 class FCAF_W_ENC : MSA_3RF_FMT<0b0000, 0b0, 0b011010>;
 685 class FCAF_D_ENC : MSA_3RF_FMT<0b0000, 0b1, 0b011010>;
 686
 687 class FCEQ_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011010>;
 688 class FCEQ_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011010>;
 689
 690 class FCLASS_W_ENC : MSA_2RF_FMT<0b110010000, 0b0, 0b011110>;
 691 class FCLASS_D_ENC : MSA_2RF_FMT<0b110010000, 0b1, 0b011110>;
 692
 693 class FCLE_W_ENC : MSA_3RF_FMT<0b0110, 0b0, 0b011010>;
 694 class FCLE_D_ENC : MSA_3RF_FMT<0b0110, 0b1, 0b011010>;
 695
 696 class FCLT_W_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011010>;
 697 class FCLT_D_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011010>;
 698
 699 class FCNE_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011100>;
 700 class FCNE_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011100>;
 701
 702 class FCOR_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011100>;
 703 class FCOR_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011100>;
 704
 705 class FCUEQ_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011010>;
 706 class FCUEQ_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011010>;
 707
 708 class FCULE_W_ENC : MSA_3RF_FMT<0b0111, 0b0, 0b011010>;
 709 class FCULE_D_ENC : MSA_3RF_FMT<0b0111, 0b1, 0b011010>;
 710
 711 class FCULT_W_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011010>;
 712 class FCULT_D_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011010>;
 713
 714 class FCUN_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011010>;
 715 class FCUN_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011010>;
 716
 717 class FCUNE_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011100>;
 718 class FCUNE_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011100>;
 719
 720 class FDIV_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011011>;
 721 class FDIV_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011011>;
 722
 723 class FEXDO_H_ENC : MSA_3RF_FMT<0b1000, 0b0, 0b011011>;
 724 class FEXDO_W_ENC : MSA_3RF_FMT<0b1000, 0b1, 0b011011>;
 725
 726 class FEXP2_W_ENC : MSA_3RF_FMT<0b0111, 0b0, 0b011011>;
 727 class FEXP2_D_ENC : MSA_3RF_FMT<0b0111, 0b1, 0b011011>;
 728
 729 class FEXUPL_W_ENC : MSA_2RF_FMT<0b110011000, 0b0, 0b011110>;
 730 class FEXUPL_D_ENC : MSA_2RF_FMT<0b110011000, 0b1, 0b011110>;
 731
 732 class FEXUPR_W_ENC : MSA_2RF_FMT<0b110011001, 0b0, 0b011110>;
 733 class FEXUPR_D_ENC : MSA_2RF_FMT<0b110011001, 0b1, 0b011110>;
 734
 735 class FFINT_S_W_ENC : MSA_2RF_FMT<0b110011110, 0b0, 0b011110>;
 736 class FFINT_S_D_ENC : MSA_2RF_FMT<0b110011110, 0b1, 0b011110>;
 737
 738 class FFINT_U_W_ENC : MSA_2RF_FMT<0b110011111, 0b0, 0b011110>;
 739 class FFINT_U_D_ENC : MSA_2RF_FMT<0b110011111, 0b1, 0b011110>;
 740
 741 class FFQL_W_ENC : MSA_2RF_FMT<0b110011010, 0b0, 0b011110>;
 742 class FFQL_D_ENC : MSA_2RF_FMT<0b110011010, 0b1, 0b011110>;
 743
 744 class FFQR_W_ENC : MSA_2RF_FMT<0b110011011, 0b0, 0b011110>;
 745 class FFQR_D_ENC : MSA_2RF_FMT<0b110011011, 0b1, 0b011110>;
 746
 747 class FILL_B_ENC : MSA_2R_FILL_FMT<0b11000000, 0b00, 0b011110>;
 748 class FILL_H_ENC : MSA_2R_FILL_FMT<0b11000000, 0b01, 0b011110>;
 749 class FILL_W_ENC : MSA_2R_FILL_FMT<0b11000000, 0b10, 0b011110>;
 750 class FILL_D_ENC : MSA_2R_FILL_D_FMT<0b11000000, 0b11, 0b011110>;
 751
 752 class FLOG2_W_ENC : MSA_2RF_FMT<0b110010111, 0b0, 0b011110>;
 753 class FLOG2_D_ENC : MSA_2RF_FMT<0b110010111, 0b1, 0b011110>;
 754
 755 class FMADD_W_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011011>;
 756 class FMADD_D_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011011>;
 757
 758 class FMAX_W_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011011>;
 759 class FMAX_D_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011011>;
 760
 761 class FMAX_A_W_ENC : MSA_3RF_FMT<0b1111, 0b0, 0b011011>;
 762 class FMAX_A_D_ENC : MSA_3RF_FMT<0b1111, 0b1, 0b011011>;
 763
 764 class FMIN_W_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011011>;
 765 class FMIN_D_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011011>;
 766
 767 class FMIN_A_W_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011011>;
 768 class FMIN_A_D_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011011>;
 769
 770 class FMSUB_W_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011011>;
 771 class FMSUB_D_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011011>;
 772
 773 class FMUL_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011011>;
 774 class FMUL_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011011>;
 775
 776 class FRINT_W_ENC : MSA_2RF_FMT<0b110010110, 0b0, 0b011110>;
 777 class FRINT_D_ENC : MSA_2RF_FMT<0b110010110, 0b1, 0b011110>;
 778
 779 class FRCP_W_ENC : MSA_2RF_FMT<0b110010101, 0b0, 0b011110>;
 780 class FRCP_D_ENC : MSA_2RF_FMT<0b110010101, 0b1, 0b011110>;
 781
 782 class FRSQRT_W_ENC : MSA_2RF_FMT<0b110010100, 0b0, 0b011110>;
 783 class FRSQRT_D_ENC : MSA_2RF_FMT<0b110010100, 0b1, 0b011110>;
 784
 785 class FSAF_W_ENC : MSA_3RF_FMT<0b1000, 0b0, 0b011010>;
 786 class FSAF_D_ENC : MSA_3RF_FMT<0b1000, 0b1, 0b011010>;
 787
 788 class FSEQ_W_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011010>;
 789 class FSEQ_D_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011010>;
 790
 791 class FSLE_W_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011010>;
 792 class FSLE_D_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011010>;
 793
 794 class FSLT_W_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011010>;
 795 class FSLT_D_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011010>;
 796
 797 class FSNE_W_ENC : MSA_3RF_FMT<0b1011, 0b0, 0b011100>;
 798 class FSNE_D_ENC : MSA_3RF_FMT<0b1011, 0b1, 0b011100>;
 799
 800 class FSOR_W_ENC : MSA_3RF_FMT<0b1001, 0b0, 0b011100>;
 801 class FSOR_D_ENC : MSA_3RF_FMT<0b1001, 0b1, 0b011100>;
 802
 803 class FSQRT_W_ENC : MSA_2RF_FMT<0b110010011, 0b0, 0b011110>;
 804 class FSQRT_D_ENC : MSA_2RF_FMT<0b110010011, 0b1, 0b011110>;
 805
 806 class FSUB_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011011>;
 807 class FSUB_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011011>;
 808
 809 class FSUEQ_W_ENC : MSA_3RF_FMT<0b1011, 0b0, 0b011010>;
 810 class FSUEQ_D_ENC : MSA_3RF_FMT<0b1011, 0b1, 0b011010>;
 811
 812 class FSULE_W_ENC : MSA_3RF_FMT<0b1111, 0b0, 0b011010>;
 813 class FSULE_D_ENC : MSA_3RF_FMT<0b1111, 0b1, 0b011010>;
 814
 815 class FSULT_W_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011010>;
 816 class FSULT_D_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011010>;
 817
 818 class FSUN_W_ENC : MSA_3RF_FMT<0b1001, 0b0, 0b011010>;
 819 class FSUN_D_ENC : MSA_3RF_FMT<0b1001, 0b1, 0b011010>;
 820
 821 class FSUNE_W_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011100>;
 822 class FSUNE_D_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011100>;
 823
 824 class FTINT_S_W_ENC : MSA_2RF_FMT<0b110011100, 0b0, 0b011110>;
 825 class FTINT_S_D_ENC : MSA_2RF_FMT<0b110011100, 0b1, 0b011110>;
 826
 827 class FTINT_U_W_ENC : MSA_2RF_FMT<0b110011101, 0b0, 0b011110>;
 828 class FTINT_U_D_ENC : MSA_2RF_FMT<0b110011101, 0b1, 0b011110>;
 829
 830 class FTQ_H_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011011>;
 831 class FTQ_W_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011011>;
 832
 833 class FTRUNC_S_W_ENC : MSA_2RF_FMT<0b110010001, 0b0, 0b011110>;
 834 class FTRUNC_S_D_ENC : MSA_2RF_FMT<0b110010001, 0b1, 0b011110>;
 835
 836 class FTRUNC_U_W_ENC : MSA_2RF_FMT<0b110010010, 0b0, 0b011110>;
 837 class FTRUNC_U_D_ENC : MSA_2RF_FMT<0b110010010, 0b1, 0b011110>;
 838
 839 class HADD_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010101>;
 840 class HADD_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010101>;
 841 class HADD_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010101>;
 842
 843 class HADD_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010101>;
 844 class HADD_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010101>;
 845 class HADD_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010101>;
 846
 847 class HSUB_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010101>;
 848 class HSUB_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010101>;
 849 class HSUB_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010101>;
 850
 851 class HSUB_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010101>;
 852 class HSUB_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010101>;
 853 class HSUB_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010101>;
 854
 855 class ILVEV_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010100>;
 856 class ILVEV_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010100>;
 857 class ILVEV_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010100>;
 858 class ILVEV_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010100>;
 859
 860 class ILVL_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010100>;
 861 class ILVL_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010100>;
 862 class ILVL_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010100>;
 863 class ILVL_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010100>;
 864
 865 class ILVOD_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010100>;
 866 class ILVOD_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010100>;
 867 class ILVOD_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010100>;
 868 class ILVOD_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010100>;
 869
 870 class ILVR_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010100>;
 871 class ILVR_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010100>;
 872 class ILVR_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010100>;
 873 class ILVR_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010100>;
 874
 875 class INSERT_B_ENC : MSA_ELM_INSERT_B_FMT<0b0100, 0b011001>;
 876 class INSERT_H_ENC : MSA_ELM_INSERT_H_FMT<0b0100, 0b011001>;
 877 class INSERT_W_ENC : MSA_ELM_INSERT_W_FMT<0b0100, 0b011001>;
 878 class INSERT_D_ENC : MSA_ELM_INSERT_D_FMT<0b0100, 0b011001>;
 879
 880 class INSVE_B_ENC : MSA_ELM_B_FMT<0b0101, 0b011001>;
 881 class INSVE_H_ENC : MSA_ELM_H_FMT<0b0101, 0b011001>;
 882 class INSVE_W_ENC : MSA_ELM_W_FMT<0b0101, 0b011001>;
 883 class INSVE_D_ENC : MSA_ELM_D_FMT<0b0101, 0b011001>;
 884
 885 class LD_B_ENC   : MSA_MI10_FMT<0b00, 0b1000>;
 886 class LD_H_ENC   : MSA_MI10_FMT<0b01, 0b1000>;
 887 class LD_W_ENC   : MSA_MI10_FMT<0b10, 0b1000>;
 888 class LD_D_ENC   : MSA_MI10_FMT<0b11, 0b1000>;
 889
 890 class LDI_B_ENC  : MSA_I10_FMT<0b110, 0b00, 0b000111>;
 891 class LDI_H_ENC  : MSA_I10_FMT<0b110, 0b01, 0b000111>;
 892 class LDI_W_ENC  : MSA_I10_FMT<0b110, 0b10, 0b000111>;
 893 class LDI_D_ENC  : MSA_I10_FMT<0b110, 0b11, 0b000111>;
 894
 895 class LSA_ENC : SPECIAL_LSA_FMT<0b000101>;
 896 class DLSA_ENC : SPECIAL_DLSA_FMT<0b010101>;
 897
 898 class MADD_Q_H_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011100>;
 899 class MADD_Q_W_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011100>;
 900
 901 class MADDR_Q_H_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011100>;
 902 class MADDR_Q_W_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011100>;
 903
 904 class MADDV_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010010>;
 905 class MADDV_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010010>;
 906 class MADDV_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010010>;
 907 class MADDV_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010010>;
 908
 909 class MAX_A_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b001110>;
 910 class MAX_A_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b001110>;
 911 class MAX_A_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b001110>;
 912 class MAX_A_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b001110>;
 913
 914 class MAX_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001110>;
 915 class MAX_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001110>;
 916 class MAX_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001110>;
 917 class MAX_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001110>;
 918
 919 class MAX_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001110>;
 920 class MAX_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001110>;
 921 class MAX_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001110>;
 922 class MAX_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001110>;
 923
 924 class MAXI_S_B_ENC : MSA_I5_FMT<0b010, 0b00, 0b000110>;
 925 class MAXI_S_H_ENC : MSA_I5_FMT<0b010, 0b01, 0b000110>;
 926 class MAXI_S_W_ENC : MSA_I5_FMT<0b010, 0b10, 0b000110>;
 927 class MAXI_S_D_ENC : MSA_I5_FMT<0b010, 0b11, 0b000110>;
 928
 929 class MAXI_U_B_ENC : MSA_I5_FMT<0b011, 0b00, 0b000110>;
 930 class MAXI_U_H_ENC : MSA_I5_FMT<0b011, 0b01, 0b000110>;
 931 class MAXI_U_W_ENC : MSA_I5_FMT<0b011, 0b10, 0b000110>;
 932 class MAXI_U_D_ENC : MSA_I5_FMT<0b011, 0b11, 0b000110>;
 933
 934 class MIN_A_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b001110>;
 935 class MIN_A_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b001110>;
 936 class MIN_A_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b001110>;
 937 class MIN_A_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b001110>;
 938
 939 class MIN_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001110>;
 940 class MIN_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001110>;
 941 class MIN_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001110>;
 942 class MIN_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001110>;
 943
 944 class MIN_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001110>;
 945 class MIN_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001110>;
 946 class MIN_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001110>;
 947 class MIN_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001110>;
 948
 949 class MINI_S_B_ENC : MSA_I5_FMT<0b100, 0b00, 0b000110>;
 950 class MINI_S_H_ENC : MSA_I5_FMT<0b100, 0b01, 0b000110>;
 951 class MINI_S_W_ENC : MSA_I5_FMT<0b100, 0b10, 0b000110>;
 952 class MINI_S_D_ENC : MSA_I5_FMT<0b100, 0b11, 0b000110>;
 953
 954 class MINI_U_B_ENC : MSA_I5_FMT<0b101, 0b00, 0b000110>;
 955 class MINI_U_H_ENC : MSA_I5_FMT<0b101, 0b01, 0b000110>;
 956 class MINI_U_W_ENC : MSA_I5_FMT<0b101, 0b10, 0b000110>;
 957 class MINI_U_D_ENC : MSA_I5_FMT<0b101, 0b11, 0b000110>;
 958
 959 class MOD_S_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010010>;
 960 class MOD_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010010>;
 961 class MOD_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010010>;
 962 class MOD_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010010>;
 963
 964 class MOD_U_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010010>;
 965 class MOD_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010010>;
 966 class MOD_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010010>;
 967 class MOD_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010010>;
 968
 969 class MOVE_V_ENC : MSA_ELM_FMT<0b0010111110, 0b011001>;
 970
 971 class MSUB_Q_H_ENC : MSA_3RF_FMT<0b0110, 0b0, 0b011100>;
 972 class MSUB_Q_W_ENC : MSA_3RF_FMT<0b0110, 0b1, 0b011100>;
 973
 974 class MSUBR_Q_H_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011100>;
 975 class MSUBR_Q_W_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011100>;
 976
 977 class MSUBV_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010010>;
 978 class MSUBV_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010010>;
 979 class MSUBV_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010010>;
 980 class MSUBV_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010010>;
 981
 982 class MUL_Q_H_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011100>;
 983 class MUL_Q_W_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011100>;
 984
 985 class MULR_Q_H_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011100>;
 986 class MULR_Q_W_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011100>;
 987
 988 class MULV_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010010>;
 989 class MULV_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010010>;
 990 class MULV_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010010>;
 991 class MULV_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010010>;
 992
 993 class NLOC_B_ENC : MSA_2R_FMT<0b11000010, 0b00, 0b011110>;
 994 class NLOC_H_ENC : MSA_2R_FMT<0b11000010, 0b01, 0b011110>;
 995 class NLOC_W_ENC : MSA_2R_FMT<0b11000010, 0b10, 0b011110>;
 996 class NLOC_D_ENC : MSA_2R_FMT<0b11000010, 0b11, 0b011110>;
 997
 998 class NLZC_B_ENC : MSA_2R_FMT<0b11000011, 0b00, 0b011110>;
 999 class NLZC_H_ENC : MSA_2R_FMT<0b11000011, 0b01, 0b011110>;
1000 class NLZC_W_ENC : MSA_2R_FMT<0b11000011, 0b10, 0b011110>;
1001 class NLZC_D_ENC : MSA_2R_FMT<0b11000011, 0b11, 0b011110>;
1002
1003 class NOR_V_ENC : MSA_VEC_FMT<0b00010, 0b011110>;
1004
1005 class NORI_B_ENC : MSA_I8_FMT<0b10, 0b000000>;
1006
1007 class OR_V_ENC : MSA_VEC_FMT<0b00001, 0b011110>;
1008
1009 class ORI_B_ENC  : MSA_I8_FMT<0b01, 0b000000>;
1010
1011 class PCKEV_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010100>;
1012 class PCKEV_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010100>;
1013 class PCKEV_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010100>;
1014 class PCKEV_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010100>;
1015
1016 class PCKOD_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010100>;
1017 class PCKOD_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010100>;
1018 class PCKOD_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010100>;
1019 class PCKOD_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010100>;
1020
1021 class PCNT_B_ENC : MSA_2R_FMT<0b11000001, 0b00, 0b011110>;
1022 class PCNT_H_ENC : MSA_2R_FMT<0b11000001, 0b01, 0b011110>;
1023 class PCNT_W_ENC : MSA_2R_FMT<0b11000001, 0b10, 0b011110>;
1024 class PCNT_D_ENC : MSA_2R_FMT<0b11000001, 0b11, 0b011110>;
1025
1026 class SAT_S_B_ENC : MSA_BIT_B_FMT<0b000, 0b001010>;
1027 class SAT_S_H_ENC : MSA_BIT_H_FMT<0b000, 0b001010>;
1028 class SAT_S_W_ENC : MSA_BIT_W_FMT<0b000, 0b001010>;
1029 class SAT_S_D_ENC : MSA_BIT_D_FMT<0b000, 0b001010>;
1030
1031 class SAT_U_B_ENC : MSA_BIT_B_FMT<0b001, 0b001010>;
1032 class SAT_U_H_ENC : MSA_BIT_H_FMT<0b001, 0b001010>;
1033 class SAT_U_W_ENC : MSA_BIT_W_FMT<0b001, 0b001010>;
1034 class SAT_U_D_ENC : MSA_BIT_D_FMT<0b001, 0b001010>;
1035
1036 class SHF_B_ENC  : MSA_I8_FMT<0b00, 0b000010>;
1037 class SHF_H_ENC  : MSA_I8_FMT<0b01, 0b000010>;
1038 class SHF_W_ENC  : MSA_I8_FMT<0b10, 0b000010>;
1039
1040 class SLD_B_ENC : MSA_3R_INDEX_FMT<0b000, 0b00, 0b010100>;
1041 class SLD_H_ENC : MSA_3R_INDEX_FMT<0b000, 0b01, 0b010100>;
1042 class SLD_W_ENC : MSA_3R_INDEX_FMT<0b000, 0b10, 0b010100>;
1043 class SLD_D_ENC : MSA_3R_INDEX_FMT<0b000, 0b11, 0b010100>;
1044
1045 class SLDI_B_ENC : MSA_ELM_B_FMT<0b0000, 0b011001>;
1046 class SLDI_H_ENC : MSA_ELM_H_FMT<0b0000, 0b011001>;
1047 class SLDI_W_ENC : MSA_ELM_W_FMT<0b0000, 0b011001>;
1048 class SLDI_D_ENC : MSA_ELM_D_FMT<0b0000, 0b011001>;
1049
1050 class SLL_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001101>;
1051 class SLL_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001101>;
1052 class SLL_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001101>;
1053 class SLL_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001101>;
1054
1055 class SLLI_B_ENC : MSA_BIT_B_FMT<0b000, 0b001001>;
1056 class SLLI_H_ENC : MSA_BIT_H_FMT<0b000, 0b001001>;
1057 class SLLI_W_ENC : MSA_BIT_W_FMT<0b000, 0b001001>;
1058 class SLLI_D_ENC : MSA_BIT_D_FMT<0b000, 0b001001>;
1059
1060 class SPLAT_B_ENC : MSA_3R_INDEX_FMT<0b001, 0b00, 0b010100>;
1061 class SPLAT_H_ENC : MSA_3R_INDEX_FMT<0b001, 0b01, 0b010100>;
1062 class SPLAT_W_ENC : MSA_3R_INDEX_FMT<0b001, 0b10, 0b010100>;
1063 class SPLAT_D_ENC : MSA_3R_INDEX_FMT<0b001, 0b11, 0b010100>;
1064
1065 class SPLATI_B_ENC : MSA_ELM_B_FMT<0b0001, 0b011001>;
1066 class SPLATI_H_ENC : MSA_ELM_H_FMT<0b0001, 0b011001>;
1067 class SPLATI_W_ENC : MSA_ELM_W_FMT<0b0001, 0b011001>;
1068 class SPLATI_D_ENC : MSA_ELM_D_FMT<0b0001, 0b011001>;
1069
1070 class SRA_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b001101>;
1071 class SRA_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b001101>;
1072 class SRA_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b001101>;
1073 class SRA_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b001101>;
1074
1075 class SRAI_B_ENC : MSA_BIT_B_FMT<0b001, 0b001001>;
1076 class SRAI_H_ENC : MSA_BIT_H_FMT<0b001, 0b001001>;
1077 class SRAI_W_ENC : MSA_BIT_W_FMT<0b001, 0b001001>;
1078 class SRAI_D_ENC : MSA_BIT_D_FMT<0b001, 0b001001>;
1079
1080 class SRAR_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010101>;
1081 class SRAR_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010101>;
1082 class SRAR_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010101>;
1083 class SRAR_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010101>;
1084
1085 class SRARI_B_ENC : MSA_BIT_B_FMT<0b010, 0b001010>;
1086 class SRARI_H_ENC : MSA_BIT_H_FMT<0b010, 0b001010>;
1087 class SRARI_W_ENC : MSA_BIT_W_FMT<0b010, 0b001010>;
1088 class SRARI_D_ENC : MSA_BIT_D_FMT<0b010, 0b001010>;
1089
1090 class SRL_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001101>;
1091 class SRL_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001101>;
1092 class SRL_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001101>;
1093 class SRL_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001101>;
1094
1095 class SRLI_B_ENC : MSA_BIT_B_FMT<0b010, 0b001001>;
1096 class SRLI_H_ENC : MSA_BIT_H_FMT<0b010, 0b001001>;
1097 class SRLI_W_ENC : MSA_BIT_W_FMT<0b010, 0b001001>;
1098 class SRLI_D_ENC : MSA_BIT_D_FMT<0b010, 0b001001>;
1099
1100 class SRLR_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010101>;
1101 class SRLR_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010101>;
1102 class SRLR_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010101>;
1103 class SRLR_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010101>;
1104
1105 class SRLRI_B_ENC : MSA_BIT_B_FMT<0b011, 0b001010>;
1106 class SRLRI_H_ENC : MSA_BIT_H_FMT<0b011, 0b001010>;
1107 class SRLRI_W_ENC : MSA_BIT_W_FMT<0b011, 0b001010>;
1108 class SRLRI_D_ENC : MSA_BIT_D_FMT<0b011, 0b001010>;
1109
1110 class ST_B_ENC   : MSA_MI10_FMT<0b00, 0b1001>;
1111 class ST_H_ENC   : MSA_MI10_FMT<0b01, 0b1001>;
1112 class ST_W_ENC   : MSA_MI10_FMT<0b10, 0b1001>;
1113 class ST_D_ENC   : MSA_MI10_FMT<0b11, 0b1001>;
1114
1115 class SUBS_S_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010001>;
1116 class SUBS_S_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010001>;
1117 class SUBS_S_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010001>;
1118 class SUBS_S_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010001>;
1119
1120 class SUBS_U_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010001>;
1121 class SUBS_U_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010001>;
1122 class SUBS_U_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010001>;
1123 class SUBS_U_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010001>;
1124
1125 class SUBSUS_U_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010001>;
1126 class SUBSUS_U_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010001>;
1127 class SUBSUS_U_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010001>;
1128 class SUBSUS_U_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010001>;
1129
1130 class SUBSUU_S_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010001>;
1131 class SUBSUU_S_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010001>;
1132 class SUBSUU_S_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010001>;
1133 class SUBSUU_S_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010001>;
1134
1135 class SUBV_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b001110>;
1136 class SUBV_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b001110>;
1137 class SUBV_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b001110>;
1138 class SUBV_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b001110>;
1139
1140 class SUBVI_B_ENC : MSA_I5_FMT<0b001, 0b00, 0b000110>;
1141 class SUBVI_H_ENC : MSA_I5_FMT<0b001, 0b01, 0b000110>;
1142 class SUBVI_W_ENC : MSA_I5_FMT<0b001, 0b10, 0b000110>;
1143 class SUBVI_D_ENC : MSA_I5_FMT<0b001, 0b11, 0b000110>;
1144
1145 class VSHF_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010101>;
1146 class VSHF_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010101>;
1147 class VSHF_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010101>;
1148 class VSHF_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010101>;
1149
1150 class XOR_V_ENC : MSA_VEC_FMT<0b00011, 0b011110>;
1151
1152 class XORI_B_ENC : MSA_I8_FMT<0b11, 0b000000>;
1153
1154 // Instruction desc.
1155 class MSA_BIT_B_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1156                           ComplexPattern Imm, RegisterOperand ROWD,
1157                           RegisterOperand ROWS = ROWD,
1158                           InstrItinClass itin = NoItinerary> {
1159   dag OutOperandList = (outs ROWD:$wd);
1160   dag InOperandList = (ins ROWS:$ws, vsplat_uimm3:$m);
1161   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1162   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1163   InstrItinClass Itinerary = itin;
1164 }
1165
1166 class MSA_BIT_H_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1167                           ComplexPattern Imm, RegisterOperand ROWD,
1168                           RegisterOperand ROWS = ROWD,
1169                           InstrItinClass itin = NoItinerary> {
1170   dag OutOperandList = (outs ROWD:$wd);
1171   dag InOperandList = (ins ROWS:$ws, vsplat_uimm4:$m);
1172   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1173   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1174   InstrItinClass Itinerary = itin;
1175 }
1176
1177 class MSA_BIT_W_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1178                           ComplexPattern Imm, RegisterOperand ROWD,
1179                           RegisterOperand ROWS = ROWD,
1180                           InstrItinClass itin = NoItinerary> {
1181   dag OutOperandList = (outs ROWD:$wd);
1182   dag InOperandList = (ins ROWS:$ws, vsplat_uimm5:$m);
1183   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1184   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1185   InstrItinClass Itinerary = itin;
1186 }
1187
1188 class MSA_BIT_D_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1189                           ComplexPattern Imm, RegisterOperand ROWD,
1190                           RegisterOperand ROWS = ROWD,
1191                           InstrItinClass itin = NoItinerary> {
1192   dag OutOperandList = (outs ROWD:$wd);
1193   dag InOperandList = (ins ROWS:$ws, vsplat_uimm6:$m);
1194   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1195   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1196   InstrItinClass Itinerary = itin;
1197 }
1198
1199 // This class is deprecated and will be removed soon.
1200 class MSA_BIT_B_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1201                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1202                             InstrItinClass itin = NoItinerary> {
1203   dag OutOperandList = (outs ROWD:$wd);
1204   dag InOperandList = (ins ROWS:$ws, uimm3:$m);
1205   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1206   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt3:$m))];
1207   InstrItinClass Itinerary = itin;
1208 }
1209
1210 // This class is deprecated and will be removed soon.
1211 class MSA_BIT_H_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1212                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1213                             InstrItinClass itin = NoItinerary> {
1214   dag OutOperandList = (outs ROWD:$wd);
1215   dag InOperandList = (ins ROWS:$ws, uimm4:$m);
1216   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1217   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt4:$m))];
1218   InstrItinClass Itinerary = itin;
1219 }
1220
1221 // This class is deprecated and will be removed soon.
1222 class MSA_BIT_W_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1223                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1224                             InstrItinClass itin = NoItinerary> {
1225   dag OutOperandList = (outs ROWD:$wd);
1226   dag InOperandList = (ins ROWS:$ws, uimm5:$m);
1227   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1228   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt5:$m))];
1229   InstrItinClass Itinerary = itin;
1230 }
1231
1232 // This class is deprecated and will be removed soon.
1233 class MSA_BIT_D_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1234                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1235                             InstrItinClass itin = NoItinerary> {
1236   dag OutOperandList = (outs ROWD:$wd);
1237   dag InOperandList = (ins ROWS:$ws, uimm6:$m);
1238   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1239   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, immZExt6:$m))];
1240   InstrItinClass Itinerary = itin;
1241 }
1242
1243 class MSA_BIT_BINSXI_DESC_BASE<string instr_asm, ValueType Ty,
1244                                ComplexPattern Mask, RegisterOperand ROWD,
1245                                RegisterOperand ROWS = ROWD,
1246                                InstrItinClass itin = NoItinerary> {
1247   dag OutOperandList = (outs ROWD:$wd);
1248   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, vsplat_uimm8:$m);
1249   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1250   // Note that binsxi and vselect treat the condition operand the opposite
1251   // way to each other.
1252   //   (vselect cond, if_set, if_clear)
1253   //   (BSEL_V cond, if_clear, if_set)
1254   list<dag> Pattern = [(set ROWD:$wd, (vselect (Ty Mask:$m), (Ty ROWD:$ws),
1255                                                ROWS:$wd_in))];
1256   InstrItinClass Itinerary = itin;
1257   string Constraints = "$wd = $wd_in";
1258 }
1259
1260 class MSA_BIT_BINSLI_DESC_BASE<string instr_asm, ValueType Ty,
1261                                RegisterOperand ROWD,
1262                                RegisterOperand ROWS = ROWD,
1263                                InstrItinClass itin = NoItinerary> :
1264   MSA_BIT_BINSXI_DESC_BASE<instr_asm, Ty, vsplat_maskl_bits, ROWD, ROWS, itin>;
1265
1266 class MSA_BIT_BINSRI_DESC_BASE<string instr_asm, ValueType Ty,
1267                                RegisterOperand ROWD,
1268                                RegisterOperand ROWS = ROWD,
1269                                InstrItinClass itin = NoItinerary> :
1270   MSA_BIT_BINSXI_DESC_BASE<instr_asm, Ty, vsplat_maskr_bits, ROWD, ROWS, itin>;
1271
1272 class MSA_BIT_SPLAT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1273                               SplatComplexPattern SplatImm,
1274                               RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1275                               InstrItinClass itin = NoItinerary> {
1276   dag OutOperandList = (outs ROWD:$wd);
1277   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$m);
1278   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1279   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$m))];
1280   InstrItinClass Itinerary = itin;
1281 }
1282
1283 class MSA_COPY_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1284                          ValueType VecTy, RegisterOperand ROD,
1285                          RegisterOperand ROWS,
1286                          InstrItinClass itin = NoItinerary> {
1287   dag OutOperandList = (outs ROD:$rd);
1288   dag InOperandList = (ins ROWS:$ws, uimm4_ptr:$n);
1289   string AsmString = !strconcat(instr_asm, "\t$rd, $ws[$n]");
1290   list<dag> Pattern = [(set ROD:$rd, (OpNode (VecTy ROWS:$ws), immZExt4Ptr:$n))];
1291   InstrItinClass Itinerary = itin;
1292 }
1293
1294 class MSA_ELM_SLD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1295                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1296                             InstrItinClass itin = NoItinerary> {
1297   dag OutOperandList = (outs ROWD:$wd);
1298   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, uimm4:$n);
1299   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$n]");
1300   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1301                                               immZExt4:$n))];
1302   string Constraints = "$wd = $wd_in";
1303   InstrItinClass Itinerary = itin;
1304 }
1305
1306 class MSA_COPY_PSEUDO_BASE<SDPatternOperator OpNode, ValueType VecTy,
1307                            RegisterClass RCD, RegisterClass RCWS> :
1308       MSAPseudo<(outs RCD:$wd), (ins RCWS:$ws, uimm4_ptr:$n),
1309                 [(set RCD:$wd, (OpNode (VecTy RCWS:$ws), immZExt4Ptr:$n))]> {
1310   bit usesCustomInserter = 1;
1311 }
1312
1313 class MSA_I5_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1314                        SplatComplexPattern SplatImm, RegisterOperand ROWD,
1315                        RegisterOperand ROWS = ROWD,
1316                        InstrItinClass itin = NoItinerary> {
1317   dag OutOperandList = (outs ROWD:$wd);
1318   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$imm);
1319   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $imm");
1320   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$imm))];
1321   InstrItinClass Itinerary = itin;
1322 }
1323
1324 class MSA_I8_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1325                        SplatComplexPattern SplatImm, RegisterOperand ROWD,
1326                        RegisterOperand ROWS = ROWD,
1327                        InstrItinClass itin = NoItinerary> {
1328   dag OutOperandList = (outs ROWD:$wd);
1329   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$u8);
1330   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $u8");
1331   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$u8))];
1332   InstrItinClass Itinerary = itin;
1333 }
1334
1335 class MSA_I8_SHF_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1336                            RegisterOperand ROWS = ROWD,
1337                            InstrItinClass itin = NoItinerary> {
1338   dag OutOperandList = (outs ROWD:$wd);
1339   dag InOperandList = (ins ROWS:$ws, uimm8:$u8);
1340   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $u8");
1341   list<dag> Pattern = [(set ROWD:$wd, (MipsSHF immZExt8:$u8, ROWS:$ws))];
1342   InstrItinClass Itinerary = itin;
1343 }
1344
1345 class MSA_I10_LDI_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1346                             InstrItinClass itin = NoItinerary> {
1347   dag OutOperandList = (outs ROWD:$wd);
1348   dag InOperandList = (ins vsplat_simm10:$s10);
1349   string AsmString = !strconcat(instr_asm, "\t$wd, $s10");
1350   // LDI is matched using custom matching code in MipsSEISelDAGToDAG.cpp
1351   list<dag> Pattern = [];
1352   bit hasSideEffects = 0;
1353   InstrItinClass Itinerary = itin;
1354 }
1355
1356 class MSA_2R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1357                        RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1358                        InstrItinClass itin = NoItinerary> {
1359   dag OutOperandList = (outs ROWD:$wd);
1360   dag InOperandList = (ins ROWS:$ws);
1361   string AsmString = !strconcat(instr_asm, "\t$wd, $ws");
1362   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws))];
1363   InstrItinClass Itinerary = itin;
1364 }
1365
1366 class MSA_2R_FILL_DESC_BASE<string instr_asm, ValueType VT,
1367                             SDPatternOperator OpNode, RegisterOperand ROWD,
1368                             RegisterOperand ROS = ROWD,
1369                             InstrItinClass itin = NoItinerary> {
1370   dag OutOperandList = (outs ROWD:$wd);
1371   dag InOperandList = (ins ROS:$rs);
1372   string AsmString = !strconcat(instr_asm, "\t$wd, $rs");
1373   list<dag> Pattern = [(set ROWD:$wd, (VT (OpNode ROS:$rs)))];
1374   InstrItinClass Itinerary = itin;
1375 }
1376
1377 class MSA_2R_FILL_PSEUDO_BASE<ValueType VT, SDPatternOperator OpNode,
1378                               RegisterClass RCWD, RegisterClass RCWS = RCWD> :
1379       MSAPseudo<(outs RCWD:$wd), (ins RCWS:$fs),
1380                 [(set RCWD:$wd, (OpNode RCWS:$fs))]> {
1381   let usesCustomInserter = 1;
1382 }
1383
1384 class MSA_2RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1385                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1386                         InstrItinClass itin = NoItinerary> {
1387   dag OutOperandList = (outs ROWD:$wd);
1388   dag InOperandList = (ins ROWS:$ws);
1389   string AsmString = !strconcat(instr_asm, "\t$wd, $ws");
1390   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws))];
1391   InstrItinClass Itinerary = itin;
1392 }
1393
1394 class MSA_3R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1395                        RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1396                        RegisterOperand ROWT = ROWD,
1397                        InstrItinClass itin = NoItinerary> {
1398   dag OutOperandList = (outs ROWD:$wd);
1399   dag InOperandList = (ins ROWS:$ws, ROWT:$wt);
1400   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1401   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))];
1402   InstrItinClass Itinerary = itin;
1403 }
1404
1405 class MSA_3R_BINSX_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1406                              RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1407                              RegisterOperand ROWT = ROWD,
1408                              InstrItinClass itin = NoItinerary> {
1409   dag OutOperandList = (outs ROWD:$wd);
1410   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1411   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1412   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1413                                               ROWT:$wt))];
1414   string Constraints = "$wd = $wd_in";
1415   InstrItinClass Itinerary = itin;
1416 }
1417
1418 class MSA_3R_SPLAT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1419                              RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1420                              InstrItinClass itin = NoItinerary> {
1421   dag OutOperandList = (outs ROWD:$wd);
1422   dag InOperandList = (ins ROWS:$ws, GPR32Opnd:$rt);
1423   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$rt]");
1424   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, GPR32Opnd:$rt))];
1425   InstrItinClass Itinerary = itin;
1426 }
1427
1428 class MSA_3R_VSHF_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1429                             RegisterOperand ROWS = ROWD,
1430                             RegisterOperand ROWT = ROWD,
1431                             InstrItinClass itin = NoItinerary> {
1432   dag OutOperandList = (outs ROWD:$wd);
1433   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1434   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1435   list<dag> Pattern = [(set ROWD:$wd, (MipsVSHF ROWD:$wd_in, ROWS:$ws,
1436                                                 ROWT:$wt))];
1437   string Constraints = "$wd = $wd_in";
1438   InstrItinClass Itinerary = itin;
1439 }
1440
1441 class MSA_3R_SLD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1442                            RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1443                            InstrItinClass itin = NoItinerary> {
1444   dag OutOperandList = (outs ROWD:$wd);
1445   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, GPR32Opnd:$rt);
1446   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$rt]");
1447   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1448                                               GPR32Opnd:$rt))];
1449   InstrItinClass Itinerary = itin;
1450   string Constraints = "$wd = $wd_in";
1451 }
1452
1453 class MSA_3R_4R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1454                           RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1455                           RegisterOperand ROWT = ROWD,
1456                           InstrItinClass itin = NoItinerary> {
1457   dag OutOperandList = (outs ROWD:$wd);
1458   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1459   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1460   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1461                                               ROWT:$wt))];
1462   InstrItinClass Itinerary = itin;
1463   string Constraints = "$wd = $wd_in";
1464 }
1465
1466 class MSA_3RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1467                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1468                         RegisterOperand ROWT = ROWD,
1469                         InstrItinClass itin = NoItinerary> :
1470   MSA_3R_DESC_BASE<instr_asm, OpNode, ROWD, ROWS, ROWT, itin>;
1471
1472 class MSA_3RF_4RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1473                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1474                             RegisterOperand ROWT = ROWD,
1475                             InstrItinClass itin = NoItinerary> :
1476   MSA_3R_4R_DESC_BASE<instr_asm, OpNode, ROWD, ROWS, ROWT, itin>;
1477
1478 class MSA_CBRANCH_DESC_BASE<string instr_asm, RegisterOperand ROWD> {
1479   dag OutOperandList = (outs);
1480   dag InOperandList = (ins ROWD:$wt, brtarget:$offset);
1481   string AsmString = !strconcat(instr_asm, "\t$wt, $offset");
1482   list<dag> Pattern = [];
1483   InstrItinClass Itinerary = NoItinerary;
1484   bit isBranch = 1;
1485   bit isTerminator = 1;
1486   bit hasDelaySlot = 1;
1487   list<Register> Defs = [AT];
1488 }
1489
1490 class MSA_INSERT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1491                            RegisterOperand ROWD, RegisterOperand ROS,
1492                            InstrItinClass itin = NoItinerary> {
1493   dag OutOperandList = (outs ROWD:$wd);
1494   dag InOperandList = (ins ROWD:$wd_in, ROS:$rs, uimm6_ptr:$n);
1495   string AsmString = !strconcat(instr_asm, "\t$wd[$n], $rs");
1496   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in,
1497                                               ROS:$rs,
1498                                               immZExt6Ptr:$n))];
1499   InstrItinClass Itinerary = itin;
1500   string Constraints = "$wd = $wd_in";
1501 }
1502
1503 class MSA_INSERT_PSEUDO_BASE<SDPatternOperator OpNode, ValueType Ty,
1504                              RegisterOperand ROWD, RegisterOperand ROFS> :
1505       MSAPseudo<(outs ROWD:$wd), (ins ROWD:$wd_in, uimm6_ptr:$n, ROFS:$fs),
1506                 [(set ROWD:$wd, (OpNode (Ty ROWD:$wd_in), ROFS:$fs,
1507                                         immZExt6Ptr:$n))]> {
1508   bit usesCustomInserter = 1;
1509   string Constraints = "$wd = $wd_in";
1510 }
1511
1512 class MSA_INSERT_VIDX_PSEUDO_BASE<SDPatternOperator OpNode, ValueType Ty,
1513                                   RegisterOperand ROWD, RegisterOperand ROFS,
1514                                   RegisterOperand ROIdx> :
1515       MSAPseudo<(outs ROWD:$wd), (ins ROWD:$wd_in, ROIdx:$n, ROFS:$fs),
1516                 [(set ROWD:$wd, (OpNode (Ty ROWD:$wd_in), ROFS:$fs,
1517                                         ROIdx:$n))]> {
1518   bit usesCustomInserter = 1;
1519   string Constraints = "$wd = $wd_in";
1520 }
1521
1522 class MSA_INSVE_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1523                           RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1524                           InstrItinClass itin = NoItinerary> {
1525   dag OutOperandList = (outs ROWD:$wd);
1526   dag InOperandList = (ins ROWD:$wd_in, uimm6:$n, ROWS:$ws, uimmz:$n2);
1527   string AsmString = !strconcat(instr_asm, "\t$wd[$n], $ws[$n2]");
1528   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in,
1529                                               immZExt6:$n,
1530                                               ROWS:$ws,
1531                                               immz:$n2))];
1532   InstrItinClass Itinerary = itin;
1533   string Constraints = "$wd = $wd_in";
1534 }
1535
1536 class MSA_VEC_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1537                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1538                         RegisterOperand ROWT = ROWD,
1539                         InstrItinClass itin = NoItinerary> {
1540   dag OutOperandList = (outs ROWD:$wd);
1541   dag InOperandList = (ins ROWS:$ws, ROWT:$wt);
1542   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1543   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))];
1544   InstrItinClass Itinerary = itin;
1545 }
1546
1547 class MSA_ELM_SPLAT_DESC_BASE<string instr_asm, SplatComplexPattern SplatImm,
1548                               RegisterOperand ROWD,
1549                               RegisterOperand ROWS = ROWD,
1550                               InstrItinClass itin = NoItinerary> {
1551   dag OutOperandList = (outs ROWD:$wd);
1552   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$n);
1553   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$n]");
1554   list<dag> Pattern = [(set ROWD:$wd, (MipsVSHF SplatImm:$n, ROWS:$ws,
1555                                                 ROWS:$ws))];
1556   InstrItinClass Itinerary = itin;
1557 }
1558
1559 class MSA_VEC_PSEUDO_BASE<SDPatternOperator OpNode, RegisterOperand ROWD,
1560                           RegisterOperand ROWS = ROWD,
1561                           RegisterOperand ROWT = ROWD> :
1562       MSAPseudo<(outs ROWD:$wd), (ins ROWS:$ws, ROWT:$wt),
1563                 [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))]>;
1564
1565 class ADD_A_B_DESC : MSA_3R_DESC_BASE<"add_a.b", int_mips_add_a_b, MSA128BOpnd>,
1566                      IsCommutable;
1567 class ADD_A_H_DESC : MSA_3R_DESC_BASE<"add_a.h", int_mips_add_a_h, MSA128HOpnd>,
1568                      IsCommutable;
1569 class ADD_A_W_DESC : MSA_3R_DESC_BASE<"add_a.w", int_mips_add_a_w, MSA128WOpnd>,
1570                      IsCommutable;
1571 class ADD_A_D_DESC : MSA_3R_DESC_BASE<"add_a.d", int_mips_add_a_d, MSA128DOpnd>,
1572                      IsCommutable;
1573
1574 class ADDS_A_B_DESC : MSA_3R_DESC_BASE<"adds_a.b", int_mips_adds_a_b,
1575                                        MSA128BOpnd>, IsCommutable;
1576 class ADDS_A_H_DESC : MSA_3R_DESC_BASE<"adds_a.h", int_mips_adds_a_h,
1577                                        MSA128HOpnd>, IsCommutable;
1578 class ADDS_A_W_DESC : MSA_3R_DESC_BASE<"adds_a.w", int_mips_adds_a_w,
1579                                        MSA128WOpnd>, IsCommutable;
1580 class ADDS_A_D_DESC : MSA_3R_DESC_BASE<"adds_a.d", int_mips_adds_a_d,
1581                                        MSA128DOpnd>, IsCommutable;
1582
1583 class ADDS_S_B_DESC : MSA_3R_DESC_BASE<"adds_s.b", int_mips_adds_s_b,
1584                                        MSA128BOpnd>, IsCommutable;
1585 class ADDS_S_H_DESC : MSA_3R_DESC_BASE<"adds_s.h", int_mips_adds_s_h,
1586                                        MSA128HOpnd>, IsCommutable;
1587 class ADDS_S_W_DESC : MSA_3R_DESC_BASE<"adds_s.w", int_mips_adds_s_w,
1588                                        MSA128WOpnd>, IsCommutable;
1589 class ADDS_S_D_DESC : MSA_3R_DESC_BASE<"adds_s.d", int_mips_adds_s_d,
1590                                        MSA128DOpnd>, IsCommutable;
1591
1592 class ADDS_U_B_DESC : MSA_3R_DESC_BASE<"adds_u.b", int_mips_adds_u_b,
1593                                        MSA128BOpnd>, IsCommutable;
1594 class ADDS_U_H_DESC : MSA_3R_DESC_BASE<"adds_u.h", int_mips_adds_u_h,
1595                                        MSA128HOpnd>, IsCommutable;
1596 class ADDS_U_W_DESC : MSA_3R_DESC_BASE<"adds_u.w", int_mips_adds_u_w,
1597                                        MSA128WOpnd>, IsCommutable;
1598 class ADDS_U_D_DESC : MSA_3R_DESC_BASE<"adds_u.d", int_mips_adds_u_d,
1599                                        MSA128DOpnd>, IsCommutable;
1600
1601 class ADDV_B_DESC : MSA_3R_DESC_BASE<"addv.b", add, MSA128BOpnd>, IsCommutable;
1602 class ADDV_H_DESC : MSA_3R_DESC_BASE<"addv.h", add, MSA128HOpnd>, IsCommutable;
1603 class ADDV_W_DESC : MSA_3R_DESC_BASE<"addv.w", add, MSA128WOpnd>, IsCommutable;
1604 class ADDV_D_DESC : MSA_3R_DESC_BASE<"addv.d", add, MSA128DOpnd>, IsCommutable;
1605
1606 class ADDVI_B_DESC : MSA_I5_DESC_BASE<"addvi.b", add, vsplati8_uimm5,
1607                                       MSA128BOpnd>;
1608 class ADDVI_H_DESC : MSA_I5_DESC_BASE<"addvi.h", add, vsplati16_uimm5,
1609                                       MSA128HOpnd>;
1610 class ADDVI_W_DESC : MSA_I5_DESC_BASE<"addvi.w", add, vsplati32_uimm5,
1611                                       MSA128WOpnd>;
1612 class ADDVI_D_DESC : MSA_I5_DESC_BASE<"addvi.d", add, vsplati64_uimm5,
1613                                       MSA128DOpnd>;
1614
1615 class AND_V_DESC : MSA_VEC_DESC_BASE<"and.v", and, MSA128BOpnd>;
1616 class AND_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128HOpnd>;
1617 class AND_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128WOpnd>;
1618 class AND_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128DOpnd>;
1619
1620 class ANDI_B_DESC : MSA_I8_DESC_BASE<"andi.b", and, vsplati8_uimm8,
1621                                      MSA128BOpnd>;
1622
1623 class ASUB_S_B_DESC : MSA_3R_DESC_BASE<"asub_s.b", int_mips_asub_s_b,
1624                                        MSA128BOpnd>;
1625 class ASUB_S_H_DESC : MSA_3R_DESC_BASE<"asub_s.h", int_mips_asub_s_h,
1626                                        MSA128HOpnd>;
1627 class ASUB_S_W_DESC : MSA_3R_DESC_BASE<"asub_s.w", int_mips_asub_s_w,
1628                                        MSA128WOpnd>;
1629 class ASUB_S_D_DESC : MSA_3R_DESC_BASE<"asub_s.d", int_mips_asub_s_d,
1630                                        MSA128DOpnd>;
1631
1632 class ASUB_U_B_DESC : MSA_3R_DESC_BASE<"asub_u.b", int_mips_asub_u_b,
1633                                        MSA128BOpnd>;
1634 class ASUB_U_H_DESC : MSA_3R_DESC_BASE<"asub_u.h", int_mips_asub_u_h,
1635                                        MSA128HOpnd>;
1636 class ASUB_U_W_DESC : MSA_3R_DESC_BASE<"asub_u.w", int_mips_asub_u_w,
1637                                        MSA128WOpnd>;
1638 class ASUB_U_D_DESC : MSA_3R_DESC_BASE<"asub_u.d", int_mips_asub_u_d,
1639                                        MSA128DOpnd>;
1640
1641 class AVE_S_B_DESC : MSA_3R_DESC_BASE<"ave_s.b", int_mips_ave_s_b, MSA128BOpnd>,
1642                      IsCommutable;
1643 class AVE_S_H_DESC : MSA_3R_DESC_BASE<"ave_s.h", int_mips_ave_s_h, MSA128HOpnd>,
1644                      IsCommutable;
1645 class AVE_S_W_DESC : MSA_3R_DESC_BASE<"ave_s.w", int_mips_ave_s_w, MSA128WOpnd>,
1646                      IsCommutable;
1647 class AVE_S_D_DESC : MSA_3R_DESC_BASE<"ave_s.d", int_mips_ave_s_d, MSA128DOpnd>,
1648                      IsCommutable;
1649
1650 class AVE_U_B_DESC : MSA_3R_DESC_BASE<"ave_u.b", int_mips_ave_u_b, MSA128BOpnd>,
1651                      IsCommutable;
1652 class AVE_U_H_DESC : MSA_3R_DESC_BASE<"ave_u.h", int_mips_ave_u_h, MSA128HOpnd>,
1653                      IsCommutable;
1654 class AVE_U_W_DESC : MSA_3R_DESC_BASE<"ave_u.w", int_mips_ave_u_w, MSA128WOpnd>,
1655                      IsCommutable;
1656 class AVE_U_D_DESC : MSA_3R_DESC_BASE<"ave_u.d", int_mips_ave_u_d, MSA128DOpnd>,
1657                      IsCommutable;
1658
1659 class AVER_S_B_DESC : MSA_3R_DESC_BASE<"aver_s.b", int_mips_aver_s_b,
1660                                        MSA128BOpnd>, IsCommutable;
1661 class AVER_S_H_DESC : MSA_3R_DESC_BASE<"aver_s.h", int_mips_aver_s_h,
1662                                        MSA128HOpnd>, IsCommutable;
1663 class AVER_S_W_DESC : MSA_3R_DESC_BASE<"aver_s.w", int_mips_aver_s_w,
1664                                        MSA128WOpnd>, IsCommutable;
1665 class AVER_S_D_DESC : MSA_3R_DESC_BASE<"aver_s.d", int_mips_aver_s_d,
1666                                        MSA128DOpnd>, IsCommutable;
1667
1668 class AVER_U_B_DESC : MSA_3R_DESC_BASE<"aver_u.b", int_mips_aver_u_b,
1669                                        MSA128BOpnd>, IsCommutable;
1670 class AVER_U_H_DESC : MSA_3R_DESC_BASE<"aver_u.h", int_mips_aver_u_h,
1671                                        MSA128HOpnd>, IsCommutable;
1672 class AVER_U_W_DESC : MSA_3R_DESC_BASE<"aver_u.w", int_mips_aver_u_w,
1673                                        MSA128WOpnd>, IsCommutable;
1674 class AVER_U_D_DESC : MSA_3R_DESC_BASE<"aver_u.d", int_mips_aver_u_d,
1675                                        MSA128DOpnd>, IsCommutable;
1676
1677 class BCLR_B_DESC : MSA_3R_DESC_BASE<"bclr.b", vbclr_b, MSA128BOpnd>;
1678 class BCLR_H_DESC : MSA_3R_DESC_BASE<"bclr.h", vbclr_h, MSA128HOpnd>;
1679 class BCLR_W_DESC : MSA_3R_DESC_BASE<"bclr.w", vbclr_w, MSA128WOpnd>;
1680 class BCLR_D_DESC : MSA_3R_DESC_BASE<"bclr.d", vbclr_d, MSA128DOpnd>;
1681
1682 class BCLRI_B_DESC : MSA_BIT_B_DESC_BASE<"bclri.b", and, vsplat_uimm_inv_pow2,
1683                                          MSA128BOpnd>;
1684 class BCLRI_H_DESC : MSA_BIT_H_DESC_BASE<"bclri.h", and, vsplat_uimm_inv_pow2,
1685                                          MSA128HOpnd>;
1686 class BCLRI_W_DESC : MSA_BIT_W_DESC_BASE<"bclri.w", and, vsplat_uimm_inv_pow2,
1687                                          MSA128WOpnd>;
1688 class BCLRI_D_DESC : MSA_BIT_D_DESC_BASE<"bclri.d", and, vsplat_uimm_inv_pow2,
1689                                          MSA128DOpnd>;
1690
1691 class BINSL_B_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.b", int_mips_binsl_b,
1692                                             MSA128BOpnd>;
1693 class BINSL_H_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.h", int_mips_binsl_h,
1694                                             MSA128HOpnd>;
1695 class BINSL_W_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.w", int_mips_binsl_w,
1696                                             MSA128WOpnd>;
1697 class BINSL_D_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.d", int_mips_binsl_d,
1698                                             MSA128DOpnd>;
1699
1700 class BINSLI_B_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.b", v16i8, MSA128BOpnd>;
1701 class BINSLI_H_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.h", v8i16, MSA128HOpnd>;
1702 class BINSLI_W_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.w", v4i32, MSA128WOpnd>;
1703 class BINSLI_D_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.d", v2i64, MSA128DOpnd>;
1704
1705 class BINSR_B_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.b", int_mips_binsr_b,
1706                                             MSA128BOpnd>;
1707 class BINSR_H_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.h", int_mips_binsr_h,
1708                                             MSA128HOpnd>;
1709 class BINSR_W_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.w", int_mips_binsr_w,
1710                                             MSA128WOpnd>;
1711 class BINSR_D_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.d", int_mips_binsr_d,
1712                                             MSA128DOpnd>;
1713
1714 class BINSRI_B_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.b", v16i8, MSA128BOpnd>;
1715 class BINSRI_H_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.h", v8i16, MSA128HOpnd>;
1716 class BINSRI_W_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.w", v4i32, MSA128WOpnd>;
1717 class BINSRI_D_DESC : MSA_BIT_BINSRI_DESC_BASE<"binsri.d", v2i64, MSA128DOpnd>;
1718
1719 class BMNZ_V_DESC {
1720   dag OutOperandList = (outs MSA128BOpnd:$wd);
1721   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1722                        MSA128BOpnd:$wt);
1723   string AsmString = "bmnz.v\t$wd, $ws, $wt";
1724   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wt,
1725                                                       MSA128BOpnd:$ws,
1726                                                       MSA128BOpnd:$wd_in))];
1727   InstrItinClass Itinerary = NoItinerary;
1728   string Constraints = "$wd = $wd_in";
1729 }
1730
1731 class BMNZI_B_DESC {
1732   dag OutOperandList = (outs MSA128BOpnd:$wd);
1733   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1734                            vsplat_uimm8:$u8);
1735   string AsmString = "bmnzi.b\t$wd, $ws, $u8";
1736   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect vsplati8_uimm8:$u8,
1737                                                       MSA128BOpnd:$ws,
1738                                                       MSA128BOpnd:$wd_in))];
1739   InstrItinClass Itinerary = NoItinerary;
1740   string Constraints = "$wd = $wd_in";
1741 }
1742
1743 class BMZ_V_DESC {
1744   dag OutOperandList = (outs MSA128BOpnd:$wd);
1745   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1746                        MSA128BOpnd:$wt);
1747   string AsmString = "bmz.v\t$wd, $ws, $wt";
1748   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wt,
1749                                                       MSA128BOpnd:$wd_in,
1750                                                       MSA128BOpnd:$ws))];
1751   InstrItinClass Itinerary = NoItinerary;
1752   string Constraints = "$wd = $wd_in";
1753 }
1754
1755 class BMZI_B_DESC {
1756   dag OutOperandList = (outs MSA128BOpnd:$wd);
1757   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1758                            vsplat_uimm8:$u8);
1759   string AsmString = "bmzi.b\t$wd, $ws, $u8";
1760   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect vsplati8_uimm8:$u8,
1761                                                       MSA128BOpnd:$wd_in,
1762                                                       MSA128BOpnd:$ws))];
1763   InstrItinClass Itinerary = NoItinerary;
1764   string Constraints = "$wd = $wd_in";
1765 }
1766
1767 class BNEG_B_DESC : MSA_3R_DESC_BASE<"bneg.b", vbneg_b, MSA128BOpnd>;
1768 class BNEG_H_DESC : MSA_3R_DESC_BASE<"bneg.h", vbneg_h, MSA128HOpnd>;
1769 class BNEG_W_DESC : MSA_3R_DESC_BASE<"bneg.w", vbneg_w, MSA128WOpnd>;
1770 class BNEG_D_DESC : MSA_3R_DESC_BASE<"bneg.d", vbneg_d, MSA128DOpnd>;
1771
1772 class BNEGI_B_DESC : MSA_BIT_B_DESC_BASE<"bnegi.b", xor, vsplat_uimm_pow2,
1773                                          MSA128BOpnd>;
1774 class BNEGI_H_DESC : MSA_BIT_H_DESC_BASE<"bnegi.h", xor, vsplat_uimm_pow2,
1775                                          MSA128HOpnd>;
1776 class BNEGI_W_DESC : MSA_BIT_W_DESC_BASE<"bnegi.w", xor, vsplat_uimm_pow2,
1777                                          MSA128WOpnd>;
1778 class BNEGI_D_DESC : MSA_BIT_D_DESC_BASE<"bnegi.d", xor, vsplat_uimm_pow2,
1779                                          MSA128DOpnd>;
1780
1781 class BNZ_B_DESC : MSA_CBRANCH_DESC_BASE<"bnz.b", MSA128BOpnd>;
1782 class BNZ_H_DESC : MSA_CBRANCH_DESC_BASE<"bnz.h", MSA128HOpnd>;
1783 class BNZ_W_DESC : MSA_CBRANCH_DESC_BASE<"bnz.w", MSA128WOpnd>;
1784 class BNZ_D_DESC : MSA_CBRANCH_DESC_BASE<"bnz.d", MSA128DOpnd>;
1785
1786 class BNZ_V_DESC : MSA_CBRANCH_DESC_BASE<"bnz.v", MSA128BOpnd>;
1787
1788 class BSEL_V_DESC {
1789   dag OutOperandList = (outs MSA128BOpnd:$wd);
1790   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1791                        MSA128BOpnd:$wt);
1792   string AsmString = "bsel.v\t$wd, $ws, $wt";
1793   // Note that vselect and BSEL_V treat the condition operand the opposite way
1794   // from each other.
1795   //   (vselect cond, if_set, if_clear)
1796   //   (BSEL_V cond, if_clear, if_set)
1797   list<dag> Pattern = [(set MSA128BOpnd:$wd,
1798                         (vselect MSA128BOpnd:$wd_in, MSA128BOpnd:$wt,
1799                                                      MSA128BOpnd:$ws))];
1800   InstrItinClass Itinerary = NoItinerary;
1801   string Constraints = "$wd = $wd_in";
1802 }
1803
1804 class BSELI_B_DESC {
1805   dag OutOperandList = (outs MSA128BOpnd:$wd);
1806   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1807                            vsplat_uimm8:$u8);
1808   string AsmString = "bseli.b\t$wd, $ws, $u8";
1809   // Note that vselect and BSEL_V treat the condition operand the opposite way
1810   // from each other.
1811   //   (vselect cond, if_set, if_clear)
1812   //   (BSEL_V cond, if_clear, if_set)
1813   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wd_in,
1814                                                       vsplati8_uimm8:$u8,
1815                                                       MSA128BOpnd:$ws))];
1816   InstrItinClass Itinerary = NoItinerary;
1817   string Constraints = "$wd = $wd_in";
1818 }
1819
1820 class BSET_B_DESC : MSA_3R_DESC_BASE<"bset.b", vbset_b, MSA128BOpnd>;
1821 class BSET_H_DESC : MSA_3R_DESC_BASE<"bset.h", vbset_h, MSA128HOpnd>;
1822 class BSET_W_DESC : MSA_3R_DESC_BASE<"bset.w", vbset_w, MSA128WOpnd>;
1823 class BSET_D_DESC : MSA_3R_DESC_BASE<"bset.d", vbset_d, MSA128DOpnd>;
1824
1825 class BSETI_B_DESC : MSA_BIT_B_DESC_BASE<"bseti.b", or, vsplat_uimm_pow2,
1826                                          MSA128BOpnd>;
1827 class BSETI_H_DESC : MSA_BIT_H_DESC_BASE<"bseti.h", or, vsplat_uimm_pow2,
1828                                          MSA128HOpnd>;
1829 class BSETI_W_DESC : MSA_BIT_W_DESC_BASE<"bseti.w", or, vsplat_uimm_pow2,
1830                                          MSA128WOpnd>;
1831 class BSETI_D_DESC : MSA_BIT_D_DESC_BASE<"bseti.d", or, vsplat_uimm_pow2,
1832                                          MSA128DOpnd>;
1833
1834 class BZ_B_DESC : MSA_CBRANCH_DESC_BASE<"bz.b", MSA128BOpnd>;
1835 class BZ_H_DESC : MSA_CBRANCH_DESC_BASE<"bz.h", MSA128HOpnd>;
1836 class BZ_W_DESC : MSA_CBRANCH_DESC_BASE<"bz.w", MSA128WOpnd>;
1837 class BZ_D_DESC : MSA_CBRANCH_DESC_BASE<"bz.d", MSA128DOpnd>;
1838
1839 class BZ_V_DESC : MSA_CBRANCH_DESC_BASE<"bz.v", MSA128BOpnd>;
1840
1841 class CEQ_B_DESC : MSA_3R_DESC_BASE<"ceq.b", vseteq_v16i8, MSA128BOpnd>,
1842                    IsCommutable;
1843 class CEQ_H_DESC : MSA_3R_DESC_BASE<"ceq.h", vseteq_v8i16, MSA128HOpnd>,
1844                    IsCommutable;
1845 class CEQ_W_DESC : MSA_3R_DESC_BASE<"ceq.w", vseteq_v4i32, MSA128WOpnd>,
1846                    IsCommutable;
1847 class CEQ_D_DESC : MSA_3R_DESC_BASE<"ceq.d", vseteq_v2i64, MSA128DOpnd>,
1848                    IsCommutable;
1849
1850 class CEQI_B_DESC : MSA_I5_DESC_BASE<"ceqi.b", vseteq_v16i8, vsplati8_simm5,
1851                                      MSA128BOpnd>;
1852 class CEQI_H_DESC : MSA_I5_DESC_BASE<"ceqi.h", vseteq_v8i16, vsplati16_simm5,
1853                                      MSA128HOpnd>;
1854 class CEQI_W_DESC : MSA_I5_DESC_BASE<"ceqi.w", vseteq_v4i32, vsplati32_simm5,
1855                                      MSA128WOpnd>;
1856 class CEQI_D_DESC : MSA_I5_DESC_BASE<"ceqi.d", vseteq_v2i64, vsplati64_simm5,
1857                                      MSA128DOpnd>;
1858
1859 class CFCMSA_DESC {
1860   dag OutOperandList = (outs GPR32Opnd:$rd);
1861   dag InOperandList = (ins MSA128CROpnd:$cs);
1862   string AsmString = "cfcmsa\t$rd, $cs";
1863   InstrItinClass Itinerary = NoItinerary;
1864   bit hasSideEffects = 1;
1865 }
1866
1867 class CLE_S_B_DESC : MSA_3R_DESC_BASE<"cle_s.b", vsetle_v16i8, MSA128BOpnd>;
1868 class CLE_S_H_DESC : MSA_3R_DESC_BASE<"cle_s.h", vsetle_v8i16, MSA128HOpnd>;
1869 class CLE_S_W_DESC : MSA_3R_DESC_BASE<"cle_s.w", vsetle_v4i32, MSA128WOpnd>;
1870 class CLE_S_D_DESC : MSA_3R_DESC_BASE<"cle_s.d", vsetle_v2i64, MSA128DOpnd>;
1871
1872 class CLE_U_B_DESC : MSA_3R_DESC_BASE<"cle_u.b", vsetule_v16i8, MSA128BOpnd>;
1873 class CLE_U_H_DESC : MSA_3R_DESC_BASE<"cle_u.h", vsetule_v8i16, MSA128HOpnd>;
1874 class CLE_U_W_DESC : MSA_3R_DESC_BASE<"cle_u.w", vsetule_v4i32, MSA128WOpnd>;
1875 class CLE_U_D_DESC : MSA_3R_DESC_BASE<"cle_u.d", vsetule_v2i64, MSA128DOpnd>;
1876
1877 class CLEI_S_B_DESC : MSA_I5_DESC_BASE<"clei_s.b", vsetle_v16i8,
1878                                        vsplati8_simm5,  MSA128BOpnd>;
1879 class CLEI_S_H_DESC : MSA_I5_DESC_BASE<"clei_s.h", vsetle_v8i16,
1880                                        vsplati16_simm5, MSA128HOpnd>;
1881 class CLEI_S_W_DESC : MSA_I5_DESC_BASE<"clei_s.w", vsetle_v4i32,
1882                                        vsplati32_simm5, MSA128WOpnd>;
1883 class CLEI_S_D_DESC : MSA_I5_DESC_BASE<"clei_s.d", vsetle_v2i64,
1884                                        vsplati64_simm5, MSA128DOpnd>;
1885
1886 class CLEI_U_B_DESC : MSA_I5_DESC_BASE<"clei_u.b", vsetule_v16i8,
1887                                        vsplati8_uimm5,  MSA128BOpnd>;
1888 class CLEI_U_H_DESC : MSA_I5_DESC_BASE<"clei_u.h", vsetule_v8i16,
1889                                        vsplati16_uimm5, MSA128HOpnd>;
1890 class CLEI_U_W_DESC : MSA_I5_DESC_BASE<"clei_u.w", vsetule_v4i32,
1891                                        vsplati32_uimm5, MSA128WOpnd>;
1892 class CLEI_U_D_DESC : MSA_I5_DESC_BASE<"clei_u.d", vsetule_v2i64,
1893                                        vsplati64_uimm5, MSA128DOpnd>;
1894
1895 class CLT_S_B_DESC : MSA_3R_DESC_BASE<"clt_s.b", vsetlt_v16i8, MSA128BOpnd>;
1896 class CLT_S_H_DESC : MSA_3R_DESC_BASE<"clt_s.h", vsetlt_v8i16, MSA128HOpnd>;
1897 class CLT_S_W_DESC : MSA_3R_DESC_BASE<"clt_s.w", vsetlt_v4i32, MSA128WOpnd>;
1898 class CLT_S_D_DESC : MSA_3R_DESC_BASE<"clt_s.d", vsetlt_v2i64, MSA128DOpnd>;
1899
1900 class CLT_U_B_DESC : MSA_3R_DESC_BASE<"clt_u.b", vsetult_v16i8, MSA128BOpnd>;
1901 class CLT_U_H_DESC : MSA_3R_DESC_BASE<"clt_u.h", vsetult_v8i16, MSA128HOpnd>;
1902 class CLT_U_W_DESC : MSA_3R_DESC_BASE<"clt_u.w", vsetult_v4i32, MSA128WOpnd>;
1903 class CLT_U_D_DESC : MSA_3R_DESC_BASE<"clt_u.d", vsetult_v2i64, MSA128DOpnd>;
1904
1905 class CLTI_S_B_DESC : MSA_I5_DESC_BASE<"clti_s.b", vsetlt_v16i8,
1906                                        vsplati8_simm5, MSA128BOpnd>;
1907 class CLTI_S_H_DESC : MSA_I5_DESC_BASE<"clti_s.h", vsetlt_v8i16,
1908                                        vsplati16_simm5, MSA128HOpnd>;
1909 class CLTI_S_W_DESC : MSA_I5_DESC_BASE<"clti_s.w", vsetlt_v4i32,
1910                                        vsplati32_simm5, MSA128WOpnd>;
1911 class CLTI_S_D_DESC : MSA_I5_DESC_BASE<"clti_s.d", vsetlt_v2i64,
1912                                        vsplati64_simm5, MSA128DOpnd>;
1913
1914 class CLTI_U_B_DESC : MSA_I5_DESC_BASE<"clti_u.b", vsetult_v16i8,
1915                                        vsplati8_uimm5, MSA128BOpnd>;
1916 class CLTI_U_H_DESC : MSA_I5_DESC_BASE<"clti_u.h", vsetult_v8i16,
1917                                        vsplati16_uimm5, MSA128HOpnd>;
1918 class CLTI_U_W_DESC : MSA_I5_DESC_BASE<"clti_u.w", vsetult_v4i32,
1919                                        vsplati32_uimm5, MSA128WOpnd>;
1920 class CLTI_U_D_DESC : MSA_I5_DESC_BASE<"clti_u.d", vsetult_v2i64,
1921                                        vsplati64_uimm5, MSA128DOpnd>;
1922
1923 class COPY_S_B_DESC : MSA_COPY_DESC_BASE<"copy_s.b", vextract_sext_i8,  v16i8,
1924                                          GPR32Opnd, MSA128BOpnd>;
1925 class COPY_S_H_DESC : MSA_COPY_DESC_BASE<"copy_s.h", vextract_sext_i16, v8i16,
1926                                          GPR32Opnd, MSA128HOpnd>;
1927 class COPY_S_W_DESC : MSA_COPY_DESC_BASE<"copy_s.w", vextract_sext_i32, v4i32,
1928                                          GPR32Opnd, MSA128WOpnd>;
1929 class COPY_S_D_DESC : MSA_COPY_DESC_BASE<"copy_s.d", vextract_sext_i64, v2i64,
1930                                          GPR64Opnd, MSA128DOpnd>;
1931
1932 class COPY_U_B_DESC : MSA_COPY_DESC_BASE<"copy_u.b", vextract_zext_i8,  v16i8,
1933                                          GPR32Opnd, MSA128BOpnd>;
1934 class COPY_U_H_DESC : MSA_COPY_DESC_BASE<"copy_u.h", vextract_zext_i16, v8i16,
1935                                          GPR32Opnd, MSA128HOpnd>;
1936 class COPY_U_W_DESC : MSA_COPY_DESC_BASE<"copy_u.w", vextract_zext_i32, v4i32,
1937                                          GPR32Opnd, MSA128WOpnd>;
1938
1939 class COPY_FW_PSEUDO_DESC : MSA_COPY_PSEUDO_BASE<vector_extract, v4f32, FGR32,
1940                                                  MSA128W>;
1941 class COPY_FD_PSEUDO_DESC : MSA_COPY_PSEUDO_BASE<vector_extract, v2f64, FGR64,
1942                                                  MSA128D>;
1943
1944 class CTCMSA_DESC {
1945   dag OutOperandList = (outs);
1946   dag InOperandList = (ins MSA128CROpnd:$cd, GPR32Opnd:$rs);
1947   string AsmString = "ctcmsa\t$cd, $rs";
1948   InstrItinClass Itinerary = NoItinerary;
1949   bit hasSideEffects = 1;
1950 }
1951
1952 class DIV_S_B_DESC : MSA_3R_DESC_BASE<"div_s.b", sdiv, MSA128BOpnd>;
1953 class DIV_S_H_DESC : MSA_3R_DESC_BASE<"div_s.h", sdiv, MSA128HOpnd>;
1954 class DIV_S_W_DESC : MSA_3R_DESC_BASE<"div_s.w", sdiv, MSA128WOpnd>;
1955 class DIV_S_D_DESC : MSA_3R_DESC_BASE<"div_s.d", sdiv, MSA128DOpnd>;
1956
1957 class DIV_U_B_DESC : MSA_3R_DESC_BASE<"div_u.b", udiv, MSA128BOpnd>;
1958 class DIV_U_H_DESC : MSA_3R_DESC_BASE<"div_u.h", udiv, MSA128HOpnd>;
1959 class DIV_U_W_DESC : MSA_3R_DESC_BASE<"div_u.w", udiv, MSA128WOpnd>;
1960 class DIV_U_D_DESC : MSA_3R_DESC_BASE<"div_u.d", udiv, MSA128DOpnd>;
1961
1962 class DOTP_S_H_DESC : MSA_3R_DESC_BASE<"dotp_s.h", int_mips_dotp_s_h,
1963                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>,
1964                       IsCommutable;
1965 class DOTP_S_W_DESC : MSA_3R_DESC_BASE<"dotp_s.w", int_mips_dotp_s_w,
1966                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>,
1967                       IsCommutable;
1968 class DOTP_S_D_DESC : MSA_3R_DESC_BASE<"dotp_s.d", int_mips_dotp_s_d,
1969                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>,
1970                       IsCommutable;
1971
1972 class DOTP_U_H_DESC : MSA_3R_DESC_BASE<"dotp_u.h", int_mips_dotp_u_h,
1973                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>,
1974                       IsCommutable;
1975 class DOTP_U_W_DESC : MSA_3R_DESC_BASE<"dotp_u.w", int_mips_dotp_u_w,
1976                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>,
1977                       IsCommutable;
1978 class DOTP_U_D_DESC : MSA_3R_DESC_BASE<"dotp_u.d", int_mips_dotp_u_d,
1979                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>,
1980                       IsCommutable;
1981
1982 class DPADD_S_H_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.h", int_mips_dpadd_s_h,
1983                                            MSA128HOpnd, MSA128BOpnd,
1984                                            MSA128BOpnd>, IsCommutable;
1985 class DPADD_S_W_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.w", int_mips_dpadd_s_w,
1986                                            MSA128WOpnd, MSA128HOpnd,
1987                                            MSA128HOpnd>, IsCommutable;
1988 class DPADD_S_D_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.d", int_mips_dpadd_s_d,
1989                                            MSA128DOpnd, MSA128WOpnd,
1990                                            MSA128WOpnd>, IsCommutable;
1991
1992 class DPADD_U_H_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.h", int_mips_dpadd_u_h,
1993                                            MSA128HOpnd, MSA128BOpnd,
1994                                            MSA128BOpnd>, IsCommutable;
1995 class DPADD_U_W_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.w", int_mips_dpadd_u_w,
1996                                            MSA128WOpnd, MSA128HOpnd,
1997                                            MSA128HOpnd>, IsCommutable;
1998 class DPADD_U_D_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.d", int_mips_dpadd_u_d,
1999                                            MSA128DOpnd, MSA128WOpnd,
2000                                            MSA128WOpnd>, IsCommutable;
2001
2002 class DPSUB_S_H_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.h", int_mips_dpsub_s_h,
2003                                            MSA128HOpnd, MSA128BOpnd,
2004                                            MSA128BOpnd>;
2005 class DPSUB_S_W_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.w", int_mips_dpsub_s_w,
2006                                            MSA128WOpnd, MSA128HOpnd,
2007                                            MSA128HOpnd>;
2008 class DPSUB_S_D_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.d", int_mips_dpsub_s_d,
2009                                            MSA128DOpnd, MSA128WOpnd,
2010                                            MSA128WOpnd>;
2011
2012 class DPSUB_U_H_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.h", int_mips_dpsub_u_h,
2013                                            MSA128HOpnd, MSA128BOpnd,
2014                                            MSA128BOpnd>;
2015 class DPSUB_U_W_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.w", int_mips_dpsub_u_w,
2016                                            MSA128WOpnd, MSA128HOpnd,
2017                                            MSA128HOpnd>;
2018 class DPSUB_U_D_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.d", int_mips_dpsub_u_d,
2019                                            MSA128DOpnd, MSA128WOpnd,
2020                                            MSA128WOpnd>;
2021
2022 class FADD_W_DESC : MSA_3RF_DESC_BASE<"fadd.w", fadd, MSA128WOpnd>,
2023                     IsCommutable;
2024 class FADD_D_DESC : MSA_3RF_DESC_BASE<"fadd.d", fadd, MSA128DOpnd>,
2025                     IsCommutable;
2026
2027 class FCAF_W_DESC : MSA_3RF_DESC_BASE<"fcaf.w", int_mips_fcaf_w, MSA128WOpnd>,
2028                     IsCommutable;
2029 class FCAF_D_DESC : MSA_3RF_DESC_BASE<"fcaf.d", int_mips_fcaf_d, MSA128DOpnd>,
2030                     IsCommutable;
2031
2032 class FCEQ_W_DESC : MSA_3RF_DESC_BASE<"fceq.w", vfsetoeq_v4f32, MSA128WOpnd>,
2033                     IsCommutable;
2034 class FCEQ_D_DESC : MSA_3RF_DESC_BASE<"fceq.d", vfsetoeq_v2f64, MSA128DOpnd>,
2035                     IsCommutable;
2036
2037 class FCLASS_W_DESC : MSA_2RF_DESC_BASE<"fclass.w", int_mips_fclass_w,
2038                                         MSA128WOpnd>;
2039 class FCLASS_D_DESC : MSA_2RF_DESC_BASE<"fclass.d", int_mips_fclass_d,
2040                                         MSA128DOpnd>;
2041
2042 class FCLE_W_DESC : MSA_3RF_DESC_BASE<"fcle.w", vfsetole_v4f32, MSA128WOpnd>;
2043 class FCLE_D_DESC : MSA_3RF_DESC_BASE<"fcle.d", vfsetole_v2f64, MSA128DOpnd>;
2044
2045 class FCLT_W_DESC : MSA_3RF_DESC_BASE<"fclt.w", vfsetolt_v4f32, MSA128WOpnd>;
2046 class FCLT_D_DESC : MSA_3RF_DESC_BASE<"fclt.d", vfsetolt_v2f64, MSA128DOpnd>;
2047
2048 class FCNE_W_DESC : MSA_3RF_DESC_BASE<"fcne.w", vfsetone_v4f32, MSA128WOpnd>,
2049                     IsCommutable;
2050 class FCNE_D_DESC : MSA_3RF_DESC_BASE<"fcne.d", vfsetone_v2f64, MSA128DOpnd>,
2051                     IsCommutable;
2052
2053 class FCOR_W_DESC : MSA_3RF_DESC_BASE<"fcor.w", vfsetord_v4f32, MSA128WOpnd>,
2054                     IsCommutable;
2055 class FCOR_D_DESC : MSA_3RF_DESC_BASE<"fcor.d", vfsetord_v2f64, MSA128DOpnd>,
2056                     IsCommutable;
2057
2058 class FCUEQ_W_DESC : MSA_3RF_DESC_BASE<"fcueq.w", vfsetueq_v4f32, MSA128WOpnd>,
2059                      IsCommutable;
2060 class FCUEQ_D_DESC : MSA_3RF_DESC_BASE<"fcueq.d", vfsetueq_v2f64, MSA128DOpnd>,
2061                      IsCommutable;
2062
2063 class FCULE_W_DESC : MSA_3RF_DESC_BASE<"fcule.w", vfsetule_v4f32, MSA128WOpnd>,
2064                      IsCommutable;
2065 class FCULE_D_DESC : MSA_3RF_DESC_BASE<"fcule.d", vfsetule_v2f64, MSA128DOpnd>,
2066                      IsCommutable;
2067
2068 class FCULT_W_DESC : MSA_3RF_DESC_BASE<"fcult.w", vfsetult_v4f32, MSA128WOpnd>,
2069                      IsCommutable;
2070 class FCULT_D_DESC : MSA_3RF_DESC_BASE<"fcult.d", vfsetult_v2f64, MSA128DOpnd>,
2071                      IsCommutable;
2072
2073 class FCUN_W_DESC : MSA_3RF_DESC_BASE<"fcun.w", vfsetun_v4f32, MSA128WOpnd>,
2074                     IsCommutable;
2075 class FCUN_D_DESC : MSA_3RF_DESC_BASE<"fcun.d", vfsetun_v2f64, MSA128DOpnd>,
2076                     IsCommutable;
2077
2078 class FCUNE_W_DESC : MSA_3RF_DESC_BASE<"fcune.w", vfsetune_v4f32, MSA128WOpnd>,
2079                      IsCommutable;
2080 class FCUNE_D_DESC : MSA_3RF_DESC_BASE<"fcune.d", vfsetune_v2f64, MSA128DOpnd>,
2081                      IsCommutable;
2082
2083 class FDIV_W_DESC : MSA_3RF_DESC_BASE<"fdiv.w", fdiv, MSA128WOpnd>;
2084 class FDIV_D_DESC : MSA_3RF_DESC_BASE<"fdiv.d", fdiv, MSA128DOpnd>;
2085
2086 class FEXDO_H_DESC : MSA_3RF_DESC_BASE<"fexdo.h", int_mips_fexdo_h,
2087                                        MSA128HOpnd, MSA128WOpnd, MSA128WOpnd>;
2088 class FEXDO_W_DESC : MSA_3RF_DESC_BASE<"fexdo.w", int_mips_fexdo_w,
2089                                        MSA128WOpnd, MSA128DOpnd, MSA128DOpnd>;
2090
2091 // The fexp2.df instruction multiplies the first operand by 2 to the power of
2092 // the second operand. We therefore need a pseudo-insn in order to invent the
2093 // 1.0 when we only need to match ISD::FEXP2.
2094 class FEXP2_W_DESC : MSA_3RF_DESC_BASE<"fexp2.w", mul_fexp2, MSA128WOpnd>;
2095 class FEXP2_D_DESC : MSA_3RF_DESC_BASE<"fexp2.d", mul_fexp2, MSA128DOpnd>;
2096 let usesCustomInserter = 1 in {
2097   class FEXP2_W_1_PSEUDO_DESC :
2098       MSAPseudo<(outs MSA128W:$wd), (ins MSA128W:$ws),
2099                 [(set MSA128W:$wd, (fexp2 MSA128W:$ws))]>;
2100   class FEXP2_D_1_PSEUDO_DESC :
2101       MSAPseudo<(outs MSA128D:$wd), (ins MSA128D:$ws),
2102                 [(set MSA128D:$wd, (fexp2 MSA128D:$ws))]>;
2103 }
2104
2105 class FEXUPL_W_DESC : MSA_2RF_DESC_BASE<"fexupl.w", int_mips_fexupl_w,
2106                                         MSA128WOpnd, MSA128HOpnd>;
2107 class FEXUPL_D_DESC : MSA_2RF_DESC_BASE<"fexupl.d", int_mips_fexupl_d,
2108                                         MSA128DOpnd, MSA128WOpnd>;
2109
2110 class FEXUPR_W_DESC : MSA_2RF_DESC_BASE<"fexupr.w", int_mips_fexupr_w,
2111                                         MSA128WOpnd, MSA128HOpnd>;
2112 class FEXUPR_D_DESC : MSA_2RF_DESC_BASE<"fexupr.d", int_mips_fexupr_d,
2113                                         MSA128DOpnd, MSA128WOpnd>;
2114
2115 class FFINT_S_W_DESC : MSA_2RF_DESC_BASE<"ffint_s.w", sint_to_fp, MSA128WOpnd>;
2116 class FFINT_S_D_DESC : MSA_2RF_DESC_BASE<"ffint_s.d", sint_to_fp, MSA128DOpnd>;
2117
2118 class FFINT_U_W_DESC : MSA_2RF_DESC_BASE<"ffint_u.w", uint_to_fp, MSA128WOpnd>;
2119 class FFINT_U_D_DESC : MSA_2RF_DESC_BASE<"ffint_u.d", uint_to_fp, MSA128DOpnd>;
2120
2121 class FFQL_W_DESC : MSA_2RF_DESC_BASE<"ffql.w", int_mips_ffql_w,
2122                                       MSA128WOpnd, MSA128HOpnd>;
2123 class FFQL_D_DESC : MSA_2RF_DESC_BASE<"ffql.d", int_mips_ffql_d,
2124                                       MSA128DOpnd, MSA128WOpnd>;
2125
2126 class FFQR_W_DESC : MSA_2RF_DESC_BASE<"ffqr.w", int_mips_ffqr_w,
2127                                       MSA128WOpnd, MSA128HOpnd>;
2128 class FFQR_D_DESC : MSA_2RF_DESC_BASE<"ffqr.d", int_mips_ffqr_d,
2129                                       MSA128DOpnd, MSA128WOpnd>;
2130
2131 class FILL_B_DESC : MSA_2R_FILL_DESC_BASE<"fill.b", v16i8, vsplati8,
2132                                           MSA128BOpnd, GPR32Opnd>;
2133 class FILL_H_DESC : MSA_2R_FILL_DESC_BASE<"fill.h", v8i16, vsplati16,
2134                                           MSA128HOpnd, GPR32Opnd>;
2135 class FILL_W_DESC : MSA_2R_FILL_DESC_BASE<"fill.w", v4i32, vsplati32,
2136                                           MSA128WOpnd, GPR32Opnd>;
2137 class FILL_D_DESC : MSA_2R_FILL_DESC_BASE<"fill.d", v2i64, vsplati64,
2138                                           MSA128DOpnd, GPR64Opnd>;
2139
2140 class FILL_FW_PSEUDO_DESC : MSA_2R_FILL_PSEUDO_BASE<v4f32, vsplatf32, MSA128W,
2141                                                     FGR32>;
2142 class FILL_FD_PSEUDO_DESC : MSA_2R_FILL_PSEUDO_BASE<v2f64, vsplatf64, MSA128D,
2143                                                     FGR64>;
2144
2145 class FLOG2_W_DESC : MSA_2RF_DESC_BASE<"flog2.w", flog2, MSA128WOpnd>;
2146 class FLOG2_D_DESC : MSA_2RF_DESC_BASE<"flog2.d", flog2, MSA128DOpnd>;
2147
2148 class FMADD_W_DESC : MSA_3RF_4RF_DESC_BASE<"fmadd.w", fma, MSA128WOpnd>;
2149 class FMADD_D_DESC : MSA_3RF_4RF_DESC_BASE<"fmadd.d", fma, MSA128DOpnd>;
2150
2151 class FMAX_W_DESC : MSA_3RF_DESC_BASE<"fmax.w", int_mips_fmax_w, MSA128WOpnd>;
2152 class FMAX_D_DESC : MSA_3RF_DESC_BASE<"fmax.d", int_mips_fmax_d, MSA128DOpnd>;
2153
2154 class FMAX_A_W_DESC : MSA_3RF_DESC_BASE<"fmax_a.w", int_mips_fmax_a_w,
2155                                         MSA128WOpnd>;
2156 class FMAX_A_D_DESC : MSA_3RF_DESC_BASE<"fmax_a.d", int_mips_fmax_a_d,
2157                                         MSA128DOpnd>;
2158
2159 class FMIN_W_DESC : MSA_3RF_DESC_BASE<"fmin.w", int_mips_fmin_w, MSA128WOpnd>;
2160 class FMIN_D_DESC : MSA_3RF_DESC_BASE<"fmin.d", int_mips_fmin_d, MSA128DOpnd>;
2161
2162 class FMIN_A_W_DESC : MSA_3RF_DESC_BASE<"fmin_a.w", int_mips_fmin_a_w,
2163                                         MSA128WOpnd>;
2164 class FMIN_A_D_DESC : MSA_3RF_DESC_BASE<"fmin_a.d", int_mips_fmin_a_d,
2165                                         MSA128DOpnd>;
2166
2167 class FMSUB_W_DESC : MSA_3RF_4RF_DESC_BASE<"fmsub.w", fms, MSA128WOpnd>;
2168 class FMSUB_D_DESC : MSA_3RF_4RF_DESC_BASE<"fmsub.d", fms, MSA128DOpnd>;
2169
2170 class FMUL_W_DESC : MSA_3RF_DESC_BASE<"fmul.w", fmul, MSA128WOpnd>;
2171 class FMUL_D_DESC : MSA_3RF_DESC_BASE<"fmul.d", fmul, MSA128DOpnd>;
2172
2173 class FRINT_W_DESC : MSA_2RF_DESC_BASE<"frint.w", frint, MSA128WOpnd>;
2174 class FRINT_D_DESC : MSA_2RF_DESC_BASE<"frint.d", frint, MSA128DOpnd>;
2175
2176 class FRCP_W_DESC : MSA_2RF_DESC_BASE<"frcp.w", int_mips_frcp_w, MSA128WOpnd>;
2177 class FRCP_D_DESC : MSA_2RF_DESC_BASE<"frcp.d", int_mips_frcp_d, MSA128DOpnd>;
2178
2179 class FRSQRT_W_DESC : MSA_2RF_DESC_BASE<"frsqrt.w", int_mips_frsqrt_w,
2180                                         MSA128WOpnd>;
2181 class FRSQRT_D_DESC : MSA_2RF_DESC_BASE<"frsqrt.d", int_mips_frsqrt_d,
2182                                         MSA128DOpnd>;
2183
2184 class FSAF_W_DESC : MSA_3RF_DESC_BASE<"fsaf.w", int_mips_fsaf_w, MSA128WOpnd>;
2185 class FSAF_D_DESC : MSA_3RF_DESC_BASE<"fsaf.d", int_mips_fsaf_d, MSA128DOpnd>;
2186
2187 class FSEQ_W_DESC : MSA_3RF_DESC_BASE<"fseq.w", int_mips_fseq_w, MSA128WOpnd>;
2188 class FSEQ_D_DESC : MSA_3RF_DESC_BASE<"fseq.d", int_mips_fseq_d, MSA128DOpnd>;
2189
2190 class FSLE_W_DESC : MSA_3RF_DESC_BASE<"fsle.w", int_mips_fsle_w, MSA128WOpnd>;
2191 class FSLE_D_DESC : MSA_3RF_DESC_BASE<"fsle.d", int_mips_fsle_d, MSA128DOpnd>;
2192
2193 class FSLT_W_DESC : MSA_3RF_DESC_BASE<"fslt.w", int_mips_fslt_w, MSA128WOpnd>;
2194 class FSLT_D_DESC : MSA_3RF_DESC_BASE<"fslt.d", int_mips_fslt_d, MSA128DOpnd>;
2195
2196 class FSNE_W_DESC : MSA_3RF_DESC_BASE<"fsne.w", int_mips_fsne_w, MSA128WOpnd>;
2197 class FSNE_D_DESC : MSA_3RF_DESC_BASE<"fsne.d", int_mips_fsne_d, MSA128DOpnd>;
2198
2199 class FSOR_W_DESC : MSA_3RF_DESC_BASE<"fsor.w", int_mips_fsor_w, MSA128WOpnd>;
2200 class FSOR_D_DESC : MSA_3RF_DESC_BASE<"fsor.d", int_mips_fsor_d, MSA128DOpnd>;
2201
2202 class FSQRT_W_DESC : MSA_2RF_DESC_BASE<"fsqrt.w", fsqrt, MSA128WOpnd>;
2203 class FSQRT_D_DESC : MSA_2RF_DESC_BASE<"fsqrt.d", fsqrt, MSA128DOpnd>;
2204
2205 class FSUB_W_DESC : MSA_3RF_DESC_BASE<"fsub.w", fsub, MSA128WOpnd>;
2206 class FSUB_D_DESC : MSA_3RF_DESC_BASE<"fsub.d", fsub, MSA128DOpnd>;
2207
2208 class FSUEQ_W_DESC : MSA_3RF_DESC_BASE<"fsueq.w", int_mips_fsueq_w,
2209                                        MSA128WOpnd>;
2210 class FSUEQ_D_DESC : MSA_3RF_DESC_BASE<"fsueq.d", int_mips_fsueq_d,
2211                                        MSA128DOpnd>;
2212
2213 class FSULE_W_DESC : MSA_3RF_DESC_BASE<"fsule.w", int_mips_fsule_w,
2214                                        MSA128WOpnd>;
2215 class FSULE_D_DESC : MSA_3RF_DESC_BASE<"fsule.d", int_mips_fsule_d,
2216                                        MSA128DOpnd>;
2217
2218 class FSULT_W_DESC : MSA_3RF_DESC_BASE<"fsult.w", int_mips_fsult_w,
2219                                        MSA128WOpnd>;
2220 class FSULT_D_DESC : MSA_3RF_DESC_BASE<"fsult.d", int_mips_fsult_d,
2221                                        MSA128DOpnd>;
2222
2223 class FSUN_W_DESC : MSA_3RF_DESC_BASE<"fsun.w", int_mips_fsun_w,
2224                                       MSA128WOpnd>;
2225 class FSUN_D_DESC : MSA_3RF_DESC_BASE<"fsun.d", int_mips_fsun_d,
2226                                       MSA128DOpnd>;
2227
2228 class FSUNE_W_DESC : MSA_3RF_DESC_BASE<"fsune.w", int_mips_fsune_w,
2229                                        MSA128WOpnd>;
2230 class FSUNE_D_DESC : MSA_3RF_DESC_BASE<"fsune.d", int_mips_fsune_d,
2231                                        MSA128DOpnd>;
2232
2233 class FTINT_S_W_DESC : MSA_2RF_DESC_BASE<"ftint_s.w", int_mips_ftint_s_w,
2234                                          MSA128WOpnd>;
2235 class FTINT_S_D_DESC : MSA_2RF_DESC_BASE<"ftint_s.d", int_mips_ftint_s_d,
2236                                          MSA128DOpnd>;
2237
2238 class FTINT_U_W_DESC : MSA_2RF_DESC_BASE<"ftint_u.w", int_mips_ftint_u_w,
2239                                          MSA128WOpnd>;
2240 class FTINT_U_D_DESC : MSA_2RF_DESC_BASE<"ftint_u.d", int_mips_ftint_u_d,
2241                                          MSA128DOpnd>;
2242
2243 class FTQ_H_DESC : MSA_3RF_DESC_BASE<"ftq.h", int_mips_ftq_h,
2244                                      MSA128HOpnd, MSA128WOpnd, MSA128WOpnd>;
2245 class FTQ_W_DESC : MSA_3RF_DESC_BASE<"ftq.w", int_mips_ftq_w,
2246                                      MSA128WOpnd, MSA128DOpnd, MSA128DOpnd>;
2247
2248 class FTRUNC_S_W_DESC : MSA_2RF_DESC_BASE<"ftrunc_s.w", fp_to_sint,
2249                                           MSA128WOpnd>;
2250 class FTRUNC_S_D_DESC : MSA_2RF_DESC_BASE<"ftrunc_s.d", fp_to_sint,
2251                                           MSA128DOpnd>;
2252
2253 class FTRUNC_U_W_DESC : MSA_2RF_DESC_BASE<"ftrunc_u.w", fp_to_uint,
2254                                           MSA128WOpnd>;
2255 class FTRUNC_U_D_DESC : MSA_2RF_DESC_BASE<"ftrunc_u.d", fp_to_uint,
2256                                           MSA128DOpnd>;
2257
2258 class HADD_S_H_DESC : MSA_3R_DESC_BASE<"hadd_s.h", int_mips_hadd_s_h,
2259                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2260 class HADD_S_W_DESC : MSA_3R_DESC_BASE<"hadd_s.w", int_mips_hadd_s_w,
2261                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2262 class HADD_S_D_DESC : MSA_3R_DESC_BASE<"hadd_s.d", int_mips_hadd_s_d,
2263                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2264
2265 class HADD_U_H_DESC : MSA_3R_DESC_BASE<"hadd_u.h", int_mips_hadd_u_h,
2266                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2267 class HADD_U_W_DESC : MSA_3R_DESC_BASE<"hadd_u.w", int_mips_hadd_u_w,
2268                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2269 class HADD_U_D_DESC : MSA_3R_DESC_BASE<"hadd_u.d", int_mips_hadd_u_d,
2270                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2271
2272 class HSUB_S_H_DESC : MSA_3R_DESC_BASE<"hsub_s.h", int_mips_hsub_s_h,
2273                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2274 class HSUB_S_W_DESC : MSA_3R_DESC_BASE<"hsub_s.w", int_mips_hsub_s_w,
2275                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2276 class HSUB_S_D_DESC : MSA_3R_DESC_BASE<"hsub_s.d", int_mips_hsub_s_d,
2277                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2278
2279 class HSUB_U_H_DESC : MSA_3R_DESC_BASE<"hsub_u.h", int_mips_hsub_u_h,
2280                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2281 class HSUB_U_W_DESC : MSA_3R_DESC_BASE<"hsub_u.w", int_mips_hsub_u_w,
2282                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2283 class HSUB_U_D_DESC : MSA_3R_DESC_BASE<"hsub_u.d", int_mips_hsub_u_d,
2284                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2285
2286 class ILVEV_B_DESC : MSA_3R_DESC_BASE<"ilvev.b", MipsILVEV, MSA128BOpnd>;
2287 class ILVEV_H_DESC : MSA_3R_DESC_BASE<"ilvev.h", MipsILVEV, MSA128HOpnd>;
2288 class ILVEV_W_DESC : MSA_3R_DESC_BASE<"ilvev.w", MipsILVEV, MSA128WOpnd>;
2289 class ILVEV_D_DESC : MSA_3R_DESC_BASE<"ilvev.d", MipsILVEV, MSA128DOpnd>;
2290
2291 class ILVL_B_DESC : MSA_3R_DESC_BASE<"ilvl.b", MipsILVL, MSA128BOpnd>;
2292 class ILVL_H_DESC : MSA_3R_DESC_BASE<"ilvl.h", MipsILVL, MSA128HOpnd>;
2293 class ILVL_W_DESC : MSA_3R_DESC_BASE<"ilvl.w", MipsILVL, MSA128WOpnd>;
2294 class ILVL_D_DESC : MSA_3R_DESC_BASE<"ilvl.d", MipsILVL, MSA128DOpnd>;
2295
2296 class ILVOD_B_DESC : MSA_3R_DESC_BASE<"ilvod.b", MipsILVOD, MSA128BOpnd>;
2297 class ILVOD_H_DESC : MSA_3R_DESC_BASE<"ilvod.h", MipsILVOD, MSA128HOpnd>;
2298 class ILVOD_W_DESC : MSA_3R_DESC_BASE<"ilvod.w", MipsILVOD, MSA128WOpnd>;
2299 class ILVOD_D_DESC : MSA_3R_DESC_BASE<"ilvod.d", MipsILVOD, MSA128DOpnd>;
2300
2301 class ILVR_B_DESC : MSA_3R_DESC_BASE<"ilvr.b", MipsILVR, MSA128BOpnd>;
2302 class ILVR_H_DESC : MSA_3R_DESC_BASE<"ilvr.h", MipsILVR, MSA128HOpnd>;
2303 class ILVR_W_DESC : MSA_3R_DESC_BASE<"ilvr.w", MipsILVR, MSA128WOpnd>;
2304 class ILVR_D_DESC : MSA_3R_DESC_BASE<"ilvr.d", MipsILVR, MSA128DOpnd>;
2305
2306 class INSERT_B_DESC : MSA_INSERT_DESC_BASE<"insert.b", vinsert_v16i8,
2307                                            MSA128BOpnd, GPR32Opnd>;
2308 class INSERT_H_DESC : MSA_INSERT_DESC_BASE<"insert.h", vinsert_v8i16,
2309                                            MSA128HOpnd, GPR32Opnd>;
2310 class INSERT_W_DESC : MSA_INSERT_DESC_BASE<"insert.w", vinsert_v4i32,
2311                                            MSA128WOpnd, GPR32Opnd>;
2312 class INSERT_D_DESC : MSA_INSERT_DESC_BASE<"insert.d", vinsert_v2i64,
2313                                            MSA128DOpnd, GPR64Opnd>;
2314
2315 class INSERT_B_VIDX_PSEUDO_DESC :
2316     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v16i8, MSA128BOpnd, GPR32Opnd, GPR32Opnd>;
2317 class INSERT_H_VIDX_PSEUDO_DESC :
2318     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v8i16, MSA128HOpnd, GPR32Opnd, GPR32Opnd>;
2319 class INSERT_W_VIDX_PSEUDO_DESC :
2320     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4i32, MSA128WOpnd, GPR32Opnd, GPR32Opnd>;
2321 class INSERT_D_VIDX_PSEUDO_DESC :
2322     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2i64, MSA128DOpnd, GPR64Opnd, GPR32Opnd>;
2323
2324 class INSERT_FW_PSEUDO_DESC : MSA_INSERT_PSEUDO_BASE<vector_insert, v4f32,
2325                                                      MSA128WOpnd, FGR32Opnd>;
2326 class INSERT_FD_PSEUDO_DESC : MSA_INSERT_PSEUDO_BASE<vector_insert, v2f64,
2327                                                      MSA128DOpnd, FGR64Opnd>;
2328
2329 class INSERT_FW_VIDX_PSEUDO_DESC :
2330     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4f32, MSA128WOpnd, FGR32Opnd, GPR32Opnd>;
2331 class INSERT_FD_VIDX_PSEUDO_DESC :
2332     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2f64, MSA128DOpnd, FGR64Opnd, GPR32Opnd>;
2333
2334 class INSERT_B_VIDX64_PSEUDO_DESC :
2335     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v16i8, MSA128BOpnd, GPR32Opnd, GPR64Opnd>;
2336 class INSERT_H_VIDX64_PSEUDO_DESC :
2337     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v8i16, MSA128HOpnd, GPR32Opnd, GPR64Opnd>;
2338 class INSERT_W_VIDX64_PSEUDO_DESC :
2339     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4i32, MSA128WOpnd, GPR32Opnd, GPR64Opnd>;
2340 class INSERT_D_VIDX64_PSEUDO_DESC :
2341     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2i64, MSA128DOpnd, GPR64Opnd, GPR64Opnd>;
2342
2343 class INSERT_FW_VIDX64_PSEUDO_DESC :
2344     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4f32, MSA128WOpnd, FGR32Opnd, GPR64Opnd>;
2345 class INSERT_FD_VIDX64_PSEUDO_DESC :
2346     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2f64, MSA128DOpnd, FGR64Opnd, GPR64Opnd>;
2347
2348 class INSVE_B_DESC : MSA_INSVE_DESC_BASE<"insve.b", insve_v16i8,
2349                                          MSA128BOpnd>;
2350 class INSVE_H_DESC : MSA_INSVE_DESC_BASE<"insve.h", insve_v8i16,
2351                                          MSA128HOpnd>;
2352 class INSVE_W_DESC : MSA_INSVE_DESC_BASE<"insve.w", insve_v4i32,
2353                                          MSA128WOpnd>;
2354 class INSVE_D_DESC : MSA_INSVE_DESC_BASE<"insve.d", insve_v2i64,
2355                                          MSA128DOpnd>;
2356
2357 class LD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
2358                    ValueType TyNode, RegisterOperand ROWD,
2359                    Operand MemOpnd = mem_msa, ComplexPattern Addr = addrimm10,
2360                    InstrItinClass itin = NoItinerary> {
2361   dag OutOperandList = (outs ROWD:$wd);
2362   dag InOperandList = (ins MemOpnd:$addr);
2363   string AsmString = !strconcat(instr_asm, "\t$wd, $addr");
2364   list<dag> Pattern = [(set ROWD:$wd, (TyNode (OpNode Addr:$addr)))];
2365   InstrItinClass Itinerary = itin;
2366   string DecoderMethod = "DecodeMSA128Mem";
2367 }
2368
2369 class LD_B_DESC : LD_DESC_BASE<"ld.b", load, v16i8, MSA128BOpnd>;
2370 class LD_H_DESC : LD_DESC_BASE<"ld.h", load, v8i16, MSA128HOpnd>;
2371 class LD_W_DESC : LD_DESC_BASE<"ld.w", load, v4i32, MSA128WOpnd>;
2372 class LD_D_DESC : LD_DESC_BASE<"ld.d", load, v2i64, MSA128DOpnd>;
2373
2374 class LDI_B_DESC : MSA_I10_LDI_DESC_BASE<"ldi.b", MSA128BOpnd>;
2375 class LDI_H_DESC : MSA_I10_LDI_DESC_BASE<"ldi.h", MSA128HOpnd>;
2376 class LDI_W_DESC : MSA_I10_LDI_DESC_BASE<"ldi.w", MSA128WOpnd>;
2377 class LDI_D_DESC : MSA_I10_LDI_DESC_BASE<"ldi.d", MSA128DOpnd>;
2378
2379 class LSA_DESC_BASE<string instr_asm, RegisterOperand RORD,
2380                     RegisterOperand RORS = RORD, RegisterOperand RORT = RORD,
2381                     InstrItinClass itin = NoItinerary > {
2382   dag OutOperandList = (outs RORD:$rd);
2383   dag InOperandList = (ins RORS:$rs, RORT:$rt, LSAImm:$sa);
2384   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $sa");
2385   list<dag> Pattern = [(set RORD:$rd, (add RORT:$rt,
2386                                                 (shl RORS:$rs,
2387                                                      immZExt2Lsa:$sa)))];
2388   InstrItinClass Itinerary = itin;
2389 }
2390
2391 class LSA_DESC : LSA_DESC_BASE<"lsa", GPR32Opnd>;
2392 class DLSA_DESC : LSA_DESC_BASE<"dlsa", GPR64Opnd>;
2393
2394 class MADD_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"madd_q.h", int_mips_madd_q_h,
2395                                             MSA128HOpnd>;
2396 class MADD_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"madd_q.w", int_mips_madd_q_w,
2397                                             MSA128WOpnd>;
2398
2399 class MADDR_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"maddr_q.h", int_mips_maddr_q_h,
2400                                              MSA128HOpnd>;
2401 class MADDR_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"maddr_q.w", int_mips_maddr_q_w,
2402                                              MSA128WOpnd>;
2403
2404 class MADDV_B_DESC : MSA_3R_4R_DESC_BASE<"maddv.b", muladd, MSA128BOpnd>;
2405 class MADDV_H_DESC : MSA_3R_4R_DESC_BASE<"maddv.h", muladd, MSA128HOpnd>;
2406 class MADDV_W_DESC : MSA_3R_4R_DESC_BASE<"maddv.w", muladd, MSA128WOpnd>;
2407 class MADDV_D_DESC : MSA_3R_4R_DESC_BASE<"maddv.d", muladd, MSA128DOpnd>;
2408
2409 class MAX_A_B_DESC : MSA_3R_DESC_BASE<"max_a.b", int_mips_max_a_b, MSA128BOpnd>;
2410 class MAX_A_H_DESC : MSA_3R_DESC_BASE<"max_a.h", int_mips_max_a_h, MSA128HOpnd>;
2411 class MAX_A_W_DESC : MSA_3R_DESC_BASE<"max_a.w", int_mips_max_a_w, MSA128WOpnd>;
2412 class MAX_A_D_DESC : MSA_3R_DESC_BASE<"max_a.d", int_mips_max_a_d, MSA128DOpnd>;
2413
2414 class MAX_S_B_DESC : MSA_3R_DESC_BASE<"max_s.b", MipsVSMax, MSA128BOpnd>;
2415 class MAX_S_H_DESC : MSA_3R_DESC_BASE<"max_s.h", MipsVSMax, MSA128HOpnd>;
2416 class MAX_S_W_DESC : MSA_3R_DESC_BASE<"max_s.w", MipsVSMax, MSA128WOpnd>;
2417 class MAX_S_D_DESC : MSA_3R_DESC_BASE<"max_s.d", MipsVSMax, MSA128DOpnd>;
2418
2419 class MAX_U_B_DESC : MSA_3R_DESC_BASE<"max_u.b", MipsVUMax, MSA128BOpnd>;
2420 class MAX_U_H_DESC : MSA_3R_DESC_BASE<"max_u.h", MipsVUMax, MSA128HOpnd>;
2421 class MAX_U_W_DESC : MSA_3R_DESC_BASE<"max_u.w", MipsVUMax, MSA128WOpnd>;
2422 class MAX_U_D_DESC : MSA_3R_DESC_BASE<"max_u.d", MipsVUMax, MSA128DOpnd>;
2423
2424 class MAXI_S_B_DESC : MSA_I5_DESC_BASE<"maxi_s.b", MipsVSMax, vsplati8_simm5,
2425                                        MSA128BOpnd>;
2426 class MAXI_S_H_DESC : MSA_I5_DESC_BASE<"maxi_s.h", MipsVSMax, vsplati16_simm5,
2427                                        MSA128HOpnd>;
2428 class MAXI_S_W_DESC : MSA_I5_DESC_BASE<"maxi_s.w", MipsVSMax, vsplati32_simm5,
2429                                        MSA128WOpnd>;
2430 class MAXI_S_D_DESC : MSA_I5_DESC_BASE<"maxi_s.d", MipsVSMax, vsplati64_simm5,
2431                                        MSA128DOpnd>;
2432
2433 class MAXI_U_B_DESC : MSA_I5_DESC_BASE<"maxi_u.b", MipsVUMax, vsplati8_uimm5,
2434                                        MSA128BOpnd>;
2435 class MAXI_U_H_DESC : MSA_I5_DESC_BASE<"maxi_u.h", MipsVUMax, vsplati16_uimm5,
2436                                        MSA128HOpnd>;
2437 class MAXI_U_W_DESC : MSA_I5_DESC_BASE<"maxi_u.w", MipsVUMax, vsplati32_uimm5,
2438                                        MSA128WOpnd>;
2439 class MAXI_U_D_DESC : MSA_I5_DESC_BASE<"maxi_u.d", MipsVUMax, vsplati64_uimm5,
2440                                        MSA128DOpnd>;
2441
2442 class MIN_A_B_DESC : MSA_3R_DESC_BASE<"min_a.b", int_mips_min_a_b, MSA128BOpnd>;
2443 class MIN_A_H_DESC : MSA_3R_DESC_BASE<"min_a.h", int_mips_min_a_h, MSA128HOpnd>;
2444 class MIN_A_W_DESC : MSA_3R_DESC_BASE<"min_a.w", int_mips_min_a_w, MSA128WOpnd>;
2445 class MIN_A_D_DESC : MSA_3R_DESC_BASE<"min_a.d", int_mips_min_a_d, MSA128DOpnd>;
2446
2447 class MIN_S_B_DESC : MSA_3R_DESC_BASE<"min_s.b", MipsVSMin, MSA128BOpnd>;
2448 class MIN_S_H_DESC : MSA_3R_DESC_BASE<"min_s.h", MipsVSMin, MSA128HOpnd>;
2449 class MIN_S_W_DESC : MSA_3R_DESC_BASE<"min_s.w", MipsVSMin, MSA128WOpnd>;
2450 class MIN_S_D_DESC : MSA_3R_DESC_BASE<"min_s.d", MipsVSMin, MSA128DOpnd>;
2451
2452 class MIN_U_B_DESC : MSA_3R_DESC_BASE<"min_u.b", MipsVUMin, MSA128BOpnd>;
2453 class MIN_U_H_DESC : MSA_3R_DESC_BASE<"min_u.h", MipsVUMin, MSA128HOpnd>;
2454 class MIN_U_W_DESC : MSA_3R_DESC_BASE<"min_u.w", MipsVUMin, MSA128WOpnd>;
2455 class MIN_U_D_DESC : MSA_3R_DESC_BASE<"min_u.d", MipsVUMin, MSA128DOpnd>;
2456
2457 class MINI_S_B_DESC : MSA_I5_DESC_BASE<"mini_s.b", MipsVSMin, vsplati8_simm5,
2458                                        MSA128BOpnd>;
2459 class MINI_S_H_DESC : MSA_I5_DESC_BASE<"mini_s.h", MipsVSMin, vsplati16_simm5,
2460                                        MSA128HOpnd>;
2461 class MINI_S_W_DESC : MSA_I5_DESC_BASE<"mini_s.w", MipsVSMin, vsplati32_simm5,
2462                                        MSA128WOpnd>;
2463 class MINI_S_D_DESC : MSA_I5_DESC_BASE<"mini_s.d", MipsVSMin, vsplati64_simm5,
2464                                        MSA128DOpnd>;
2465
2466 class MINI_U_B_DESC : MSA_I5_DESC_BASE<"mini_u.b", MipsVUMin, vsplati8_uimm5,
2467                                        MSA128BOpnd>;
2468 class MINI_U_H_DESC : MSA_I5_DESC_BASE<"mini_u.h", MipsVUMin, vsplati16_uimm5,
2469                                        MSA128HOpnd>;
2470 class MINI_U_W_DESC : MSA_I5_DESC_BASE<"mini_u.w", MipsVUMin, vsplati32_uimm5,
2471                                        MSA128WOpnd>;
2472 class MINI_U_D_DESC : MSA_I5_DESC_BASE<"mini_u.d", MipsVUMin, vsplati64_uimm5,
2473                                        MSA128DOpnd>;
2474
2475 class MOD_S_B_DESC : MSA_3R_DESC_BASE<"mod_s.b", srem, MSA128BOpnd>;
2476 class MOD_S_H_DESC : MSA_3R_DESC_BASE<"mod_s.h", srem, MSA128HOpnd>;
2477 class MOD_S_W_DESC : MSA_3R_DESC_BASE<"mod_s.w", srem, MSA128WOpnd>;
2478 class MOD_S_D_DESC : MSA_3R_DESC_BASE<"mod_s.d", srem, MSA128DOpnd>;
2479
2480 class MOD_U_B_DESC : MSA_3R_DESC_BASE<"mod_u.b", urem, MSA128BOpnd>;
2481 class MOD_U_H_DESC : MSA_3R_DESC_BASE<"mod_u.h", urem, MSA128HOpnd>;
2482 class MOD_U_W_DESC : MSA_3R_DESC_BASE<"mod_u.w", urem, MSA128WOpnd>;
2483 class MOD_U_D_DESC : MSA_3R_DESC_BASE<"mod_u.d", urem, MSA128DOpnd>;
2484
2485 class MOVE_V_DESC {
2486   dag OutOperandList = (outs MSA128BOpnd:$wd);
2487   dag InOperandList = (ins MSA128BOpnd:$ws);
2488   string AsmString = "move.v\t$wd, $ws";
2489   list<dag> Pattern = [];
2490   InstrItinClass Itinerary = NoItinerary;
2491 }
2492
2493 class MSUB_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"msub_q.h", int_mips_msub_q_h,
2494                                             MSA128HOpnd>;
2495 class MSUB_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"msub_q.w", int_mips_msub_q_w,
2496                                             MSA128WOpnd>;
2497
2498 class MSUBR_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"msubr_q.h", int_mips_msubr_q_h,
2499                                              MSA128HOpnd>;
2500 class MSUBR_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"msubr_q.w", int_mips_msubr_q_w,
2501                                              MSA128WOpnd>;
2502
2503 class MSUBV_B_DESC : MSA_3R_4R_DESC_BASE<"msubv.b", mulsub, MSA128BOpnd>;
2504 class MSUBV_H_DESC : MSA_3R_4R_DESC_BASE<"msubv.h", mulsub, MSA128HOpnd>;
2505 class MSUBV_W_DESC : MSA_3R_4R_DESC_BASE<"msubv.w", mulsub, MSA128WOpnd>;
2506 class MSUBV_D_DESC : MSA_3R_4R_DESC_BASE<"msubv.d", mulsub, MSA128DOpnd>;
2507
2508 class MUL_Q_H_DESC : MSA_3RF_DESC_BASE<"mul_q.h", int_mips_mul_q_h,
2509                                        MSA128HOpnd>;
2510 class MUL_Q_W_DESC : MSA_3RF_DESC_BASE<"mul_q.w", int_mips_mul_q_w,
2511                                        MSA128WOpnd>;
2512
2513 class MULR_Q_H_DESC : MSA_3RF_DESC_BASE<"mulr_q.h", int_mips_mulr_q_h,
2514                                         MSA128HOpnd>;
2515 class MULR_Q_W_DESC : MSA_3RF_DESC_BASE<"mulr_q.w", int_mips_mulr_q_w,
2516                                         MSA128WOpnd>;
2517
2518 class MULV_B_DESC : MSA_3R_DESC_BASE<"mulv.b", mul, MSA128BOpnd>;
2519 class MULV_H_DESC : MSA_3R_DESC_BASE<"mulv.h", mul, MSA128HOpnd>;
2520 class MULV_W_DESC : MSA_3R_DESC_BASE<"mulv.w", mul, MSA128WOpnd>;
2521 class MULV_D_DESC : MSA_3R_DESC_BASE<"mulv.d", mul, MSA128DOpnd>;
2522
2523 class NLOC_B_DESC : MSA_2R_DESC_BASE<"nloc.b", int_mips_nloc_b, MSA128BOpnd>;
2524 class NLOC_H_DESC : MSA_2R_DESC_BASE<"nloc.h", int_mips_nloc_h, MSA128HOpnd>;
2525 class NLOC_W_DESC : MSA_2R_DESC_BASE<"nloc.w", int_mips_nloc_w, MSA128WOpnd>;
2526 class NLOC_D_DESC : MSA_2R_DESC_BASE<"nloc.d", int_mips_nloc_d, MSA128DOpnd>;
2527
2528 class NLZC_B_DESC : MSA_2R_DESC_BASE<"nlzc.b", ctlz, MSA128BOpnd>;
2529 class NLZC_H_DESC : MSA_2R_DESC_BASE<"nlzc.h", ctlz, MSA128HOpnd>;
2530 class NLZC_W_DESC : MSA_2R_DESC_BASE<"nlzc.w", ctlz, MSA128WOpnd>;
2531 class NLZC_D_DESC : MSA_2R_DESC_BASE<"nlzc.d", ctlz, MSA128DOpnd>;
2532
2533 class NOR_V_DESC : MSA_VEC_DESC_BASE<"nor.v", MipsVNOR, MSA128BOpnd>;
2534 class NOR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128HOpnd>;
2535 class NOR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128WOpnd>;
2536 class NOR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128DOpnd>;
2537
2538 class NORI_B_DESC : MSA_I8_DESC_BASE<"nori.b", MipsVNOR, vsplati8_uimm8,
2539                                      MSA128BOpnd>;
2540
2541 class OR_V_DESC : MSA_VEC_DESC_BASE<"or.v", or, MSA128BOpnd>;
2542 class OR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128HOpnd>;
2543 class OR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128WOpnd>;
2544 class OR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128DOpnd>;
2545
2546 class ORI_B_DESC : MSA_I8_DESC_BASE<"ori.b", or, vsplati8_uimm8, MSA128BOpnd>;
2547
2548 class PCKEV_B_DESC : MSA_3R_DESC_BASE<"pckev.b", MipsPCKEV, MSA128BOpnd>;
2549 class PCKEV_H_DESC : MSA_3R_DESC_BASE<"pckev.h", MipsPCKEV, MSA128HOpnd>;
2550 class PCKEV_W_DESC : MSA_3R_DESC_BASE<"pckev.w", MipsPCKEV, MSA128WOpnd>;
2551 class PCKEV_D_DESC : MSA_3R_DESC_BASE<"pckev.d", MipsPCKEV, MSA128DOpnd>;
2552
2553 class PCKOD_B_DESC : MSA_3R_DESC_BASE<"pckod.b", MipsPCKOD, MSA128BOpnd>;
2554 class PCKOD_H_DESC : MSA_3R_DESC_BASE<"pckod.h", MipsPCKOD, MSA128HOpnd>;
2555 class PCKOD_W_DESC : MSA_3R_DESC_BASE<"pckod.w", MipsPCKOD, MSA128WOpnd>;
2556 class PCKOD_D_DESC : MSA_3R_DESC_BASE<"pckod.d", MipsPCKOD, MSA128DOpnd>;
2557
2558 class PCNT_B_DESC : MSA_2R_DESC_BASE<"pcnt.b", ctpop, MSA128BOpnd>;
2559 class PCNT_H_DESC : MSA_2R_DESC_BASE<"pcnt.h", ctpop, MSA128HOpnd>;
2560 class PCNT_W_DESC : MSA_2R_DESC_BASE<"pcnt.w", ctpop, MSA128WOpnd>;
2561 class PCNT_D_DESC : MSA_2R_DESC_BASE<"pcnt.d", ctpop, MSA128DOpnd>;
2562
2563 class SAT_S_B_DESC : MSA_BIT_B_X_DESC_BASE<"sat_s.b", int_mips_sat_s_b,
2564                                            MSA128BOpnd>;
2565 class SAT_S_H_DESC : MSA_BIT_H_X_DESC_BASE<"sat_s.h", int_mips_sat_s_h,
2566                                            MSA128HOpnd>;
2567 class SAT_S_W_DESC : MSA_BIT_W_X_DESC_BASE<"sat_s.w", int_mips_sat_s_w,
2568                                            MSA128WOpnd>;
2569 class SAT_S_D_DESC : MSA_BIT_D_X_DESC_BASE<"sat_s.d", int_mips_sat_s_d,
2570                                            MSA128DOpnd>;
2571
2572 class SAT_U_B_DESC : MSA_BIT_B_X_DESC_BASE<"sat_u.b", int_mips_sat_u_b,
2573                                            MSA128BOpnd>;
2574 class SAT_U_H_DESC : MSA_BIT_H_X_DESC_BASE<"sat_u.h", int_mips_sat_u_h,
2575                                            MSA128HOpnd>;
2576 class SAT_U_W_DESC : MSA_BIT_W_X_DESC_BASE<"sat_u.w", int_mips_sat_u_w,
2577                                            MSA128WOpnd>;
2578 class SAT_U_D_DESC : MSA_BIT_D_X_DESC_BASE<"sat_u.d", int_mips_sat_u_d,
2579                                            MSA128DOpnd>;
2580
2581 class SHF_B_DESC : MSA_I8_SHF_DESC_BASE<"shf.b", MSA128BOpnd>;
2582 class SHF_H_DESC : MSA_I8_SHF_DESC_BASE<"shf.h", MSA128HOpnd>;
2583 class SHF_W_DESC : MSA_I8_SHF_DESC_BASE<"shf.w", MSA128WOpnd>;
2584
2585 class SLD_B_DESC : MSA_3R_SLD_DESC_BASE<"sld.b", int_mips_sld_b, MSA128BOpnd>;
2586 class SLD_H_DESC : MSA_3R_SLD_DESC_BASE<"sld.h", int_mips_sld_h, MSA128HOpnd>;
2587 class SLD_W_DESC : MSA_3R_SLD_DESC_BASE<"sld.w", int_mips_sld_w, MSA128WOpnd>;
2588 class SLD_D_DESC : MSA_3R_SLD_DESC_BASE<"sld.d", int_mips_sld_d, MSA128DOpnd>;
2589
2590 class SLDI_B_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.b", int_mips_sldi_b,
2591                                           MSA128BOpnd>;
2592 class SLDI_H_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.h", int_mips_sldi_h,
2593                                           MSA128HOpnd>;
2594 class SLDI_W_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.w", int_mips_sldi_w,
2595                                           MSA128WOpnd>;
2596 class SLDI_D_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.d", int_mips_sldi_d,
2597                                           MSA128DOpnd>;
2598
2599 class SLL_B_DESC : MSA_3R_DESC_BASE<"sll.b", shl, MSA128BOpnd>;
2600 class SLL_H_DESC : MSA_3R_DESC_BASE<"sll.h", shl, MSA128HOpnd>;
2601 class SLL_W_DESC : MSA_3R_DESC_BASE<"sll.w", shl, MSA128WOpnd>;
2602 class SLL_D_DESC : MSA_3R_DESC_BASE<"sll.d", shl, MSA128DOpnd>;
2603
2604 class SLLI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.b", shl, vsplati8_uimm3,
2605                                             MSA128BOpnd>;
2606 class SLLI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.h", shl, vsplati16_uimm4,
2607                                             MSA128HOpnd>;
2608 class SLLI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.w", shl, vsplati32_uimm5,
2609                                             MSA128WOpnd>;
2610 class SLLI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.d", shl, vsplati64_uimm6,
2611                                             MSA128DOpnd>;
2612
2613 class SPLAT_B_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.b", vsplati8_elt,
2614                                             MSA128BOpnd>;
2615 class SPLAT_H_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.h", vsplati16_elt,
2616                                             MSA128HOpnd>;
2617 class SPLAT_W_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.w", vsplati32_elt,
2618                                             MSA128WOpnd>;
2619 class SPLAT_D_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.d", vsplati64_elt,
2620                                             MSA128DOpnd>;
2621
2622 class SPLATI_B_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.b", vsplati8_uimm4,
2623                                               MSA128BOpnd>;
2624 class SPLATI_H_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.h", vsplati16_uimm3,
2625                                               MSA128HOpnd>;
2626 class SPLATI_W_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.w", vsplati32_uimm2,
2627                                               MSA128WOpnd>;
2628 class SPLATI_D_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.d", vsplati64_uimm1,
2629                                               MSA128DOpnd>;
2630
2631 class SRA_B_DESC : MSA_3R_DESC_BASE<"sra.b", sra, MSA128BOpnd>;
2632 class SRA_H_DESC : MSA_3R_DESC_BASE<"sra.h", sra, MSA128HOpnd>;
2633 class SRA_W_DESC : MSA_3R_DESC_BASE<"sra.w", sra, MSA128WOpnd>;
2634 class SRA_D_DESC : MSA_3R_DESC_BASE<"sra.d", sra, MSA128DOpnd>;
2635
2636 class SRAI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.b", sra, vsplati8_uimm3,
2637                                             MSA128BOpnd>;
2638 class SRAI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.h", sra, vsplati16_uimm4,
2639                                             MSA128HOpnd>;
2640 class SRAI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.w", sra, vsplati32_uimm5,
2641                                             MSA128WOpnd>;
2642 class SRAI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.d", sra, vsplati64_uimm6,
2643                                             MSA128DOpnd>;
2644
2645 class SRAR_B_DESC : MSA_3R_DESC_BASE<"srar.b", int_mips_srar_b, MSA128BOpnd>;
2646 class SRAR_H_DESC : MSA_3R_DESC_BASE<"srar.h", int_mips_srar_h, MSA128HOpnd>;
2647 class SRAR_W_DESC : MSA_3R_DESC_BASE<"srar.w", int_mips_srar_w, MSA128WOpnd>;
2648 class SRAR_D_DESC : MSA_3R_DESC_BASE<"srar.d", int_mips_srar_d, MSA128DOpnd>;
2649
2650 class SRARI_B_DESC : MSA_BIT_B_X_DESC_BASE<"srari.b", int_mips_srari_b,
2651                                            MSA128BOpnd>;
2652 class SRARI_H_DESC : MSA_BIT_H_X_DESC_BASE<"srari.h", int_mips_srari_h,
2653                                            MSA128HOpnd>;
2654 class SRARI_W_DESC : MSA_BIT_W_X_DESC_BASE<"srari.w", int_mips_srari_w,
2655                                            MSA128WOpnd>;
2656 class SRARI_D_DESC : MSA_BIT_D_X_DESC_BASE<"srari.d", int_mips_srari_d,
2657                                            MSA128DOpnd>;
2658
2659 class SRL_B_DESC : MSA_3R_DESC_BASE<"srl.b", srl, MSA128BOpnd>;
2660 class SRL_H_DESC : MSA_3R_DESC_BASE<"srl.h", srl, MSA128HOpnd>;
2661 class SRL_W_DESC : MSA_3R_DESC_BASE<"srl.w", srl, MSA128WOpnd>;
2662 class SRL_D_DESC : MSA_3R_DESC_BASE<"srl.d", srl, MSA128DOpnd>;
2663
2664 class SRLI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.b", srl, vsplati8_uimm3,
2665                                             MSA128BOpnd>;
2666 class SRLI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.h", srl, vsplati16_uimm4,
2667                                             MSA128HOpnd>;
2668 class SRLI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.w", srl, vsplati32_uimm5,
2669                                             MSA128WOpnd>;
2670 class SRLI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.d", srl, vsplati64_uimm6,
2671                                             MSA128DOpnd>;
2672
2673 class SRLR_B_DESC : MSA_3R_DESC_BASE<"srlr.b", int_mips_srlr_b, MSA128BOpnd>;
2674 class SRLR_H_DESC : MSA_3R_DESC_BASE<"srlr.h", int_mips_srlr_h, MSA128HOpnd>;
2675 class SRLR_W_DESC : MSA_3R_DESC_BASE<"srlr.w", int_mips_srlr_w, MSA128WOpnd>;
2676 class SRLR_D_DESC : MSA_3R_DESC_BASE<"srlr.d", int_mips_srlr_d, MSA128DOpnd>;
2677
2678 class SRLRI_B_DESC : MSA_BIT_B_X_DESC_BASE<"srlri.b", int_mips_srlri_b,
2679                                            MSA128BOpnd>;
2680 class SRLRI_H_DESC : MSA_BIT_H_X_DESC_BASE<"srlri.h", int_mips_srlri_h,
2681                                            MSA128HOpnd>;
2682 class SRLRI_W_DESC : MSA_BIT_W_X_DESC_BASE<"srlri.w", int_mips_srlri_w,
2683                                            MSA128WOpnd>;
2684 class SRLRI_D_DESC : MSA_BIT_D_X_DESC_BASE<"srlri.d", int_mips_srlri_d,
2685                                            MSA128DOpnd>;
2686
2687 class ST_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
2688                    ValueType TyNode, RegisterOperand ROWD,
2689                    Operand MemOpnd = mem_msa, ComplexPattern Addr = addrimm10,
2690                    InstrItinClass itin = NoItinerary> {
2691   dag OutOperandList = (outs);
2692   dag InOperandList = (ins ROWD:$wd, MemOpnd:$addr);
2693   string AsmString = !strconcat(instr_asm, "\t$wd, $addr");
2694   list<dag> Pattern = [(OpNode (TyNode ROWD:$wd), Addr:$addr)];
2695   InstrItinClass Itinerary = itin;
2696   string DecoderMethod = "DecodeMSA128Mem";
2697 }
2698
2699 class ST_B_DESC : ST_DESC_BASE<"st.b", store, v16i8, MSA128BOpnd>;
2700 class ST_H_DESC : ST_DESC_BASE<"st.h", store, v8i16, MSA128HOpnd>;
2701 class ST_W_DESC : ST_DESC_BASE<"st.w", store, v4i32, MSA128WOpnd>;
2702 class ST_D_DESC : ST_DESC_BASE<"st.d", store, v2i64, MSA128DOpnd>;
2703
2704 class SUBS_S_B_DESC : MSA_3R_DESC_BASE<"subs_s.b", int_mips_subs_s_b,
2705                                        MSA128BOpnd>;
2706 class SUBS_S_H_DESC : MSA_3R_DESC_BASE<"subs_s.h", int_mips_subs_s_h,
2707                                        MSA128HOpnd>;
2708 class SUBS_S_W_DESC : MSA_3R_DESC_BASE<"subs_s.w", int_mips_subs_s_w,
2709                                        MSA128WOpnd>;
2710 class SUBS_S_D_DESC : MSA_3R_DESC_BASE<"subs_s.d", int_mips_subs_s_d,
2711                                        MSA128DOpnd>;
2712
2713 class SUBS_U_B_DESC : MSA_3R_DESC_BASE<"subs_u.b", int_mips_subs_u_b,
2714                                        MSA128BOpnd>;
2715 class SUBS_U_H_DESC : MSA_3R_DESC_BASE<"subs_u.h", int_mips_subs_u_h,
2716                                        MSA128HOpnd>;
2717 class SUBS_U_W_DESC : MSA_3R_DESC_BASE<"subs_u.w", int_mips_subs_u_w,
2718                                        MSA128WOpnd>;
2719 class SUBS_U_D_DESC : MSA_3R_DESC_BASE<"subs_u.d", int_mips_subs_u_d,
2720                                        MSA128DOpnd>;
2721
2722 class SUBSUS_U_B_DESC : MSA_3R_DESC_BASE<"subsus_u.b", int_mips_subsus_u_b,
2723                                          MSA128BOpnd>;
2724 class SUBSUS_U_H_DESC : MSA_3R_DESC_BASE<"subsus_u.h", int_mips_subsus_u_h,
2725                                          MSA128HOpnd>;
2726 class SUBSUS_U_W_DESC : MSA_3R_DESC_BASE<"subsus_u.w", int_mips_subsus_u_w,
2727                                          MSA128WOpnd>;
2728 class SUBSUS_U_D_DESC : MSA_3R_DESC_BASE<"subsus_u.d", int_mips_subsus_u_d,
2729                                          MSA128DOpnd>;
2730
2731 class SUBSUU_S_B_DESC : MSA_3R_DESC_BASE<"subsuu_s.b", int_mips_subsuu_s_b,
2732                                          MSA128BOpnd>;
2733 class SUBSUU_S_H_DESC : MSA_3R_DESC_BASE<"subsuu_s.h", int_mips_subsuu_s_h,
2734                                          MSA128HOpnd>;
2735 class SUBSUU_S_W_DESC : MSA_3R_DESC_BASE<"subsuu_s.w", int_mips_subsuu_s_w,
2736                                          MSA128WOpnd>;
2737 class SUBSUU_S_D_DESC : MSA_3R_DESC_BASE<"subsuu_s.d", int_mips_subsuu_s_d,
2738                                          MSA128DOpnd>;
2739
2740 class SUBV_B_DESC : MSA_3R_DESC_BASE<"subv.b", sub, MSA128BOpnd>;
2741 class SUBV_H_DESC : MSA_3R_DESC_BASE<"subv.h", sub, MSA128HOpnd>;
2742 class SUBV_W_DESC : MSA_3R_DESC_BASE<"subv.w", sub, MSA128WOpnd>;
2743 class SUBV_D_DESC : MSA_3R_DESC_BASE<"subv.d", sub, MSA128DOpnd>;
2744
2745 class SUBVI_B_DESC : MSA_I5_DESC_BASE<"subvi.b", sub, vsplati8_uimm5,
2746                                       MSA128BOpnd>;
2747 class SUBVI_H_DESC : MSA_I5_DESC_BASE<"subvi.h", sub, vsplati16_uimm5,
2748                                       MSA128HOpnd>;
2749 class SUBVI_W_DESC : MSA_I5_DESC_BASE<"subvi.w", sub, vsplati32_uimm5,
2750                                       MSA128WOpnd>;
2751 class SUBVI_D_DESC : MSA_I5_DESC_BASE<"subvi.d", sub, vsplati64_uimm5,
2752                                       MSA128DOpnd>;
2753
2754 class VSHF_B_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.b", MSA128BOpnd>;
2755 class VSHF_H_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.h", MSA128HOpnd>;
2756 class VSHF_W_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.w", MSA128WOpnd>;
2757 class VSHF_D_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.d", MSA128DOpnd>;
2758
2759 class XOR_V_DESC : MSA_VEC_DESC_BASE<"xor.v", xor, MSA128BOpnd>;
2760 class XOR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128HOpnd>;
2761 class XOR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128WOpnd>;
2762 class XOR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128DOpnd>;
2763
2764 class XORI_B_DESC : MSA_I8_DESC_BASE<"xori.b", xor, vsplati8_uimm8,
2765                                      MSA128BOpnd>;
2766
2767 // Instruction defs.
2768 def ADD_A_B : ADD_A_B_ENC, ADD_A_B_DESC;
2769 def ADD_A_H : ADD_A_H_ENC, ADD_A_H_DESC;
2770 def ADD_A_W : ADD_A_W_ENC, ADD_A_W_DESC;
2771 def ADD_A_D : ADD_A_D_ENC, ADD_A_D_DESC;
2772
2773 def ADDS_A_B : ADDS_A_B_ENC, ADDS_A_B_DESC;
2774 def ADDS_A_H : ADDS_A_H_ENC, ADDS_A_H_DESC;
2775 def ADDS_A_W : ADDS_A_W_ENC, ADDS_A_W_DESC;
2776 def ADDS_A_D : ADDS_A_D_ENC, ADDS_A_D_DESC;
2777
2778 def ADDS_S_B : ADDS_S_B_ENC, ADDS_S_B_DESC;
2779 def ADDS_S_H : ADDS_S_H_ENC, ADDS_S_H_DESC;
2780 def ADDS_S_W : ADDS_S_W_ENC, ADDS_S_W_DESC;
2781 def ADDS_S_D : ADDS_S_D_ENC, ADDS_S_D_DESC;
2782
2783 def ADDS_U_B : ADDS_U_B_ENC, ADDS_U_B_DESC;
2784 def ADDS_U_H : ADDS_U_H_ENC, ADDS_U_H_DESC;
2785 def ADDS_U_W : ADDS_U_W_ENC, ADDS_U_W_DESC;
2786 def ADDS_U_D : ADDS_U_D_ENC, ADDS_U_D_DESC;
2787
2788 def ADDV_B : ADDV_B_ENC, ADDV_B_DESC;
2789 def ADDV_H : ADDV_H_ENC, ADDV_H_DESC;
2790 def ADDV_W : ADDV_W_ENC, ADDV_W_DESC;
2791 def ADDV_D : ADDV_D_ENC, ADDV_D_DESC;
2792
2793 def ADDVI_B : ADDVI_B_ENC, ADDVI_B_DESC;
2794 def ADDVI_H : ADDVI_H_ENC, ADDVI_H_DESC;
2795 def ADDVI_W : ADDVI_W_ENC, ADDVI_W_DESC;
2796 def ADDVI_D : ADDVI_D_ENC, ADDVI_D_DESC;
2797
2798 def AND_V : AND_V_ENC, AND_V_DESC;
2799 def AND_V_H_PSEUDO : AND_V_H_PSEUDO_DESC,
2800                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2801                                                 MSA128BOpnd:$ws,
2802                                                 MSA128BOpnd:$wt)>;
2803 def AND_V_W_PSEUDO : AND_V_W_PSEUDO_DESC,
2804                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2805                                                 MSA128BOpnd:$ws,
2806                                                 MSA128BOpnd:$wt)>;
2807 def AND_V_D_PSEUDO : AND_V_D_PSEUDO_DESC,
2808                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2809                                                 MSA128BOpnd:$ws,
2810                                                 MSA128BOpnd:$wt)>;
2811
2812 def ANDI_B : ANDI_B_ENC, ANDI_B_DESC;
2813
2814 def ASUB_S_B : ASUB_S_B_ENC, ASUB_S_B_DESC;
2815 def ASUB_S_H : ASUB_S_H_ENC, ASUB_S_H_DESC;
2816 def ASUB_S_W : ASUB_S_W_ENC, ASUB_S_W_DESC;
2817 def ASUB_S_D : ASUB_S_D_ENC, ASUB_S_D_DESC;
2818
2819 def ASUB_U_B : ASUB_U_B_ENC, ASUB_U_B_DESC;
2820 def ASUB_U_H : ASUB_U_H_ENC, ASUB_U_H_DESC;
2821 def ASUB_U_W : ASUB_U_W_ENC, ASUB_U_W_DESC;
2822 def ASUB_U_D : ASUB_U_D_ENC, ASUB_U_D_DESC;
2823
2824 def AVE_S_B : AVE_S_B_ENC, AVE_S_B_DESC;
2825 def AVE_S_H : AVE_S_H_ENC, AVE_S_H_DESC;
2826 def AVE_S_W : AVE_S_W_ENC, AVE_S_W_DESC;
2827 def AVE_S_D : AVE_S_D_ENC, AVE_S_D_DESC;
2828
2829 def AVE_U_B : AVE_U_B_ENC, AVE_U_B_DESC;
2830 def AVE_U_H : AVE_U_H_ENC, AVE_U_H_DESC;
2831 def AVE_U_W : AVE_U_W_ENC, AVE_U_W_DESC;
2832 def AVE_U_D : AVE_U_D_ENC, AVE_U_D_DESC;
2833
2834 def AVER_S_B : AVER_S_B_ENC, AVER_S_B_DESC;
2835 def AVER_S_H : AVER_S_H_ENC, AVER_S_H_DESC;
2836 def AVER_S_W : AVER_S_W_ENC, AVER_S_W_DESC;
2837 def AVER_S_D : AVER_S_D_ENC, AVER_S_D_DESC;
2838
2839 def AVER_U_B : AVER_U_B_ENC, AVER_U_B_DESC;
2840 def AVER_U_H : AVER_U_H_ENC, AVER_U_H_DESC;
2841 def AVER_U_W : AVER_U_W_ENC, AVER_U_W_DESC;
2842 def AVER_U_D : AVER_U_D_ENC, AVER_U_D_DESC;
2843
2844 def BCLR_B : BCLR_B_ENC, BCLR_B_DESC;
2845 def BCLR_H : BCLR_H_ENC, BCLR_H_DESC;
2846 def BCLR_W : BCLR_W_ENC, BCLR_W_DESC;
2847 def BCLR_D : BCLR_D_ENC, BCLR_D_DESC;
2848
2849 def BCLRI_B : BCLRI_B_ENC, BCLRI_B_DESC;
2850 def BCLRI_H : BCLRI_H_ENC, BCLRI_H_DESC;
2851 def BCLRI_W : BCLRI_W_ENC, BCLRI_W_DESC;
2852 def BCLRI_D : BCLRI_D_ENC, BCLRI_D_DESC;
2853
2854 def BINSL_B : BINSL_B_ENC, BINSL_B_DESC;
2855 def BINSL_H : BINSL_H_ENC, BINSL_H_DESC;
2856 def BINSL_W : BINSL_W_ENC, BINSL_W_DESC;
2857 def BINSL_D : BINSL_D_ENC, BINSL_D_DESC;
2858
2859 def BINSLI_B : BINSLI_B_ENC, BINSLI_B_DESC;
2860 def BINSLI_H : BINSLI_H_ENC, BINSLI_H_DESC;
2861 def BINSLI_W : BINSLI_W_ENC, BINSLI_W_DESC;
2862 def BINSLI_D : BINSLI_D_ENC, BINSLI_D_DESC;
2863
2864 def BINSR_B : BINSR_B_ENC, BINSR_B_DESC;
2865 def BINSR_H : BINSR_H_ENC, BINSR_H_DESC;
2866 def BINSR_W : BINSR_W_ENC, BINSR_W_DESC;
2867 def BINSR_D : BINSR_D_ENC, BINSR_D_DESC;
2868
2869 def BINSRI_B : BINSRI_B_ENC, BINSRI_B_DESC;
2870 def BINSRI_H : BINSRI_H_ENC, BINSRI_H_DESC;
2871 def BINSRI_W : BINSRI_W_ENC, BINSRI_W_DESC;
2872 def BINSRI_D : BINSRI_D_ENC, BINSRI_D_DESC;
2873
2874 def BMNZ_V : BMNZ_V_ENC, BMNZ_V_DESC;
2875
2876 def BMNZI_B : BMNZI_B_ENC, BMNZI_B_DESC;
2877
2878 def BMZ_V : BMZ_V_ENC, BMZ_V_DESC;
2879
2880 def BMZI_B : BMZI_B_ENC, BMZI_B_DESC;
2881
2882 def BNEG_B : BNEG_B_ENC, BNEG_B_DESC;
2883 def BNEG_H : BNEG_H_ENC, BNEG_H_DESC;
2884 def BNEG_W : BNEG_W_ENC, BNEG_W_DESC;
2885 def BNEG_D : BNEG_D_ENC, BNEG_D_DESC;
2886
2887 def BNEGI_B : BNEGI_B_ENC, BNEGI_B_DESC;
2888 def BNEGI_H : BNEGI_H_ENC, BNEGI_H_DESC;
2889 def BNEGI_W : BNEGI_W_ENC, BNEGI_W_DESC;
2890 def BNEGI_D : BNEGI_D_ENC, BNEGI_D_DESC;
2891
2892 def BNZ_B : BNZ_B_ENC, BNZ_B_DESC;
2893 def BNZ_H : BNZ_H_ENC, BNZ_H_DESC;
2894 def BNZ_W : BNZ_W_ENC, BNZ_W_DESC;
2895 def BNZ_D : BNZ_D_ENC, BNZ_D_DESC;
2896
2897 def BNZ_V : BNZ_V_ENC, BNZ_V_DESC;
2898
2899 def BSEL_V : BSEL_V_ENC, BSEL_V_DESC;
2900
2901 class MSA_BSEL_PSEUDO_BASE<RegisterOperand RO, ValueType Ty> :
2902   MSAPseudo<(outs RO:$wd), (ins RO:$wd_in, RO:$ws, RO:$wt),
2903             [(set RO:$wd, (Ty (vselect RO:$wd_in, RO:$wt, RO:$ws)))]>,
2904   // Note that vselect and BSEL_V treat the condition operand the opposite way
2905   // from each other.
2906   //   (vselect cond, if_set, if_clear)
2907   //   (BSEL_V cond, if_clear, if_set)
2908   PseudoInstExpansion<(BSEL_V MSA128BOpnd:$wd, MSA128BOpnd:$wd_in,
2909                               MSA128BOpnd:$ws, MSA128BOpnd:$wt)> {
2910   let Constraints = "$wd_in = $wd";
2911 }
2912
2913 def BSEL_H_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128HOpnd, v8i16>;
2914 def BSEL_W_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128WOpnd, v4i32>;
2915 def BSEL_D_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128DOpnd, v2i64>;
2916 def BSEL_FW_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128WOpnd, v4f32>;
2917 def BSEL_FD_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128DOpnd, v2f64>;
2918
2919 def BSELI_B : BSELI_B_ENC, BSELI_B_DESC;
2920
2921 def BSET_B : BSET_B_ENC, BSET_B_DESC;
2922 def BSET_H : BSET_H_ENC, BSET_H_DESC;
2923 def BSET_W : BSET_W_ENC, BSET_W_DESC;
2924 def BSET_D : BSET_D_ENC, BSET_D_DESC;
2925
2926 def BSETI_B : BSETI_B_ENC, BSETI_B_DESC;
2927 def BSETI_H : BSETI_H_ENC, BSETI_H_DESC;
2928 def BSETI_W : BSETI_W_ENC, BSETI_W_DESC;
2929 def BSETI_D : BSETI_D_ENC, BSETI_D_DESC;
2930
2931 def BZ_B : BZ_B_ENC, BZ_B_DESC;
2932 def BZ_H : BZ_H_ENC, BZ_H_DESC;
2933 def BZ_W : BZ_W_ENC, BZ_W_DESC;
2934 def BZ_D : BZ_D_ENC, BZ_D_DESC;
2935
2936 def BZ_V : BZ_V_ENC, BZ_V_DESC;
2937
2938 def CEQ_B : CEQ_B_ENC, CEQ_B_DESC;
2939 def CEQ_H : CEQ_H_ENC, CEQ_H_DESC;
2940 def CEQ_W : CEQ_W_ENC, CEQ_W_DESC;
2941 def CEQ_D : CEQ_D_ENC, CEQ_D_DESC;
2942
2943 def CEQI_B : CEQI_B_ENC, CEQI_B_DESC;
2944 def CEQI_H : CEQI_H_ENC, CEQI_H_DESC;
2945 def CEQI_W : CEQI_W_ENC, CEQI_W_DESC;
2946 def CEQI_D : CEQI_D_ENC, CEQI_D_DESC;
2947
2948 def CFCMSA : CFCMSA_ENC, CFCMSA_DESC;
2949
2950 def CLE_S_B : CLE_S_B_ENC, CLE_S_B_DESC;
2951 def CLE_S_H : CLE_S_H_ENC, CLE_S_H_DESC;
2952 def CLE_S_W : CLE_S_W_ENC, CLE_S_W_DESC;
2953 def CLE_S_D : CLE_S_D_ENC, CLE_S_D_DESC;
2954
2955 def CLE_U_B : CLE_U_B_ENC, CLE_U_B_DESC;
2956 def CLE_U_H : CLE_U_H_ENC, CLE_U_H_DESC;
2957 def CLE_U_W : CLE_U_W_ENC, CLE_U_W_DESC;
2958 def CLE_U_D : CLE_U_D_ENC, CLE_U_D_DESC;
2959
2960 def CLEI_S_B : CLEI_S_B_ENC, CLEI_S_B_DESC;
2961 def CLEI_S_H : CLEI_S_H_ENC, CLEI_S_H_DESC;
2962 def CLEI_S_W : CLEI_S_W_ENC, CLEI_S_W_DESC;
2963 def CLEI_S_D : CLEI_S_D_ENC, CLEI_S_D_DESC;
2964
2965 def CLEI_U_B : CLEI_U_B_ENC, CLEI_U_B_DESC;
2966 def CLEI_U_H : CLEI_U_H_ENC, CLEI_U_H_DESC;
2967 def CLEI_U_W : CLEI_U_W_ENC, CLEI_U_W_DESC;
2968 def CLEI_U_D : CLEI_U_D_ENC, CLEI_U_D_DESC;
2969
2970 def CLT_S_B : CLT_S_B_ENC, CLT_S_B_DESC;
2971 def CLT_S_H : CLT_S_H_ENC, CLT_S_H_DESC;
2972 def CLT_S_W : CLT_S_W_ENC, CLT_S_W_DESC;
2973 def CLT_S_D : CLT_S_D_ENC, CLT_S_D_DESC;
2974
2975 def CLT_U_B : CLT_U_B_ENC, CLT_U_B_DESC;
2976 def CLT_U_H : CLT_U_H_ENC, CLT_U_H_DESC;
2977 def CLT_U_W : CLT_U_W_ENC, CLT_U_W_DESC;
2978 def CLT_U_D : CLT_U_D_ENC, CLT_U_D_DESC;
2979
2980 def CLTI_S_B : CLTI_S_B_ENC, CLTI_S_B_DESC;
2981 def CLTI_S_H : CLTI_S_H_ENC, CLTI_S_H_DESC;
2982 def CLTI_S_W : CLTI_S_W_ENC, CLTI_S_W_DESC;
2983 def CLTI_S_D : CLTI_S_D_ENC, CLTI_S_D_DESC;
2984
2985 def CLTI_U_B : CLTI_U_B_ENC, CLTI_U_B_DESC;
2986 def CLTI_U_H : CLTI_U_H_ENC, CLTI_U_H_DESC;
2987 def CLTI_U_W : CLTI_U_W_ENC, CLTI_U_W_DESC;
2988 def CLTI_U_D : CLTI_U_D_ENC, CLTI_U_D_DESC;
2989
2990 def COPY_S_B : COPY_S_B_ENC, COPY_S_B_DESC;
2991 def COPY_S_H : COPY_S_H_ENC, COPY_S_H_DESC;
2992 def COPY_S_W : COPY_S_W_ENC, COPY_S_W_DESC;
2993 def COPY_S_D : COPY_S_D_ENC, COPY_S_D_DESC, ASE_MSA64;
2994
2995 def COPY_U_B : COPY_U_B_ENC, COPY_U_B_DESC;
2996 def COPY_U_H : COPY_U_H_ENC, COPY_U_H_DESC;
2997 def COPY_U_W : COPY_U_W_ENC, COPY_U_W_DESC, ASE_MSA64;
2998
2999 def COPY_FW_PSEUDO : COPY_FW_PSEUDO_DESC;
3000 def COPY_FD_PSEUDO : COPY_FD_PSEUDO_DESC;
3001
3002 def CTCMSA : CTCMSA_ENC, CTCMSA_DESC;
3003
3004 def DIV_S_B : DIV_S_B_ENC, DIV_S_B_DESC;
3005 def DIV_S_H : DIV_S_H_ENC, DIV_S_H_DESC;
3006 def DIV_S_W : DIV_S_W_ENC, DIV_S_W_DESC;
3007 def DIV_S_D : DIV_S_D_ENC, DIV_S_D_DESC;
3008
3009 def DIV_U_B : DIV_U_B_ENC, DIV_U_B_DESC;
3010 def DIV_U_H : DIV_U_H_ENC, DIV_U_H_DESC;
3011 def DIV_U_W : DIV_U_W_ENC, DIV_U_W_DESC;
3012 def DIV_U_D : DIV_U_D_ENC, DIV_U_D_DESC;
3013
3014 def DOTP_S_H : DOTP_S_H_ENC, DOTP_S_H_DESC;
3015 def DOTP_S_W : DOTP_S_W_ENC, DOTP_S_W_DESC;
3016 def DOTP_S_D : DOTP_S_D_ENC, DOTP_S_D_DESC;
3017
3018 def DOTP_U_H : DOTP_U_H_ENC, DOTP_U_H_DESC;
3019 def DOTP_U_W : DOTP_U_W_ENC, DOTP_U_W_DESC;
3020 def DOTP_U_D : DOTP_U_D_ENC, DOTP_U_D_DESC;
3021
3022 def DPADD_S_H : DPADD_S_H_ENC, DPADD_S_H_DESC;
3023 def DPADD_S_W : DPADD_S_W_ENC, DPADD_S_W_DESC;
3024 def DPADD_S_D : DPADD_S_D_ENC, DPADD_S_D_DESC;
3025
3026 def DPADD_U_H : DPADD_U_H_ENC, DPADD_U_H_DESC;
3027 def DPADD_U_W : DPADD_U_W_ENC, DPADD_U_W_DESC;
3028 def DPADD_U_D : DPADD_U_D_ENC, DPADD_U_D_DESC;
3029
3030 def DPSUB_S_H : DPSUB_S_H_ENC, DPSUB_S_H_DESC;
3031 def DPSUB_S_W : DPSUB_S_W_ENC, DPSUB_S_W_DESC;
3032 def DPSUB_S_D : DPSUB_S_D_ENC, DPSUB_S_D_DESC;
3033
3034 def DPSUB_U_H : DPSUB_U_H_ENC, DPSUB_U_H_DESC;
3035 def DPSUB_U_W : DPSUB_U_W_ENC, DPSUB_U_W_DESC;
3036 def DPSUB_U_D : DPSUB_U_D_ENC, DPSUB_U_D_DESC;
3037
3038 def FADD_W : FADD_W_ENC, FADD_W_DESC;
3039 def FADD_D : FADD_D_ENC, FADD_D_DESC;
3040
3041 def FCAF_W : FCAF_W_ENC, FCAF_W_DESC;
3042 def FCAF_D : FCAF_D_ENC, FCAF_D_DESC;
3043
3044 def FCEQ_W : FCEQ_W_ENC, FCEQ_W_DESC;
3045 def FCEQ_D : FCEQ_D_ENC, FCEQ_D_DESC;
3046
3047 def FCLE_W : FCLE_W_ENC, FCLE_W_DESC;
3048 def FCLE_D : FCLE_D_ENC, FCLE_D_DESC;
3049
3050 def FCLT_W : FCLT_W_ENC, FCLT_W_DESC;
3051 def FCLT_D : FCLT_D_ENC, FCLT_D_DESC;
3052
3053 def FCLASS_W : FCLASS_W_ENC, FCLASS_W_DESC;
3054 def FCLASS_D : FCLASS_D_ENC, FCLASS_D_DESC;
3055
3056 def FCNE_W : FCNE_W_ENC, FCNE_W_DESC;
3057 def FCNE_D : FCNE_D_ENC, FCNE_D_DESC;
3058
3059 def FCOR_W : FCOR_W_ENC, FCOR_W_DESC;
3060 def FCOR_D : FCOR_D_ENC, FCOR_D_DESC;
3061
3062 def FCUEQ_W : FCUEQ_W_ENC, FCUEQ_W_DESC;
3063 def FCUEQ_D : FCUEQ_D_ENC, FCUEQ_D_DESC;
3064
3065 def FCULE_W : FCULE_W_ENC, FCULE_W_DESC;
3066 def FCULE_D : FCULE_D_ENC, FCULE_D_DESC;
3067
3068 def FCULT_W : FCULT_W_ENC, FCULT_W_DESC;
3069 def FCULT_D : FCULT_D_ENC, FCULT_D_DESC;
3070
3071 def FCUN_W : FCUN_W_ENC, FCUN_W_DESC;
3072 def FCUN_D : FCUN_D_ENC, FCUN_D_DESC;
3073
3074 def FCUNE_W : FCUNE_W_ENC, FCUNE_W_DESC;
3075 def FCUNE_D : FCUNE_D_ENC, FCUNE_D_DESC;
3076
3077 def FDIV_W : FDIV_W_ENC, FDIV_W_DESC;
3078 def FDIV_D : FDIV_D_ENC, FDIV_D_DESC;
3079
3080 def FEXDO_H : FEXDO_H_ENC, FEXDO_H_DESC;
3081 def FEXDO_W : FEXDO_W_ENC, FEXDO_W_DESC;
3082
3083 def FEXP2_W : FEXP2_W_ENC, FEXP2_W_DESC;
3084 def FEXP2_D : FEXP2_D_ENC, FEXP2_D_DESC;
3085 def FEXP2_W_1_PSEUDO : FEXP2_W_1_PSEUDO_DESC;
3086 def FEXP2_D_1_PSEUDO : FEXP2_D_1_PSEUDO_DESC;
3087
3088 def FEXUPL_W : FEXUPL_W_ENC, FEXUPL_W_DESC;
3089 def FEXUPL_D : FEXUPL_D_ENC, FEXUPL_D_DESC;
3090
3091 def FEXUPR_W : FEXUPR_W_ENC, FEXUPR_W_DESC;
3092 def FEXUPR_D : FEXUPR_D_ENC, FEXUPR_D_DESC;
3093
3094 def FFINT_S_W : FFINT_S_W_ENC, FFINT_S_W_DESC;
3095 def FFINT_S_D : FFINT_S_D_ENC, FFINT_S_D_DESC;
3096
3097 def FFINT_U_W : FFINT_U_W_ENC, FFINT_U_W_DESC;
3098 def FFINT_U_D : FFINT_U_D_ENC, FFINT_U_D_DESC;
3099
3100 def FFQL_W : FFQL_W_ENC, FFQL_W_DESC;
3101 def FFQL_D : FFQL_D_ENC, FFQL_D_DESC;
3102
3103 def FFQR_W : FFQR_W_ENC, FFQR_W_DESC;
3104 def FFQR_D : FFQR_D_ENC, FFQR_D_DESC;
3105
3106 def FILL_B : FILL_B_ENC, FILL_B_DESC;
3107 def FILL_H : FILL_H_ENC, FILL_H_DESC;
3108 def FILL_W : FILL_W_ENC, FILL_W_DESC;
3109 def FILL_D : FILL_D_ENC, FILL_D_DESC, ASE_MSA64;
3110 def FILL_FW_PSEUDO : FILL_FW_PSEUDO_DESC;
3111 def FILL_FD_PSEUDO : FILL_FD_PSEUDO_DESC;
3112
3113 def FLOG2_W : FLOG2_W_ENC, FLOG2_W_DESC;
3114 def FLOG2_D : FLOG2_D_ENC, FLOG2_D_DESC;
3115
3116 def FMADD_W : FMADD_W_ENC, FMADD_W_DESC;
3117 def FMADD_D : FMADD_D_ENC, FMADD_D_DESC;
3118
3119 def FMAX_W : FMAX_W_ENC, FMAX_W_DESC;
3120 def FMAX_D : FMAX_D_ENC, FMAX_D_DESC;
3121
3122 def FMAX_A_W : FMAX_A_W_ENC, FMAX_A_W_DESC;
3123 def FMAX_A_D : FMAX_A_D_ENC, FMAX_A_D_DESC;
3124
3125 def FMIN_W : FMIN_W_ENC, FMIN_W_DESC;
3126 def FMIN_D : FMIN_D_ENC, FMIN_D_DESC;
3127
3128 def FMIN_A_W : FMIN_A_W_ENC, FMIN_A_W_DESC;
3129 def FMIN_A_D : FMIN_A_D_ENC, FMIN_A_D_DESC;
3130
3131 def FMSUB_W : FMSUB_W_ENC, FMSUB_W_DESC;
3132 def FMSUB_D : FMSUB_D_ENC, FMSUB_D_DESC;
3133
3134 def FMUL_W : FMUL_W_ENC, FMUL_W_DESC;
3135 def FMUL_D : FMUL_D_ENC, FMUL_D_DESC;
3136
3137 def FRINT_W : FRINT_W_ENC, FRINT_W_DESC;
3138 def FRINT_D : FRINT_D_ENC, FRINT_D_DESC;
3139
3140 def FRCP_W : FRCP_W_ENC, FRCP_W_DESC;
3141 def FRCP_D : FRCP_D_ENC, FRCP_D_DESC;
3142
3143 def FRSQRT_W : FRSQRT_W_ENC, FRSQRT_W_DESC;
3144 def FRSQRT_D : FRSQRT_D_ENC, FRSQRT_D_DESC;
3145
3146 def FSAF_W : FSAF_W_ENC, FSAF_W_DESC;
3147 def FSAF_D : FSAF_D_ENC, FSAF_D_DESC;
3148
3149 def FSEQ_W : FSEQ_W_ENC, FSEQ_W_DESC;
3150 def FSEQ_D : FSEQ_D_ENC, FSEQ_D_DESC;
3151
3152 def FSLE_W : FSLE_W_ENC, FSLE_W_DESC;
3153 def FSLE_D : FSLE_D_ENC, FSLE_D_DESC;
3154
3155 def FSLT_W : FSLT_W_ENC, FSLT_W_DESC;
3156 def FSLT_D : FSLT_D_ENC, FSLT_D_DESC;
3157
3158 def FSNE_W : FSNE_W_ENC, FSNE_W_DESC;
3159 def FSNE_D : FSNE_D_ENC, FSNE_D_DESC;
3160
3161 def FSOR_W : FSOR_W_ENC, FSOR_W_DESC;
3162 def FSOR_D : FSOR_D_ENC, FSOR_D_DESC;
3163
3164 def FSQRT_W : FSQRT_W_ENC, FSQRT_W_DESC;
3165 def FSQRT_D : FSQRT_D_ENC, FSQRT_D_DESC;
3166
3167 def FSUB_W : FSUB_W_ENC, FSUB_W_DESC;
3168 def FSUB_D : FSUB_D_ENC, FSUB_D_DESC;
3169
3170 def FSUEQ_W : FSUEQ_W_ENC, FSUEQ_W_DESC;
3171 def FSUEQ_D : FSUEQ_D_ENC, FSUEQ_D_DESC;
3172
3173 def FSULE_W : FSULE_W_ENC, FSULE_W_DESC;
3174 def FSULE_D : FSULE_D_ENC, FSULE_D_DESC;
3175
3176 def FSULT_W : FSULT_W_ENC, FSULT_W_DESC;
3177 def FSULT_D : FSULT_D_ENC, FSULT_D_DESC;
3178
3179 def FSUN_W : FSUN_W_ENC, FSUN_W_DESC;
3180 def FSUN_D : FSUN_D_ENC, FSUN_D_DESC;
3181
3182 def FSUNE_W : FSUNE_W_ENC, FSUNE_W_DESC;
3183 def FSUNE_D : FSUNE_D_ENC, FSUNE_D_DESC;
3184
3185 def FTINT_S_W : FTINT_S_W_ENC, FTINT_S_W_DESC;
3186 def FTINT_S_D : FTINT_S_D_ENC, FTINT_S_D_DESC;
3187
3188 def FTINT_U_W : FTINT_U_W_ENC, FTINT_U_W_DESC;
3189 def FTINT_U_D : FTINT_U_D_ENC, FTINT_U_D_DESC;
3190
3191 def FTQ_H : FTQ_H_ENC, FTQ_H_DESC;
3192 def FTQ_W : FTQ_W_ENC, FTQ_W_DESC;
3193
3194 def FTRUNC_S_W : FTRUNC_S_W_ENC, FTRUNC_S_W_DESC;
3195 def FTRUNC_S_D : FTRUNC_S_D_ENC, FTRUNC_S_D_DESC;
3196
3197 def FTRUNC_U_W : FTRUNC_U_W_ENC, FTRUNC_U_W_DESC;
3198 def FTRUNC_U_D : FTRUNC_U_D_ENC, FTRUNC_U_D_DESC;
3199
3200 def HADD_S_H : HADD_S_H_ENC, HADD_S_H_DESC;
3201 def HADD_S_W : HADD_S_W_ENC, HADD_S_W_DESC;
3202 def HADD_S_D : HADD_S_D_ENC, HADD_S_D_DESC;
3203
3204 def HADD_U_H : HADD_U_H_ENC, HADD_U_H_DESC;
3205 def HADD_U_W : HADD_U_W_ENC, HADD_U_W_DESC;
3206 def HADD_U_D : HADD_U_D_ENC, HADD_U_D_DESC;
3207
3208 def HSUB_S_H : HSUB_S_H_ENC, HSUB_S_H_DESC;
3209 def HSUB_S_W : HSUB_S_W_ENC, HSUB_S_W_DESC;
3210 def HSUB_S_D : HSUB_S_D_ENC, HSUB_S_D_DESC;
3211
3212 def HSUB_U_H : HSUB_U_H_ENC, HSUB_U_H_DESC;
3213 def HSUB_U_W : HSUB_U_W_ENC, HSUB_U_W_DESC;
3214 def HSUB_U_D : HSUB_U_D_ENC, HSUB_U_D_DESC;
3215
3216 def ILVEV_B : ILVEV_B_ENC, ILVEV_B_DESC;
3217 def ILVEV_H : ILVEV_H_ENC, ILVEV_H_DESC;
3218 def ILVEV_W : ILVEV_W_ENC, ILVEV_W_DESC;
3219 def ILVEV_D : ILVEV_D_ENC, ILVEV_D_DESC;
3220
3221 def ILVL_B : ILVL_B_ENC, ILVL_B_DESC;
3222 def ILVL_H : ILVL_H_ENC, ILVL_H_DESC;
3223 def ILVL_W : ILVL_W_ENC, ILVL_W_DESC;
3224 def ILVL_D : ILVL_D_ENC, ILVL_D_DESC;
3225
3226 def ILVOD_B : ILVOD_B_ENC, ILVOD_B_DESC;
3227 def ILVOD_H : ILVOD_H_ENC, ILVOD_H_DESC;
3228 def ILVOD_W : ILVOD_W_ENC, ILVOD_W_DESC;
3229 def ILVOD_D : ILVOD_D_ENC, ILVOD_D_DESC;
3230
3231 def ILVR_B : ILVR_B_ENC, ILVR_B_DESC;
3232 def ILVR_H : ILVR_H_ENC, ILVR_H_DESC;
3233 def ILVR_W : ILVR_W_ENC, ILVR_W_DESC;
3234 def ILVR_D : ILVR_D_ENC, ILVR_D_DESC;
3235
3236 def INSERT_B : INSERT_B_ENC, INSERT_B_DESC;
3237 def INSERT_H : INSERT_H_ENC, INSERT_H_DESC;
3238 def INSERT_W : INSERT_W_ENC, INSERT_W_DESC;
3239 def INSERT_D : INSERT_D_ENC, INSERT_D_DESC, ASE_MSA64;
3240
3241 // INSERT_FW_PSEUDO defined after INSVE_W
3242 // INSERT_FD_PSEUDO defined after INSVE_D
3243
3244 // There is a fourth operand that is not present in the encoding. Use a
3245 // custom decoder to get a chance to add it.
3246 let DecoderMethod = "DecodeINSVE_DF" in {
3247   def INSVE_B : INSVE_B_ENC, INSVE_B_DESC;
3248   def INSVE_H : INSVE_H_ENC, INSVE_H_DESC;
3249   def INSVE_W : INSVE_W_ENC, INSVE_W_DESC;
3250   def INSVE_D : INSVE_D_ENC, INSVE_D_DESC;
3251 }
3252
3253 def INSERT_FW_PSEUDO : INSERT_FW_PSEUDO_DESC;
3254 def INSERT_FD_PSEUDO : INSERT_FD_PSEUDO_DESC;
3255
3256 def INSERT_B_VIDX_PSEUDO : INSERT_B_VIDX_PSEUDO_DESC;
3257 def INSERT_H_VIDX_PSEUDO : INSERT_H_VIDX_PSEUDO_DESC;
3258 def INSERT_W_VIDX_PSEUDO : INSERT_W_VIDX_PSEUDO_DESC;
3259 def INSERT_D_VIDX_PSEUDO : INSERT_D_VIDX_PSEUDO_DESC;
3260 def INSERT_FW_VIDX_PSEUDO : INSERT_FW_VIDX_PSEUDO_DESC;
3261 def INSERT_FD_VIDX_PSEUDO : INSERT_FD_VIDX_PSEUDO_DESC;
3262
3263 def INSERT_B_VIDX64_PSEUDO : INSERT_B_VIDX64_PSEUDO_DESC;
3264 def INSERT_H_VIDX64_PSEUDO : INSERT_H_VIDX64_PSEUDO_DESC;
3265 def INSERT_W_VIDX64_PSEUDO : INSERT_W_VIDX64_PSEUDO_DESC;
3266 def INSERT_D_VIDX64_PSEUDO : INSERT_D_VIDX64_PSEUDO_DESC;
3267 def INSERT_FW_VIDX64_PSEUDO : INSERT_FW_VIDX64_PSEUDO_DESC;
3268 def INSERT_FD_VIDX64_PSEUDO : INSERT_FD_VIDX64_PSEUDO_DESC;
3269
3270 def LD_B: LD_B_ENC, LD_B_DESC;
3271 def LD_H: LD_H_ENC, LD_H_DESC;
3272 def LD_W: LD_W_ENC, LD_W_DESC;
3273 def LD_D: LD_D_ENC, LD_D_DESC;
3274
3275 def LDI_B : LDI_B_ENC, LDI_B_DESC;
3276 def LDI_H : LDI_H_ENC, LDI_H_DESC;
3277 def LDI_W : LDI_W_ENC, LDI_W_DESC;
3278 def LDI_D : LDI_D_ENC, LDI_D_DESC;
3279
3280 def LSA : LSA_ENC, LSA_DESC;
3281 def DLSA : DLSA_ENC, DLSA_DESC, ASE_MSA64;
3282
3283 def MADD_Q_H : MADD_Q_H_ENC, MADD_Q_H_DESC;
3284 def MADD_Q_W : MADD_Q_W_ENC, MADD_Q_W_DESC;
3285
3286 def MADDR_Q_H : MADDR_Q_H_ENC, MADDR_Q_H_DESC;
3287 def MADDR_Q_W : MADDR_Q_W_ENC, MADDR_Q_W_DESC;
3288
3289 def MADDV_B : MADDV_B_ENC, MADDV_B_DESC;
3290 def MADDV_H : MADDV_H_ENC, MADDV_H_DESC;
3291 def MADDV_W : MADDV_W_ENC, MADDV_W_DESC;
3292 def MADDV_D : MADDV_D_ENC, MADDV_D_DESC;
3293
3294 def MAX_A_B : MAX_A_B_ENC, MAX_A_B_DESC;
3295 def MAX_A_H : MAX_A_H_ENC, MAX_A_H_DESC;
3296 def MAX_A_W : MAX_A_W_ENC, MAX_A_W_DESC;
3297 def MAX_A_D : MAX_A_D_ENC, MAX_A_D_DESC;
3298
3299 def MAX_S_B : MAX_S_B_ENC, MAX_S_B_DESC;
3300 def MAX_S_H : MAX_S_H_ENC, MAX_S_H_DESC;
3301 def MAX_S_W : MAX_S_W_ENC, MAX_S_W_DESC;
3302 def MAX_S_D : MAX_S_D_ENC, MAX_S_D_DESC;
3303
3304 def MAX_U_B : MAX_U_B_ENC, MAX_U_B_DESC;
3305 def MAX_U_H : MAX_U_H_ENC, MAX_U_H_DESC;
3306 def MAX_U_W : MAX_U_W_ENC, MAX_U_W_DESC;
3307 def MAX_U_D : MAX_U_D_ENC, MAX_U_D_DESC;
3308
3309 def MAXI_S_B : MAXI_S_B_ENC, MAXI_S_B_DESC;
3310 def MAXI_S_H : MAXI_S_H_ENC, MAXI_S_H_DESC;
3311 def MAXI_S_W : MAXI_S_W_ENC, MAXI_S_W_DESC;
3312 def MAXI_S_D : MAXI_S_D_ENC, MAXI_S_D_DESC;
3313
3314 def MAXI_U_B : MAXI_U_B_ENC, MAXI_U_B_DESC;
3315 def MAXI_U_H : MAXI_U_H_ENC, MAXI_U_H_DESC;
3316 def MAXI_U_W : MAXI_U_W_ENC, MAXI_U_W_DESC;
3317 def MAXI_U_D : MAXI_U_D_ENC, MAXI_U_D_DESC;
3318
3319 def MIN_A_B : MIN_A_B_ENC, MIN_A_B_DESC;
3320 def MIN_A_H : MIN_A_H_ENC, MIN_A_H_DESC;
3321 def MIN_A_W : MIN_A_W_ENC, MIN_A_W_DESC;
3322 def MIN_A_D : MIN_A_D_ENC, MIN_A_D_DESC;
3323
3324 def MIN_S_B : MIN_S_B_ENC, MIN_S_B_DESC;
3325 def MIN_S_H : MIN_S_H_ENC, MIN_S_H_DESC;
3326 def MIN_S_W : MIN_S_W_ENC, MIN_S_W_DESC;
3327 def MIN_S_D : MIN_S_D_ENC, MIN_S_D_DESC;
3328
3329 def MIN_U_B : MIN_U_B_ENC, MIN_U_B_DESC;
3330 def MIN_U_H : MIN_U_H_ENC, MIN_U_H_DESC;
3331 def MIN_U_W : MIN_U_W_ENC, MIN_U_W_DESC;
3332 def MIN_U_D : MIN_U_D_ENC, MIN_U_D_DESC;
3333
3334 def MINI_S_B : MINI_S_B_ENC, MINI_S_B_DESC;
3335 def MINI_S_H : MINI_S_H_ENC, MINI_S_H_DESC;
3336 def MINI_S_W : MINI_S_W_ENC, MINI_S_W_DESC;
3337 def MINI_S_D : MINI_S_D_ENC, MINI_S_D_DESC;
3338
3339 def MINI_U_B : MINI_U_B_ENC, MINI_U_B_DESC;
3340 def MINI_U_H : MINI_U_H_ENC, MINI_U_H_DESC;
3341 def MINI_U_W : MINI_U_W_ENC, MINI_U_W_DESC;
3342 def MINI_U_D : MINI_U_D_ENC, MINI_U_D_DESC;
3343
3344 def MOD_S_B : MOD_S_B_ENC, MOD_S_B_DESC;
3345 def MOD_S_H : MOD_S_H_ENC, MOD_S_H_DESC;
3346 def MOD_S_W : MOD_S_W_ENC, MOD_S_W_DESC;
3347 def MOD_S_D : MOD_S_D_ENC, MOD_S_D_DESC;
3348
3349 def MOD_U_B : MOD_U_B_ENC, MOD_U_B_DESC;
3350 def MOD_U_H : MOD_U_H_ENC, MOD_U_H_DESC;
3351 def MOD_U_W : MOD_U_W_ENC, MOD_U_W_DESC;
3352 def MOD_U_D : MOD_U_D_ENC, MOD_U_D_DESC;
3353
3354 def MOVE_V : MOVE_V_ENC, MOVE_V_DESC;
3355
3356 def MSUB_Q_H : MSUB_Q_H_ENC, MSUB_Q_H_DESC;
3357 def MSUB_Q_W : MSUB_Q_W_ENC, MSUB_Q_W_DESC;
3358
3359 def MSUBR_Q_H : MSUBR_Q_H_ENC, MSUBR_Q_H_DESC;
3360 def MSUBR_Q_W : MSUBR_Q_W_ENC, MSUBR_Q_W_DESC;
3361
3362 def MSUBV_B : MSUBV_B_ENC, MSUBV_B_DESC;
3363 def MSUBV_H : MSUBV_H_ENC, MSUBV_H_DESC;
3364 def MSUBV_W : MSUBV_W_ENC, MSUBV_W_DESC;
3365 def MSUBV_D : MSUBV_D_ENC, MSUBV_D_DESC;
3366
3367 def MUL_Q_H : MUL_Q_H_ENC, MUL_Q_H_DESC;
3368 def MUL_Q_W : MUL_Q_W_ENC, MUL_Q_W_DESC;
3369
3370 def MULR_Q_H : MULR_Q_H_ENC, MULR_Q_H_DESC;
3371 def MULR_Q_W : MULR_Q_W_ENC, MULR_Q_W_DESC;
3372
3373 def MULV_B : MULV_B_ENC, MULV_B_DESC;
3374 def MULV_H : MULV_H_ENC, MULV_H_DESC;
3375 def MULV_W : MULV_W_ENC, MULV_W_DESC;
3376 def MULV_D : MULV_D_ENC, MULV_D_DESC;
3377
3378 def NLOC_B : NLOC_B_ENC, NLOC_B_DESC;
3379 def NLOC_H : NLOC_H_ENC, NLOC_H_DESC;
3380 def NLOC_W : NLOC_W_ENC, NLOC_W_DESC;
3381 def NLOC_D : NLOC_D_ENC, NLOC_D_DESC;
3382
3383 def NLZC_B : NLZC_B_ENC, NLZC_B_DESC;
3384 def NLZC_H : NLZC_H_ENC, NLZC_H_DESC;
3385 def NLZC_W : NLZC_W_ENC, NLZC_W_DESC;
3386 def NLZC_D : NLZC_D_ENC, NLZC_D_DESC;
3387
3388 def NOR_V : NOR_V_ENC, NOR_V_DESC;
3389 def NOR_V_H_PSEUDO : NOR_V_H_PSEUDO_DESC,
3390                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3391                                                 MSA128BOpnd:$ws,
3392                                                 MSA128BOpnd:$wt)>;
3393 def NOR_V_W_PSEUDO : NOR_V_W_PSEUDO_DESC,
3394                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3395                                                 MSA128BOpnd:$ws,
3396                                                 MSA128BOpnd:$wt)>;
3397 def NOR_V_D_PSEUDO : NOR_V_D_PSEUDO_DESC,
3398                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3399                                                 MSA128BOpnd:$ws,
3400                                                 MSA128BOpnd:$wt)>;
3401
3402 def NORI_B : NORI_B_ENC, NORI_B_DESC;
3403
3404 def OR_V : OR_V_ENC, OR_V_DESC;
3405 def OR_V_H_PSEUDO : OR_V_H_PSEUDO_DESC,
3406                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3407                                               MSA128BOpnd:$ws,
3408                                               MSA128BOpnd:$wt)>;
3409 def OR_V_W_PSEUDO : OR_V_W_PSEUDO_DESC,
3410                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3411                                               MSA128BOpnd:$ws,
3412                                               MSA128BOpnd:$wt)>;
3413 def OR_V_D_PSEUDO : OR_V_D_PSEUDO_DESC,
3414                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3415                                               MSA128BOpnd:$ws,
3416                                               MSA128BOpnd:$wt)>;
3417
3418 def ORI_B : ORI_B_ENC, ORI_B_DESC;
3419
3420 def PCKEV_B : PCKEV_B_ENC, PCKEV_B_DESC;
3421 def PCKEV_H : PCKEV_H_ENC, PCKEV_H_DESC;
3422 def PCKEV_W : PCKEV_W_ENC, PCKEV_W_DESC;
3423 def PCKEV_D : PCKEV_D_ENC, PCKEV_D_DESC;
3424
3425 def PCKOD_B : PCKOD_B_ENC, PCKOD_B_DESC;
3426 def PCKOD_H : PCKOD_H_ENC, PCKOD_H_DESC;
3427 def PCKOD_W : PCKOD_W_ENC, PCKOD_W_DESC;
3428 def PCKOD_D : PCKOD_D_ENC, PCKOD_D_DESC;
3429
3430 def PCNT_B : PCNT_B_ENC, PCNT_B_DESC;
3431 def PCNT_H : PCNT_H_ENC, PCNT_H_DESC;
3432 def PCNT_W : PCNT_W_ENC, PCNT_W_DESC;
3433 def PCNT_D : PCNT_D_ENC, PCNT_D_DESC;
3434
3435 def SAT_S_B : SAT_S_B_ENC, SAT_S_B_DESC;
3436 def SAT_S_H : SAT_S_H_ENC, SAT_S_H_DESC;
3437 def SAT_S_W : SAT_S_W_ENC, SAT_S_W_DESC;
3438 def SAT_S_D : SAT_S_D_ENC, SAT_S_D_DESC;
3439
3440 def SAT_U_B : SAT_U_B_ENC, SAT_U_B_DESC;
3441 def SAT_U_H : SAT_U_H_ENC, SAT_U_H_DESC;
3442 def SAT_U_W : SAT_U_W_ENC, SAT_U_W_DESC;
3443 def SAT_U_D : SAT_U_D_ENC, SAT_U_D_DESC;
3444
3445 def SHF_B : SHF_B_ENC, SHF_B_DESC;
3446 def SHF_H : SHF_H_ENC, SHF_H_DESC;
3447 def SHF_W : SHF_W_ENC, SHF_W_DESC;
3448
3449 def SLD_B : SLD_B_ENC, SLD_B_DESC;
3450 def SLD_H : SLD_H_ENC, SLD_H_DESC;
3451 def SLD_W : SLD_W_ENC, SLD_W_DESC;
3452 def SLD_D : SLD_D_ENC, SLD_D_DESC;
3453
3454 def SLDI_B : SLDI_B_ENC, SLDI_B_DESC;
3455 def SLDI_H : SLDI_H_ENC, SLDI_H_DESC;
3456 def SLDI_W : SLDI_W_ENC, SLDI_W_DESC;
3457 def SLDI_D : SLDI_D_ENC, SLDI_D_DESC;
3458
3459 def SLL_B : SLL_B_ENC, SLL_B_DESC;
3460 def SLL_H : SLL_H_ENC, SLL_H_DESC;
3461 def SLL_W : SLL_W_ENC, SLL_W_DESC;
3462 def SLL_D : SLL_D_ENC, SLL_D_DESC;
3463
3464 def SLLI_B : SLLI_B_ENC, SLLI_B_DESC;
3465 def SLLI_H : SLLI_H_ENC, SLLI_H_DESC;
3466 def SLLI_W : SLLI_W_ENC, SLLI_W_DESC;
3467 def SLLI_D : SLLI_D_ENC, SLLI_D_DESC;
3468
3469 def SPLAT_B : SPLAT_B_ENC, SPLAT_B_DESC;
3470 def SPLAT_H : SPLAT_H_ENC, SPLAT_H_DESC;
3471 def SPLAT_W : SPLAT_W_ENC, SPLAT_W_DESC;
3472 def SPLAT_D : SPLAT_D_ENC, SPLAT_D_DESC;
3473
3474 def SPLATI_B : SPLATI_B_ENC, SPLATI_B_DESC;
3475 def SPLATI_H : SPLATI_H_ENC, SPLATI_H_DESC;
3476 def SPLATI_W : SPLATI_W_ENC, SPLATI_W_DESC;
3477 def SPLATI_D : SPLATI_D_ENC, SPLATI_D_DESC;
3478
3479 def SRA_B : SRA_B_ENC, SRA_B_DESC;
3480 def SRA_H : SRA_H_ENC, SRA_H_DESC;
3481 def SRA_W : SRA_W_ENC, SRA_W_DESC;
3482 def SRA_D : SRA_D_ENC, SRA_D_DESC;
3483
3484 def SRAI_B : SRAI_B_ENC, SRAI_B_DESC;
3485 def SRAI_H : SRAI_H_ENC, SRAI_H_DESC;
3486 def SRAI_W : SRAI_W_ENC, SRAI_W_DESC;
3487 def SRAI_D : SRAI_D_ENC, SRAI_D_DESC;
3488
3489 def SRAR_B : SRAR_B_ENC, SRAR_B_DESC;
3490 def SRAR_H : SRAR_H_ENC, SRAR_H_DESC;
3491 def SRAR_W : SRAR_W_ENC, SRAR_W_DESC;
3492 def SRAR_D : SRAR_D_ENC, SRAR_D_DESC;
3493
3494 def SRARI_B : SRARI_B_ENC, SRARI_B_DESC;
3495 def SRARI_H : SRARI_H_ENC, SRARI_H_DESC;
3496 def SRARI_W : SRARI_W_ENC, SRARI_W_DESC;
3497 def SRARI_D : SRARI_D_ENC, SRARI_D_DESC;
3498
3499 def SRL_B : SRL_B_ENC, SRL_B_DESC;
3500 def SRL_H : SRL_H_ENC, SRL_H_DESC;
3501 def SRL_W : SRL_W_ENC, SRL_W_DESC;
3502 def SRL_D : SRL_D_ENC, SRL_D_DESC;
3503
3504 def SRLI_B : SRLI_B_ENC, SRLI_B_DESC;
3505 def SRLI_H : SRLI_H_ENC, SRLI_H_DESC;
3506 def SRLI_W : SRLI_W_ENC, SRLI_W_DESC;
3507 def SRLI_D : SRLI_D_ENC, SRLI_D_DESC;
3508
3509 def SRLR_B : SRLR_B_ENC, SRLR_B_DESC;
3510 def SRLR_H : SRLR_H_ENC, SRLR_H_DESC;
3511 def SRLR_W : SRLR_W_ENC, SRLR_W_DESC;
3512 def SRLR_D : SRLR_D_ENC, SRLR_D_DESC;
3513
3514 def SRLRI_B : SRLRI_B_ENC, SRLRI_B_DESC;
3515 def SRLRI_H : SRLRI_H_ENC, SRLRI_H_DESC;
3516 def SRLRI_W : SRLRI_W_ENC, SRLRI_W_DESC;
3517 def SRLRI_D : SRLRI_D_ENC, SRLRI_D_DESC;
3518
3519 def ST_B: ST_B_ENC, ST_B_DESC;
3520 def ST_H: ST_H_ENC, ST_H_DESC;
3521 def ST_W: ST_W_ENC, ST_W_DESC;
3522 def ST_D: ST_D_ENC, ST_D_DESC;
3523
3524 def SUBS_S_B : SUBS_S_B_ENC, SUBS_S_B_DESC;
3525 def SUBS_S_H : SUBS_S_H_ENC, SUBS_S_H_DESC;
3526 def SUBS_S_W : SUBS_S_W_ENC, SUBS_S_W_DESC;
3527 def SUBS_S_D : SUBS_S_D_ENC, SUBS_S_D_DESC;
3528
3529 def SUBS_U_B : SUBS_U_B_ENC, SUBS_U_B_DESC;
3530 def SUBS_U_H : SUBS_U_H_ENC, SUBS_U_H_DESC;
3531 def SUBS_U_W : SUBS_U_W_ENC, SUBS_U_W_DESC;
3532 def SUBS_U_D : SUBS_U_D_ENC, SUBS_U_D_DESC;
3533
3534 def SUBSUS_U_B : SUBSUS_U_B_ENC, SUBSUS_U_B_DESC;
3535 def SUBSUS_U_H : SUBSUS_U_H_ENC, SUBSUS_U_H_DESC;
3536 def SUBSUS_U_W : SUBSUS_U_W_ENC, SUBSUS_U_W_DESC;
3537 def SUBSUS_U_D : SUBSUS_U_D_ENC, SUBSUS_U_D_DESC;
3538
3539 def SUBSUU_S_B : SUBSUU_S_B_ENC, SUBSUU_S_B_DESC;
3540 def SUBSUU_S_H : SUBSUU_S_H_ENC, SUBSUU_S_H_DESC;
3541 def SUBSUU_S_W : SUBSUU_S_W_ENC, SUBSUU_S_W_DESC;
3542 def SUBSUU_S_D : SUBSUU_S_D_ENC, SUBSUU_S_D_DESC;
3543
3544 def SUBV_B : SUBV_B_ENC, SUBV_B_DESC;
3545 def SUBV_H : SUBV_H_ENC, SUBV_H_DESC;
3546 def SUBV_W : SUBV_W_ENC, SUBV_W_DESC;
3547 def SUBV_D : SUBV_D_ENC, SUBV_D_DESC;
3548
3549 def SUBVI_B : SUBVI_B_ENC, SUBVI_B_DESC;
3550 def SUBVI_H : SUBVI_H_ENC, SUBVI_H_DESC;
3551 def SUBVI_W : SUBVI_W_ENC, SUBVI_W_DESC;
3552 def SUBVI_D : SUBVI_D_ENC, SUBVI_D_DESC;
3553
3554 def VSHF_B : VSHF_B_ENC, VSHF_B_DESC;
3555 def VSHF_H : VSHF_H_ENC, VSHF_H_DESC;
3556 def VSHF_W : VSHF_W_ENC, VSHF_W_DESC;
3557 def VSHF_D : VSHF_D_ENC, VSHF_D_DESC;
3558
3559 def XOR_V : XOR_V_ENC, XOR_V_DESC;
3560 def XOR_V_H_PSEUDO : XOR_V_H_PSEUDO_DESC,
3561                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3562                                                 MSA128BOpnd:$ws,
3563                                                 MSA128BOpnd:$wt)>;
3564 def XOR_V_W_PSEUDO : XOR_V_W_PSEUDO_DESC,
3565                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3566                                                 MSA128BOpnd:$ws,
3567                                                 MSA128BOpnd:$wt)>;
3568 def XOR_V_D_PSEUDO : XOR_V_D_PSEUDO_DESC,
3569                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3570                                                 MSA128BOpnd:$ws,
3571                                                 MSA128BOpnd:$wt)>;
3572
3573 def XORI_B : XORI_B_ENC, XORI_B_DESC;
3574
3575 // Patterns.
3576 class MSAPat<dag pattern, dag result, list<Predicate> pred = [HasMSA]> :
3577   Pat<pattern, result>, Requires<pred>;
3578
3579 def : MSAPat<(extractelt (v4i32 MSA128W:$ws), immZExt4:$idx),
3580              (COPY_S_W MSA128W:$ws, immZExt4:$idx)>;
3581
3582 def : MSAPat<(v8f16 (load addrimm10:$addr)), (LD_H addrimm10:$addr)>;
3583 def : MSAPat<(v4f32 (load addrimm10:$addr)), (LD_W addrimm10:$addr)>;
3584 def : MSAPat<(v2f64 (load addrimm10:$addr)), (LD_D addrimm10:$addr)>;
3585
3586 def ST_FH : MSAPat<(store (v8f16 MSA128H:$ws), addrimm10:$addr),
3587                    (ST_H MSA128H:$ws, addrimm10:$addr)>;
3588 def ST_FW : MSAPat<(store (v4f32 MSA128W:$ws), addrimm10:$addr),
3589                    (ST_W MSA128W:$ws, addrimm10:$addr)>;
3590 def ST_FD : MSAPat<(store (v2f64 MSA128D:$ws), addrimm10:$addr),
3591                    (ST_D MSA128D:$ws, addrimm10:$addr)>;
3592
3593 class MSA_FABS_PSEUDO_DESC_BASE<RegisterOperand ROWD,
3594                                 RegisterOperand ROWS = ROWD,
3595                                 InstrItinClass itin = NoItinerary> :
3596   MSAPseudo<(outs ROWD:$wd),
3597             (ins ROWS:$ws),
3598             [(set ROWD:$wd, (fabs ROWS:$ws))]> {
3599   InstrItinClass Itinerary = itin;
3600 }
3601 def FABS_W : MSA_FABS_PSEUDO_DESC_BASE<MSA128WOpnd>,
3602              PseudoInstExpansion<(FMAX_A_W MSA128WOpnd:$wd, MSA128WOpnd:$ws,
3603                                            MSA128WOpnd:$ws)>;
3604 def FABS_D : MSA_FABS_PSEUDO_DESC_BASE<MSA128DOpnd>,
3605              PseudoInstExpansion<(FMAX_A_D MSA128DOpnd:$wd, MSA128DOpnd:$ws,
3606                                            MSA128DOpnd:$ws)>;
3607
3608 class MSABitconvertPat<ValueType DstVT, ValueType SrcVT,
3609                        RegisterClass DstRC, list<Predicate> preds = [HasMSA]> :
3610    MSAPat<(DstVT (bitconvert SrcVT:$src)),
3611           (COPY_TO_REGCLASS SrcVT:$src, DstRC), preds>;
3612
3613 // These are endian-independent because the element size doesnt change
3614 def : MSABitconvertPat<v8i16, v8f16, MSA128H>;
3615 def : MSABitconvertPat<v4i32, v4f32, MSA128W>;
3616 def : MSABitconvertPat<v2i64, v2f64, MSA128D>;
3617 def : MSABitconvertPat<v8f16, v8i16, MSA128H>;
3618 def : MSABitconvertPat<v4f32, v4i32, MSA128W>;
3619 def : MSABitconvertPat<v2f64, v2i64, MSA128D>;
3620
3621 // Little endian bitcasts are always no-ops
3622 def : MSABitconvertPat<v16i8, v8i16, MSA128B, [HasMSA, IsLE]>;
3623 def : MSABitconvertPat<v16i8, v4i32, MSA128B, [HasMSA, IsLE]>;
3624 def : MSABitconvertPat<v16i8, v2i64, MSA128B, [HasMSA, IsLE]>;
3625 def : MSABitconvertPat<v16i8, v8f16, MSA128B, [HasMSA, IsLE]>;
3626 def : MSABitconvertPat<v16i8, v4f32, MSA128B, [HasMSA, IsLE]>;
3627 def : MSABitconvertPat<v16i8, v2f64, MSA128B, [HasMSA, IsLE]>;
3628
3629 def : MSABitconvertPat<v8i16, v16i8, MSA128H, [HasMSA, IsLE]>;
3630 def : MSABitconvertPat<v8i16, v4i32, MSA128H, [HasMSA, IsLE]>;
3631 def : MSABitconvertPat<v8i16, v2i64, MSA128H, [HasMSA, IsLE]>;
3632 def : MSABitconvertPat<v8i16, v4f32, MSA128H, [HasMSA, IsLE]>;
3633 def : MSABitconvertPat<v8i16, v2f64, MSA128H, [HasMSA, IsLE]>;
3634
3635 def : MSABitconvertPat<v4i32, v16i8, MSA128W, [HasMSA, IsLE]>;
3636 def : MSABitconvertPat<v4i32, v8i16, MSA128W, [HasMSA, IsLE]>;
3637 def : MSABitconvertPat<v4i32, v2i64, MSA128W, [HasMSA, IsLE]>;
3638 def : MSABitconvertPat<v4i32, v8f16, MSA128W, [HasMSA, IsLE]>;
3639 def : MSABitconvertPat<v4i32, v2f64, MSA128W, [HasMSA, IsLE]>;
3640
3641 def : MSABitconvertPat<v2i64, v16i8, MSA128D, [HasMSA, IsLE]>;
3642 def : MSABitconvertPat<v2i64, v8i16, MSA128D, [HasMSA, IsLE]>;
3643 def : MSABitconvertPat<v2i64, v4i32, MSA128D, [HasMSA, IsLE]>;
3644 def : MSABitconvertPat<v2i64, v8f16, MSA128D, [HasMSA, IsLE]>;
3645 def : MSABitconvertPat<v2i64, v4f32, MSA128D, [HasMSA, IsLE]>;
3646
3647 def : MSABitconvertPat<v4f32, v16i8, MSA128W, [HasMSA, IsLE]>;
3648 def : MSABitconvertPat<v4f32, v8i16, MSA128W, [HasMSA, IsLE]>;
3649 def : MSABitconvertPat<v4f32, v2i64, MSA128W, [HasMSA, IsLE]>;
3650 def : MSABitconvertPat<v4f32, v8f16, MSA128W, [HasMSA, IsLE]>;
3651 def : MSABitconvertPat<v4f32, v2f64, MSA128W, [HasMSA, IsLE]>;
3652
3653 def : MSABitconvertPat<v2f64, v16i8, MSA128D, [HasMSA, IsLE]>;
3654 def : MSABitconvertPat<v2f64, v8i16, MSA128D, [HasMSA, IsLE]>;
3655 def : MSABitconvertPat<v2f64, v4i32, MSA128D, [HasMSA, IsLE]>;
3656 def : MSABitconvertPat<v2f64, v8f16, MSA128D, [HasMSA, IsLE]>;
3657 def : MSABitconvertPat<v2f64, v4f32, MSA128D, [HasMSA, IsLE]>;
3658
3659 // Big endian bitcasts expand to shuffle instructions.
3660 // This is because bitcast is defined to be a store/load sequence and the
3661 // vector store/load instructions are mixed-endian with respect to the vector
3662 // as a whole (little endian with respect to element order, but big endian
3663 // elements).
3664
3665 class MSABitconvertReverseQuartersPat<ValueType DstVT, ValueType SrcVT,
3666                                       RegisterClass DstRC, MSAInst Insn,
3667                                       RegisterClass ViaRC> :
3668   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3669          (COPY_TO_REGCLASS (Insn (COPY_TO_REGCLASS SrcVT:$src, ViaRC), 27),
3670                            DstRC),
3671          [HasMSA, IsBE]>;
3672
3673 class MSABitconvertReverseHalvesPat<ValueType DstVT, ValueType SrcVT,
3674                                     RegisterClass DstRC, MSAInst Insn,
3675                                     RegisterClass ViaRC> :
3676   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3677          (COPY_TO_REGCLASS (Insn (COPY_TO_REGCLASS SrcVT:$src, ViaRC), 177),
3678                            DstRC),
3679          [HasMSA, IsBE]>;
3680
3681 class MSABitconvertReverseBInHPat<ValueType DstVT, ValueType SrcVT,
3682                                   RegisterClass DstRC> :
3683   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_B, MSA128B>;
3684
3685 class MSABitconvertReverseBInWPat<ValueType DstVT, ValueType SrcVT,
3686                                   RegisterClass DstRC> :
3687   MSABitconvertReverseQuartersPat<DstVT, SrcVT, DstRC, SHF_B, MSA128B>;
3688
3689 class MSABitconvertReverseBInDPat<ValueType DstVT, ValueType SrcVT,
3690                                   RegisterClass DstRC> :
3691   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3692          (COPY_TO_REGCLASS
3693            (SHF_W
3694              (COPY_TO_REGCLASS
3695                (SHF_B (COPY_TO_REGCLASS SrcVT:$src, MSA128B), 27),
3696                MSA128W), 177),
3697            DstRC),
3698          [HasMSA, IsBE]>;
3699
3700 class MSABitconvertReverseHInWPat<ValueType DstVT, ValueType SrcVT,
3701                                   RegisterClass DstRC> :
3702   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_H, MSA128H>;
3703
3704 class MSABitconvertReverseHInDPat<ValueType DstVT, ValueType SrcVT,
3705                                   RegisterClass DstRC> :
3706   MSABitconvertReverseQuartersPat<DstVT, SrcVT, DstRC, SHF_H, MSA128H>;
3707
3708 class MSABitconvertReverseWInDPat<ValueType DstVT, ValueType SrcVT,
3709                                   RegisterClass DstRC> :
3710   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_W, MSA128W>;
3711
3712 def : MSABitconvertReverseBInHPat<v8i16, v16i8, MSA128H>;
3713 def : MSABitconvertReverseBInHPat<v8f16, v16i8, MSA128H>;
3714 def : MSABitconvertReverseBInWPat<v4i32, v16i8, MSA128W>;
3715 def : MSABitconvertReverseBInWPat<v4f32, v16i8, MSA128W>;
3716 def : MSABitconvertReverseBInDPat<v2i64, v16i8, MSA128D>;
3717 def : MSABitconvertReverseBInDPat<v2f64, v16i8, MSA128D>;
3718
3719 def : MSABitconvertReverseBInHPat<v16i8, v8i16, MSA128B>;
3720 def : MSABitconvertReverseHInWPat<v4i32, v8i16, MSA128W>;
3721 def : MSABitconvertReverseHInWPat<v4f32, v8i16, MSA128W>;
3722 def : MSABitconvertReverseHInDPat<v2i64, v8i16, MSA128D>;
3723 def : MSABitconvertReverseHInDPat<v2f64, v8i16, MSA128D>;
3724
3725 def : MSABitconvertReverseBInHPat<v16i8, v8f16, MSA128B>;
3726 def : MSABitconvertReverseHInWPat<v4i32, v8f16, MSA128W>;
3727 def : MSABitconvertReverseHInWPat<v4f32, v8f16, MSA128W>;
3728 def : MSABitconvertReverseHInDPat<v2i64, v8f16, MSA128D>;
3729 def : MSABitconvertReverseHInDPat<v2f64, v8f16, MSA128D>;
3730
3731 def : MSABitconvertReverseBInWPat<v16i8, v4i32, MSA128B>;
3732 def : MSABitconvertReverseHInWPat<v8i16, v4i32, MSA128H>;
3733 def : MSABitconvertReverseHInWPat<v8f16, v4i32, MSA128H>;
3734 def : MSABitconvertReverseWInDPat<v2i64, v4i32, MSA128D>;
3735 def : MSABitconvertReverseWInDPat<v2f64, v4i32, MSA128D>;
3736
3737 def : MSABitconvertReverseBInWPat<v16i8, v4f32, MSA128B>;
3738 def : MSABitconvertReverseHInWPat<v8i16, v4f32, MSA128H>;
3739 def : MSABitconvertReverseHInWPat<v8f16, v4f32, MSA128H>;
3740 def : MSABitconvertReverseWInDPat<v2i64, v4f32, MSA128D>;
3741 def : MSABitconvertReverseWInDPat<v2f64, v4f32, MSA128D>;
3742
3743 def : MSABitconvertReverseBInDPat<v16i8, v2i64, MSA128B>;
3744 def : MSABitconvertReverseHInDPat<v8i16, v2i64, MSA128H>;
3745 def : MSABitconvertReverseHInDPat<v8f16, v2i64, MSA128H>;
3746 def : MSABitconvertReverseWInDPat<v4i32, v2i64, MSA128W>;
3747 def : MSABitconvertReverseWInDPat<v4f32, v2i64, MSA128W>;
3748
3749 def : MSABitconvertReverseBInDPat<v16i8, v2f64, MSA128B>;
3750 def : MSABitconvertReverseHInDPat<v8i16, v2f64, MSA128H>;
3751 def : MSABitconvertReverseHInDPat<v8f16, v2f64, MSA128H>;
3752 def : MSABitconvertReverseWInDPat<v4i32, v2f64, MSA128W>;
3753 def : MSABitconvertReverseWInDPat<v4f32, v2f64, MSA128W>;
3754
3755 // Pseudos used to implement BNZ.df, and BZ.df
3756
3757 class MSA_CBRANCH_PSEUDO_DESC_BASE<SDPatternOperator OpNode, ValueType TyNode,
3758                                    RegisterClass RCWS,
3759                                    InstrItinClass itin = NoItinerary> :
3760   MipsPseudo<(outs GPR32:$dst),
3761              (ins RCWS:$ws),
3762              [(set GPR32:$dst, (OpNode (TyNode RCWS:$ws)))]> {
3763   bit usesCustomInserter = 1;
3764 }
3765
3766 def SNZ_B_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v16i8,
3767                                                 MSA128B, NoItinerary>;
3768 def SNZ_H_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v8i16,
3769                                                 MSA128H, NoItinerary>;
3770 def SNZ_W_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v4i32,
3771                                                 MSA128W, NoItinerary>;
3772 def SNZ_D_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v2i64,
3773                                                 MSA128D, NoItinerary>;
3774 def SNZ_V_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAnyNonZero, v16i8,
3775                                                 MSA128B, NoItinerary>;
3776
3777 def SZ_B_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v16i8,
3778                                                MSA128B, NoItinerary>;
3779 def SZ_H_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v8i16,
3780                                                MSA128H, NoItinerary>;
3781 def SZ_W_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v4i32,
3782                                                MSA128W, NoItinerary>;
3783 def SZ_D_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v2i64,
3784                                                MSA128D, NoItinerary>;
3785 def SZ_V_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAnyZero, v16i8,
3786                                                MSA128B, NoItinerary>;
3787
3788 // Vector extraction with fixed index.
3789 //
3790 // Extracting 32-bit values on MSA32 should always use COPY_S_W rather than
3791 // COPY_U_W, even for the zero-extended case. This is because our forward
3792 // compatibility strategy is to consider registers to be infinitely
3793 // sign-extended so that a MIPS64 can execute MIPS32 code without getting
3794 // different register values.
3795 def : MSAPat<(vextract_zext_i32 (v4i32 MSA128W:$ws), immZExt2Ptr:$idx),
3796              (COPY_S_W MSA128W:$ws, immZExt2:$idx)>, ASE_MSA_NOT_MSA64;
3797 def : MSAPat<(vextract_zext_i32 (v4f32 MSA128W:$ws), immZExt2Ptr:$idx),
3798              (COPY_S_W MSA128W:$ws, immZExt2:$idx)>, ASE_MSA_NOT_MSA64;
3799
3800 // Extracting 64-bit values on MSA64 should always use COPY_S_D rather than
3801 // COPY_U_D, even for the zero-extended case. This is because our forward
3802 // compatibility strategy is to consider registers to be infinitely
3803 // sign-extended so that a hypothetical MIPS128 would be able to execute MIPS64
3804 // code without getting different register values.
3805 def : MSAPat<(vextract_zext_i64 (v2i64 MSA128D:$ws), immZExt1Ptr:$idx),
3806              (COPY_S_D MSA128D:$ws, immZExt1:$idx)>, ASE_MSA64;
3807 def : MSAPat<(vextract_zext_i64 (v2f64 MSA128D:$ws), immZExt1Ptr:$idx),
3808              (COPY_S_D MSA128D:$ws, immZExt1:$idx)>, ASE_MSA64;
3809
3810 // Vector extraction with variable index
3811 def : MSAPat<(i32 (vextract_sext_i8 v16i8:$ws, i32:$idx)),
3812              (SRA (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_B v16i8:$ws,
3813                                                                   i32:$idx),
3814                                                          sub_lo)),
3815                                     GPR32), (i32 24))>;
3816 def : MSAPat<(i32 (vextract_sext_i16 v8i16:$ws, i32:$idx)),
3817              (SRA (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_H v8i16:$ws,
3818                                                                   i32:$idx),
3819                                                          sub_lo)),
3820                                     GPR32), (i32 16))>;
3821 def : MSAPat<(i32 (vextract_sext_i32 v4i32:$ws, i32:$idx)),
3822              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_W v4i32:$ws,
3823                                                              i32:$idx),
3824                                                     sub_lo)),
3825                                GPR32)>;
3826 def : MSAPat<(i64 (vextract_sext_i64 v2i64:$ws, i32:$idx)),
3827              (COPY_TO_REGCLASS (i64 (EXTRACT_SUBREG (SPLAT_D v2i64:$ws,
3828                                                              i32:$idx),
3829                                                     sub_64)),
3830                                GPR64), [HasMSA, IsGP64bit]>;
3831
3832 def : MSAPat<(i32 (vextract_zext_i8 v16i8:$ws, i32:$idx)),
3833              (SRL (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_B v16i8:$ws,
3834                                                                   i32:$idx),
3835                                                          sub_lo)),
3836                                     GPR32), (i32 24))>;
3837 def : MSAPat<(i32 (vextract_zext_i16 v8i16:$ws, i32:$idx)),
3838              (SRL (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_H v8i16:$ws,
3839                                                                   i32:$idx),
3840                                                          sub_lo)),
3841                                     GPR32), (i32 16))>;
3842 def : MSAPat<(i32 (vextract_zext_i32 v4i32:$ws, i32:$idx)),
3843              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_W v4i32:$ws,
3844                                                              i32:$idx),
3845                                                     sub_lo)),
3846                                GPR32)>;
3847 def : MSAPat<(i64 (vextract_zext_i64 v2i64:$ws, i32:$idx)),
3848              (COPY_TO_REGCLASS (i64 (EXTRACT_SUBREG (SPLAT_D v2i64:$ws,
3849                                                              i32:$idx),
3850                                                     sub_64)),
3851                                GPR64), [HasMSA, IsGP64bit]>;
3852
3853 def : MSAPat<(f32 (vector_extract v4f32:$ws, i32:$idx)),
3854              (f32 (EXTRACT_SUBREG (SPLAT_W v4f32:$ws,
3855                                            i32:$idx),
3856                                   sub_lo))>;
3857 def : MSAPat<(f64 (vector_extract v2f64:$ws, i32:$idx)),
3858              (f64 (EXTRACT_SUBREG (SPLAT_D v2f64:$ws,
3859                                            i32:$idx),
3860                                   sub_64))>;
3861
3862 // Vector extraction with variable index (N64 ABI)
3863 def : MSAPat<
3864   (i32 (vextract_sext_i8 v16i8:$ws, i64:$idx)),
3865   (SRA (COPY_TO_REGCLASS
3866          (i32 (EXTRACT_SUBREG
3867                 (SPLAT_B v16i8:$ws,
3868                   (COPY_TO_REGCLASS
3869                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3870                 sub_lo)),
3871          GPR32),
3872        (i32 24))>;
3873 def : MSAPat<
3874   (i32 (vextract_sext_i16 v8i16:$ws, i64:$idx)),
3875   (SRA (COPY_TO_REGCLASS
3876          (i32 (EXTRACT_SUBREG
3877                 (SPLAT_H v8i16:$ws,
3878                   (COPY_TO_REGCLASS
3879                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3880                 sub_lo)),
3881          GPR32),
3882        (i32 16))>;
3883 def : MSAPat<
3884   (i32 (vextract_sext_i32 v4i32:$ws, i64:$idx)),
3885   (COPY_TO_REGCLASS
3886     (i32 (EXTRACT_SUBREG
3887            (SPLAT_W v4i32:$ws,
3888              (COPY_TO_REGCLASS
3889                (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3890            sub_lo)),
3891     GPR32)>;
3892 def : MSAPat<
3893   (i64 (vextract_sext_i64 v2i64:$ws, i64:$idx)),
3894   (COPY_TO_REGCLASS
3895     (i64 (EXTRACT_SUBREG
3896            (SPLAT_D v2i64:$ws,
3897              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3898            sub_64)),
3899     GPR64), [HasMSA, IsGP64bit]>;
3900
3901 def : MSAPat<
3902   (i32 (vextract_zext_i8 v16i8:$ws, i64:$idx)),
3903   (SRL (COPY_TO_REGCLASS
3904          (i32 (EXTRACT_SUBREG
3905                  (SPLAT_B v16i8:$ws,
3906                    (COPY_TO_REGCLASS
3907                      (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3908                  sub_lo)),
3909          GPR32),
3910        (i32 24))>;
3911 def : MSAPat<
3912   (i32 (vextract_zext_i16 v8i16:$ws, i64:$idx)),
3913   (SRL (COPY_TO_REGCLASS
3914          (i32 (EXTRACT_SUBREG
3915                 (SPLAT_H v8i16:$ws,
3916                   (COPY_TO_REGCLASS
3917                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3918                 sub_lo)),
3919          GPR32),
3920        (i32 16))>;
3921 def : MSAPat<
3922   (i32 (vextract_zext_i32 v4i32:$ws, i64:$idx)),
3923   (COPY_TO_REGCLASS
3924     (i32 (EXTRACT_SUBREG
3925            (SPLAT_W v4i32:$ws,
3926              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3927            sub_lo)),
3928     GPR32)>;
3929 def : MSAPat<
3930   (i64 (vextract_zext_i64 v2i64:$ws, i64:$idx)),
3931   (COPY_TO_REGCLASS
3932     (i64 (EXTRACT_SUBREG
3933            (SPLAT_D v2i64:$ws,
3934              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3935            sub_64)),
3936     GPR64),
3937   [HasMSA, IsGP64bit]>;
3938
3939 def : MSAPat<
3940   (f32 (vector_extract v4f32:$ws, i64:$idx)),
3941   (f32 (EXTRACT_SUBREG
3942          (SPLAT_W v4f32:$ws,
3943            (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3944          sub_lo))>;
3945 def : MSAPat<
3946   (f64 (vector_extract v2f64:$ws, i64:$idx)),
3947   (f64 (EXTRACT_SUBREG
3948          (SPLAT_D v2f64:$ws,
3949            (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3950          sub_64))>;