lib/Target/Mips/Mips64r6InstrInfo.td

   1 //=- Mips64r6InstrInfo.td - Mips64r6 Instruction Information -*- tablegen -*-=//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file describes Mips64r6 instructions.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 // Notes about removals/changes from MIPS32r6:
  15 // Reencoded: dclo, dclz
  16 // Reencoded: lld, scd
  17 // Removed: daddi
  18 // Removed: ddiv, ddivu, dmult, dmultu
  19 // Removed: div, divu
  20
  21 //===----------------------------------------------------------------------===//
  22 //
  23 // Instruction Encodings
  24 //
  25 //===----------------------------------------------------------------------===//
  26
  27 class DALIGN_ENC  : SPECIAL3_DALIGN_FM<OPCODE6_DALIGN>;
  28 class DAUI_ENC    : DAUI_FM;
  29 class DAHI_ENC    : REGIMM_FM<OPCODE5_DAHI>;
  30 class DATI_ENC    : REGIMM_FM<OPCODE5_DATI>;
  31 class DBITSWAP_ENC : SPECIAL3_2R_FM<OPCODE6_DBITSWAP>;
  32 class DDIV_ENC    : SPECIAL_3R_FM<0b00010, 0b011110>;
  33 class DDIVU_ENC   : SPECIAL_3R_FM<0b00010, 0b011111>;
  34 class DMOD_ENC    : SPECIAL_3R_FM<0b00011, 0b011110>;
  35 class DMODU_ENC   : SPECIAL_3R_FM<0b00011, 0b011111>;
  36 class DMUH_ENC    : SPECIAL_3R_FM<0b00011, 0b111000>;
  37 class DMUHU_ENC   : SPECIAL_3R_FM<0b00011, 0b111001>;
  38 class DMUL_R6_ENC : SPECIAL_3R_FM<0b00010, 0b111000>;
  39 class DMULU_ENC   : SPECIAL_3R_FM<0b00010, 0b111001>;
  40 class LDPC_ENC    : PCREL18_FM<OPCODE3_LDPC>;
  41
  42 //===----------------------------------------------------------------------===//
  43 //
  44 // Instruction Descriptions
  45 //
  46 //===----------------------------------------------------------------------===//
  47
  48 class AHI_ATI_DESC_BASE<string instr_asm, RegisterOperand GPROpnd> {
  49   dag OutOperandList = (outs GPROpnd:$rs);
  50   dag InOperandList = (ins GPROpnd:$rt, simm16:$imm);
  51   string AsmString = !strconcat(instr_asm, "\t$rt, $imm");
  52   string Constraints = "$rs = $rt";
  53 }
  54
  55 class DALIGN_DESC  : ALIGN_DESC_BASE<"dalign", GPR64Opnd, uimm3>;
  56 class DAHI_DESC    : AHI_ATI_DESC_BASE<"dahi", GPR64Opnd>;
  57 class DATI_DESC    : AHI_ATI_DESC_BASE<"dati", GPR64Opnd>;
  58 class DAUI_DESC    : AUI_DESC_BASE<"daui", GPR64Opnd>;
  59 class DBITSWAP_DESC : BITSWAP_DESC_BASE<"dbitswap", GPR64Opnd>;
  60 class DDIV_DESC    : DIVMOD_DESC_BASE<"ddiv", GPR64Opnd>;
  61 class DDIVU_DESC   : DIVMOD_DESC_BASE<"ddivu", GPR64Opnd>;
  62 class DMOD_DESC    : DIVMOD_DESC_BASE<"dmod", GPR64Opnd>;
  63 class DMODU_DESC   : DIVMOD_DESC_BASE<"dmodu", GPR64Opnd>;
  64 class DMUH_DESC    : MUL_R6_DESC_BASE<"dmuh", GPR64Opnd>;
  65 class DMUHU_DESC   : MUL_R6_DESC_BASE<"dmuhu", GPR64Opnd>;
  66 class DMUL_R6_DESC : MUL_R6_DESC_BASE<"dmul", GPR64Opnd>;
  67 class DMULU_DESC   : MUL_R6_DESC_BASE<"dmulu", GPR64Opnd>;
  68 class LDPC_DESC    : PCREL_DESC_BASE<"ldpc", GPR64Opnd, simm18_lsl3>;
  69
  70 //===----------------------------------------------------------------------===//
  71 //
  72 // Instruction Definitions
  73 //
  74 //===----------------------------------------------------------------------===//
  75
  76 def DAHI : DAHI_ENC, DAHI_DESC, ISA_MIPS64R6;
  77 def DALIGN : DALIGN_ENC, DALIGN_DESC, ISA_MIPS64R6;
  78 def DATI : DATI_ENC, DATI_DESC, ISA_MIPS64R6;
  79 def DAUI : DAUI_ENC, DAUI_DESC, ISA_MIPS64R6;
  80 def DBITSWAP : DBITSWAP_ENC, DBITSWAP_DESC, ISA_MIPS64R6;
  81 def DDIV : DDIV_ENC, DDIV_DESC, ISA_MIPS64R6;
  82 def DDIVU : DDIVU_ENC, DDIVU_DESC, ISA_MIPS64R6;
  83 // def DLSA; // See MSA
  84 def DMOD : DMOD_ENC, DMOD_DESC, ISA_MIPS64R6;
  85 def DMODU : DMODU_ENC, DMODU_DESC, ISA_MIPS64R6;
  86 def DMUH: DMUH_ENC, DMUH_DESC, ISA_MIPS64R6;
  87 def DMUHU: DMUHU_ENC, DMUHU_DESC, ISA_MIPS64R6;
  88 def DMUL_R6: DMUL_R6_ENC, DMUL_R6_DESC, ISA_MIPS64R6;
  89 def DMULU: DMULU_ENC, DMULU_DESC, ISA_MIPS64R6;
  90 def LDPC: LDPC_ENC, LDPC_DESC, ISA_MIPS64R6;