lib/Target/ARM/Thumb2InstrInfo.h

   1 //===-- Thumb2InstrInfo.h - Thumb-2 Instruction Information -----*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the Thumb-2 implementation of the TargetInstrInfo class.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef THUMB2INSTRUCTIONINFO_H
  15 #define THUMB2INSTRUCTIONINFO_H
  16
  17 #include "ARM.h"
  18 #include "ARMBaseInstrInfo.h"
  19 #include "Thumb2RegisterInfo.h"
  20
  21 namespace llvm {
  22 class ARMSubtarget;
  23 class ScheduleHazardRecognizer;
  24
  25 class Thumb2InstrInfo : public ARMBaseInstrInfo {
  26   Thumb2RegisterInfo RI;
  27 public:
  28   explicit Thumb2InstrInfo(const ARMSubtarget &STI);
  29
  30   /// getNoopForMachoTarget - Return the noop instruction to use for a noop.
  31   void getNoopForMachoTarget(MCInst &NopInst) const override;
  32
  33   // Return the non-pre/post incrementing version of 'Opc'. Return 0
  34   // if there is not such an opcode.
  35   unsigned getUnindexedOpcode(unsigned Opc) const override;
  36
  37   void ReplaceTailWithBranchTo(MachineBasicBlock::iterator Tail,
  38                                MachineBasicBlock *NewDest) const override;
  39
  40   bool isLegalToSplitMBBAt(MachineBasicBlock &MBB,
  41                            MachineBasicBlock::iterator MBBI) const override;
  42
  43   void copyPhysReg(MachineBasicBlock &MBB,
  44                    MachineBasicBlock::iterator I, DebugLoc DL,
  45                    unsigned DestReg, unsigned SrcReg,
  46                    bool KillSrc) const override;
  47
  48   void storeRegToStackSlot(MachineBasicBlock &MBB,
  49                            MachineBasicBlock::iterator MBBI,
  50                            unsigned SrcReg, bool isKill, int FrameIndex,
  51                            const TargetRegisterClass *RC,
  52                            const TargetRegisterInfo *TRI) const override;
  53
  54   void loadRegFromStackSlot(MachineBasicBlock &MBB,
  55                             MachineBasicBlock::iterator MBBI,
  56                             unsigned DestReg, int FrameIndex,
  57                             const TargetRegisterClass *RC,
  58                             const TargetRegisterInfo *TRI) const override;
  59
  60   /// getRegisterInfo - TargetInstrInfo is a superset of MRegister info.  As
  61   /// such, whenever a client has an instance of instruction info, it should
  62   /// always be able to get register info as well (through this method).
  63   ///
  64   const Thumb2RegisterInfo &getRegisterInfo() const override { return RI; }
  65 };
  66
  67 /// getITInstrPredicate - Valid only in Thumb2 mode. This function is identical
  68 /// to llvm::getInstrPredicate except it returns AL for conditional branch
  69 /// instructions which are "predicated", but are not in IT blocks.
  70 ARMCC::CondCodes getITInstrPredicate(const MachineInstr *MI, unsigned &PredReg);
  71
  72
  73 }
  74
  75 #endif // THUMB2INSTRUCTIONINFO_H