lib/Target/ARM/AsmPrinter/ARMInstPrinter.cpp

   1 //===-- ARMInstPrinter.cpp - Convert ARM MCInst to assembly syntax --------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This class prints an ARM MCInst to a .s file.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "asm-printer"
  15 #include "ARMBaseInfo.h"
  16 #include "ARMInstPrinter.h"
  17 #include "ARMAddressingModes.h"
  18 #include "llvm/MC/MCInst.h"
  19 #include "llvm/MC/MCAsmInfo.h"
  20 #include "llvm/MC/MCExpr.h"
  21 #include "llvm/ADT/StringExtras.h"
  22 #include "llvm/Support/raw_ostream.h"
  23 using namespace llvm;
  24
  25 // Include the auto-generated portion of the assembly writer.
  26 #define MachineInstr MCInst
  27 #define ARMAsmPrinter ARMInstPrinter  // FIXME: REMOVE.
  28 #include "ARMGenAsmWriter.inc"
  29 #undef MachineInstr
  30 #undef ARMAsmPrinter
  31
  32 static unsigned getDPRSuperRegForSPR(unsigned Reg) {
  33   switch (Reg) {
  34   default:
  35     assert(0 && "Unexpected register enum");
  36   case ARM::S0:  case ARM::S1:  return ARM::D0;
  37   case ARM::S2:  case ARM::S3:  return ARM::D1;
  38   case ARM::S4:  case ARM::S5:  return ARM::D2;
  39   case ARM::S6:  case ARM::S7:  return ARM::D3;
  40   case ARM::S8:  case ARM::S9:  return ARM::D4;
  41   case ARM::S10: case ARM::S11: return ARM::D5;
  42   case ARM::S12: case ARM::S13: return ARM::D6;
  43   case ARM::S14: case ARM::S15: return ARM::D7;
  44   case ARM::S16: case ARM::S17: return ARM::D8;
  45   case ARM::S18: case ARM::S19: return ARM::D9;
  46   case ARM::S20: case ARM::S21: return ARM::D10;
  47   case ARM::S22: case ARM::S23: return ARM::D11;
  48   case ARM::S24: case ARM::S25: return ARM::D12;
  49   case ARM::S26: case ARM::S27: return ARM::D13;
  50   case ARM::S28: case ARM::S29: return ARM::D14;
  51   case ARM::S30: case ARM::S31: return ARM::D15;
  52   }
  53 }
  54
  55 void ARMInstPrinter::printInst(const MCInst *MI, raw_ostream &O) {
  56   // Check for MOVs and print canonical forms, instead.
  57   if (MI->getOpcode() == ARM::MOVs) {
  58     const MCOperand &Dst = MI->getOperand(0);
  59     const MCOperand &MO1 = MI->getOperand(1);
  60     const MCOperand &MO2 = MI->getOperand(2);
  61     const MCOperand &MO3 = MI->getOperand(3);
  62
  63     O << '\t' << ARM_AM::getShiftOpcStr(ARM_AM::getSORegShOp(MO3.getImm()));
  64     printSBitModifierOperand(MI, 6, O);
  65     printPredicateOperand(MI, 4, O);
  66
  67     O << '\t' << getRegisterName(Dst.getReg())
  68       << ", " << getRegisterName(MO1.getReg());
  69
  70     if (ARM_AM::getSORegShOp(MO3.getImm()) == ARM_AM::rrx)
  71       return;
  72
  73     O << ", ";
  74
  75     if (MO2.getReg()) {
  76       O << getRegisterName(MO2.getReg());
  77       assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
  78     } else {
  79       O << "#" << ARM_AM::getSORegOffset(MO3.getImm());
  80     }
  81     return;
  82   }
  83
  84   // A8.6.123 PUSH
  85   if ((MI->getOpcode() == ARM::STM_UPD || MI->getOpcode() == ARM::t2STM_UPD) &&
  86       MI->getOperand(0).getReg() == ARM::SP) {
  87     const MCOperand &MO1 = MI->getOperand(2);
  88     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
  89       O << '\t' << "push";
  90       printPredicateOperand(MI, 3, O);
  91       O << '\t';
  92       printRegisterList(MI, 5, O);
  93       return;
  94     }
  95   }
  96
  97   // A8.6.122 POP
  98   if ((MI->getOpcode() == ARM::LDM_UPD || MI->getOpcode() == ARM::t2LDM_UPD) &&
  99       MI->getOperand(0).getReg() == ARM::SP) {
 100     const MCOperand &MO1 = MI->getOperand(2);
 101     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
 102       O << '\t' << "pop";
 103       printPredicateOperand(MI, 3, O);
 104       O << '\t';
 105       printRegisterList(MI, 5, O);
 106       return;
 107     }
 108   }
 109
 110   // A8.6.355 VPUSH
 111   if ((MI->getOpcode() == ARM::VSTMS_UPD || MI->getOpcode() ==ARM::VSTMD_UPD) &&
 112       MI->getOperand(0).getReg() == ARM::SP) {
 113     const MCOperand &MO1 = MI->getOperand(2);
 114     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::db) {
 115       O << '\t' << "vpush";
 116       printPredicateOperand(MI, 3, O);
 117       O << '\t';
 118       printRegisterList(MI, 5, O);
 119       return;
 120     }
 121   }
 122
 123   // A8.6.354 VPOP
 124   if ((MI->getOpcode() == ARM::VLDMS_UPD || MI->getOpcode() ==ARM::VLDMD_UPD) &&
 125       MI->getOperand(0).getReg() == ARM::SP) {
 126     const MCOperand &MO1 = MI->getOperand(2);
 127     if (ARM_AM::getAM4SubMode(MO1.getImm()) == ARM_AM::ia) {
 128       O << '\t' << "vpop";
 129       printPredicateOperand(MI, 3, O);
 130       O << '\t';
 131       printRegisterList(MI, 5, O);
 132       return;
 133     }
 134   }
 135
 136   printInstruction(MI, O);
 137  }
 138
 139 void ARMInstPrinter::printOperand(const MCInst *MI, unsigned OpNo,
 140                                   raw_ostream &O, const char *Modifier) {
 141   const MCOperand &Op = MI->getOperand(OpNo);
 142   if (Op.isReg()) {
 143     unsigned Reg = Op.getReg();
 144     if (Modifier && strcmp(Modifier, "lane") == 0) {
 145       unsigned RegNum = getARMRegisterNumbering(Reg);
 146       unsigned DReg = getDPRSuperRegForSPR(Reg);
 147       O << getRegisterName(DReg) << '[' << (RegNum & 1) << ']';
 148     } else {
 149       O << getRegisterName(Reg);
 150     }
 151   } else if (Op.isImm()) {
 152     assert((Modifier && !strcmp(Modifier, "call")) ||
 153            ((Modifier == 0 || Modifier[0] == 0) && "No modifiers supported"));
 154     O << '#' << Op.getImm();
 155   } else {
 156     if (Modifier && Modifier[0] != 0 && strcmp(Modifier, "call") != 0)
 157       llvm_unreachable("Unsupported modifier");
 158     assert(Op.isExpr() && "unknown operand kind in printOperand");
 159     O << *Op.getExpr();
 160   }
 161 }
 162
 163 static void printSOImm(raw_ostream &O, int64_t V, raw_ostream *CommentStream,
 164                        const MCAsmInfo *MAI) {
 165   // Break it up into two parts that make up a shifter immediate.
 166   V = ARM_AM::getSOImmVal(V);
 167   assert(V != -1 && "Not a valid so_imm value!");
 168
 169   unsigned Imm = ARM_AM::getSOImmValImm(V);
 170   unsigned Rot = ARM_AM::getSOImmValRot(V);
 171
 172   // Print low-level immediate formation info, per
 173   // A5.1.3: "Data-processing operands - Immediate".
 174   if (Rot) {
 175     O << "#" << Imm << ", " << Rot;
 176     // Pretty printed version.
 177     if (CommentStream)
 178       *CommentStream << (int)ARM_AM::rotr32(Imm, Rot) << "\n";
 179   } else {
 180     O << "#" << Imm;
 181   }
 182 }
 183
 184
 185 /// printSOImmOperand - SOImm is 4-bit rotate amount in bits 8-11 with 8-bit
 186 /// immediate in bits 0-7.
 187 void ARMInstPrinter::printSOImmOperand(const MCInst *MI, unsigned OpNum,
 188                                        raw_ostream &O) {
 189   const MCOperand &MO = MI->getOperand(OpNum);
 190   assert(MO.isImm() && "Not a valid so_imm value!");
 191   printSOImm(O, MO.getImm(), CommentStream, &MAI);
 192 }
 193
 194 /// printSOImm2PartOperand - SOImm is broken into two pieces using a 'mov'
 195 /// followed by an 'orr' to materialize.
 196 void ARMInstPrinter::printSOImm2PartOperand(const MCInst *MI, unsigned OpNum,
 197                                             raw_ostream &O) {
 198   // FIXME: REMOVE this method.
 199   abort();
 200 }
 201
 202 // so_reg is a 4-operand unit corresponding to register forms of the A5.1
 203 // "Addressing Mode 1 - Data-processing operands" forms.  This includes:
 204 //    REG 0   0           - e.g. R5
 205 //    REG REG 0,SH_OPC    - e.g. R5, ROR R3
 206 //    REG 0   IMM,SH_OPC  - e.g. R5, LSL #3
 207 void ARMInstPrinter::printSORegOperand(const MCInst *MI, unsigned OpNum,
 208                                        raw_ostream &O) {
 209   const MCOperand &MO1 = MI->getOperand(OpNum);
 210   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 211   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 212
 213   O << getRegisterName(MO1.getReg());
 214
 215   // Print the shift opc.
 216   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO3.getImm());
 217   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 218   if (MO2.getReg()) {
 219     O << ' ' << getRegisterName(MO2.getReg());
 220     assert(ARM_AM::getSORegOffset(MO3.getImm()) == 0);
 221   } else if (ShOpc != ARM_AM::rrx) {
 222     O << " #" << ARM_AM::getSORegOffset(MO3.getImm());
 223   }
 224 }
 225
 226
 227 void ARMInstPrinter::printAddrMode2Operand(const MCInst *MI, unsigned Op,
 228                                            raw_ostream &O) {
 229   const MCOperand &MO1 = MI->getOperand(Op);
 230   const MCOperand &MO2 = MI->getOperand(Op+1);
 231   const MCOperand &MO3 = MI->getOperand(Op+2);
 232
 233   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 234     printOperand(MI, Op, O);
 235     return;
 236   }
 237
 238   O << "[" << getRegisterName(MO1.getReg());
 239
 240   if (!MO2.getReg()) {
 241     if (ARM_AM::getAM2Offset(MO3.getImm())) // Don't print +0.
 242       O << ", #"
 243         << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 244         << ARM_AM::getAM2Offset(MO3.getImm());
 245     O << "]";
 246     return;
 247   }
 248
 249   O << ", "
 250     << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO3.getImm()))
 251     << getRegisterName(MO2.getReg());
 252
 253   if (unsigned ShImm = ARM_AM::getAM2Offset(MO3.getImm()))
 254     O << ", "
 255     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO3.getImm()))
 256     << " #" << ShImm;
 257   O << "]";
 258 }
 259
 260 void ARMInstPrinter::printAddrMode2OffsetOperand(const MCInst *MI,
 261                                                  unsigned OpNum,
 262                                                  raw_ostream &O) {
 263   const MCOperand &MO1 = MI->getOperand(OpNum);
 264   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 265
 266   if (!MO1.getReg()) {
 267     unsigned ImmOffs = ARM_AM::getAM2Offset(MO2.getImm());
 268     O << '#'
 269       << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 270       << ImmOffs;
 271     return;
 272   }
 273
 274   O << ARM_AM::getAddrOpcStr(ARM_AM::getAM2Op(MO2.getImm()))
 275     << getRegisterName(MO1.getReg());
 276
 277   if (unsigned ShImm = ARM_AM::getAM2Offset(MO2.getImm()))
 278     O << ", "
 279     << ARM_AM::getShiftOpcStr(ARM_AM::getAM2ShiftOpc(MO2.getImm()))
 280     << " #" << ShImm;
 281 }
 282
 283 void ARMInstPrinter::printAddrMode3Operand(const MCInst *MI, unsigned OpNum,
 284                                            raw_ostream &O) {
 285   const MCOperand &MO1 = MI->getOperand(OpNum);
 286   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 287   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 288
 289   O << '[' << getRegisterName(MO1.getReg());
 290
 291   if (MO2.getReg()) {
 292     O << ", " << (char)ARM_AM::getAM3Op(MO3.getImm())
 293       << getRegisterName(MO2.getReg()) << ']';
 294     return;
 295   }
 296
 297   if (unsigned ImmOffs = ARM_AM::getAM3Offset(MO3.getImm()))
 298     O << ", #"
 299       << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO3.getImm()))
 300       << ImmOffs;
 301   O << ']';
 302 }
 303
 304 void ARMInstPrinter::printAddrMode3OffsetOperand(const MCInst *MI,
 305                                                  unsigned OpNum,
 306                                                  raw_ostream &O) {
 307   const MCOperand &MO1 = MI->getOperand(OpNum);
 308   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 309
 310   if (MO1.getReg()) {
 311     O << (char)ARM_AM::getAM3Op(MO2.getImm())
 312     << getRegisterName(MO1.getReg());
 313     return;
 314   }
 315
 316   unsigned ImmOffs = ARM_AM::getAM3Offset(MO2.getImm());
 317   O << '#'
 318     << ARM_AM::getAddrOpcStr(ARM_AM::getAM3Op(MO2.getImm()))
 319     << ImmOffs;
 320 }
 321
 322
 323 void ARMInstPrinter::printAddrMode4Operand(const MCInst *MI, unsigned OpNum,
 324                                            raw_ostream &O,
 325                                            const char *Modifier) {
 326   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 327   ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 328   if (Modifier && strcmp(Modifier, "submode") == 0) {
 329     O << ARM_AM::getAMSubModeStr(Mode);
 330   } else if (Modifier && strcmp(Modifier, "wide") == 0) {
 331     ARM_AM::AMSubMode Mode = ARM_AM::getAM4SubMode(MO2.getImm());
 332     if (Mode == ARM_AM::ia)
 333       O << ".w";
 334   } else {
 335     printOperand(MI, OpNum, O);
 336   }
 337 }
 338
 339 void ARMInstPrinter::printAddrMode5Operand(const MCInst *MI, unsigned OpNum,
 340                                            raw_ostream &O,
 341                                            const char *Modifier) {
 342   const MCOperand &MO1 = MI->getOperand(OpNum);
 343   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 344
 345   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 346     printOperand(MI, OpNum, O);
 347     return;
 348   }
 349
 350   O << "[" << getRegisterName(MO1.getReg());
 351
 352   if (unsigned ImmOffs = ARM_AM::getAM5Offset(MO2.getImm())) {
 353     O << ", #"
 354       << ARM_AM::getAddrOpcStr(ARM_AM::getAM5Op(MO2.getImm()))
 355       << ImmOffs*4;
 356   }
 357   O << "]";
 358 }
 359
 360 void ARMInstPrinter::printAddrMode6Operand(const MCInst *MI, unsigned OpNum,
 361                                            raw_ostream &O) {
 362   const MCOperand &MO1 = MI->getOperand(OpNum);
 363   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 364
 365   O << "[" << getRegisterName(MO1.getReg());
 366   if (MO2.getImm()) {
 367     // FIXME: Both darwin as and GNU as violate ARM docs here.
 368     O << ", :" << (MO2.getImm() << 3);
 369   }
 370   O << "]";
 371 }
 372
 373 void ARMInstPrinter::printAddrMode6OffsetOperand(const MCInst *MI,
 374                                                  unsigned OpNum,
 375                                                  raw_ostream &O) {
 376   const MCOperand &MO = MI->getOperand(OpNum);
 377   if (MO.getReg() == 0)
 378     O << "!";
 379   else
 380     O << ", " << getRegisterName(MO.getReg());
 381 }
 382
 383 void ARMInstPrinter::printAddrModePCOperand(const MCInst *MI, unsigned OpNum,
 384                                             raw_ostream &O,
 385                                             const char *Modifier) {
 386   // All instructions using addrmodepc are pseudos and should have been
 387   // handled explicitly in printInstructionThroughMCStreamer(). If one got
 388   // here, it wasn't, so something's wrong.
 389   assert(0 && "Unhandled addrmodepc operand!");
 390 }
 391
 392 void ARMInstPrinter::printBitfieldInvMaskImmOperand(const MCInst *MI,
 393                                                     unsigned OpNum,
 394                                                     raw_ostream &O) {
 395   const MCOperand &MO = MI->getOperand(OpNum);
 396   uint32_t v = ~MO.getImm();
 397   int32_t lsb = CountTrailingZeros_32(v);
 398   int32_t width = (32 - CountLeadingZeros_32 (v)) - lsb;
 399   assert(MO.isImm() && "Not a valid bf_inv_mask_imm value!");
 400   O << '#' << lsb << ", #" << width;
 401 }
 402
 403 void ARMInstPrinter::printMemBOption(const MCInst *MI, unsigned OpNum,
 404                                      raw_ostream &O) {
 405   unsigned val = MI->getOperand(OpNum).getImm();
 406   O << ARM_MB::MemBOptToString(val);
 407 }
 408
 409 void ARMInstPrinter::printShiftImmOperand(const MCInst *MI, unsigned OpNum,
 410                                           raw_ostream &O) {
 411   unsigned ShiftOp = MI->getOperand(OpNum).getImm();
 412   ARM_AM::ShiftOpc Opc = ARM_AM::getSORegShOp(ShiftOp);
 413   switch (Opc) {
 414   case ARM_AM::no_shift:
 415     return;
 416   case ARM_AM::lsl:
 417     O << ", lsl #";
 418     break;
 419   case ARM_AM::asr:
 420     O << ", asr #";
 421     break;
 422   default:
 423     assert(0 && "unexpected shift opcode for shift immediate operand");
 424   }
 425   O << ARM_AM::getSORegOffset(ShiftOp);
 426 }
 427
 428 void ARMInstPrinter::printRegisterList(const MCInst *MI, unsigned OpNum,
 429                                        raw_ostream &O) {
 430   O << "{";
 431   for (unsigned i = OpNum, e = MI->getNumOperands(); i != e; ++i) {
 432     if (i != OpNum) O << ", ";
 433     O << getRegisterName(MI->getOperand(i).getReg());
 434   }
 435   O << "}";
 436 }
 437
 438 void ARMInstPrinter::printCPSOptionOperand(const MCInst *MI, unsigned OpNum,
 439                                            raw_ostream &O) {
 440   const MCOperand &Op = MI->getOperand(OpNum);
 441   unsigned option = Op.getImm();
 442   unsigned mode = option & 31;
 443   bool changemode = option >> 5 & 1;
 444   unsigned AIF = option >> 6 & 7;
 445   unsigned imod = option >> 9 & 3;
 446   if (imod == 2)
 447     O << "ie";
 448   else if (imod == 3)
 449     O << "id";
 450   O << '\t';
 451   if (imod > 1) {
 452     if (AIF & 4) O << 'a';
 453     if (AIF & 2) O << 'i';
 454     if (AIF & 1) O << 'f';
 455     if (AIF > 0 && changemode) O << ", ";
 456   }
 457   if (changemode)
 458     O << '#' << mode;
 459 }
 460
 461 void ARMInstPrinter::printMSRMaskOperand(const MCInst *MI, unsigned OpNum,
 462                                          raw_ostream &O) {
 463   const MCOperand &Op = MI->getOperand(OpNum);
 464   unsigned Mask = Op.getImm();
 465   if (Mask) {
 466     O << '_';
 467     if (Mask & 8) O << 'f';
 468     if (Mask & 4) O << 's';
 469     if (Mask & 2) O << 'x';
 470     if (Mask & 1) O << 'c';
 471   }
 472 }
 473
 474 void ARMInstPrinter::printNegZeroOperand(const MCInst *MI, unsigned OpNum,
 475                                          raw_ostream &O) {
 476   const MCOperand &Op = MI->getOperand(OpNum);
 477   O << '#';
 478   if (Op.getImm() < 0)
 479     O << '-' << (-Op.getImm() - 1);
 480   else
 481     O << Op.getImm();
 482 }
 483
 484 void ARMInstPrinter::printPredicateOperand(const MCInst *MI, unsigned OpNum,
 485                                            raw_ostream &O) {
 486   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 487   if (CC != ARMCC::AL)
 488     O << ARMCondCodeToString(CC);
 489 }
 490
 491 void ARMInstPrinter::printMandatoryPredicateOperand(const MCInst *MI,
 492                                                     unsigned OpNum,
 493                                                     raw_ostream &O) {
 494   ARMCC::CondCodes CC = (ARMCC::CondCodes)MI->getOperand(OpNum).getImm();
 495   O << ARMCondCodeToString(CC);
 496 }
 497
 498 void ARMInstPrinter::printSBitModifierOperand(const MCInst *MI, unsigned OpNum,
 499                                               raw_ostream &O) {
 500   if (MI->getOperand(OpNum).getReg()) {
 501     assert(MI->getOperand(OpNum).getReg() == ARM::CPSR &&
 502            "Expect ARM CPSR register!");
 503     O << 's';
 504   }
 505 }
 506
 507
 508
 509 void ARMInstPrinter::printCPInstOperand(const MCInst *MI, unsigned OpNum,
 510                                         raw_ostream &O,
 511                                         const char *Modifier) {
 512   // FIXME: remove this.
 513   abort();
 514 }
 515
 516 void ARMInstPrinter::printNoHashImmediate(const MCInst *MI, unsigned OpNum,
 517                                           raw_ostream &O) {
 518   O << MI->getOperand(OpNum).getImm();
 519 }
 520
 521
 522 void ARMInstPrinter::printPCLabel(const MCInst *MI, unsigned OpNum,
 523                                   raw_ostream &O) {
 524   // FIXME: remove this.
 525   abort();
 526 }
 527
 528 void ARMInstPrinter::printThumbS4ImmOperand(const MCInst *MI, unsigned OpNum,
 529                                             raw_ostream &O) {
 530   O << "#" <<  MI->getOperand(OpNum).getImm() * 4;
 531 }
 532
 533 void ARMInstPrinter::printThumbITMask(const MCInst *MI, unsigned OpNum,
 534                                       raw_ostream &O) {
 535   // (3 - the number of trailing zeros) is the number of then / else.
 536   unsigned Mask = MI->getOperand(OpNum).getImm();
 537   unsigned CondBit0 = Mask >> 4 & 1;
 538   unsigned NumTZ = CountTrailingZeros_32(Mask);
 539   assert(NumTZ <= 3 && "Invalid IT mask!");
 540   for (unsigned Pos = 3, e = NumTZ; Pos > e; --Pos) {
 541     bool T = ((Mask >> Pos) & 1) == CondBit0;
 542     if (T)
 543       O << 't';
 544     else
 545       O << 'e';
 546   }
 547 }
 548
 549 void ARMInstPrinter::printThumbAddrModeRROperand(const MCInst *MI, unsigned Op,
 550                                                  raw_ostream &O) {
 551   const MCOperand &MO1 = MI->getOperand(Op);
 552   const MCOperand &MO2 = MI->getOperand(Op+1);
 553   O << "[" << getRegisterName(MO1.getReg());
 554   O << ", " << getRegisterName(MO2.getReg()) << "]";
 555 }
 556
 557 void ARMInstPrinter::printThumbAddrModeRI5Operand(const MCInst *MI, unsigned Op,
 558                                                   raw_ostream &O,
 559                                                   unsigned Scale) {
 560   const MCOperand &MO1 = MI->getOperand(Op);
 561   const MCOperand &MO2 = MI->getOperand(Op+1);
 562   const MCOperand &MO3 = MI->getOperand(Op+2);
 563
 564   if (!MO1.isReg()) {   // FIXME: This is for CP entries, but isn't right.
 565     printOperand(MI, Op, O);
 566     return;
 567   }
 568
 569   O << "[" << getRegisterName(MO1.getReg());
 570   if (MO3.getReg())
 571     O << ", " << getRegisterName(MO3.getReg());
 572   else if (unsigned ImmOffs = MO2.getImm())
 573     O << ", #" << ImmOffs * Scale;
 574   O << "]";
 575 }
 576
 577 void ARMInstPrinter::printThumbAddrModeS1Operand(const MCInst *MI, unsigned Op,
 578                                                  raw_ostream &O) {
 579   printThumbAddrModeRI5Operand(MI, Op, O, 1);
 580 }
 581
 582 void ARMInstPrinter::printThumbAddrModeS2Operand(const MCInst *MI, unsigned Op,
 583                                                  raw_ostream &O) {
 584   printThumbAddrModeRI5Operand(MI, Op, O, 2);
 585 }
 586
 587 void ARMInstPrinter::printThumbAddrModeS4Operand(const MCInst *MI, unsigned Op,
 588                                                  raw_ostream &O) {
 589   printThumbAddrModeRI5Operand(MI, Op, O, 4);
 590 }
 591
 592 void ARMInstPrinter::printThumbAddrModeSPOperand(const MCInst *MI, unsigned Op,
 593                                                  raw_ostream &O) {
 594   const MCOperand &MO1 = MI->getOperand(Op);
 595   const MCOperand &MO2 = MI->getOperand(Op+1);
 596   O << "[" << getRegisterName(MO1.getReg());
 597   if (unsigned ImmOffs = MO2.getImm())
 598     O << ", #" << ImmOffs*4;
 599   O << "]";
 600 }
 601
 602 void ARMInstPrinter::printTBAddrMode(const MCInst *MI, unsigned OpNum,
 603                                      raw_ostream &O) {
 604   O << "[pc, " << getRegisterName(MI->getOperand(OpNum).getReg());
 605   if (MI->getOpcode() == ARM::t2TBH)
 606     O << ", lsl #1";
 607   O << ']';
 608 }
 609
 610 // Constant shifts t2_so_reg is a 2-operand unit corresponding to the Thumb2
 611 // register with shift forms.
 612 // REG 0   0           - e.g. R5
 613 // REG IMM, SH_OPC     - e.g. R5, LSL #3
 614 void ARMInstPrinter::printT2SOOperand(const MCInst *MI, unsigned OpNum,
 615                                       raw_ostream &O) {
 616   const MCOperand &MO1 = MI->getOperand(OpNum);
 617   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 618
 619   unsigned Reg = MO1.getReg();
 620   O << getRegisterName(Reg);
 621
 622   // Print the shift opc.
 623   assert(MO2.isImm() && "Not a valid t2_so_reg value!");
 624   ARM_AM::ShiftOpc ShOpc = ARM_AM::getSORegShOp(MO2.getImm());
 625   O << ", " << ARM_AM::getShiftOpcStr(ShOpc);
 626   if (ShOpc != ARM_AM::rrx)
 627     O << " #" << ARM_AM::getSORegOffset(MO2.getImm());
 628 }
 629
 630 void ARMInstPrinter::printT2AddrModeImm12Operand(const MCInst *MI,
 631                                                  unsigned OpNum,
 632                                                  raw_ostream &O) {
 633   const MCOperand &MO1 = MI->getOperand(OpNum);
 634   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 635
 636   O << "[" << getRegisterName(MO1.getReg());
 637
 638   unsigned OffImm = MO2.getImm();
 639   if (OffImm)  // Don't print +0.
 640     O << ", #" << OffImm;
 641   O << "]";
 642 }
 643
 644 void ARMInstPrinter::printT2AddrModeImm8Operand(const MCInst *MI,
 645                                                 unsigned OpNum,
 646                                                 raw_ostream &O) {
 647   const MCOperand &MO1 = MI->getOperand(OpNum);
 648   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 649
 650   O << "[" << getRegisterName(MO1.getReg());
 651
 652   int32_t OffImm = (int32_t)MO2.getImm();
 653   // Don't print +0.
 654   if (OffImm < 0)
 655     O << ", #-" << -OffImm;
 656   else if (OffImm > 0)
 657     O << ", #" << OffImm;
 658   O << "]";
 659 }
 660
 661 void ARMInstPrinter::printT2AddrModeImm8s4Operand(const MCInst *MI,
 662                                                   unsigned OpNum,
 663                                                   raw_ostream &O) {
 664   const MCOperand &MO1 = MI->getOperand(OpNum);
 665   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 666
 667   O << "[" << getRegisterName(MO1.getReg());
 668
 669   int32_t OffImm = (int32_t)MO2.getImm() / 4;
 670   // Don't print +0.
 671   if (OffImm < 0)
 672     O << ", #-" << -OffImm * 4;
 673   else if (OffImm > 0)
 674     O << ", #" << OffImm * 4;
 675   O << "]";
 676 }
 677
 678 void ARMInstPrinter::printT2AddrModeImm8OffsetOperand(const MCInst *MI,
 679                                                       unsigned OpNum,
 680                                                       raw_ostream &O) {
 681   const MCOperand &MO1 = MI->getOperand(OpNum);
 682   int32_t OffImm = (int32_t)MO1.getImm();
 683   // Don't print +0.
 684   if (OffImm < 0)
 685     O << "#-" << -OffImm;
 686   else if (OffImm > 0)
 687     O << "#" << OffImm;
 688 }
 689
 690 void ARMInstPrinter::printT2AddrModeImm8s4OffsetOperand(const MCInst *MI,
 691                                                         unsigned OpNum,
 692                                                         raw_ostream &O) {
 693   const MCOperand &MO1 = MI->getOperand(OpNum);
 694   int32_t OffImm = (int32_t)MO1.getImm() / 4;
 695   // Don't print +0.
 696   if (OffImm < 0)
 697     O << "#-" << -OffImm * 4;
 698   else if (OffImm > 0)
 699     O << "#" << OffImm * 4;
 700 }
 701
 702 void ARMInstPrinter::printT2AddrModeSoRegOperand(const MCInst *MI,
 703                                                  unsigned OpNum,
 704                                                  raw_ostream &O) {
 705   const MCOperand &MO1 = MI->getOperand(OpNum);
 706   const MCOperand &MO2 = MI->getOperand(OpNum+1);
 707   const MCOperand &MO3 = MI->getOperand(OpNum+2);
 708
 709   O << "[" << getRegisterName(MO1.getReg());
 710
 711   assert(MO2.getReg() && "Invalid so_reg load / store address!");
 712   O << ", " << getRegisterName(MO2.getReg());
 713
 714   unsigned ShAmt = MO3.getImm();
 715   if (ShAmt) {
 716     assert(ShAmt <= 3 && "Not a valid Thumb2 addressing mode!");
 717     O << ", lsl #" << ShAmt;
 718   }
 719   O << "]";
 720 }
 721
 722 void ARMInstPrinter::printVFPf32ImmOperand(const MCInst *MI, unsigned OpNum,
 723                                            raw_ostream &O) {
 724   O << '#' << (float)MI->getOperand(OpNum).getFPImm();
 725 }
 726
 727 void ARMInstPrinter::printVFPf64ImmOperand(const MCInst *MI, unsigned OpNum,
 728                                            raw_ostream &O) {
 729   O << '#' << MI->getOperand(OpNum).getFPImm();
 730 }
 731
 732 void ARMInstPrinter::printNEONModImmOperand(const MCInst *MI, unsigned OpNum,
 733                                             raw_ostream &O) {
 734   unsigned EncodedImm = MI->getOperand(OpNum).getImm();
 735   unsigned EltBits;
 736   uint64_t Val = ARM_AM::decodeNEONModImm(EncodedImm, EltBits);
 737   O << "#0x" << utohexstr(Val);
 738 }