lib/Target/AMDGPU/CIInstructions.td

   1 //===-- CIInstructions.td - CI Instruction Defintions ---------------------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 // Instruction definitions for CI and newer.
  10 //===----------------------------------------------------------------------===//
  11 // Remaining instructions:
  12 // FLAT_*
  13 // S_CBRANCH_CDBGUSER
  14 // S_CBRANCH_CDBGSYS
  15 // S_CBRANCH_CDBGSYS_OR_USER
  16 // S_CBRANCH_CDBGSYS_AND_USER
  17 // S_DCACHE_INV_VOL
  18 // DS_NOP
  19 // DS_GWS_SEMA_RELEASE_ALL
  20 // DS_WRAP_RTN_B32
  21 // DS_CNDXCHG32_RTN_B64
  22 // DS_WRITE_B96
  23 // DS_WRITE_B128
  24 // DS_CONDXCHG32_RTN_B128
  25 // DS_READ_B96
  26 // DS_READ_B128
  27 // BUFFER_LOAD_DWORDX3
  28 // BUFFER_STORE_DWORDX3
  29
  30
  31 def isCIVI : Predicate <
  32   "Subtarget->getGeneration() == AMDGPUSubtarget::SEA_ISLANDS || "
  33   "Subtarget->getGeneration() == AMDGPUSubtarget::VOLCANIC_ISLANDS"
  34 >, AssemblerPredicate<"FeatureCIInsts">;
  35
  36 def HasFlatAddressSpace : Predicate<"Subtarget->hasFlatAddressSpace()">;
  37
  38 //===----------------------------------------------------------------------===//
  39 // VOP1 Instructions
  40 //===----------------------------------------------------------------------===//
  41
  42 let SubtargetPredicate = isCIVI in {
  43
  44 let SchedRW = [WriteDoubleAdd] in {
  45 defm V_TRUNC_F64 : VOP1Inst <vop1<0x17>, "v_trunc_f64",
  46   VOP_F64_F64, ftrunc
  47 >;
  48 defm V_CEIL_F64 : VOP1Inst <vop1<0x18>, "v_ceil_f64",
  49   VOP_F64_F64, fceil
  50 >;
  51 defm V_FLOOR_F64 : VOP1Inst <vop1<0x1A>, "v_floor_f64",
  52   VOP_F64_F64, ffloor
  53 >;
  54 defm V_RNDNE_F64 : VOP1Inst <vop1<0x19>, "v_rndne_f64",
  55   VOP_F64_F64, frint
  56 >;
  57 } // End SchedRW = [WriteDoubleAdd]
  58
  59 let SchedRW = [WriteQuarterRate32] in {
  60 defm V_LOG_LEGACY_F32 : VOP1Inst <vop1<0x45, 0x4c>, "v_log_legacy_f32",
  61   VOP_F32_F32
  62 >;
  63 defm V_EXP_LEGACY_F32 : VOP1Inst <vop1<0x46, 0x4b>, "v_exp_legacy_f32",
  64   VOP_F32_F32
  65 >;
  66 } // End SchedRW = [WriteQuarterRate32]
  67
  68 //===----------------------------------------------------------------------===//
  69 // VOP3 Instructions
  70 //===----------------------------------------------------------------------===//
  71
  72 defm V_QSAD_PK_U16_U8 : VOP3Inst <vop3<0x173>, "v_qsad_pk_u16_u8",
  73   VOP_I32_I32_I32
  74 >;
  75 defm V_MQSAD_U16_U8 : VOP3Inst <vop3<0x172>, "v_mqsad_u16_u8",
  76   VOP_I32_I32_I32
  77 >;
  78 defm V_MQSAD_U32_U8 : VOP3Inst <vop3<0x175>, "v_mqsad_u32_u8",
  79   VOP_I32_I32_I32
  80 >;
  81
  82 let isCommutable = 1 in {
  83 defm V_MAD_U64_U32 : VOP3Inst <vop3<0x176>, "v_mad_u64_u32",
  84   VOP_I64_I32_I32_I64
  85 >;
  86
  87 // XXX - Does this set VCC?
  88 defm V_MAD_I64_I32 : VOP3Inst <vop3<0x177>, "v_mad_i64_i32",
  89   VOP_I64_I32_I32_I64
  90 >;
  91 } // End isCommutable = 1
  92
  93
  94 //===----------------------------------------------------------------------===//
  95 // DS Instructions
  96 //===----------------------------------------------------------------------===//
  97 defm DS_WRAP_RTN_F32 : DS_1A1D_RET <0x34, "ds_wrap_rtn_f32", VGPR_32, "ds_wrap_f32">;
  98
  99 // DS_CONDXCHG32_RTN_B64
 100 // DS_CONDXCHG32_RTN_B128
 101
 102 //===----------------------------------------------------------------------===//
 103 // MUBUF Instructions
 104 //===----------------------------------------------------------------------===//
 105
 106 defm BUFFER_WBINVL1_VOL : MUBUF_Invalidate <mubuf<0x70, 0x3f>,
 107   "buffer_wbinvl1_vol", int_amdgcn_buffer_wbinvl1_vol
 108 >;
 109
 110 //===----------------------------------------------------------------------===//
 111 // Flat Instructions
 112 //===----------------------------------------------------------------------===//
 113
 114 def FLAT_LOAD_UBYTE : FLAT_Load_Helper <0x8, "flat_load_ubyte", VGPR_32>;
 115 def FLAT_LOAD_SBYTE : FLAT_Load_Helper <0x9, "flat_load_sbyte", VGPR_32>;
 116 def FLAT_LOAD_USHORT : FLAT_Load_Helper <0xa, "flat_load_ushort", VGPR_32>;
 117 def FLAT_LOAD_SSHORT : FLAT_Load_Helper <0xb, "flat_load_sshort", VGPR_32>;
 118 def FLAT_LOAD_DWORD : FLAT_Load_Helper <0xc, "flat_load_dword", VGPR_32>;
 119 def FLAT_LOAD_DWORDX2 : FLAT_Load_Helper <0xd, "flat_load_dwordx2", VReg_64>;
 120 def FLAT_LOAD_DWORDX4 : FLAT_Load_Helper <0xe, "flat_load_dwordx4", VReg_128>;
 121 def FLAT_LOAD_DWORDX3 : FLAT_Load_Helper <0xf, "flat_load_dwordx3", VReg_96>;
 122 def FLAT_STORE_BYTE : FLAT_Store_Helper <0x18, "flat_store_byte", VGPR_32>;
 123 def FLAT_STORE_SHORT : FLAT_Store_Helper <0x1a, "flat_store_short", VGPR_32>;
 124 def FLAT_STORE_DWORD : FLAT_Store_Helper <0x1c, "flat_store_dword", VGPR_32>;
 125 def FLAT_STORE_DWORDX2 : FLAT_Store_Helper <
 126   0x1d, "flat_store_dwordx2", VReg_64
 127 >;
 128 def FLAT_STORE_DWORDX4 : FLAT_Store_Helper <
 129   0x1e, "flat_store_dwordx4", VReg_128
 130 >;
 131 def FLAT_STORE_DWORDX3 : FLAT_Store_Helper <
 132   0x1f, "flat_store_dwordx3", VReg_96
 133 >;
 134 defm FLAT_ATOMIC_SWAP : FLAT_ATOMIC <0x30, "flat_atomic_swap", VGPR_32>;
 135 defm FLAT_ATOMIC_CMPSWAP : FLAT_ATOMIC <
 136   0x31, "flat_atomic_cmpswap", VGPR_32, VReg_64
 137 >;
 138 defm FLAT_ATOMIC_ADD : FLAT_ATOMIC <0x32, "flat_atomic_add", VGPR_32>;
 139 defm FLAT_ATOMIC_SUB : FLAT_ATOMIC <0x33, "flat_atomic_sub", VGPR_32>;
 140 defm FLAT_ATOMIC_RSUB : FLAT_ATOMIC <0x34, "flat_atomic_rsub", VGPR_32>;
 141 defm FLAT_ATOMIC_SMIN : FLAT_ATOMIC <0x35, "flat_atomic_smin", VGPR_32>;
 142 defm FLAT_ATOMIC_UMIN : FLAT_ATOMIC <0x36, "flat_atomic_umin", VGPR_32>;
 143 defm FLAT_ATOMIC_SMAX : FLAT_ATOMIC <0x37, "flat_atomic_smax", VGPR_32>;
 144 defm FLAT_ATOMIC_UMAX : FLAT_ATOMIC <0x38, "flat_atomic_umax", VGPR_32>;
 145 defm FLAT_ATOMIC_AND : FLAT_ATOMIC <0x39, "flat_atomic_and", VGPR_32>;
 146 defm FLAT_ATOMIC_OR : FLAT_ATOMIC <0x3a, "flat_atomic_or", VGPR_32>;
 147 defm FLAT_ATOMIC_XOR : FLAT_ATOMIC <0x3b, "flat_atomic_xor", VGPR_32>;
 148 defm FLAT_ATOMIC_INC : FLAT_ATOMIC <0x3c, "flat_atomic_inc", VGPR_32>;
 149 defm FLAT_ATOMIC_DEC : FLAT_ATOMIC <0x3d, "flat_atomic_dec", VGPR_32>;
 150 defm FLAT_ATOMIC_FCMPSWAP : FLAT_ATOMIC <
 151   0x3e, "flat_atomic_fcmpswap", VGPR_32, VReg_64
 152 >;
 153 defm FLAT_ATOMIC_FMIN : FLAT_ATOMIC <0x3f, "flat_atomic_fmin", VGPR_32>;
 154 defm FLAT_ATOMIC_FMAX : FLAT_ATOMIC <0x40, "flat_atomic_fmax", VGPR_32>;
 155 defm FLAT_ATOMIC_SWAP_X2 : FLAT_ATOMIC <0x50, "flat_atomic_swap_x2", VReg_64>;
 156 defm FLAT_ATOMIC_CMPSWAP_X2 : FLAT_ATOMIC <
 157   0x51, "flat_atomic_cmpswap_x2", VReg_64, VReg_128
 158 >;
 159 defm FLAT_ATOMIC_ADD_X2 : FLAT_ATOMIC <0x52, "flat_atomic_add_x2", VReg_64>;
 160 defm FLAT_ATOMIC_SUB_X2 : FLAT_ATOMIC <0x53, "flat_atomic_sub_x2", VReg_64>;
 161 defm FLAT_ATOMIC_RSUB_X2 : FLAT_ATOMIC <0x54, "flat_atomic_rsub_x2", VReg_64>;
 162 defm FLAT_ATOMIC_SMIN_X2 : FLAT_ATOMIC <0x55, "flat_atomic_smin_x2", VReg_64>;
 163 defm FLAT_ATOMIC_UMIN_X2 : FLAT_ATOMIC <0x56, "flat_atomic_umin_x2", VReg_64>;
 164 defm FLAT_ATOMIC_SMAX_X2 : FLAT_ATOMIC <0x57, "flat_atomic_smax_x2", VReg_64>;
 165 defm FLAT_ATOMIC_UMAX_X2 : FLAT_ATOMIC <0x58, "flat_atomic_umax_x2", VReg_64>;
 166 defm FLAT_ATOMIC_AND_X2 : FLAT_ATOMIC <0x59, "flat_atomic_and_x2", VReg_64>;
 167 defm FLAT_ATOMIC_OR_X2 : FLAT_ATOMIC <0x5a, "flat_atomic_or_x2", VReg_64>;
 168 defm FLAT_ATOMIC_XOR_X2 : FLAT_ATOMIC <0x5b, "flat_atomic_xor_x2", VReg_64>;
 169 defm FLAT_ATOMIC_INC_X2 : FLAT_ATOMIC <0x5c, "flat_atomic_inc_x2", VReg_64>;
 170 defm FLAT_ATOMIC_DEC_X2 : FLAT_ATOMIC <0x5d, "flat_atomic_dec_x2", VReg_64>;
 171 defm FLAT_ATOMIC_FCMPSWAP_X2 : FLAT_ATOMIC <
 172   0x5e, "flat_atomic_fcmpswap_x2", VReg_64, VReg_128
 173 >;
 174 defm FLAT_ATOMIC_FMIN_X2 : FLAT_ATOMIC <0x5f, "flat_atomic_fmin_x2", VReg_64>;
 175 defm FLAT_ATOMIC_FMAX_X2 : FLAT_ATOMIC <0x60, "flat_atomic_fmax_x2", VReg_64>;
 176
 177 } // End SubtargetPredicate = isCIVI
 178
 179 //===----------------------------------------------------------------------===//
 180 // Flat Patterns
 181 //===----------------------------------------------------------------------===//
 182
 183 let Predicates = [HasFlatAddressSpace] in {
 184
 185 class FLATLoad_Pattern <FLAT Instr_ADDR64, ValueType vt,
 186                              PatFrag flat_ld> :
 187   Pat <(vt (flat_ld i64:$ptr)),
 188        (Instr_ADDR64 $ptr, 0, 0, 0)
 189 >;
 190
 191 def : FLATLoad_Pattern <FLAT_LOAD_SBYTE, i32, sextloadi8_flat>;
 192 def : FLATLoad_Pattern <FLAT_LOAD_UBYTE, i32, az_extloadi8_flat>;
 193 def : FLATLoad_Pattern <FLAT_LOAD_SSHORT, i32, sextloadi16_flat>;
 194 def : FLATLoad_Pattern <FLAT_LOAD_USHORT, i32, az_extloadi16_flat>;
 195 def : FLATLoad_Pattern <FLAT_LOAD_DWORD, i32, flat_load>;
 196 def : FLATLoad_Pattern <FLAT_LOAD_DWORDX2, i64, flat_load>;
 197 def : FLATLoad_Pattern <FLAT_LOAD_DWORDX2, i64, az_extloadi32_flat>;
 198 def : FLATLoad_Pattern <FLAT_LOAD_DWORDX2, v2i32, flat_load>;
 199 def : FLATLoad_Pattern <FLAT_LOAD_DWORDX4, v4i32, flat_load>;
 200
 201 class FLATStore_Pattern <FLAT Instr, ValueType vt, PatFrag st> :
 202   Pat <(st vt:$value, i64:$ptr),
 203         (Instr $value, $ptr, 0, 0, 0)
 204   >;
 205
 206 def : FLATStore_Pattern <FLAT_STORE_BYTE, i32, truncstorei8_flat>;
 207 def : FLATStore_Pattern <FLAT_STORE_SHORT, i32, truncstorei16_flat>;
 208 def : FLATStore_Pattern <FLAT_STORE_DWORD, i32, flat_store>;
 209 def : FLATStore_Pattern <FLAT_STORE_DWORDX2, i64, flat_store>;
 210 def : FLATStore_Pattern <FLAT_STORE_DWORDX2, v2i32, flat_store>;
 211 def : FLATStore_Pattern <FLAT_STORE_DWORDX4, v4i32, flat_store>;
 212
 213 } // End HasFlatAddressSpace predicate
 214
 215 let Predicates = [isCI] in {
 216
 217 // Convert (x - floor(x)) to fract(x)
 218 def : Pat <
 219   (f32 (fsub (f32 (VOP3Mods f32:$x, i32:$mods)),
 220              (f32 (ffloor (f32 (VOP3Mods f32:$x, i32:$mods)))))),
 221   (V_FRACT_F32_e64 $mods, $x, DSTCLAMP.NONE, DSTOMOD.NONE)
 222 >;
 223
 224 // Convert (x + (-floor(x))) to fract(x)
 225 def : Pat <
 226   (f64 (fadd (f64 (VOP3Mods f64:$x, i32:$mods)),
 227              (f64 (fneg (f64 (ffloor (f64 (VOP3Mods f64:$x, i32:$mods)))))))),
 228   (V_FRACT_F64_e64 $mods, $x, DSTCLAMP.NONE, DSTOMOD.NONE)
 229 >;
 230
 231 } // End Predicates = [isCI]