lib/CodeGen/SelectionDAG/LegalizeIntegerTypes.cpp

   1 //===----- LegalizeIntegerTypes.cpp - Legalization of integer types -------===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file implements integer type expansion and promotion for LegalizeTypes.
  11 // Promotion is the act of changing a computation in an illegal type into a
  12 // computation in a larger type.  For example, implementing i8 arithmetic in an
  13 // i32 register (often needed on powerpc).
  14 // Expansion is the act of changing a computation in an illegal type into a
  15 // computation in two identical registers of a smaller type.  For example,
  16 // implementing i64 arithmetic in two i32 registers (often needed on 32-bit
  17 // targets).
  18 //
  19 //===----------------------------------------------------------------------===//
  20
  21 #include "LegalizeTypes.h"
  22 #include "llvm/IR/DerivedTypes.h"
  23 #include "llvm/Support/ErrorHandling.h"
  24 #include "llvm/Support/raw_ostream.h"
  25 using namespace llvm;
  26
  27 #define DEBUG_TYPE "legalize-types"
  28
  29 //===----------------------------------------------------------------------===//
  30 //  Integer Result Promotion
  31 //===----------------------------------------------------------------------===//
  32
  33 /// PromoteIntegerResult - This method is called when a result of a node is
  34 /// found to be in need of promotion to a larger type.  At this point, the node
  35 /// may also have invalid operands or may have other results that need
  36 /// expansion, we just know that (at least) one result needs promotion.
  37 void DAGTypeLegalizer::PromoteIntegerResult(SDNode *N, unsigned ResNo) {
  38   DEBUG(dbgs() << "Promote integer result: "; N->dump(&DAG); dbgs() << "\n");
  39   SDValue Res = SDValue();
  40
  41   // See if the target wants to custom expand this node.
  42   if (CustomLowerNode(N, N->getValueType(ResNo), true))
  43     return;
  44
  45   switch (N->getOpcode()) {
  46   default:
  47 #ifndef NDEBUG
  48     dbgs() << "PromoteIntegerResult #" << ResNo << ": ";
  49     N->dump(&DAG); dbgs() << "\n";
  50 #endif
  51     llvm_unreachable("Do not know how to promote this operator!");
  52   case ISD::MERGE_VALUES:Res = PromoteIntRes_MERGE_VALUES(N, ResNo); break;
  53   case ISD::AssertSext:  Res = PromoteIntRes_AssertSext(N); break;
  54   case ISD::AssertZext:  Res = PromoteIntRes_AssertZext(N); break;
  55   case ISD::BITCAST:     Res = PromoteIntRes_BITCAST(N); break;
  56   case ISD::BSWAP:       Res = PromoteIntRes_BSWAP(N); break;
  57   case ISD::BUILD_PAIR:  Res = PromoteIntRes_BUILD_PAIR(N); break;
  58   case ISD::Constant:    Res = PromoteIntRes_Constant(N); break;
  59   case ISD::CONVERT_RNDSAT:
  60                          Res = PromoteIntRes_CONVERT_RNDSAT(N); break;
  61   case ISD::CTLZ_ZERO_UNDEF:
  62   case ISD::CTLZ:        Res = PromoteIntRes_CTLZ(N); break;
  63   case ISD::CTPOP:       Res = PromoteIntRes_CTPOP(N); break;
  64   case ISD::CTTZ_ZERO_UNDEF:
  65   case ISD::CTTZ:        Res = PromoteIntRes_CTTZ(N); break;
  66   case ISD::EXTRACT_VECTOR_ELT:
  67                          Res = PromoteIntRes_EXTRACT_VECTOR_ELT(N); break;
  68   case ISD::LOAD:        Res = PromoteIntRes_LOAD(cast<LoadSDNode>(N));break;
  69   case ISD::MLOAD:       Res = PromoteIntRes_MLOAD(cast<MaskedLoadSDNode>(N));break;
  70   case ISD::SELECT:      Res = PromoteIntRes_SELECT(N); break;
  71   case ISD::VSELECT:     Res = PromoteIntRes_VSELECT(N); break;
  72   case ISD::SELECT_CC:   Res = PromoteIntRes_SELECT_CC(N); break;
  73   case ISD::SETCC:       Res = PromoteIntRes_SETCC(N); break;
  74   case ISD::SMIN:
  75   case ISD::SMAX:
  76   case ISD::UMIN:
  77   case ISD::UMAX:        Res = PromoteIntRes_SimpleIntBinOp(N); break;
  78   case ISD::SHL:         Res = PromoteIntRes_SHL(N); break;
  79   case ISD::SIGN_EXTEND_INREG:
  80                          Res = PromoteIntRes_SIGN_EXTEND_INREG(N); break;
  81   case ISD::SRA:         Res = PromoteIntRes_SRA(N); break;
  82   case ISD::SRL:         Res = PromoteIntRes_SRL(N); break;
  83   case ISD::TRUNCATE:    Res = PromoteIntRes_TRUNCATE(N); break;
  84   case ISD::UNDEF:       Res = PromoteIntRes_UNDEF(N); break;
  85   case ISD::VAARG:       Res = PromoteIntRes_VAARG(N); break;
  86
  87   case ISD::EXTRACT_SUBVECTOR:
  88                          Res = PromoteIntRes_EXTRACT_SUBVECTOR(N); break;
  89   case ISD::VECTOR_SHUFFLE:
  90                          Res = PromoteIntRes_VECTOR_SHUFFLE(N); break;
  91   case ISD::INSERT_VECTOR_ELT:
  92                          Res = PromoteIntRes_INSERT_VECTOR_ELT(N); break;
  93   case ISD::BUILD_VECTOR:
  94                          Res = PromoteIntRes_BUILD_VECTOR(N); break;
  95   case ISD::SCALAR_TO_VECTOR:
  96                          Res = PromoteIntRes_SCALAR_TO_VECTOR(N); break;
  97   case ISD::CONCAT_VECTORS:
  98                          Res = PromoteIntRes_CONCAT_VECTORS(N); break;
  99
 100   case ISD::SIGN_EXTEND:
 101   case ISD::ZERO_EXTEND:
 102   case ISD::ANY_EXTEND:  Res = PromoteIntRes_INT_EXTEND(N); break;
 103
 104   case ISD::FP_TO_SINT:
 105   case ISD::FP_TO_UINT:  Res = PromoteIntRes_FP_TO_XINT(N); break;
 106
 107   case ISD::FP_TO_FP16:  Res = PromoteIntRes_FP_TO_FP16(N); break;
 108
 109   case ISD::AND:
 110   case ISD::OR:
 111   case ISD::XOR:
 112   case ISD::ADD:
 113   case ISD::SUB:
 114   case ISD::MUL:         Res = PromoteIntRes_SimpleIntBinOp(N); break;
 115
 116   case ISD::SDIV:
 117   case ISD::SREM:        Res = PromoteIntRes_SDIV(N); break;
 118
 119   case ISD::UDIV:
 120   case ISD::UREM:        Res = PromoteIntRes_UDIV(N); break;
 121
 122   case ISD::SADDO:
 123   case ISD::SSUBO:       Res = PromoteIntRes_SADDSUBO(N, ResNo); break;
 124   case ISD::UADDO:
 125   case ISD::USUBO:       Res = PromoteIntRes_UADDSUBO(N, ResNo); break;
 126   case ISD::SMULO:
 127   case ISD::UMULO:       Res = PromoteIntRes_XMULO(N, ResNo); break;
 128
 129   case ISD::ATOMIC_LOAD:
 130     Res = PromoteIntRes_Atomic0(cast<AtomicSDNode>(N)); break;
 131
 132   case ISD::ATOMIC_LOAD_ADD:
 133   case ISD::ATOMIC_LOAD_SUB:
 134   case ISD::ATOMIC_LOAD_AND:
 135   case ISD::ATOMIC_LOAD_OR:
 136   case ISD::ATOMIC_LOAD_XOR:
 137   case ISD::ATOMIC_LOAD_NAND:
 138   case ISD::ATOMIC_LOAD_MIN:
 139   case ISD::ATOMIC_LOAD_MAX:
 140   case ISD::ATOMIC_LOAD_UMIN:
 141   case ISD::ATOMIC_LOAD_UMAX:
 142   case ISD::ATOMIC_SWAP:
 143     Res = PromoteIntRes_Atomic1(cast<AtomicSDNode>(N)); break;
 144
 145   case ISD::ATOMIC_CMP_SWAP:
 146   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS:
 147     Res = PromoteIntRes_AtomicCmpSwap(cast<AtomicSDNode>(N), ResNo);
 148     break;
 149   }
 150
 151   // If the result is null then the sub-method took care of registering it.
 152   if (Res.getNode())
 153     SetPromotedInteger(SDValue(N, ResNo), Res);
 154 }
 155
 156 SDValue DAGTypeLegalizer::PromoteIntRes_MERGE_VALUES(SDNode *N,
 157                                                      unsigned ResNo) {
 158   SDValue Op = DisintegrateMERGE_VALUES(N, ResNo);
 159   return GetPromotedInteger(Op);
 160 }
 161
 162 SDValue DAGTypeLegalizer::PromoteIntRes_AssertSext(SDNode *N) {
 163   // Sign-extend the new bits, and continue the assertion.
 164   SDValue Op = SExtPromotedInteger(N->getOperand(0));
 165   return DAG.getNode(ISD::AssertSext, SDLoc(N),
 166                      Op.getValueType(), Op, N->getOperand(1));
 167 }
 168
 169 SDValue DAGTypeLegalizer::PromoteIntRes_AssertZext(SDNode *N) {
 170   // Zero the new bits, and continue the assertion.
 171   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 172   return DAG.getNode(ISD::AssertZext, SDLoc(N),
 173                      Op.getValueType(), Op, N->getOperand(1));
 174 }
 175
 176 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic0(AtomicSDNode *N) {
 177   EVT ResVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 178   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 179                               N->getMemoryVT(), ResVT,
 180                               N->getChain(), N->getBasePtr(),
 181                               N->getMemOperand(), N->getOrdering(),
 182                               N->getSynchScope());
 183   // Legalized the chain result - switch anything that used the old chain to
 184   // use the new one.
 185   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 186   return Res;
 187 }
 188
 189 SDValue DAGTypeLegalizer::PromoteIntRes_Atomic1(AtomicSDNode *N) {
 190   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 191   SDValue Res = DAG.getAtomic(N->getOpcode(), SDLoc(N),
 192                               N->getMemoryVT(),
 193                               N->getChain(), N->getBasePtr(),
 194                               Op2, N->getMemOperand(), N->getOrdering(),
 195                               N->getSynchScope());
 196   // Legalized the chain result - switch anything that used the old chain to
 197   // use the new one.
 198   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 199   return Res;
 200 }
 201
 202 SDValue DAGTypeLegalizer::PromoteIntRes_AtomicCmpSwap(AtomicSDNode *N,
 203                                                       unsigned ResNo) {
 204   if (ResNo == 1) {
 205     assert(N->getOpcode() == ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS);
 206     EVT SVT = getSetCCResultType(N->getOperand(2).getValueType());
 207     EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 208
 209     // Only use the result of getSetCCResultType if it is legal,
 210     // otherwise just use the promoted result type (NVT).
 211     if (!TLI.isTypeLegal(SVT))
 212       SVT = NVT;
 213
 214     SDVTList VTs = DAG.getVTList(N->getValueType(0), SVT, MVT::Other);
 215     SDValue Res = DAG.getAtomicCmpSwap(
 216         ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, SDLoc(N), N->getMemoryVT(), VTs,
 217         N->getChain(), N->getBasePtr(), N->getOperand(2), N->getOperand(3),
 218         N->getMemOperand(), N->getSuccessOrdering(), N->getFailureOrdering(),
 219         N->getSynchScope());
 220     ReplaceValueWith(SDValue(N, 0), Res.getValue(0));
 221     ReplaceValueWith(SDValue(N, 2), Res.getValue(2));
 222     return Res.getValue(1);
 223   }
 224
 225   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 226   SDValue Op3 = GetPromotedInteger(N->getOperand(3));
 227   SDVTList VTs =
 228       DAG.getVTList(Op2.getValueType(), N->getValueType(1), MVT::Other);
 229   SDValue Res = DAG.getAtomicCmpSwap(
 230       N->getOpcode(), SDLoc(N), N->getMemoryVT(), VTs, N->getChain(),
 231       N->getBasePtr(), Op2, Op3, N->getMemOperand(), N->getSuccessOrdering(),
 232       N->getFailureOrdering(), N->getSynchScope());
 233   // Update the use to N with the newly created Res.
 234   for (unsigned i = 1, NumResults = N->getNumValues(); i < NumResults; ++i)
 235     ReplaceValueWith(SDValue(N, i), Res.getValue(i));
 236   return Res;
 237 }
 238
 239 SDValue DAGTypeLegalizer::PromoteIntRes_BITCAST(SDNode *N) {
 240   SDValue InOp = N->getOperand(0);
 241   EVT InVT = InOp.getValueType();
 242   EVT NInVT = TLI.getTypeToTransformTo(*DAG.getContext(), InVT);
 243   EVT OutVT = N->getValueType(0);
 244   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
 245   SDLoc dl(N);
 246
 247   switch (getTypeAction(InVT)) {
 248   case TargetLowering::TypeLegal:
 249     break;
 250   case TargetLowering::TypePromoteInteger:
 251     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector() && !NInVT.isVector())
 252       // The input promotes to the same size.  Convert the promoted value.
 253       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetPromotedInteger(InOp));
 254     break;
 255   case TargetLowering::TypeSoftenFloat:
 256     // Promote the integer operand by hand.
 257     return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT, GetSoftenedFloat(InOp));
 258   case TargetLowering::TypePromoteFloat: {
 259     // Convert the promoted float by hand.
 260     if (NOutVT.bitsEq(NInVT)) {
 261       SDValue PromotedOp = GetPromotedFloat(InOp);
 262       SDValue Trunc = DAG.getNode(ISD::FP_TO_FP16, dl, NOutVT, PromotedOp);
 263       return DAG.getNode(ISD::AssertZext, dl, NOutVT, Trunc,
 264                          DAG.getValueType(OutVT));
 265     }
 266     break;
 267   }
 268   case TargetLowering::TypeExpandInteger:
 269   case TargetLowering::TypeExpandFloat:
 270     break;
 271   case TargetLowering::TypeScalarizeVector:
 272     // Convert the element to an integer and promote it by hand.
 273     if (!NOutVT.isVector())
 274       return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 275                          BitConvertToInteger(GetScalarizedVector(InOp)));
 276     break;
 277   case TargetLowering::TypeSplitVector: {
 278     // For example, i32 = BITCAST v2i16 on alpha.  Convert the split
 279     // pieces of the input into integers and reassemble in the final type.
 280     SDValue Lo, Hi;
 281     GetSplitVector(N->getOperand(0), Lo, Hi);
 282     Lo = BitConvertToInteger(Lo);
 283     Hi = BitConvertToInteger(Hi);
 284
 285     if (TLI.isBigEndian())
 286       std::swap(Lo, Hi);
 287
 288     InOp = DAG.getNode(ISD::ANY_EXTEND, dl,
 289                        EVT::getIntegerVT(*DAG.getContext(),
 290                                          NOutVT.getSizeInBits()),
 291                        JoinIntegers(Lo, Hi));
 292     return DAG.getNode(ISD::BITCAST, dl, NOutVT, InOp);
 293   }
 294   case TargetLowering::TypeWidenVector:
 295     // The input is widened to the same size. Convert to the widened value.
 296     // Make sure that the outgoing value is not a vector, because this would
 297     // make us bitcast between two vectors which are legalized in different ways.
 298     if (NOutVT.bitsEq(NInVT) && !NOutVT.isVector())
 299       return DAG.getNode(ISD::BITCAST, dl, NOutVT, GetWidenedVector(InOp));
 300   }
 301
 302   return DAG.getNode(ISD::ANY_EXTEND, dl, NOutVT,
 303                      CreateStackStoreLoad(InOp, OutVT));
 304 }
 305
 306 SDValue DAGTypeLegalizer::PromoteIntRes_BSWAP(SDNode *N) {
 307   SDValue Op = GetPromotedInteger(N->getOperand(0));
 308   EVT OVT = N->getValueType(0);
 309   EVT NVT = Op.getValueType();
 310   SDLoc dl(N);
 311
 312   unsigned DiffBits = NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits();
 313   return DAG.getNode(ISD::SRL, dl, NVT, DAG.getNode(ISD::BSWAP, dl, NVT, Op),
 314                      DAG.getConstant(DiffBits, dl, TLI.getShiftAmountTy(NVT)));
 315 }
 316
 317 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_PAIR(SDNode *N) {
 318   // The pair element type may be legal, or may not promote to the same type as
 319   // the result, for example i14 = BUILD_PAIR (i7, i7).  Handle all cases.
 320   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N),
 321                      TLI.getTypeToTransformTo(*DAG.getContext(),
 322                      N->getValueType(0)), JoinIntegers(N->getOperand(0),
 323                      N->getOperand(1)));
 324 }
 325
 326 SDValue DAGTypeLegalizer::PromoteIntRes_Constant(SDNode *N) {
 327   EVT VT = N->getValueType(0);
 328   // FIXME there is no actual debug info here
 329   SDLoc dl(N);
 330   // Zero extend things like i1, sign extend everything else.  It shouldn't
 331   // matter in theory which one we pick, but this tends to give better code?
 332   unsigned Opc = VT.isByteSized() ? ISD::SIGN_EXTEND : ISD::ZERO_EXTEND;
 333   SDValue Result = DAG.getNode(Opc, dl,
 334                                TLI.getTypeToTransformTo(*DAG.getContext(), VT),
 335                                SDValue(N, 0));
 336   assert(isa<ConstantSDNode>(Result) && "Didn't constant fold ext?");
 337   return Result;
 338 }
 339
 340 SDValue DAGTypeLegalizer::PromoteIntRes_CONVERT_RNDSAT(SDNode *N) {
 341   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
 342   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
 343            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
 344            CvtCode == ISD::CVT_SF || CvtCode == ISD::CVT_UF) &&
 345           "can only promote integers");
 346   EVT OutVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 347   return DAG.getConvertRndSat(OutVT, SDLoc(N), N->getOperand(0),
 348                               N->getOperand(1), N->getOperand(2),
 349                               N->getOperand(3), N->getOperand(4), CvtCode);
 350 }
 351
 352 SDValue DAGTypeLegalizer::PromoteIntRes_CTLZ(SDNode *N) {
 353   // Zero extend to the promoted type and do the count there.
 354   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 355   SDLoc dl(N);
 356   EVT OVT = N->getValueType(0);
 357   EVT NVT = Op.getValueType();
 358   Op = DAG.getNode(N->getOpcode(), dl, NVT, Op);
 359   // Subtract off the extra leading bits in the bigger type.
 360   return DAG.getNode(
 361       ISD::SUB, dl, NVT, Op,
 362       DAG.getConstant(NVT.getScalarSizeInBits() - OVT.getScalarSizeInBits(), dl,
 363                       NVT));
 364 }
 365
 366 SDValue DAGTypeLegalizer::PromoteIntRes_CTPOP(SDNode *N) {
 367   // Zero extend to the promoted type and do the count there.
 368   SDValue Op = ZExtPromotedInteger(N->getOperand(0));
 369   return DAG.getNode(ISD::CTPOP, SDLoc(N), Op.getValueType(), Op);
 370 }
 371
 372 SDValue DAGTypeLegalizer::PromoteIntRes_CTTZ(SDNode *N) {
 373   SDValue Op = GetPromotedInteger(N->getOperand(0));
 374   EVT OVT = N->getValueType(0);
 375   EVT NVT = Op.getValueType();
 376   SDLoc dl(N);
 377   if (N->getOpcode() == ISD::CTTZ) {
 378     // The count is the same in the promoted type except if the original
 379     // value was zero.  This can be handled by setting the bit just off
 380     // the top of the original type.
 381     auto TopBit = APInt::getOneBitSet(NVT.getScalarSizeInBits(),
 382                                       OVT.getScalarSizeInBits());
 383     Op = DAG.getNode(ISD::OR, dl, NVT, Op, DAG.getConstant(TopBit, dl, NVT));
 384   }
 385   return DAG.getNode(N->getOpcode(), dl, NVT, Op);
 386 }
 387
 388 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_VECTOR_ELT(SDNode *N) {
 389   SDLoc dl(N);
 390   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 391   return DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, NVT, N->getOperand(0),
 392                      N->getOperand(1));
 393 }
 394
 395 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_XINT(SDNode *N) {
 396   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 397   unsigned NewOpc = N->getOpcode();
 398   SDLoc dl(N);
 399
 400   // If we're promoting a UINT to a larger size and the larger FP_TO_UINT is
 401   // not Legal, check to see if we can use FP_TO_SINT instead.  (If both UINT
 402   // and SINT conversions are Custom, there is no way to tell which is
 403   // preferable. We choose SINT because that's the right thing on PPC.)
 404   if (N->getOpcode() == ISD::FP_TO_UINT &&
 405       !TLI.isOperationLegal(ISD::FP_TO_UINT, NVT) &&
 406       TLI.isOperationLegalOrCustom(ISD::FP_TO_SINT, NVT))
 407     NewOpc = ISD::FP_TO_SINT;
 408
 409   SDValue Res = DAG.getNode(NewOpc, dl, NVT, N->getOperand(0));
 410
 411   // Assert that the converted value fits in the original type.  If it doesn't
 412   // (eg: because the value being converted is too big), then the result of the
 413   // original operation was undefined anyway, so the assert is still correct.
 414   return DAG.getNode(N->getOpcode() == ISD::FP_TO_UINT ?
 415                      ISD::AssertZext : ISD::AssertSext, dl, NVT, Res,
 416                      DAG.getValueType(N->getValueType(0).getScalarType()));
 417 }
 418
 419 SDValue DAGTypeLegalizer::PromoteIntRes_FP_TO_FP16(SDNode *N) {
 420   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 421   SDLoc dl(N);
 422
 423   SDValue Res = DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 424
 425   return DAG.getNode(ISD::AssertZext, dl,
 426                      NVT, Res, DAG.getValueType(N->getValueType(0)));
 427 }
 428
 429 SDValue DAGTypeLegalizer::PromoteIntRes_INT_EXTEND(SDNode *N) {
 430   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 431   SDLoc dl(N);
 432
 433   if (getTypeAction(N->getOperand(0).getValueType())
 434       == TargetLowering::TypePromoteInteger) {
 435     SDValue Res = GetPromotedInteger(N->getOperand(0));
 436     assert(Res.getValueType().bitsLE(NVT) && "Extension doesn't make sense!");
 437
 438     // If the result and operand types are the same after promotion, simplify
 439     // to an in-register extension.
 440     if (NVT == Res.getValueType()) {
 441       // The high bits are not guaranteed to be anything.  Insert an extend.
 442       if (N->getOpcode() == ISD::SIGN_EXTEND)
 443         return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 444                            DAG.getValueType(N->getOperand(0).getValueType()));
 445       if (N->getOpcode() == ISD::ZERO_EXTEND)
 446         return DAG.getZeroExtendInReg(Res, dl,
 447                       N->getOperand(0).getValueType().getScalarType());
 448       assert(N->getOpcode() == ISD::ANY_EXTEND && "Unknown integer extension!");
 449       return Res;
 450     }
 451   }
 452
 453   // Otherwise, just extend the original operand all the way to the larger type.
 454   return DAG.getNode(N->getOpcode(), dl, NVT, N->getOperand(0));
 455 }
 456
 457 SDValue DAGTypeLegalizer::PromoteIntRes_LOAD(LoadSDNode *N) {
 458   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
 459   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 460   ISD::LoadExtType ExtType =
 461     ISD::isNON_EXTLoad(N) ? ISD::EXTLOAD : N->getExtensionType();
 462   SDLoc dl(N);
 463   SDValue Res = DAG.getExtLoad(ExtType, dl, NVT, N->getChain(), N->getBasePtr(),
 464                                N->getMemoryVT(), N->getMemOperand());
 465
 466   // Legalized the chain result - switch anything that used the old chain to
 467   // use the new one.
 468   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 469   return Res;
 470 }
 471
 472 SDValue DAGTypeLegalizer::PromoteIntRes_MLOAD(MaskedLoadSDNode *N) {
 473   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 474   SDValue ExtSrc0 = GetPromotedInteger(N->getSrc0());
 475
 476   SDValue Mask = N->getMask();
 477   EVT NewMaskVT = getSetCCResultType(NVT);
 478   if (NewMaskVT != N->getMask().getValueType())
 479     Mask = PromoteTargetBoolean(Mask, NewMaskVT);
 480   SDLoc dl(N);
 481
 482   SDValue Res = DAG.getMaskedLoad(NVT, dl, N->getChain(), N->getBasePtr(),
 483                                   Mask, ExtSrc0, N->getMemoryVT(),
 484                                   N->getMemOperand(), ISD::SEXTLOAD);
 485   // Legalized the chain result - switch anything that used the old chain to
 486   // use the new one.
 487   ReplaceValueWith(SDValue(N, 1), Res.getValue(1));
 488   return Res;
 489 }
 490 /// Promote the overflow flag of an overflowing arithmetic node.
 491 SDValue DAGTypeLegalizer::PromoteIntRes_Overflow(SDNode *N) {
 492   // Simply change the return type of the boolean result.
 493   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(1));
 494   EVT ValueVTs[] = { N->getValueType(0), NVT };
 495   SDValue Ops[] = { N->getOperand(0), N->getOperand(1) };
 496   SDValue Res = DAG.getNode(N->getOpcode(), SDLoc(N),
 497                             DAG.getVTList(ValueVTs), Ops);
 498
 499   // Modified the sum result - switch anything that used the old sum to use
 500   // the new one.
 501   ReplaceValueWith(SDValue(N, 0), Res);
 502
 503   return SDValue(Res.getNode(), 1);
 504 }
 505
 506 SDValue DAGTypeLegalizer::PromoteIntRes_SADDSUBO(SDNode *N, unsigned ResNo) {
 507   if (ResNo == 1)
 508     return PromoteIntRes_Overflow(N);
 509
 510   // The operation overflowed iff the result in the larger type is not the
 511   // sign extension of its truncation to the original type.
 512   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 513   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 514   EVT OVT = N->getOperand(0).getValueType();
 515   EVT NVT = LHS.getValueType();
 516   SDLoc dl(N);
 517
 518   // Do the arithmetic in the larger type.
 519   unsigned Opcode = N->getOpcode() == ISD::SADDO ? ISD::ADD : ISD::SUB;
 520   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 521
 522   // Calculate the overflow flag: sign extend the arithmetic result from
 523   // the original type.
 524   SDValue Ofl = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, NVT, Res,
 525                             DAG.getValueType(OVT));
 526   // Overflowed if and only if this is not equal to Res.
 527   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 528
 529   // Use the calculated overflow everywhere.
 530   ReplaceValueWith(SDValue(N, 1), Ofl);
 531
 532   return Res;
 533 }
 534
 535 SDValue DAGTypeLegalizer::PromoteIntRes_SDIV(SDNode *N) {
 536   // Sign extend the input.
 537   SDValue LHS = SExtPromotedInteger(N->getOperand(0));
 538   SDValue RHS = SExtPromotedInteger(N->getOperand(1));
 539   return DAG.getNode(N->getOpcode(), SDLoc(N),
 540                      LHS.getValueType(), LHS, RHS);
 541 }
 542
 543 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT(SDNode *N) {
 544   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 545   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 546   return DAG.getSelect(SDLoc(N),
 547                        LHS.getValueType(), N->getOperand(0), LHS, RHS);
 548 }
 549
 550 SDValue DAGTypeLegalizer::PromoteIntRes_VSELECT(SDNode *N) {
 551   SDValue Mask = N->getOperand(0);
 552   EVT OpTy = N->getOperand(1).getValueType();
 553
 554   // Promote all the way up to the canonical SetCC type.
 555   Mask = PromoteTargetBoolean(Mask, OpTy);
 556   SDValue LHS = GetPromotedInteger(N->getOperand(1));
 557   SDValue RHS = GetPromotedInteger(N->getOperand(2));
 558   return DAG.getNode(ISD::VSELECT, SDLoc(N),
 559                      LHS.getValueType(), Mask, LHS, RHS);
 560 }
 561
 562 SDValue DAGTypeLegalizer::PromoteIntRes_SELECT_CC(SDNode *N) {
 563   SDValue LHS = GetPromotedInteger(N->getOperand(2));
 564   SDValue RHS = GetPromotedInteger(N->getOperand(3));
 565   return DAG.getNode(ISD::SELECT_CC, SDLoc(N),
 566                      LHS.getValueType(), N->getOperand(0),
 567                      N->getOperand(1), LHS, RHS, N->getOperand(4));
 568 }
 569
 570 SDValue DAGTypeLegalizer::PromoteIntRes_SETCC(SDNode *N) {
 571   EVT SVT = getSetCCResultType(N->getOperand(0).getValueType());
 572
 573   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 574
 575   // Only use the result of getSetCCResultType if it is legal,
 576   // otherwise just use the promoted result type (NVT).
 577   if (!TLI.isTypeLegal(SVT))
 578     SVT = NVT;
 579
 580   SDLoc dl(N);
 581   assert(SVT.isVector() == N->getOperand(0).getValueType().isVector() &&
 582          "Vector compare must return a vector result!");
 583
 584   SDValue LHS = N->getOperand(0);
 585   SDValue RHS = N->getOperand(1);
 586   if (LHS.getValueType() != RHS.getValueType()) {
 587     if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 588         !LHS.getValueType().isVector())
 589       LHS = GetPromotedInteger(LHS);
 590     if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger &&
 591         !RHS.getValueType().isVector())
 592       RHS = GetPromotedInteger(RHS);
 593   }
 594
 595   // Get the SETCC result using the canonical SETCC type.
 596   SDValue SetCC = DAG.getNode(N->getOpcode(), dl, SVT, LHS, RHS,
 597                               N->getOperand(2));
 598
 599   assert(NVT.bitsLE(SVT) && "Integer type overpromoted?");
 600   // Convert to the expected type.
 601   return DAG.getNode(ISD::TRUNCATE, dl, NVT, SetCC);
 602 }
 603
 604 SDValue DAGTypeLegalizer::PromoteIntRes_SHL(SDNode *N) {
 605   SDValue LHS = N->getOperand(0);
 606   SDValue RHS = N->getOperand(1);
 607   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 608     LHS = GetPromotedInteger(LHS);
 609   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 610     RHS = ZExtPromotedInteger(RHS);
 611   return DAG.getNode(ISD::SHL, SDLoc(N), LHS.getValueType(), LHS, RHS);
 612 }
 613
 614 SDValue DAGTypeLegalizer::PromoteIntRes_SIGN_EXTEND_INREG(SDNode *N) {
 615   SDValue Op = GetPromotedInteger(N->getOperand(0));
 616   return DAG.getNode(ISD::SIGN_EXTEND_INREG, SDLoc(N),
 617                      Op.getValueType(), Op, N->getOperand(1));
 618 }
 619
 620 SDValue DAGTypeLegalizer::PromoteIntRes_SimpleIntBinOp(SDNode *N) {
 621   // The input may have strange things in the top bits of the registers, but
 622   // these operations don't care.  They may have weird bits going out, but
 623   // that too is okay if they are integer operations.
 624   SDValue LHS = GetPromotedInteger(N->getOperand(0));
 625   SDValue RHS = GetPromotedInteger(N->getOperand(1));
 626   return DAG.getNode(N->getOpcode(), SDLoc(N),
 627                      LHS.getValueType(), LHS, RHS);
 628 }
 629
 630 SDValue DAGTypeLegalizer::PromoteIntRes_SRA(SDNode *N) {
 631   SDValue LHS = N->getOperand(0);
 632   SDValue RHS = N->getOperand(1);
 633   // The input value must be properly sign extended.
 634   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 635     LHS = SExtPromotedInteger(LHS);
 636   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 637     RHS = ZExtPromotedInteger(RHS);
 638   return DAG.getNode(ISD::SRA, SDLoc(N), LHS.getValueType(), LHS, RHS);
 639 }
 640
 641 SDValue DAGTypeLegalizer::PromoteIntRes_SRL(SDNode *N) {
 642   SDValue LHS = N->getOperand(0);
 643   SDValue RHS = N->getOperand(1);
 644   // The input value must be properly zero extended.
 645   if (getTypeAction(LHS.getValueType()) == TargetLowering::TypePromoteInteger)
 646     LHS = ZExtPromotedInteger(LHS);
 647   if (getTypeAction(RHS.getValueType()) == TargetLowering::TypePromoteInteger)
 648     RHS = ZExtPromotedInteger(RHS);
 649   return DAG.getNode(ISD::SRL, SDLoc(N), LHS.getValueType(), LHS, RHS);
 650 }
 651
 652 SDValue DAGTypeLegalizer::PromoteIntRes_TRUNCATE(SDNode *N) {
 653   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 654   SDValue Res;
 655   SDValue InOp = N->getOperand(0);
 656   SDLoc dl(N);
 657
 658   switch (getTypeAction(InOp.getValueType())) {
 659   default: llvm_unreachable("Unknown type action!");
 660   case TargetLowering::TypeLegal:
 661   case TargetLowering::TypeExpandInteger:
 662     Res = InOp;
 663     break;
 664   case TargetLowering::TypePromoteInteger:
 665     Res = GetPromotedInteger(InOp);
 666     break;
 667   case TargetLowering::TypeSplitVector:
 668     EVT InVT = InOp.getValueType();
 669     assert(InVT.isVector() && "Cannot split scalar types");
 670     unsigned NumElts = InVT.getVectorNumElements();
 671     assert(NumElts == NVT.getVectorNumElements() &&
 672            "Dst and Src must have the same number of elements");
 673     assert(isPowerOf2_32(NumElts) &&
 674            "Promoted vector type must be a power of two");
 675
 676     SDValue EOp1, EOp2;
 677     GetSplitVector(InOp, EOp1, EOp2);
 678
 679     EVT HalfNVT = EVT::getVectorVT(*DAG.getContext(), NVT.getScalarType(),
 680                                    NumElts/2);
 681     EOp1 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp1);
 682     EOp2 = DAG.getNode(ISD::TRUNCATE, dl, HalfNVT, EOp2);
 683
 684     return DAG.getNode(ISD::CONCAT_VECTORS, dl, NVT, EOp1, EOp2);
 685   }
 686
 687   // Truncate to NVT instead of VT
 688   return DAG.getNode(ISD::TRUNCATE, dl, NVT, Res);
 689 }
 690
 691 SDValue DAGTypeLegalizer::PromoteIntRes_UADDSUBO(SDNode *N, unsigned ResNo) {
 692   if (ResNo == 1)
 693     return PromoteIntRes_Overflow(N);
 694
 695   // The operation overflowed iff the result in the larger type is not the
 696   // zero extension of its truncation to the original type.
 697   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 698   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 699   EVT OVT = N->getOperand(0).getValueType();
 700   EVT NVT = LHS.getValueType();
 701   SDLoc dl(N);
 702
 703   // Do the arithmetic in the larger type.
 704   unsigned Opcode = N->getOpcode() == ISD::UADDO ? ISD::ADD : ISD::SUB;
 705   SDValue Res = DAG.getNode(Opcode, dl, NVT, LHS, RHS);
 706
 707   // Calculate the overflow flag: zero extend the arithmetic result from
 708   // the original type.
 709   SDValue Ofl = DAG.getZeroExtendInReg(Res, dl, OVT);
 710   // Overflowed if and only if this is not equal to Res.
 711   Ofl = DAG.getSetCC(dl, N->getValueType(1), Ofl, Res, ISD::SETNE);
 712
 713   // Use the calculated overflow everywhere.
 714   ReplaceValueWith(SDValue(N, 1), Ofl);
 715
 716   return Res;
 717 }
 718
 719 SDValue DAGTypeLegalizer::PromoteIntRes_XMULO(SDNode *N, unsigned ResNo) {
 720   // Promote the overflow bit trivially.
 721   if (ResNo == 1)
 722     return PromoteIntRes_Overflow(N);
 723
 724   SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
 725   SDLoc DL(N);
 726   EVT SmallVT = LHS.getValueType();
 727
 728   // To determine if the result overflowed in a larger type, we extend the
 729   // input to the larger type, do the multiply (checking if it overflows),
 730   // then also check the high bits of the result to see if overflow happened
 731   // there.
 732   if (N->getOpcode() == ISD::SMULO) {
 733     LHS = SExtPromotedInteger(LHS);
 734     RHS = SExtPromotedInteger(RHS);
 735   } else {
 736     LHS = ZExtPromotedInteger(LHS);
 737     RHS = ZExtPromotedInteger(RHS);
 738   }
 739   SDVTList VTs = DAG.getVTList(LHS.getValueType(), N->getValueType(1));
 740   SDValue Mul = DAG.getNode(N->getOpcode(), DL, VTs, LHS, RHS);
 741
 742   // Overflow occurred if it occurred in the larger type, or if the high part
 743   // of the result does not zero/sign-extend the low part.  Check this second
 744   // possibility first.
 745   SDValue Overflow;
 746   if (N->getOpcode() == ISD::UMULO) {
 747     // Unsigned overflow occurred if the high part is non-zero.
 748     SDValue Hi = DAG.getNode(ISD::SRL, DL, Mul.getValueType(), Mul,
 749                              DAG.getIntPtrConstant(SmallVT.getSizeInBits(),
 750                                                    DL));
 751     Overflow = DAG.getSetCC(DL, N->getValueType(1), Hi,
 752                             DAG.getConstant(0, DL, Hi.getValueType()),
 753                             ISD::SETNE);
 754   } else {
 755     // Signed overflow occurred if the high part does not sign extend the low.
 756     SDValue SExt = DAG.getNode(ISD::SIGN_EXTEND_INREG, DL, Mul.getValueType(),
 757                                Mul, DAG.getValueType(SmallVT));
 758     Overflow = DAG.getSetCC(DL, N->getValueType(1), SExt, Mul, ISD::SETNE);
 759   }
 760
 761   // The only other way for overflow to occur is if the multiplication in the
 762   // larger type itself overflowed.
 763   Overflow = DAG.getNode(ISD::OR, DL, N->getValueType(1), Overflow,
 764                          SDValue(Mul.getNode(), 1));
 765
 766   // Use the calculated overflow everywhere.
 767   ReplaceValueWith(SDValue(N, 1), Overflow);
 768   return Mul;
 769 }
 770
 771 SDValue DAGTypeLegalizer::PromoteIntRes_UDIV(SDNode *N) {
 772   // Zero extend the input.
 773   SDValue LHS = ZExtPromotedInteger(N->getOperand(0));
 774   SDValue RHS = ZExtPromotedInteger(N->getOperand(1));
 775   return DAG.getNode(N->getOpcode(), SDLoc(N),
 776                      LHS.getValueType(), LHS, RHS);
 777 }
 778
 779 SDValue DAGTypeLegalizer::PromoteIntRes_UNDEF(SDNode *N) {
 780   return DAG.getUNDEF(TLI.getTypeToTransformTo(*DAG.getContext(),
 781                                                N->getValueType(0)));
 782 }
 783
 784 SDValue DAGTypeLegalizer::PromoteIntRes_VAARG(SDNode *N) {
 785   SDValue Chain = N->getOperand(0); // Get the chain.
 786   SDValue Ptr = N->getOperand(1); // Get the pointer.
 787   EVT VT = N->getValueType(0);
 788   SDLoc dl(N);
 789
 790   MVT RegVT = TLI.getRegisterType(*DAG.getContext(), VT);
 791   unsigned NumRegs = TLI.getNumRegisters(*DAG.getContext(), VT);
 792   // The argument is passed as NumRegs registers of type RegVT.
 793
 794   SmallVector<SDValue, 8> Parts(NumRegs);
 795   for (unsigned i = 0; i < NumRegs; ++i) {
 796     Parts[i] = DAG.getVAArg(RegVT, dl, Chain, Ptr, N->getOperand(2),
 797                             N->getConstantOperandVal(3));
 798     Chain = Parts[i].getValue(1);
 799   }
 800
 801   // Handle endianness of the load.
 802   if (TLI.isBigEndian())
 803     std::reverse(Parts.begin(), Parts.end());
 804
 805   // Assemble the parts in the promoted type.
 806   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
 807   SDValue Res = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[0]);
 808   for (unsigned i = 1; i < NumRegs; ++i) {
 809     SDValue Part = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, Parts[i]);
 810     // Shift it to the right position and "or" it in.
 811     Part = DAG.getNode(ISD::SHL, dl, NVT, Part,
 812                        DAG.getConstant(i*RegVT.getSizeInBits(), dl,
 813                                        TLI.getPointerTy()));
 814     Res = DAG.getNode(ISD::OR, dl, NVT, Res, Part);
 815   }
 816
 817   // Modified the chain result - switch anything that used the old chain to
 818   // use the new one.
 819   ReplaceValueWith(SDValue(N, 1), Chain);
 820
 821   return Res;
 822 }
 823
 824 //===----------------------------------------------------------------------===//
 825 //  Integer Operand Promotion
 826 //===----------------------------------------------------------------------===//
 827
 828 /// PromoteIntegerOperand - This method is called when the specified operand of
 829 /// the specified node is found to need promotion.  At this point, all of the
 830 /// result types of the node are known to be legal, but other operands of the
 831 /// node may need promotion or expansion as well as the specified one.
 832 bool DAGTypeLegalizer::PromoteIntegerOperand(SDNode *N, unsigned OpNo) {
 833   DEBUG(dbgs() << "Promote integer operand: "; N->dump(&DAG); dbgs() << "\n");
 834   SDValue Res = SDValue();
 835
 836   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
 837     return false;
 838
 839   switch (N->getOpcode()) {
 840     default:
 841   #ifndef NDEBUG
 842     dbgs() << "PromoteIntegerOperand Op #" << OpNo << ": ";
 843     N->dump(&DAG); dbgs() << "\n";
 844   #endif
 845     llvm_unreachable("Do not know how to promote this operator's operand!");
 846
 847   case ISD::ANY_EXTEND:   Res = PromoteIntOp_ANY_EXTEND(N); break;
 848   case ISD::ATOMIC_STORE:
 849     Res = PromoteIntOp_ATOMIC_STORE(cast<AtomicSDNode>(N));
 850     break;
 851   case ISD::BITCAST:      Res = PromoteIntOp_BITCAST(N); break;
 852   case ISD::BR_CC:        Res = PromoteIntOp_BR_CC(N, OpNo); break;
 853   case ISD::BRCOND:       Res = PromoteIntOp_BRCOND(N, OpNo); break;
 854   case ISD::BUILD_PAIR:   Res = PromoteIntOp_BUILD_PAIR(N); break;
 855   case ISD::BUILD_VECTOR: Res = PromoteIntOp_BUILD_VECTOR(N); break;
 856   case ISD::CONCAT_VECTORS: Res = PromoteIntOp_CONCAT_VECTORS(N); break;
 857   case ISD::EXTRACT_VECTOR_ELT: Res = PromoteIntOp_EXTRACT_VECTOR_ELT(N); break;
 858   case ISD::CONVERT_RNDSAT:
 859                           Res = PromoteIntOp_CONVERT_RNDSAT(N); break;
 860   case ISD::INSERT_VECTOR_ELT:
 861                           Res = PromoteIntOp_INSERT_VECTOR_ELT(N, OpNo);break;
 862   case ISD::SCALAR_TO_VECTOR:
 863                           Res = PromoteIntOp_SCALAR_TO_VECTOR(N); break;
 864   case ISD::VSELECT:
 865   case ISD::SELECT:       Res = PromoteIntOp_SELECT(N, OpNo); break;
 866   case ISD::SELECT_CC:    Res = PromoteIntOp_SELECT_CC(N, OpNo); break;
 867   case ISD::SETCC:        Res = PromoteIntOp_SETCC(N, OpNo); break;
 868   case ISD::SIGN_EXTEND:  Res = PromoteIntOp_SIGN_EXTEND(N); break;
 869   case ISD::SINT_TO_FP:   Res = PromoteIntOp_SINT_TO_FP(N); break;
 870   case ISD::STORE:        Res = PromoteIntOp_STORE(cast<StoreSDNode>(N),
 871                                                    OpNo); break;
 872   case ISD::MSTORE:       Res = PromoteIntOp_MSTORE(cast<MaskedStoreSDNode>(N),
 873                                                     OpNo); break;
 874   case ISD::MLOAD:        Res = PromoteIntOp_MLOAD(cast<MaskedLoadSDNode>(N),
 875                                                     OpNo); break;
 876   case ISD::TRUNCATE:     Res = PromoteIntOp_TRUNCATE(N); break;
 877   case ISD::FP16_TO_FP:
 878   case ISD::UINT_TO_FP:   Res = PromoteIntOp_UINT_TO_FP(N); break;
 879   case ISD::ZERO_EXTEND:  Res = PromoteIntOp_ZERO_EXTEND(N); break;
 880   case ISD::EXTRACT_SUBVECTOR: Res = PromoteIntOp_EXTRACT_SUBVECTOR(N); break;
 881
 882   case ISD::SHL:
 883   case ISD::SRA:
 884   case ISD::SRL:
 885   case ISD::ROTL:
 886   case ISD::ROTR: Res = PromoteIntOp_Shift(N); break;
 887   }
 888
 889   // If the result is null, the sub-method took care of registering results etc.
 890   if (!Res.getNode()) return false;
 891
 892   // If the result is N, the sub-method updated N in place.  Tell the legalizer
 893   // core about this.
 894   if (Res.getNode() == N)
 895     return true;
 896
 897   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
 898          "Invalid operand expansion");
 899
 900   ReplaceValueWith(SDValue(N, 0), Res);
 901   return false;
 902 }
 903
 904 /// PromoteSetCCOperands - Promote the operands of a comparison.  This code is
 905 /// shared among BR_CC, SELECT_CC, and SETCC handlers.
 906 void DAGTypeLegalizer::PromoteSetCCOperands(SDValue &NewLHS,SDValue &NewRHS,
 907                                             ISD::CondCode CCCode) {
 908   // We have to insert explicit sign or zero extends.  Note that we could
 909   // insert sign extends for ALL conditions, but zero extend is cheaper on
 910   // many machines (an AND instead of two shifts), so prefer it.
 911   switch (CCCode) {
 912   default: llvm_unreachable("Unknown integer comparison!");
 913   case ISD::SETEQ:
 914   case ISD::SETNE: {
 915     SDValue OpL = GetPromotedInteger(NewLHS);
 916     SDValue OpR = GetPromotedInteger(NewRHS);
 917
 918     // We would prefer to promote the comparison operand with sign extension,
 919     // if we find the operand is actually to truncate an AssertSext. With this
 920     // optimization, we can avoid inserting real truncate instruction, which
 921     // is redudant eventually.
 922     if (OpL->getOpcode() == ISD::AssertSext &&
 923         cast<VTSDNode>(OpL->getOperand(1))->getVT() == NewLHS.getValueType() &&
 924         OpR->getOpcode() == ISD::AssertSext &&
 925         cast<VTSDNode>(OpR->getOperand(1))->getVT() == NewRHS.getValueType()) {
 926       NewLHS = OpL;
 927       NewRHS = OpR;
 928     } else {
 929       NewLHS = ZExtPromotedInteger(NewLHS);
 930       NewRHS = ZExtPromotedInteger(NewRHS);
 931     }
 932     break;
 933   }
 934   case ISD::SETUGE:
 935   case ISD::SETUGT:
 936   case ISD::SETULE:
 937   case ISD::SETULT:
 938     // ALL of these operations will work if we either sign or zero extend
 939     // the operands (including the unsigned comparisons!).  Zero extend is
 940     // usually a simpler/cheaper operation, so prefer it.
 941     NewLHS = ZExtPromotedInteger(NewLHS);
 942     NewRHS = ZExtPromotedInteger(NewRHS);
 943     break;
 944   case ISD::SETGE:
 945   case ISD::SETGT:
 946   case ISD::SETLT:
 947   case ISD::SETLE:
 948     NewLHS = SExtPromotedInteger(NewLHS);
 949     NewRHS = SExtPromotedInteger(NewRHS);
 950     break;
 951   }
 952 }
 953
 954 SDValue DAGTypeLegalizer::PromoteIntOp_ANY_EXTEND(SDNode *N) {
 955   SDValue Op = GetPromotedInteger(N->getOperand(0));
 956   return DAG.getNode(ISD::ANY_EXTEND, SDLoc(N), N->getValueType(0), Op);
 957 }
 958
 959 SDValue DAGTypeLegalizer::PromoteIntOp_ATOMIC_STORE(AtomicSDNode *N) {
 960   SDValue Op2 = GetPromotedInteger(N->getOperand(2));
 961   return DAG.getAtomic(N->getOpcode(), SDLoc(N), N->getMemoryVT(),
 962                        N->getChain(), N->getBasePtr(), Op2, N->getMemOperand(),
 963                        N->getOrdering(), N->getSynchScope());
 964 }
 965
 966 SDValue DAGTypeLegalizer::PromoteIntOp_BITCAST(SDNode *N) {
 967   // This should only occur in unusual situations like bitcasting to an
 968   // x86_fp80, so just turn it into a store+load
 969   return CreateStackStoreLoad(N->getOperand(0), N->getValueType(0));
 970 }
 971
 972 SDValue DAGTypeLegalizer::PromoteIntOp_BR_CC(SDNode *N, unsigned OpNo) {
 973   assert(OpNo == 2 && "Don't know how to promote this operand!");
 974
 975   SDValue LHS = N->getOperand(2);
 976   SDValue RHS = N->getOperand(3);
 977   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(1))->get());
 978
 979   // The chain (Op#0), CC (#1) and basic block destination (Op#4) are always
 980   // legal types.
 981   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
 982                                 N->getOperand(1), LHS, RHS, N->getOperand(4)),
 983                  0);
 984 }
 985
 986 SDValue DAGTypeLegalizer::PromoteIntOp_BRCOND(SDNode *N, unsigned OpNo) {
 987   assert(OpNo == 1 && "only know how to promote condition");
 988
 989   // Promote all the way up to the canonical SetCC type.
 990   SDValue Cond = PromoteTargetBoolean(N->getOperand(1), MVT::Other);
 991
 992   // The chain (Op#0) and basic block destination (Op#2) are always legal types.
 993   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Cond,
 994                                         N->getOperand(2)), 0);
 995 }
 996
 997 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_PAIR(SDNode *N) {
 998   // Since the result type is legal, the operands must promote to it.
 999   EVT OVT = N->getOperand(0).getValueType();
1000   SDValue Lo = ZExtPromotedInteger(N->getOperand(0));
1001   SDValue Hi = GetPromotedInteger(N->getOperand(1));
1002   assert(Lo.getValueType() == N->getValueType(0) && "Operand over promoted?");
1003   SDLoc dl(N);
1004
1005   Hi = DAG.getNode(ISD::SHL, dl, N->getValueType(0), Hi,
1006                    DAG.getConstant(OVT.getSizeInBits(), dl,
1007                                    TLI.getPointerTy()));
1008   return DAG.getNode(ISD::OR, dl, N->getValueType(0), Lo, Hi);
1009 }
1010
1011 SDValue DAGTypeLegalizer::PromoteIntOp_BUILD_VECTOR(SDNode *N) {
1012   // The vector type is legal but the element type is not.  This implies
1013   // that the vector is a power-of-two in length and that the element
1014   // type does not have a strange size (eg: it is not i1).
1015   EVT VecVT = N->getValueType(0);
1016   unsigned NumElts = VecVT.getVectorNumElements();
1017   assert(!((NumElts & 1) && (!TLI.isTypeLegal(VecVT))) &&
1018          "Legal vector of one illegal element?");
1019
1020   // Promote the inserted value.  The type does not need to match the
1021   // vector element type.  Check that any extra bits introduced will be
1022   // truncated away.
1023   assert(N->getOperand(0).getValueType().getSizeInBits() >=
1024          N->getValueType(0).getVectorElementType().getSizeInBits() &&
1025          "Type of inserted value narrower than vector element type!");
1026
1027   SmallVector<SDValue, 16> NewOps;
1028   for (unsigned i = 0; i < NumElts; ++i)
1029     NewOps.push_back(GetPromotedInteger(N->getOperand(i)));
1030
1031   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1032 }
1033
1034 SDValue DAGTypeLegalizer::PromoteIntOp_CONVERT_RNDSAT(SDNode *N) {
1035   ISD::CvtCode CvtCode = cast<CvtRndSatSDNode>(N)->getCvtCode();
1036   assert ((CvtCode == ISD::CVT_SS || CvtCode == ISD::CVT_SU ||
1037            CvtCode == ISD::CVT_US || CvtCode == ISD::CVT_UU ||
1038            CvtCode == ISD::CVT_FS || CvtCode == ISD::CVT_FU) &&
1039            "can only promote integer arguments");
1040   SDValue InOp = GetPromotedInteger(N->getOperand(0));
1041   return DAG.getConvertRndSat(N->getValueType(0), SDLoc(N), InOp,
1042                               N->getOperand(1), N->getOperand(2),
1043                               N->getOperand(3), N->getOperand(4), CvtCode);
1044 }
1045
1046 SDValue DAGTypeLegalizer::PromoteIntOp_INSERT_VECTOR_ELT(SDNode *N,
1047                                                          unsigned OpNo) {
1048   if (OpNo == 1) {
1049     // Promote the inserted value.  This is valid because the type does not
1050     // have to match the vector element type.
1051
1052     // Check that any extra bits introduced will be truncated away.
1053     assert(N->getOperand(1).getValueType().getSizeInBits() >=
1054            N->getValueType(0).getVectorElementType().getSizeInBits() &&
1055            "Type of inserted value narrower than vector element type!");
1056     return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1057                                   GetPromotedInteger(N->getOperand(1)),
1058                                   N->getOperand(2)),
1059                    0);
1060   }
1061
1062   assert(OpNo == 2 && "Different operand and result vector types?");
1063
1064   // Promote the index.
1065   SDValue Idx = DAG.getZExtOrTrunc(N->getOperand(2), SDLoc(N),
1066                                    TLI.getVectorIdxTy());
1067   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1068                                 N->getOperand(1), Idx), 0);
1069 }
1070
1071 SDValue DAGTypeLegalizer::PromoteIntOp_SCALAR_TO_VECTOR(SDNode *N) {
1072   // Integer SCALAR_TO_VECTOR operands are implicitly truncated, so just promote
1073   // the operand in place.
1074   return SDValue(DAG.UpdateNodeOperands(N,
1075                                 GetPromotedInteger(N->getOperand(0))), 0);
1076 }
1077
1078 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT(SDNode *N, unsigned OpNo) {
1079   assert(OpNo == 0 && "Only know how to promote the condition!");
1080   SDValue Cond = N->getOperand(0);
1081   EVT OpTy = N->getOperand(1).getValueType();
1082
1083   // Promote all the way up to the canonical SetCC type.
1084   EVT OpVT = N->getOpcode() == ISD::SELECT ? OpTy.getScalarType() : OpTy;
1085   Cond = PromoteTargetBoolean(Cond, OpVT);
1086
1087   return SDValue(DAG.UpdateNodeOperands(N, Cond, N->getOperand(1),
1088                                         N->getOperand(2)), 0);
1089 }
1090
1091 SDValue DAGTypeLegalizer::PromoteIntOp_SELECT_CC(SDNode *N, unsigned OpNo) {
1092   assert(OpNo == 0 && "Don't know how to promote this operand!");
1093
1094   SDValue LHS = N->getOperand(0);
1095   SDValue RHS = N->getOperand(1);
1096   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(4))->get());
1097
1098   // The CC (#4) and the possible return values (#2 and #3) have legal types.
1099   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2),
1100                                 N->getOperand(3), N->getOperand(4)), 0);
1101 }
1102
1103 SDValue DAGTypeLegalizer::PromoteIntOp_SETCC(SDNode *N, unsigned OpNo) {
1104   assert(OpNo == 0 && "Don't know how to promote this operand!");
1105
1106   SDValue LHS = N->getOperand(0);
1107   SDValue RHS = N->getOperand(1);
1108   PromoteSetCCOperands(LHS, RHS, cast<CondCodeSDNode>(N->getOperand(2))->get());
1109
1110   // The CC (#2) is always legal.
1111   return SDValue(DAG.UpdateNodeOperands(N, LHS, RHS, N->getOperand(2)), 0);
1112 }
1113
1114 SDValue DAGTypeLegalizer::PromoteIntOp_Shift(SDNode *N) {
1115   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
1116                                 ZExtPromotedInteger(N->getOperand(1))), 0);
1117 }
1118
1119 SDValue DAGTypeLegalizer::PromoteIntOp_SIGN_EXTEND(SDNode *N) {
1120   SDValue Op = GetPromotedInteger(N->getOperand(0));
1121   SDLoc dl(N);
1122   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1123   return DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Op.getValueType(),
1124                      Op, DAG.getValueType(N->getOperand(0).getValueType()));
1125 }
1126
1127 SDValue DAGTypeLegalizer::PromoteIntOp_SINT_TO_FP(SDNode *N) {
1128   return SDValue(DAG.UpdateNodeOperands(N,
1129                                 SExtPromotedInteger(N->getOperand(0))), 0);
1130 }
1131
1132 SDValue DAGTypeLegalizer::PromoteIntOp_STORE(StoreSDNode *N, unsigned OpNo){
1133   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
1134   SDValue Ch = N->getChain(), Ptr = N->getBasePtr();
1135   SDLoc dl(N);
1136
1137   SDValue Val = GetPromotedInteger(N->getValue());  // Get promoted value.
1138
1139   // Truncate the value and store the result.
1140   return DAG.getTruncStore(Ch, dl, Val, Ptr,
1141                            N->getMemoryVT(), N->getMemOperand());
1142 }
1143
1144 SDValue DAGTypeLegalizer::PromoteIntOp_MSTORE(MaskedStoreSDNode *N, unsigned OpNo){
1145
1146   SDValue DataOp = N->getValue();
1147   EVT DataVT = DataOp.getValueType();
1148   SDValue Mask = N->getMask();
1149   EVT MaskVT = Mask.getValueType();
1150   SDLoc dl(N);
1151
1152   bool TruncateStore = false;
1153   if (!TLI.isTypeLegal(DataVT)) {
1154     if (getTypeAction(DataVT) == TargetLowering::TypePromoteInteger) {
1155       DataOp = GetPromotedInteger(DataOp);
1156       if (!TLI.isTypeLegal(MaskVT))
1157         Mask = PromoteTargetBoolean(Mask, DataOp.getValueType());
1158       TruncateStore = true;
1159     }
1160     else {
1161       assert(getTypeAction(DataVT) == TargetLowering::TypeWidenVector &&
1162              "Unexpected data legalization in MSTORE");
1163       DataOp = GetWidenedVector(DataOp);
1164
1165       if (getTypeAction(MaskVT) == TargetLowering::TypeWidenVector)
1166         Mask = GetWidenedVector(Mask);
1167       else {
1168         EVT BoolVT = getSetCCResultType(DataOp.getValueType());
1169
1170         // We can't use ModifyToType() because we should fill the mask with
1171         // zeroes
1172         unsigned WidenNumElts = BoolVT.getVectorNumElements();
1173         unsigned MaskNumElts = MaskVT.getVectorNumElements();
1174
1175         unsigned NumConcat = WidenNumElts / MaskNumElts;
1176         SmallVector<SDValue, 16> Ops(NumConcat);
1177         SDValue ZeroVal = DAG.getConstant(0, dl, MaskVT);
1178         Ops[0] = Mask;
1179         for (unsigned i = 1; i != NumConcat; ++i)
1180           Ops[i] = ZeroVal;
1181
1182         Mask = DAG.getNode(ISD::CONCAT_VECTORS, dl, BoolVT, Ops);
1183       }
1184     }
1185   }
1186   else
1187     Mask = PromoteTargetBoolean(N->getMask(), DataOp.getValueType());
1188   return DAG.getMaskedStore(N->getChain(), dl, DataOp, N->getBasePtr(), Mask,
1189                             N->getMemoryVT(), N->getMemOperand(),
1190                             TruncateStore);
1191 }
1192
1193 SDValue DAGTypeLegalizer::PromoteIntOp_MLOAD(MaskedLoadSDNode *N, unsigned OpNo){
1194   assert(OpNo == 2 && "Only know how to promote the mask!");
1195   EVT DataVT = N->getValueType(0);
1196   SDValue Mask = PromoteTargetBoolean(N->getOperand(OpNo), DataVT);
1197   SmallVector<SDValue, 4> NewOps(N->op_begin(), N->op_end());
1198   NewOps[OpNo] = Mask;
1199   return SDValue(DAG.UpdateNodeOperands(N, NewOps), 0);
1200 }
1201
1202 SDValue DAGTypeLegalizer::PromoteIntOp_TRUNCATE(SDNode *N) {
1203   SDValue Op = GetPromotedInteger(N->getOperand(0));
1204   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), Op);
1205 }
1206
1207 SDValue DAGTypeLegalizer::PromoteIntOp_UINT_TO_FP(SDNode *N) {
1208   return SDValue(DAG.UpdateNodeOperands(N,
1209                                 ZExtPromotedInteger(N->getOperand(0))), 0);
1210 }
1211
1212 SDValue DAGTypeLegalizer::PromoteIntOp_ZERO_EXTEND(SDNode *N) {
1213   SDLoc dl(N);
1214   SDValue Op = GetPromotedInteger(N->getOperand(0));
1215   Op = DAG.getNode(ISD::ANY_EXTEND, dl, N->getValueType(0), Op);
1216   return DAG.getZeroExtendInReg(Op, dl,
1217                                 N->getOperand(0).getValueType().getScalarType());
1218 }
1219
1220
1221 //===----------------------------------------------------------------------===//
1222 //  Integer Result Expansion
1223 //===----------------------------------------------------------------------===//
1224
1225 /// ExpandIntegerResult - This method is called when the specified result of the
1226 /// specified node is found to need expansion.  At this point, the node may also
1227 /// have invalid operands or may have other results that need promotion, we just
1228 /// know that (at least) one result needs expansion.
1229 void DAGTypeLegalizer::ExpandIntegerResult(SDNode *N, unsigned ResNo) {
1230   DEBUG(dbgs() << "Expand integer result: "; N->dump(&DAG); dbgs() << "\n");
1231   SDValue Lo, Hi;
1232   Lo = Hi = SDValue();
1233
1234   // See if the target wants to custom expand this node.
1235   if (CustomLowerNode(N, N->getValueType(ResNo), true))
1236     return;
1237
1238   switch (N->getOpcode()) {
1239   default:
1240 #ifndef NDEBUG
1241     dbgs() << "ExpandIntegerResult #" << ResNo << ": ";
1242     N->dump(&DAG); dbgs() << "\n";
1243 #endif
1244     llvm_unreachable("Do not know how to expand the result of this operator!");
1245
1246   case ISD::MERGE_VALUES: SplitRes_MERGE_VALUES(N, ResNo, Lo, Hi); break;
1247   case ISD::SELECT:       SplitRes_SELECT(N, Lo, Hi); break;
1248   case ISD::SELECT_CC:    SplitRes_SELECT_CC(N, Lo, Hi); break;
1249   case ISD::UNDEF:        SplitRes_UNDEF(N, Lo, Hi); break;
1250
1251   case ISD::BITCAST:            ExpandRes_BITCAST(N, Lo, Hi); break;
1252   case ISD::BUILD_PAIR:         ExpandRes_BUILD_PAIR(N, Lo, Hi); break;
1253   case ISD::EXTRACT_ELEMENT:    ExpandRes_EXTRACT_ELEMENT(N, Lo, Hi); break;
1254   case ISD::EXTRACT_VECTOR_ELT: ExpandRes_EXTRACT_VECTOR_ELT(N, Lo, Hi); break;
1255   case ISD::VAARG:              ExpandRes_VAARG(N, Lo, Hi); break;
1256
1257   case ISD::ANY_EXTEND:  ExpandIntRes_ANY_EXTEND(N, Lo, Hi); break;
1258   case ISD::AssertSext:  ExpandIntRes_AssertSext(N, Lo, Hi); break;
1259   case ISD::AssertZext:  ExpandIntRes_AssertZext(N, Lo, Hi); break;
1260   case ISD::BSWAP:       ExpandIntRes_BSWAP(N, Lo, Hi); break;
1261   case ISD::Constant:    ExpandIntRes_Constant(N, Lo, Hi); break;
1262   case ISD::CTLZ_ZERO_UNDEF:
1263   case ISD::CTLZ:        ExpandIntRes_CTLZ(N, Lo, Hi); break;
1264   case ISD::CTPOP:       ExpandIntRes_CTPOP(N, Lo, Hi); break;
1265   case ISD::CTTZ_ZERO_UNDEF:
1266   case ISD::CTTZ:        ExpandIntRes_CTTZ(N, Lo, Hi); break;
1267   case ISD::FP_TO_SINT:  ExpandIntRes_FP_TO_SINT(N, Lo, Hi); break;
1268   case ISD::FP_TO_UINT:  ExpandIntRes_FP_TO_UINT(N, Lo, Hi); break;
1269   case ISD::LOAD:        ExpandIntRes_LOAD(cast<LoadSDNode>(N), Lo, Hi); break;
1270   case ISD::MUL:         ExpandIntRes_MUL(N, Lo, Hi); break;
1271   case ISD::SDIV:        ExpandIntRes_SDIV(N, Lo, Hi); break;
1272   case ISD::SIGN_EXTEND: ExpandIntRes_SIGN_EXTEND(N, Lo, Hi); break;
1273   case ISD::SIGN_EXTEND_INREG: ExpandIntRes_SIGN_EXTEND_INREG(N, Lo, Hi); break;
1274   case ISD::SREM:        ExpandIntRes_SREM(N, Lo, Hi); break;
1275   case ISD::TRUNCATE:    ExpandIntRes_TRUNCATE(N, Lo, Hi); break;
1276   case ISD::UDIV:        ExpandIntRes_UDIV(N, Lo, Hi); break;
1277   case ISD::UREM:        ExpandIntRes_UREM(N, Lo, Hi); break;
1278   case ISD::ZERO_EXTEND: ExpandIntRes_ZERO_EXTEND(N, Lo, Hi); break;
1279   case ISD::ATOMIC_LOAD: ExpandIntRes_ATOMIC_LOAD(N, Lo, Hi); break;
1280
1281   case ISD::ATOMIC_LOAD_ADD:
1282   case ISD::ATOMIC_LOAD_SUB:
1283   case ISD::ATOMIC_LOAD_AND:
1284   case ISD::ATOMIC_LOAD_OR:
1285   case ISD::ATOMIC_LOAD_XOR:
1286   case ISD::ATOMIC_LOAD_NAND:
1287   case ISD::ATOMIC_LOAD_MIN:
1288   case ISD::ATOMIC_LOAD_MAX:
1289   case ISD::ATOMIC_LOAD_UMIN:
1290   case ISD::ATOMIC_LOAD_UMAX:
1291   case ISD::ATOMIC_SWAP:
1292   case ISD::ATOMIC_CMP_SWAP: {
1293     std::pair<SDValue, SDValue> Tmp = ExpandAtomic(N);
1294     SplitInteger(Tmp.first, Lo, Hi);
1295     ReplaceValueWith(SDValue(N, 1), Tmp.second);
1296     break;
1297   }
1298   case ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS: {
1299     AtomicSDNode *AN = cast<AtomicSDNode>(N);
1300     SDVTList VTs = DAG.getVTList(N->getValueType(0), MVT::Other);
1301     SDValue Tmp = DAG.getAtomicCmpSwap(
1302         ISD::ATOMIC_CMP_SWAP, SDLoc(N), AN->getMemoryVT(), VTs,
1303         N->getOperand(0), N->getOperand(1), N->getOperand(2), N->getOperand(3),
1304         AN->getMemOperand(), AN->getSuccessOrdering(), AN->getFailureOrdering(),
1305         AN->getSynchScope());
1306
1307     // Expanding to the strong ATOMIC_CMP_SWAP node means we can determine
1308     // success simply by comparing the loaded value against the ingoing
1309     // comparison.
1310     SDValue Success = DAG.getSetCC(SDLoc(N), N->getValueType(1), Tmp,
1311                                    N->getOperand(2), ISD::SETEQ);
1312
1313     SplitInteger(Tmp, Lo, Hi);
1314     ReplaceValueWith(SDValue(N, 1), Success);
1315     ReplaceValueWith(SDValue(N, 2), Tmp.getValue(1));
1316     break;
1317   }
1318
1319   case ISD::AND:
1320   case ISD::OR:
1321   case ISD::XOR: ExpandIntRes_Logical(N, Lo, Hi); break;
1322
1323   case ISD::ADD:
1324   case ISD::SUB: ExpandIntRes_ADDSUB(N, Lo, Hi); break;
1325
1326   case ISD::ADDC:
1327   case ISD::SUBC: ExpandIntRes_ADDSUBC(N, Lo, Hi); break;
1328
1329   case ISD::ADDE:
1330   case ISD::SUBE: ExpandIntRes_ADDSUBE(N, Lo, Hi); break;
1331
1332   case ISD::SHL:
1333   case ISD::SRA:
1334   case ISD::SRL: ExpandIntRes_Shift(N, Lo, Hi); break;
1335
1336   case ISD::SADDO:
1337   case ISD::SSUBO: ExpandIntRes_SADDSUBO(N, Lo, Hi); break;
1338   case ISD::UADDO:
1339   case ISD::USUBO: ExpandIntRes_UADDSUBO(N, Lo, Hi); break;
1340   case ISD::UMULO:
1341   case ISD::SMULO: ExpandIntRes_XMULO(N, Lo, Hi); break;
1342   }
1343
1344   // If Lo/Hi is null, the sub-method took care of registering results etc.
1345   if (Lo.getNode())
1346     SetExpandedInteger(SDValue(N, ResNo), Lo, Hi);
1347 }
1348
1349 /// Lower an atomic node to the appropriate builtin call.
1350 std::pair <SDValue, SDValue> DAGTypeLegalizer::ExpandAtomic(SDNode *Node) {
1351   unsigned Opc = Node->getOpcode();
1352   MVT VT = cast<AtomicSDNode>(Node)->getMemoryVT().getSimpleVT();
1353   RTLIB::Libcall LC = RTLIB::getATOMIC(Opc, VT);
1354   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected atomic op or value type!");
1355
1356   return ExpandChainLibCall(LC, Node, false);
1357 }
1358
1359 /// ExpandShiftByConstant - N is a shift by a value that needs to be expanded,
1360 /// and the shift amount is a constant 'Amt'.  Expand the operation.
1361 void DAGTypeLegalizer::ExpandShiftByConstant(SDNode *N, unsigned Amt,
1362                                              SDValue &Lo, SDValue &Hi) {
1363   SDLoc DL(N);
1364   // Expand the incoming operand to be shifted, so that we have its parts
1365   SDValue InL, InH;
1366   GetExpandedInteger(N->getOperand(0), InL, InH);
1367
1368   // Though Amt shouldn't usually be 0, it's possible. E.g. when legalization
1369   // splitted a vector shift, like this: <op1, op2> SHL <0, 2>.
1370   if (!Amt) {
1371     Lo = InL;
1372     Hi = InH;
1373     return;
1374   }
1375
1376   EVT NVT = InL.getValueType();
1377   unsigned VTBits = N->getValueType(0).getSizeInBits();
1378   unsigned NVTBits = NVT.getSizeInBits();
1379   EVT ShTy = N->getOperand(1).getValueType();
1380
1381   if (N->getOpcode() == ISD::SHL) {
1382     if (Amt > VTBits) {
1383       Lo = Hi = DAG.getConstant(0, DL, NVT);
1384     } else if (Amt > NVTBits) {
1385       Lo = DAG.getConstant(0, DL, NVT);
1386       Hi = DAG.getNode(ISD::SHL, DL,
1387                        NVT, InL, DAG.getConstant(Amt - NVTBits, DL, ShTy));
1388     } else if (Amt == NVTBits) {
1389       Lo = DAG.getConstant(0, DL, NVT);
1390       Hi = InL;
1391     } else if (Amt == 1 &&
1392                TLI.isOperationLegalOrCustom(ISD::ADDC,
1393                               TLI.getTypeToExpandTo(*DAG.getContext(), NVT))) {
1394       // Emit this X << 1 as X+X.
1395       SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1396       SDValue LoOps[2] = { InL, InL };
1397       Lo = DAG.getNode(ISD::ADDC, DL, VTList, LoOps);
1398       SDValue HiOps[3] = { InH, InH, Lo.getValue(1) };
1399       Hi = DAG.getNode(ISD::ADDE, DL, VTList, HiOps);
1400     } else {
1401       Lo = DAG.getNode(ISD::SHL, DL, NVT, InL, DAG.getConstant(Amt, DL, ShTy));
1402       Hi = DAG.getNode(ISD::OR, DL, NVT,
1403                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1404                                    DAG.getConstant(Amt, DL, ShTy)),
1405                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1406                                    DAG.getConstant(NVTBits - Amt, DL, ShTy)));
1407     }
1408     return;
1409   }
1410
1411   if (N->getOpcode() == ISD::SRL) {
1412     if (Amt > VTBits) {
1413       Lo = DAG.getConstant(0, DL, NVT);
1414       Hi = DAG.getConstant(0, DL, NVT);
1415     } else if (Amt > NVTBits) {
1416       Lo = DAG.getNode(ISD::SRL, DL,
1417                        NVT, InH, DAG.getConstant(Amt - NVTBits, DL, ShTy));
1418       Hi = DAG.getConstant(0, DL, NVT);
1419     } else if (Amt == NVTBits) {
1420       Lo = InH;
1421       Hi = DAG.getConstant(0, DL, NVT);
1422     } else {
1423       Lo = DAG.getNode(ISD::OR, DL, NVT,
1424                        DAG.getNode(ISD::SRL, DL, NVT, InL,
1425                                    DAG.getConstant(Amt, DL, ShTy)),
1426                        DAG.getNode(ISD::SHL, DL, NVT, InH,
1427                                    DAG.getConstant(NVTBits - Amt, DL, ShTy)));
1428       Hi = DAG.getNode(ISD::SRL, DL, NVT, InH, DAG.getConstant(Amt, DL, ShTy));
1429     }
1430     return;
1431   }
1432
1433   assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
1434   if (Amt > VTBits) {
1435     Hi = Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1436                           DAG.getConstant(NVTBits - 1, DL, ShTy));
1437   } else if (Amt > NVTBits) {
1438     Lo = DAG.getNode(ISD::SRA, DL, NVT, InH,
1439                      DAG.getConstant(Amt-NVTBits, DL, ShTy));
1440     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1441                      DAG.getConstant(NVTBits - 1, DL, ShTy));
1442   } else if (Amt == NVTBits) {
1443     Lo = InH;
1444     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH,
1445                      DAG.getConstant(NVTBits - 1, DL, ShTy));
1446   } else {
1447     Lo = DAG.getNode(ISD::OR, DL, NVT,
1448                      DAG.getNode(ISD::SRL, DL, NVT, InL,
1449                                  DAG.getConstant(Amt, DL, ShTy)),
1450                      DAG.getNode(ISD::SHL, DL, NVT, InH,
1451                                  DAG.getConstant(NVTBits - Amt, DL, ShTy)));
1452     Hi = DAG.getNode(ISD::SRA, DL, NVT, InH, DAG.getConstant(Amt, DL, ShTy));
1453   }
1454 }
1455
1456 /// ExpandShiftWithKnownAmountBit - Try to determine whether we can simplify
1457 /// this shift based on knowledge of the high bit of the shift amount.  If we
1458 /// can tell this, we know that it is >= 32 or < 32, without knowing the actual
1459 /// shift amount.
1460 bool DAGTypeLegalizer::
1461 ExpandShiftWithKnownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1462   SDValue Amt = N->getOperand(1);
1463   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1464   EVT ShTy = Amt.getValueType();
1465   unsigned ShBits = ShTy.getScalarType().getSizeInBits();
1466   unsigned NVTBits = NVT.getScalarType().getSizeInBits();
1467   assert(isPowerOf2_32(NVTBits) &&
1468          "Expanded integer type size not a power of two!");
1469   SDLoc dl(N);
1470
1471   APInt HighBitMask = APInt::getHighBitsSet(ShBits, ShBits - Log2_32(NVTBits));
1472   APInt KnownZero, KnownOne;
1473   DAG.computeKnownBits(N->getOperand(1), KnownZero, KnownOne);
1474
1475   // If we don't know anything about the high bits, exit.
1476   if (((KnownZero|KnownOne) & HighBitMask) == 0)
1477     return false;
1478
1479   // Get the incoming operand to be shifted.
1480   SDValue InL, InH;
1481   GetExpandedInteger(N->getOperand(0), InL, InH);
1482
1483   // If we know that any of the high bits of the shift amount are one, then we
1484   // can do this as a couple of simple shifts.
1485   if (KnownOne.intersects(HighBitMask)) {
1486     // Mask out the high bit, which we know is set.
1487     Amt = DAG.getNode(ISD::AND, dl, ShTy, Amt,
1488                       DAG.getConstant(~HighBitMask, dl, ShTy));
1489
1490     switch (N->getOpcode()) {
1491     default: llvm_unreachable("Unknown shift");
1492     case ISD::SHL:
1493       Lo = DAG.getConstant(0, dl, NVT);              // Low part is zero.
1494       Hi = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt); // High part from Lo part.
1495       return true;
1496     case ISD::SRL:
1497       Hi = DAG.getConstant(0, dl, NVT);              // Hi part is zero.
1498       Lo = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt); // Lo part from Hi part.
1499       return true;
1500     case ISD::SRA:
1501       Hi = DAG.getNode(ISD::SRA, dl, NVT, InH,       // Sign extend high part.
1502                        DAG.getConstant(NVTBits - 1, dl, ShTy));
1503       Lo = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt); // Lo part from Hi part.
1504       return true;
1505     }
1506   }
1507
1508   // If we know that all of the high bits of the shift amount are zero, then we
1509   // can do this as a couple of simple shifts.
1510   if ((KnownZero & HighBitMask) == HighBitMask) {
1511     // Calculate 31-x. 31 is used instead of 32 to avoid creating an undefined
1512     // shift if x is zero.  We can use XOR here because x is known to be smaller
1513     // than 32.
1514     SDValue Amt2 = DAG.getNode(ISD::XOR, dl, ShTy, Amt,
1515                                DAG.getConstant(NVTBits - 1, dl, ShTy));
1516
1517     unsigned Op1, Op2;
1518     switch (N->getOpcode()) {
1519     default: llvm_unreachable("Unknown shift");
1520     case ISD::SHL:  Op1 = ISD::SHL; Op2 = ISD::SRL; break;
1521     case ISD::SRL:
1522     case ISD::SRA:  Op1 = ISD::SRL; Op2 = ISD::SHL; break;
1523     }
1524
1525     // When shifting right the arithmetic for Lo and Hi is swapped.
1526     if (N->getOpcode() != ISD::SHL)
1527       std::swap(InL, InH);
1528
1529     // Use a little trick to get the bits that move from Lo to Hi. First
1530     // shift by one bit.
1531     SDValue Sh1 = DAG.getNode(Op2, dl, NVT, InL, DAG.getConstant(1, dl, ShTy));
1532     // Then compute the remaining shift with amount-1.
1533     SDValue Sh2 = DAG.getNode(Op2, dl, NVT, Sh1, Amt2);
1534
1535     Lo = DAG.getNode(N->getOpcode(), dl, NVT, InL, Amt);
1536     Hi = DAG.getNode(ISD::OR, dl, NVT, DAG.getNode(Op1, dl, NVT, InH, Amt),Sh2);
1537
1538     if (N->getOpcode() != ISD::SHL)
1539       std::swap(Hi, Lo);
1540     return true;
1541   }
1542
1543   return false;
1544 }
1545
1546 /// ExpandShiftWithUnknownAmountBit - Fully general expansion of integer shift
1547 /// of any size.
1548 bool DAGTypeLegalizer::
1549 ExpandShiftWithUnknownAmountBit(SDNode *N, SDValue &Lo, SDValue &Hi) {
1550   SDValue Amt = N->getOperand(1);
1551   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1552   EVT ShTy = Amt.getValueType();
1553   unsigned NVTBits = NVT.getSizeInBits();
1554   assert(isPowerOf2_32(NVTBits) &&
1555          "Expanded integer type size not a power of two!");
1556   SDLoc dl(N);
1557
1558   // Get the incoming operand to be shifted.
1559   SDValue InL, InH;
1560   GetExpandedInteger(N->getOperand(0), InL, InH);
1561
1562   SDValue NVBitsNode = DAG.getConstant(NVTBits, dl, ShTy);
1563   SDValue AmtExcess = DAG.getNode(ISD::SUB, dl, ShTy, Amt, NVBitsNode);
1564   SDValue AmtLack = DAG.getNode(ISD::SUB, dl, ShTy, NVBitsNode, Amt);
1565   SDValue isShort = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1566                                  Amt, NVBitsNode, ISD::SETULT);
1567   SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(ShTy),
1568                                 Amt, DAG.getConstant(0, dl, ShTy),
1569                                 ISD::SETEQ);
1570
1571   SDValue LoS, HiS, LoL, HiL;
1572   switch (N->getOpcode()) {
1573   default: llvm_unreachable("Unknown shift");
1574   case ISD::SHL:
1575     // Short: ShAmt < NVTBits
1576     LoS = DAG.getNode(ISD::SHL, dl, NVT, InL, Amt);
1577     HiS = DAG.getNode(ISD::OR, dl, NVT,
1578                       DAG.getNode(ISD::SHL, dl, NVT, InH, Amt),
1579                       DAG.getNode(ISD::SRL, dl, NVT, InL, AmtLack));
1580
1581     // Long: ShAmt >= NVTBits
1582     LoL = DAG.getConstant(0, dl, NVT);                    // Lo part is zero.
1583     HiL = DAG.getNode(ISD::SHL, dl, NVT, InL, AmtExcess); // Hi from Lo part.
1584
1585     Lo = DAG.getSelect(dl, NVT, isShort, LoS, LoL);
1586     Hi = DAG.getSelect(dl, NVT, isZero, InH,
1587                        DAG.getSelect(dl, NVT, isShort, HiS, HiL));
1588     return true;
1589   case ISD::SRL:
1590     // Short: ShAmt < NVTBits
1591     HiS = DAG.getNode(ISD::SRL, dl, NVT, InH, Amt);
1592     LoS = DAG.getNode(ISD::OR, dl, NVT,
1593                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1594     // FIXME: If Amt is zero, the following shift generates an undefined result
1595     // on some architectures.
1596                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1597
1598     // Long: ShAmt >= NVTBits
1599     HiL = DAG.getConstant(0, dl, NVT);                    // Hi part is zero.
1600     LoL = DAG.getNode(ISD::SRL, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1601
1602     Lo = DAG.getSelect(dl, NVT, isZero, InL,
1603                        DAG.getSelect(dl, NVT, isShort, LoS, LoL));
1604     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1605     return true;
1606   case ISD::SRA:
1607     // Short: ShAmt < NVTBits
1608     HiS = DAG.getNode(ISD::SRA, dl, NVT, InH, Amt);
1609     LoS = DAG.getNode(ISD::OR, dl, NVT,
1610                       DAG.getNode(ISD::SRL, dl, NVT, InL, Amt),
1611                       DAG.getNode(ISD::SHL, dl, NVT, InH, AmtLack));
1612
1613     // Long: ShAmt >= NVTBits
1614     HiL = DAG.getNode(ISD::SRA, dl, NVT, InH,             // Sign of Hi part.
1615                       DAG.getConstant(NVTBits - 1, dl, ShTy));
1616     LoL = DAG.getNode(ISD::SRA, dl, NVT, InH, AmtExcess); // Lo from Hi part.
1617
1618     Lo = DAG.getSelect(dl, NVT, isZero, InL,
1619                        DAG.getSelect(dl, NVT, isShort, LoS, LoL));
1620     Hi = DAG.getSelect(dl, NVT, isShort, HiS, HiL);
1621     return true;
1622   }
1623 }
1624
1625 void DAGTypeLegalizer::ExpandIntRes_ADDSUB(SDNode *N,
1626                                            SDValue &Lo, SDValue &Hi) {
1627   SDLoc dl(N);
1628   // Expand the subcomponents.
1629   SDValue LHSL, LHSH, RHSL, RHSH;
1630   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1631   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1632
1633   EVT NVT = LHSL.getValueType();
1634   SDValue LoOps[2] = { LHSL, RHSL };
1635   SDValue HiOps[3] = { LHSH, RHSH };
1636
1637   // Do not generate ADDC/ADDE or SUBC/SUBE if the target does not support
1638   // them.  TODO: Teach operation legalization how to expand unsupported
1639   // ADDC/ADDE/SUBC/SUBE.  The problem is that these operations generate
1640   // a carry of type MVT::Glue, but there doesn't seem to be any way to
1641   // generate a value of this type in the expanded code sequence.
1642   bool hasCarry =
1643     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1644                                    ISD::ADDC : ISD::SUBC,
1645                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1646
1647   if (hasCarry) {
1648     SDVTList VTList = DAG.getVTList(NVT, MVT::Glue);
1649     if (N->getOpcode() == ISD::ADD) {
1650       Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1651       HiOps[2] = Lo.getValue(1);
1652       Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1653     } else {
1654       Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1655       HiOps[2] = Lo.getValue(1);
1656       Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1657     }
1658     return;
1659   }
1660
1661   bool hasOVF =
1662     TLI.isOperationLegalOrCustom(N->getOpcode() == ISD::ADD ?
1663                                    ISD::UADDO : ISD::USUBO,
1664                                  TLI.getTypeToExpandTo(*DAG.getContext(), NVT));
1665   if (hasOVF) {
1666     SDVTList VTList = DAG.getVTList(NVT, NVT);
1667     TargetLoweringBase::BooleanContent BoolType = TLI.getBooleanContents(NVT);
1668     int RevOpc;
1669     if (N->getOpcode() == ISD::ADD) {
1670       RevOpc = ISD::SUB;
1671       Lo = DAG.getNode(ISD::UADDO, dl, VTList, LoOps);
1672       Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1673     } else {
1674       RevOpc = ISD::ADD;
1675       Lo = DAG.getNode(ISD::USUBO, dl, VTList, LoOps);
1676       Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1677     }
1678     SDValue OVF = Lo.getValue(1);
1679
1680     switch (BoolType) {
1681     case TargetLoweringBase::UndefinedBooleanContent:
1682       OVF = DAG.getNode(ISD::AND, dl, NVT, DAG.getConstant(1, dl, NVT), OVF);
1683       // Fallthrough
1684     case TargetLoweringBase::ZeroOrOneBooleanContent:
1685       Hi = DAG.getNode(N->getOpcode(), dl, NVT, Hi, OVF);
1686       break;
1687     case TargetLoweringBase::ZeroOrNegativeOneBooleanContent:
1688       Hi = DAG.getNode(RevOpc, dl, NVT, Hi, OVF);
1689     }
1690     return;
1691   }
1692
1693   if (N->getOpcode() == ISD::ADD) {
1694     Lo = DAG.getNode(ISD::ADD, dl, NVT, LoOps);
1695     Hi = DAG.getNode(ISD::ADD, dl, NVT, makeArrayRef(HiOps, 2));
1696     SDValue Cmp1 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[0],
1697                                 ISD::SETULT);
1698     SDValue Carry1 = DAG.getSelect(dl, NVT, Cmp1,
1699                                    DAG.getConstant(1, dl, NVT),
1700                                    DAG.getConstant(0, dl, NVT));
1701     SDValue Cmp2 = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo, LoOps[1],
1702                                 ISD::SETULT);
1703     SDValue Carry2 = DAG.getSelect(dl, NVT, Cmp2,
1704                                    DAG.getConstant(1, dl, NVT), Carry1);
1705     Hi = DAG.getNode(ISD::ADD, dl, NVT, Hi, Carry2);
1706   } else {
1707     Lo = DAG.getNode(ISD::SUB, dl, NVT, LoOps);
1708     Hi = DAG.getNode(ISD::SUB, dl, NVT, makeArrayRef(HiOps, 2));
1709     SDValue Cmp =
1710       DAG.getSetCC(dl, getSetCCResultType(LoOps[0].getValueType()),
1711                    LoOps[0], LoOps[1], ISD::SETULT);
1712     SDValue Borrow = DAG.getSelect(dl, NVT, Cmp,
1713                                    DAG.getConstant(1, dl, NVT),
1714                                    DAG.getConstant(0, dl, NVT));
1715     Hi = DAG.getNode(ISD::SUB, dl, NVT, Hi, Borrow);
1716   }
1717 }
1718
1719 void DAGTypeLegalizer::ExpandIntRes_ADDSUBC(SDNode *N,
1720                                             SDValue &Lo, SDValue &Hi) {
1721   // Expand the subcomponents.
1722   SDValue LHSL, LHSH, RHSL, RHSH;
1723   SDLoc dl(N);
1724   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1725   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1726   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1727   SDValue LoOps[2] = { LHSL, RHSL };
1728   SDValue HiOps[3] = { LHSH, RHSH };
1729
1730   if (N->getOpcode() == ISD::ADDC) {
1731     Lo = DAG.getNode(ISD::ADDC, dl, VTList, LoOps);
1732     HiOps[2] = Lo.getValue(1);
1733     Hi = DAG.getNode(ISD::ADDE, dl, VTList, HiOps);
1734   } else {
1735     Lo = DAG.getNode(ISD::SUBC, dl, VTList, LoOps);
1736     HiOps[2] = Lo.getValue(1);
1737     Hi = DAG.getNode(ISD::SUBE, dl, VTList, HiOps);
1738   }
1739
1740   // Legalized the flag result - switch anything that used the old flag to
1741   // use the new one.
1742   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1743 }
1744
1745 void DAGTypeLegalizer::ExpandIntRes_ADDSUBE(SDNode *N,
1746                                             SDValue &Lo, SDValue &Hi) {
1747   // Expand the subcomponents.
1748   SDValue LHSL, LHSH, RHSL, RHSH;
1749   SDLoc dl(N);
1750   GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
1751   GetExpandedInteger(N->getOperand(1), RHSL, RHSH);
1752   SDVTList VTList = DAG.getVTList(LHSL.getValueType(), MVT::Glue);
1753   SDValue LoOps[3] = { LHSL, RHSL, N->getOperand(2) };
1754   SDValue HiOps[3] = { LHSH, RHSH };
1755
1756   Lo = DAG.getNode(N->getOpcode(), dl, VTList, LoOps);
1757   HiOps[2] = Lo.getValue(1);
1758   Hi = DAG.getNode(N->getOpcode(), dl, VTList, HiOps);
1759
1760   // Legalized the flag result - switch anything that used the old flag to
1761   // use the new one.
1762   ReplaceValueWith(SDValue(N, 1), Hi.getValue(1));
1763 }
1764
1765 void DAGTypeLegalizer::ExpandIntRes_MERGE_VALUES(SDNode *N, unsigned ResNo,
1766                                                  SDValue &Lo, SDValue &Hi) {
1767   SDValue Res = DisintegrateMERGE_VALUES(N, ResNo);
1768   SplitInteger(Res, Lo, Hi);
1769 }
1770
1771 void DAGTypeLegalizer::ExpandIntRes_ANY_EXTEND(SDNode *N,
1772                                                SDValue &Lo, SDValue &Hi) {
1773   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1774   SDLoc dl(N);
1775   SDValue Op = N->getOperand(0);
1776   if (Op.getValueType().bitsLE(NVT)) {
1777     // The low part is any extension of the input (which degenerates to a copy).
1778     Lo = DAG.getNode(ISD::ANY_EXTEND, dl, NVT, Op);
1779     Hi = DAG.getUNDEF(NVT);   // The high part is undefined.
1780   } else {
1781     // For example, extension of an i48 to an i64.  The operand type necessarily
1782     // promotes to the result type, so will end up being expanded too.
1783     assert(getTypeAction(Op.getValueType()) ==
1784            TargetLowering::TypePromoteInteger &&
1785            "Only know how to promote this result!");
1786     SDValue Res = GetPromotedInteger(Op);
1787     assert(Res.getValueType() == N->getValueType(0) &&
1788            "Operand over promoted?");
1789     // Split the promoted operand.  This will simplify when it is expanded.
1790     SplitInteger(Res, Lo, Hi);
1791   }
1792 }
1793
1794 void DAGTypeLegalizer::ExpandIntRes_AssertSext(SDNode *N,
1795                                                SDValue &Lo, SDValue &Hi) {
1796   SDLoc dl(N);
1797   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1798   EVT NVT = Lo.getValueType();
1799   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1800   unsigned NVTBits = NVT.getSizeInBits();
1801   unsigned EVTBits = EVT.getSizeInBits();
1802
1803   if (NVTBits < EVTBits) {
1804     Hi = DAG.getNode(ISD::AssertSext, dl, NVT, Hi,
1805                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1806                                                         EVTBits - NVTBits)));
1807   } else {
1808     Lo = DAG.getNode(ISD::AssertSext, dl, NVT, Lo, DAG.getValueType(EVT));
1809     // The high part replicates the sign bit of Lo, make it explicit.
1810     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1811                      DAG.getConstant(NVTBits - 1, dl, TLI.getPointerTy()));
1812   }
1813 }
1814
1815 void DAGTypeLegalizer::ExpandIntRes_AssertZext(SDNode *N,
1816                                                SDValue &Lo, SDValue &Hi) {
1817   SDLoc dl(N);
1818   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1819   EVT NVT = Lo.getValueType();
1820   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
1821   unsigned NVTBits = NVT.getSizeInBits();
1822   unsigned EVTBits = EVT.getSizeInBits();
1823
1824   if (NVTBits < EVTBits) {
1825     Hi = DAG.getNode(ISD::AssertZext, dl, NVT, Hi,
1826                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
1827                                                         EVTBits - NVTBits)));
1828   } else {
1829     Lo = DAG.getNode(ISD::AssertZext, dl, NVT, Lo, DAG.getValueType(EVT));
1830     // The high part must be zero, make it explicit.
1831     Hi = DAG.getConstant(0, dl, NVT);
1832   }
1833 }
1834
1835 void DAGTypeLegalizer::ExpandIntRes_BSWAP(SDNode *N,
1836                                           SDValue &Lo, SDValue &Hi) {
1837   SDLoc dl(N);
1838   GetExpandedInteger(N->getOperand(0), Hi, Lo);  // Note swapped operands.
1839   Lo = DAG.getNode(ISD::BSWAP, dl, Lo.getValueType(), Lo);
1840   Hi = DAG.getNode(ISD::BSWAP, dl, Hi.getValueType(), Hi);
1841 }
1842
1843 void DAGTypeLegalizer::ExpandIntRes_Constant(SDNode *N,
1844                                              SDValue &Lo, SDValue &Hi) {
1845   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
1846   unsigned NBitWidth = NVT.getSizeInBits();
1847   auto Constant = cast<ConstantSDNode>(N);
1848   const APInt &Cst = Constant->getAPIntValue();
1849   bool IsTarget = Constant->isTargetOpcode();
1850   bool IsOpaque = Constant->isOpaque();
1851   SDLoc dl(N);
1852   Lo = DAG.getConstant(Cst.trunc(NBitWidth), dl, NVT, IsTarget, IsOpaque);
1853   Hi = DAG.getConstant(Cst.lshr(NBitWidth).trunc(NBitWidth), dl, NVT, IsTarget,
1854                        IsOpaque);
1855 }
1856
1857 void DAGTypeLegalizer::ExpandIntRes_CTLZ(SDNode *N,
1858                                          SDValue &Lo, SDValue &Hi) {
1859   SDLoc dl(N);
1860   // ctlz (HiLo) -> Hi != 0 ? ctlz(Hi) : (ctlz(Lo)+32)
1861   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1862   EVT NVT = Lo.getValueType();
1863
1864   SDValue HiNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Hi,
1865                                    DAG.getConstant(0, dl, NVT), ISD::SETNE);
1866
1867   SDValue LoLZ = DAG.getNode(N->getOpcode(), dl, NVT, Lo);
1868   SDValue HiLZ = DAG.getNode(ISD::CTLZ_ZERO_UNDEF, dl, NVT, Hi);
1869
1870   Lo = DAG.getSelect(dl, NVT, HiNotZero, HiLZ,
1871                      DAG.getNode(ISD::ADD, dl, NVT, LoLZ,
1872                                  DAG.getConstant(NVT.getSizeInBits(), dl,
1873                                                  NVT)));
1874   Hi = DAG.getConstant(0, dl, NVT);
1875 }
1876
1877 void DAGTypeLegalizer::ExpandIntRes_CTPOP(SDNode *N,
1878                                           SDValue &Lo, SDValue &Hi) {
1879   SDLoc dl(N);
1880   // ctpop(HiLo) -> ctpop(Hi)+ctpop(Lo)
1881   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1882   EVT NVT = Lo.getValueType();
1883   Lo = DAG.getNode(ISD::ADD, dl, NVT, DAG.getNode(ISD::CTPOP, dl, NVT, Lo),
1884                    DAG.getNode(ISD::CTPOP, dl, NVT, Hi));
1885   Hi = DAG.getConstant(0, dl, NVT);
1886 }
1887
1888 void DAGTypeLegalizer::ExpandIntRes_CTTZ(SDNode *N,
1889                                          SDValue &Lo, SDValue &Hi) {
1890   SDLoc dl(N);
1891   // cttz (HiLo) -> Lo != 0 ? cttz(Lo) : (cttz(Hi)+32)
1892   GetExpandedInteger(N->getOperand(0), Lo, Hi);
1893   EVT NVT = Lo.getValueType();
1894
1895   SDValue LoNotZero = DAG.getSetCC(dl, getSetCCResultType(NVT), Lo,
1896                                    DAG.getConstant(0, dl, NVT), ISD::SETNE);
1897
1898   SDValue LoLZ = DAG.getNode(ISD::CTTZ_ZERO_UNDEF, dl, NVT, Lo);
1899   SDValue HiLZ = DAG.getNode(N->getOpcode(), dl, NVT, Hi);
1900
1901   Lo = DAG.getSelect(dl, NVT, LoNotZero, LoLZ,
1902                      DAG.getNode(ISD::ADD, dl, NVT, HiLZ,
1903                                  DAG.getConstant(NVT.getSizeInBits(), dl,
1904                                                  NVT)));
1905   Hi = DAG.getConstant(0, dl, NVT);
1906 }
1907
1908 void DAGTypeLegalizer::ExpandIntRes_FP_TO_SINT(SDNode *N, SDValue &Lo,
1909                                                SDValue &Hi) {
1910   SDLoc dl(N);
1911   EVT VT = N->getValueType(0);
1912
1913   SDValue Op = N->getOperand(0);
1914   if (getTypeAction(Op.getValueType()) == TargetLowering::TypePromoteFloat)
1915     Op = GetPromotedFloat(Op);
1916
1917   RTLIB::Libcall LC = RTLIB::getFPTOSINT(Op.getValueType(), VT);
1918   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-sint conversion!");
1919   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, true/*irrelevant*/,
1920                                dl).first,
1921                Lo, Hi);
1922 }
1923
1924 void DAGTypeLegalizer::ExpandIntRes_FP_TO_UINT(SDNode *N, SDValue &Lo,
1925                                                SDValue &Hi) {
1926   SDLoc dl(N);
1927   EVT VT = N->getValueType(0);
1928
1929   SDValue Op = N->getOperand(0);
1930   if (getTypeAction(Op.getValueType()) == TargetLowering::TypePromoteFloat)
1931     Op = GetPromotedFloat(Op);
1932
1933   RTLIB::Libcall LC = RTLIB::getFPTOUINT(Op.getValueType(), VT);
1934   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unexpected fp-to-uint conversion!");
1935   SplitInteger(TLI.makeLibCall(DAG, LC, VT, &Op, 1, false/*irrelevant*/,
1936                                dl).first,
1937                Lo, Hi);
1938 }
1939
1940 void DAGTypeLegalizer::ExpandIntRes_LOAD(LoadSDNode *N,
1941                                          SDValue &Lo, SDValue &Hi) {
1942   if (ISD::isNormalLoad(N)) {
1943     ExpandRes_NormalLoad(N, Lo, Hi);
1944     return;
1945   }
1946
1947   assert(ISD::isUNINDEXEDLoad(N) && "Indexed load during type legalization!");
1948
1949   EVT VT = N->getValueType(0);
1950   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
1951   SDValue Ch  = N->getChain();
1952   SDValue Ptr = N->getBasePtr();
1953   ISD::LoadExtType ExtType = N->getExtensionType();
1954   unsigned Alignment = N->getAlignment();
1955   bool isVolatile = N->isVolatile();
1956   bool isNonTemporal = N->isNonTemporal();
1957   bool isInvariant = N->isInvariant();
1958   AAMDNodes AAInfo = N->getAAInfo();
1959   SDLoc dl(N);
1960
1961   assert(NVT.isByteSized() && "Expanded type not byte sized!");
1962
1963   if (N->getMemoryVT().bitsLE(NVT)) {
1964     EVT MemVT = N->getMemoryVT();
1965
1966     Lo = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
1967                         MemVT, isVolatile, isNonTemporal, isInvariant,
1968                         Alignment, AAInfo);
1969
1970     // Remember the chain.
1971     Ch = Lo.getValue(1);
1972
1973     if (ExtType == ISD::SEXTLOAD) {
1974       // The high part is obtained by SRA'ing all but one of the bits of the
1975       // lo part.
1976       unsigned LoSize = Lo.getValueType().getSizeInBits();
1977       Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
1978                        DAG.getConstant(LoSize - 1, dl, TLI.getPointerTy()));
1979     } else if (ExtType == ISD::ZEXTLOAD) {
1980       // The high part is just a zero.
1981       Hi = DAG.getConstant(0, dl, NVT);
1982     } else {
1983       assert(ExtType == ISD::EXTLOAD && "Unknown extload!");
1984       // The high part is undefined.
1985       Hi = DAG.getUNDEF(NVT);
1986     }
1987   } else if (TLI.isLittleEndian()) {
1988     // Little-endian - low bits are at low addresses.
1989     Lo = DAG.getLoad(NVT, dl, Ch, Ptr, N->getPointerInfo(),
1990                      isVolatile, isNonTemporal, isInvariant, Alignment,
1991                      AAInfo);
1992
1993     unsigned ExcessBits =
1994       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
1995     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
1996
1997     // Increment the pointer to the other half.
1998     unsigned IncrementSize = NVT.getSizeInBits()/8;
1999     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2000                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2001     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr,
2002                         N->getPointerInfo().getWithOffset(IncrementSize), NEVT,
2003                         isVolatile, isNonTemporal, isInvariant,
2004                         MinAlign(Alignment, IncrementSize), AAInfo);
2005
2006     // Build a factor node to remember that this load is independent of the
2007     // other one.
2008     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
2009                      Hi.getValue(1));
2010   } else {
2011     // Big-endian - high bits are at low addresses.  Favor aligned loads at
2012     // the cost of some bit-fiddling.
2013     EVT MemVT = N->getMemoryVT();
2014     unsigned EBytes = MemVT.getStoreSize();
2015     unsigned IncrementSize = NVT.getSizeInBits()/8;
2016     unsigned ExcessBits = (EBytes - IncrementSize)*8;
2017
2018     // Load both the high bits and maybe some of the low bits.
2019     Hi = DAG.getExtLoad(ExtType, dl, NVT, Ch, Ptr, N->getPointerInfo(),
2020                         EVT::getIntegerVT(*DAG.getContext(),
2021                                           MemVT.getSizeInBits() - ExcessBits),
2022                         isVolatile, isNonTemporal, isInvariant, Alignment,
2023                         AAInfo);
2024
2025     // Increment the pointer to the other half.
2026     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2027                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2028     // Load the rest of the low bits.
2029     Lo = DAG.getExtLoad(ISD::ZEXTLOAD, dl, NVT, Ch, Ptr,
2030                         N->getPointerInfo().getWithOffset(IncrementSize),
2031                         EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2032                         isVolatile, isNonTemporal, isInvariant,
2033                         MinAlign(Alignment, IncrementSize), AAInfo);
2034
2035     // Build a factor node to remember that this load is independent of the
2036     // other one.
2037     Ch = DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo.getValue(1),
2038                      Hi.getValue(1));
2039
2040     if (ExcessBits < NVT.getSizeInBits()) {
2041       // Transfer low bits from the bottom of Hi to the top of Lo.
2042       Lo = DAG.getNode(ISD::OR, dl, NVT, Lo,
2043                        DAG.getNode(ISD::SHL, dl, NVT, Hi,
2044                                    DAG.getConstant(ExcessBits, dl,
2045                                                    TLI.getPointerTy())));
2046       // Move high bits to the right position in Hi.
2047       Hi = DAG.getNode(ExtType == ISD::SEXTLOAD ? ISD::SRA : ISD::SRL, dl,
2048                        NVT, Hi,
2049                        DAG.getConstant(NVT.getSizeInBits() - ExcessBits, dl,
2050                                        TLI.getPointerTy()));
2051     }
2052   }
2053
2054   // Legalized the chain result - switch anything that used the old chain to
2055   // use the new one.
2056   ReplaceValueWith(SDValue(N, 1), Ch);
2057 }
2058
2059 void DAGTypeLegalizer::ExpandIntRes_Logical(SDNode *N,
2060                                             SDValue &Lo, SDValue &Hi) {
2061   SDLoc dl(N);
2062   SDValue LL, LH, RL, RH;
2063   GetExpandedInteger(N->getOperand(0), LL, LH);
2064   GetExpandedInteger(N->getOperand(1), RL, RH);
2065   Lo = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LL, RL);
2066   Hi = DAG.getNode(N->getOpcode(), dl, LL.getValueType(), LH, RH);
2067 }
2068
2069 void DAGTypeLegalizer::ExpandIntRes_MUL(SDNode *N,
2070                                         SDValue &Lo, SDValue &Hi) {
2071   EVT VT = N->getValueType(0);
2072   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2073   SDLoc dl(N);
2074
2075   SDValue LL, LH, RL, RH;
2076   GetExpandedInteger(N->getOperand(0), LL, LH);
2077   GetExpandedInteger(N->getOperand(1), RL, RH);
2078
2079   if (TLI.expandMUL(N, Lo, Hi, NVT, DAG, LL, LH, RL, RH))
2080     return;
2081
2082   // If nothing else, we can make a libcall.
2083   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2084   if (VT == MVT::i16)
2085     LC = RTLIB::MUL_I16;
2086   else if (VT == MVT::i32)
2087     LC = RTLIB::MUL_I32;
2088   else if (VT == MVT::i64)
2089     LC = RTLIB::MUL_I64;
2090   else if (VT == MVT::i128)
2091     LC = RTLIB::MUL_I128;
2092   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported MUL!");
2093
2094   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2095   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true/*irrelevant*/,
2096                                dl).first,
2097                Lo, Hi);
2098 }
2099
2100 void DAGTypeLegalizer::ExpandIntRes_SADDSUBO(SDNode *Node,
2101                                              SDValue &Lo, SDValue &Hi) {
2102   SDValue LHS = Node->getOperand(0);
2103   SDValue RHS = Node->getOperand(1);
2104   SDLoc dl(Node);
2105
2106   // Expand the result by simply replacing it with the equivalent
2107   // non-overflow-checking operation.
2108   SDValue Sum = DAG.getNode(Node->getOpcode() == ISD::SADDO ?
2109                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2110                             LHS, RHS);
2111   SplitInteger(Sum, Lo, Hi);
2112
2113   // Compute the overflow.
2114   //
2115   //   LHSSign -> LHS >= 0
2116   //   RHSSign -> RHS >= 0
2117   //   SumSign -> Sum >= 0
2118   //
2119   //   Add:
2120   //   Overflow -> (LHSSign == RHSSign) && (LHSSign != SumSign)
2121   //   Sub:
2122   //   Overflow -> (LHSSign != RHSSign) && (LHSSign != SumSign)
2123   //
2124   EVT OType = Node->getValueType(1);
2125   SDValue Zero = DAG.getConstant(0, dl, LHS.getValueType());
2126
2127   SDValue LHSSign = DAG.getSetCC(dl, OType, LHS, Zero, ISD::SETGE);
2128   SDValue RHSSign = DAG.getSetCC(dl, OType, RHS, Zero, ISD::SETGE);
2129   SDValue SignsMatch = DAG.getSetCC(dl, OType, LHSSign, RHSSign,
2130                                     Node->getOpcode() == ISD::SADDO ?
2131                                     ISD::SETEQ : ISD::SETNE);
2132
2133   SDValue SumSign = DAG.getSetCC(dl, OType, Sum, Zero, ISD::SETGE);
2134   SDValue SumSignNE = DAG.getSetCC(dl, OType, LHSSign, SumSign, ISD::SETNE);
2135
2136   SDValue Cmp = DAG.getNode(ISD::AND, dl, OType, SignsMatch, SumSignNE);
2137
2138   // Use the calculated overflow everywhere.
2139   ReplaceValueWith(SDValue(Node, 1), Cmp);
2140 }
2141
2142 void DAGTypeLegalizer::ExpandIntRes_SDIV(SDNode *N,
2143                                          SDValue &Lo, SDValue &Hi) {
2144   EVT VT = N->getValueType(0);
2145   SDLoc dl(N);
2146   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2147
2148   if (TLI.getOperationAction(ISD::SDIVREM, VT) == TargetLowering::Custom) {
2149     SDValue Res = DAG.getNode(ISD::SDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2150     SplitInteger(Res.getValue(0), Lo, Hi);
2151     return;
2152   }
2153
2154   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2155   if (VT == MVT::i16)
2156     LC = RTLIB::SDIV_I16;
2157   else if (VT == MVT::i32)
2158     LC = RTLIB::SDIV_I32;
2159   else if (VT == MVT::i64)
2160     LC = RTLIB::SDIV_I64;
2161   else if (VT == MVT::i128)
2162     LC = RTLIB::SDIV_I128;
2163   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SDIV!");
2164
2165   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2166 }
2167
2168 void DAGTypeLegalizer::ExpandIntRes_Shift(SDNode *N,
2169                                           SDValue &Lo, SDValue &Hi) {
2170   EVT VT = N->getValueType(0);
2171   SDLoc dl(N);
2172
2173   // If we can emit an efficient shift operation, do so now.  Check to see if
2174   // the RHS is a constant.
2175   if (ConstantSDNode *CN = dyn_cast<ConstantSDNode>(N->getOperand(1)))
2176     return ExpandShiftByConstant(N, CN->getZExtValue(), Lo, Hi);
2177
2178   // If we can determine that the high bit of the shift is zero or one, even if
2179   // the low bits are variable, emit this shift in an optimized form.
2180   if (ExpandShiftWithKnownAmountBit(N, Lo, Hi))
2181     return;
2182
2183   // If this target supports shift_PARTS, use it.  First, map to the _PARTS opc.
2184   unsigned PartsOpc;
2185   if (N->getOpcode() == ISD::SHL) {
2186     PartsOpc = ISD::SHL_PARTS;
2187   } else if (N->getOpcode() == ISD::SRL) {
2188     PartsOpc = ISD::SRL_PARTS;
2189   } else {
2190     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2191     PartsOpc = ISD::SRA_PARTS;
2192   }
2193
2194   // Next check to see if the target supports this SHL_PARTS operation or if it
2195   // will custom expand it.
2196   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2197   TargetLowering::LegalizeAction Action = TLI.getOperationAction(PartsOpc, NVT);
2198   if ((Action == TargetLowering::Legal && TLI.isTypeLegal(NVT)) ||
2199       Action == TargetLowering::Custom) {
2200     // Expand the subcomponents.
2201     SDValue LHSL, LHSH;
2202     GetExpandedInteger(N->getOperand(0), LHSL, LHSH);
2203     EVT VT = LHSL.getValueType();
2204
2205     // If the shift amount operand is coming from a vector legalization it may
2206     // have an illegal type.  Fix that first by casting the operand, otherwise
2207     // the new SHL_PARTS operation would need further legalization.
2208     SDValue ShiftOp = N->getOperand(1);
2209     EVT ShiftTy = TLI.getShiftAmountTy(VT);
2210     assert(ShiftTy.getScalarType().getSizeInBits() >=
2211            Log2_32_Ceil(VT.getScalarType().getSizeInBits()) &&
2212            "ShiftAmountTy is too small to cover the range of this type!");
2213     if (ShiftOp.getValueType() != ShiftTy)
2214       ShiftOp = DAG.getZExtOrTrunc(ShiftOp, dl, ShiftTy);
2215
2216     SDValue Ops[] = { LHSL, LHSH, ShiftOp };
2217     Lo = DAG.getNode(PartsOpc, dl, DAG.getVTList(VT, VT), Ops);
2218     Hi = Lo.getValue(1);
2219     return;
2220   }
2221
2222   // Otherwise, emit a libcall.
2223   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2224   bool isSigned;
2225   if (N->getOpcode() == ISD::SHL) {
2226     isSigned = false; /*sign irrelevant*/
2227     if (VT == MVT::i16)
2228       LC = RTLIB::SHL_I16;
2229     else if (VT == MVT::i32)
2230       LC = RTLIB::SHL_I32;
2231     else if (VT == MVT::i64)
2232       LC = RTLIB::SHL_I64;
2233     else if (VT == MVT::i128)
2234       LC = RTLIB::SHL_I128;
2235   } else if (N->getOpcode() == ISD::SRL) {
2236     isSigned = false;
2237     if (VT == MVT::i16)
2238       LC = RTLIB::SRL_I16;
2239     else if (VT == MVT::i32)
2240       LC = RTLIB::SRL_I32;
2241     else if (VT == MVT::i64)
2242       LC = RTLIB::SRL_I64;
2243     else if (VT == MVT::i128)
2244       LC = RTLIB::SRL_I128;
2245   } else {
2246     assert(N->getOpcode() == ISD::SRA && "Unknown shift!");
2247     isSigned = true;
2248     if (VT == MVT::i16)
2249       LC = RTLIB::SRA_I16;
2250     else if (VT == MVT::i32)
2251       LC = RTLIB::SRA_I32;
2252     else if (VT == MVT::i64)
2253       LC = RTLIB::SRA_I64;
2254     else if (VT == MVT::i128)
2255       LC = RTLIB::SRA_I128;
2256   }
2257
2258   if (LC != RTLIB::UNKNOWN_LIBCALL && TLI.getLibcallName(LC)) {
2259     SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2260     SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, isSigned, dl).first, Lo,
2261                  Hi);
2262     return;
2263   }
2264
2265   if (!ExpandShiftWithUnknownAmountBit(N, Lo, Hi))
2266     llvm_unreachable("Unsupported shift!");
2267 }
2268
2269 void DAGTypeLegalizer::ExpandIntRes_SIGN_EXTEND(SDNode *N,
2270                                                 SDValue &Lo, SDValue &Hi) {
2271   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2272   SDLoc dl(N);
2273   SDValue Op = N->getOperand(0);
2274   if (Op.getValueType().bitsLE(NVT)) {
2275     // The low part is sign extension of the input (degenerates to a copy).
2276     Lo = DAG.getNode(ISD::SIGN_EXTEND, dl, NVT, N->getOperand(0));
2277     // The high part is obtained by SRA'ing all but one of the bits of low part.
2278     unsigned LoSize = NVT.getSizeInBits();
2279     Hi = DAG.getNode(ISD::SRA, dl, NVT, Lo,
2280                      DAG.getConstant(LoSize - 1, dl, TLI.getPointerTy()));
2281   } else {
2282     // For example, extension of an i48 to an i64.  The operand type necessarily
2283     // promotes to the result type, so will end up being expanded too.
2284     assert(getTypeAction(Op.getValueType()) ==
2285            TargetLowering::TypePromoteInteger &&
2286            "Only know how to promote this result!");
2287     SDValue Res = GetPromotedInteger(Op);
2288     assert(Res.getValueType() == N->getValueType(0) &&
2289            "Operand over promoted?");
2290     // Split the promoted operand.  This will simplify when it is expanded.
2291     SplitInteger(Res, Lo, Hi);
2292     unsigned ExcessBits =
2293       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2294     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2295                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2296                                                         ExcessBits)));
2297   }
2298 }
2299
2300 void DAGTypeLegalizer::
2301 ExpandIntRes_SIGN_EXTEND_INREG(SDNode *N, SDValue &Lo, SDValue &Hi) {
2302   SDLoc dl(N);
2303   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2304   EVT EVT = cast<VTSDNode>(N->getOperand(1))->getVT();
2305
2306   if (EVT.bitsLE(Lo.getValueType())) {
2307     // sext_inreg the low part if needed.
2308     Lo = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Lo.getValueType(), Lo,
2309                      N->getOperand(1));
2310
2311     // The high part gets the sign extension from the lo-part.  This handles
2312     // things like sextinreg V:i64 from i8.
2313     Hi = DAG.getNode(ISD::SRA, dl, Hi.getValueType(), Lo,
2314                      DAG.getConstant(Hi.getValueType().getSizeInBits() - 1, dl,
2315                                      TLI.getPointerTy()));
2316   } else {
2317     // For example, extension of an i48 to an i64.  Leave the low part alone,
2318     // sext_inreg the high part.
2319     unsigned ExcessBits =
2320       EVT.getSizeInBits() - Lo.getValueType().getSizeInBits();
2321     Hi = DAG.getNode(ISD::SIGN_EXTEND_INREG, dl, Hi.getValueType(), Hi,
2322                      DAG.getValueType(EVT::getIntegerVT(*DAG.getContext(),
2323                                                         ExcessBits)));
2324   }
2325 }
2326
2327 void DAGTypeLegalizer::ExpandIntRes_SREM(SDNode *N,
2328                                          SDValue &Lo, SDValue &Hi) {
2329   EVT VT = N->getValueType(0);
2330   SDLoc dl(N);
2331   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2332
2333   if (TLI.getOperationAction(ISD::SDIVREM, VT) == TargetLowering::Custom) {
2334     SDValue Res = DAG.getNode(ISD::SDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2335     SplitInteger(Res.getValue(1), Lo, Hi);
2336     return;
2337   }
2338
2339   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2340   if (VT == MVT::i16)
2341     LC = RTLIB::SREM_I16;
2342   else if (VT == MVT::i32)
2343     LC = RTLIB::SREM_I32;
2344   else if (VT == MVT::i64)
2345     LC = RTLIB::SREM_I64;
2346   else if (VT == MVT::i128)
2347     LC = RTLIB::SREM_I128;
2348   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported SREM!");
2349
2350   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, true, dl).first, Lo, Hi);
2351 }
2352
2353 void DAGTypeLegalizer::ExpandIntRes_TRUNCATE(SDNode *N,
2354                                              SDValue &Lo, SDValue &Hi) {
2355   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2356   SDLoc dl(N);
2357   Lo = DAG.getNode(ISD::TRUNCATE, dl, NVT, N->getOperand(0));
2358   Hi = DAG.getNode(ISD::SRL, dl,
2359                    N->getOperand(0).getValueType(), N->getOperand(0),
2360                    DAG.getConstant(NVT.getSizeInBits(), dl,
2361                                    TLI.getPointerTy()));
2362   Hi = DAG.getNode(ISD::TRUNCATE, dl, NVT, Hi);
2363 }
2364
2365 void DAGTypeLegalizer::ExpandIntRes_UADDSUBO(SDNode *N,
2366                                              SDValue &Lo, SDValue &Hi) {
2367   SDValue LHS = N->getOperand(0);
2368   SDValue RHS = N->getOperand(1);
2369   SDLoc dl(N);
2370
2371   // Expand the result by simply replacing it with the equivalent
2372   // non-overflow-checking operation.
2373   SDValue Sum = DAG.getNode(N->getOpcode() == ISD::UADDO ?
2374                             ISD::ADD : ISD::SUB, dl, LHS.getValueType(),
2375                             LHS, RHS);
2376   SplitInteger(Sum, Lo, Hi);
2377
2378   // Calculate the overflow: addition overflows iff a + b < a, and subtraction
2379   // overflows iff a - b > a.
2380   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Sum, LHS,
2381                              N->getOpcode () == ISD::UADDO ?
2382                              ISD::SETULT : ISD::SETUGT);
2383
2384   // Use the calculated overflow everywhere.
2385   ReplaceValueWith(SDValue(N, 1), Ofl);
2386 }
2387
2388 void DAGTypeLegalizer::ExpandIntRes_XMULO(SDNode *N,
2389                                           SDValue &Lo, SDValue &Hi) {
2390   EVT VT = N->getValueType(0);
2391   SDLoc dl(N);
2392
2393   // A divide for UMULO should be faster than a function call.
2394   if (N->getOpcode() == ISD::UMULO) {
2395     SDValue LHS = N->getOperand(0), RHS = N->getOperand(1);
2396
2397     SDValue MUL = DAG.getNode(ISD::MUL, dl, LHS.getValueType(), LHS, RHS);
2398     SplitInteger(MUL, Lo, Hi);
2399
2400     // A divide for UMULO will be faster than a function call. Select to
2401     // make sure we aren't using 0.
2402     SDValue isZero = DAG.getSetCC(dl, getSetCCResultType(VT),
2403                                   RHS, DAG.getConstant(0, dl, VT), ISD::SETEQ);
2404     SDValue NotZero = DAG.getSelect(dl, VT, isZero,
2405                                     DAG.getConstant(1, dl, VT), RHS);
2406     SDValue DIV = DAG.getNode(ISD::UDIV, dl, VT, MUL, NotZero);
2407     SDValue Overflow = DAG.getSetCC(dl, N->getValueType(1), DIV, LHS,
2408                                     ISD::SETNE);
2409     Overflow = DAG.getSelect(dl, N->getValueType(1), isZero,
2410                              DAG.getConstant(0, dl, N->getValueType(1)),
2411                              Overflow);
2412     ReplaceValueWith(SDValue(N, 1), Overflow);
2413     return;
2414   }
2415
2416   Type *RetTy = VT.getTypeForEVT(*DAG.getContext());
2417   EVT PtrVT = TLI.getPointerTy();
2418   Type *PtrTy = PtrVT.getTypeForEVT(*DAG.getContext());
2419
2420   // Replace this with a libcall that will check overflow.
2421   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2422   if (VT == MVT::i32)
2423     LC = RTLIB::MULO_I32;
2424   else if (VT == MVT::i64)
2425     LC = RTLIB::MULO_I64;
2426   else if (VT == MVT::i128)
2427     LC = RTLIB::MULO_I128;
2428   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported XMULO!");
2429
2430   SDValue Temp = DAG.CreateStackTemporary(PtrVT);
2431   // Temporary for the overflow value, default it to zero.
2432   SDValue Chain = DAG.getStore(DAG.getEntryNode(), dl,
2433                                DAG.getConstant(0, dl, PtrVT), Temp,
2434                                MachinePointerInfo(), false, false, 0);
2435
2436   TargetLowering::ArgListTy Args;
2437   TargetLowering::ArgListEntry Entry;
2438   for (const SDValue &Op : N->op_values()) {
2439     EVT ArgVT = Op.getValueType();
2440     Type *ArgTy = ArgVT.getTypeForEVT(*DAG.getContext());
2441     Entry.Node = Op;
2442     Entry.Ty = ArgTy;
2443     Entry.isSExt = true;
2444     Entry.isZExt = false;
2445     Args.push_back(Entry);
2446   }
2447
2448   // Also pass the address of the overflow check.
2449   Entry.Node = Temp;
2450   Entry.Ty = PtrTy->getPointerTo();
2451   Entry.isSExt = true;
2452   Entry.isZExt = false;
2453   Args.push_back(Entry);
2454
2455   SDValue Func = DAG.getExternalSymbol(TLI.getLibcallName(LC), PtrVT);
2456
2457   TargetLowering::CallLoweringInfo CLI(DAG);
2458   CLI.setDebugLoc(dl).setChain(Chain)
2459     .setCallee(TLI.getLibcallCallingConv(LC), RetTy, Func, std::move(Args), 0)
2460     .setSExtResult();
2461
2462   std::pair<SDValue, SDValue> CallInfo = TLI.LowerCallTo(CLI);
2463
2464   SplitInteger(CallInfo.first, Lo, Hi);
2465   SDValue Temp2 = DAG.getLoad(PtrVT, dl, CallInfo.second, Temp,
2466                               MachinePointerInfo(), false, false, false, 0);
2467   SDValue Ofl = DAG.getSetCC(dl, N->getValueType(1), Temp2,
2468                              DAG.getConstant(0, dl, PtrVT),
2469                              ISD::SETNE);
2470   // Use the overflow from the libcall everywhere.
2471   ReplaceValueWith(SDValue(N, 1), Ofl);
2472 }
2473
2474 void DAGTypeLegalizer::ExpandIntRes_UDIV(SDNode *N,
2475                                          SDValue &Lo, SDValue &Hi) {
2476   EVT VT = N->getValueType(0);
2477   SDLoc dl(N);
2478   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2479
2480   if (TLI.getOperationAction(ISD::UDIVREM, VT) == TargetLowering::Custom) {
2481     SDValue Res = DAG.getNode(ISD::UDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2482     SplitInteger(Res.getValue(0), Lo, Hi);
2483     return;
2484   }
2485
2486   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2487   if (VT == MVT::i16)
2488     LC = RTLIB::UDIV_I16;
2489   else if (VT == MVT::i32)
2490     LC = RTLIB::UDIV_I32;
2491   else if (VT == MVT::i64)
2492     LC = RTLIB::UDIV_I64;
2493   else if (VT == MVT::i128)
2494     LC = RTLIB::UDIV_I128;
2495   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UDIV!");
2496
2497   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2498 }
2499
2500 void DAGTypeLegalizer::ExpandIntRes_UREM(SDNode *N,
2501                                          SDValue &Lo, SDValue &Hi) {
2502   EVT VT = N->getValueType(0);
2503   SDLoc dl(N);
2504   SDValue Ops[2] = { N->getOperand(0), N->getOperand(1) };
2505
2506   if (TLI.getOperationAction(ISD::UDIVREM, VT) == TargetLowering::Custom) {
2507     SDValue Res = DAG.getNode(ISD::UDIVREM, dl, DAG.getVTList(VT, VT), Ops);
2508     SplitInteger(Res.getValue(1), Lo, Hi);
2509     return;
2510   }
2511
2512   RTLIB::Libcall LC = RTLIB::UNKNOWN_LIBCALL;
2513   if (VT == MVT::i16)
2514     LC = RTLIB::UREM_I16;
2515   else if (VT == MVT::i32)
2516     LC = RTLIB::UREM_I32;
2517   else if (VT == MVT::i64)
2518     LC = RTLIB::UREM_I64;
2519   else if (VT == MVT::i128)
2520     LC = RTLIB::UREM_I128;
2521   assert(LC != RTLIB::UNKNOWN_LIBCALL && "Unsupported UREM!");
2522
2523   SplitInteger(TLI.makeLibCall(DAG, LC, VT, Ops, 2, false, dl).first, Lo, Hi);
2524 }
2525
2526 void DAGTypeLegalizer::ExpandIntRes_ZERO_EXTEND(SDNode *N,
2527                                                 SDValue &Lo, SDValue &Hi) {
2528   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), N->getValueType(0));
2529   SDLoc dl(N);
2530   SDValue Op = N->getOperand(0);
2531   if (Op.getValueType().bitsLE(NVT)) {
2532     // The low part is zero extension of the input (degenerates to a copy).
2533     Lo = DAG.getNode(ISD::ZERO_EXTEND, dl, NVT, N->getOperand(0));
2534     Hi = DAG.getConstant(0, dl, NVT);   // The high part is just a zero.
2535   } else {
2536     // For example, extension of an i48 to an i64.  The operand type necessarily
2537     // promotes to the result type, so will end up being expanded too.
2538     assert(getTypeAction(Op.getValueType()) ==
2539            TargetLowering::TypePromoteInteger &&
2540            "Only know how to promote this result!");
2541     SDValue Res = GetPromotedInteger(Op);
2542     assert(Res.getValueType() == N->getValueType(0) &&
2543            "Operand over promoted?");
2544     // Split the promoted operand.  This will simplify when it is expanded.
2545     SplitInteger(Res, Lo, Hi);
2546     unsigned ExcessBits =
2547       Op.getValueType().getSizeInBits() - NVT.getSizeInBits();
2548     Hi = DAG.getZeroExtendInReg(Hi, dl,
2549                                 EVT::getIntegerVT(*DAG.getContext(),
2550                                                   ExcessBits));
2551   }
2552 }
2553
2554 void DAGTypeLegalizer::ExpandIntRes_ATOMIC_LOAD(SDNode *N,
2555                                                 SDValue &Lo, SDValue &Hi) {
2556   SDLoc dl(N);
2557   EVT VT = cast<AtomicSDNode>(N)->getMemoryVT();
2558   SDVTList VTs = DAG.getVTList(VT, MVT::i1, MVT::Other);
2559   SDValue Zero = DAG.getConstant(0, dl, VT);
2560   SDValue Swap = DAG.getAtomicCmpSwap(
2561       ISD::ATOMIC_CMP_SWAP_WITH_SUCCESS, dl,
2562       cast<AtomicSDNode>(N)->getMemoryVT(), VTs, N->getOperand(0),
2563       N->getOperand(1), Zero, Zero, cast<AtomicSDNode>(N)->getMemOperand(),
2564       cast<AtomicSDNode>(N)->getOrdering(),
2565       cast<AtomicSDNode>(N)->getOrdering(),
2566       cast<AtomicSDNode>(N)->getSynchScope());
2567
2568   ReplaceValueWith(SDValue(N, 0), Swap.getValue(0));
2569   ReplaceValueWith(SDValue(N, 1), Swap.getValue(2));
2570 }
2571
2572 //===----------------------------------------------------------------------===//
2573 //  Integer Operand Expansion
2574 //===----------------------------------------------------------------------===//
2575
2576 /// ExpandIntegerOperand - This method is called when the specified operand of
2577 /// the specified node is found to need expansion.  At this point, all of the
2578 /// result types of the node are known to be legal, but other operands of the
2579 /// node may need promotion or expansion as well as the specified one.
2580 bool DAGTypeLegalizer::ExpandIntegerOperand(SDNode *N, unsigned OpNo) {
2581   DEBUG(dbgs() << "Expand integer operand: "; N->dump(&DAG); dbgs() << "\n");
2582   SDValue Res = SDValue();
2583
2584   if (CustomLowerNode(N, N->getOperand(OpNo).getValueType(), false))
2585     return false;
2586
2587   switch (N->getOpcode()) {
2588   default:
2589   #ifndef NDEBUG
2590     dbgs() << "ExpandIntegerOperand Op #" << OpNo << ": ";
2591     N->dump(&DAG); dbgs() << "\n";
2592   #endif
2593     llvm_unreachable("Do not know how to expand this operator's operand!");
2594
2595   case ISD::BITCAST:           Res = ExpandOp_BITCAST(N); break;
2596   case ISD::BR_CC:             Res = ExpandIntOp_BR_CC(N); break;
2597   case ISD::BUILD_VECTOR:      Res = ExpandOp_BUILD_VECTOR(N); break;
2598   case ISD::EXTRACT_ELEMENT:   Res = ExpandOp_EXTRACT_ELEMENT(N); break;
2599   case ISD::INSERT_VECTOR_ELT: Res = ExpandOp_INSERT_VECTOR_ELT(N); break;
2600   case ISD::SCALAR_TO_VECTOR:  Res = ExpandOp_SCALAR_TO_VECTOR(N); break;
2601   case ISD::SELECT_CC:         Res = ExpandIntOp_SELECT_CC(N); break;
2602   case ISD::SETCC:             Res = ExpandIntOp_SETCC(N); break;
2603   case ISD::SINT_TO_FP:        Res = ExpandIntOp_SINT_TO_FP(N); break;
2604   case ISD::STORE:   Res = ExpandIntOp_STORE(cast<StoreSDNode>(N), OpNo); break;
2605   case ISD::TRUNCATE:          Res = ExpandIntOp_TRUNCATE(N); break;
2606   case ISD::UINT_TO_FP:        Res = ExpandIntOp_UINT_TO_FP(N); break;
2607
2608   case ISD::SHL:
2609   case ISD::SRA:
2610   case ISD::SRL:
2611   case ISD::ROTL:
2612   case ISD::ROTR:              Res = ExpandIntOp_Shift(N); break;
2613   case ISD::RETURNADDR:
2614   case ISD::FRAMEADDR:         Res = ExpandIntOp_RETURNADDR(N); break;
2615
2616   case ISD::ATOMIC_STORE:      Res = ExpandIntOp_ATOMIC_STORE(N); break;
2617   }
2618
2619   // If the result is null, the sub-method took care of registering results etc.
2620   if (!Res.getNode()) return false;
2621
2622   // If the result is N, the sub-method updated N in place.  Tell the legalizer
2623   // core about this.
2624   if (Res.getNode() == N)
2625     return true;
2626
2627   assert(Res.getValueType() == N->getValueType(0) && N->getNumValues() == 1 &&
2628          "Invalid operand expansion");
2629
2630   ReplaceValueWith(SDValue(N, 0), Res);
2631   return false;
2632 }
2633
2634 /// IntegerExpandSetCCOperands - Expand the operands of a comparison.  This code
2635 /// is shared among BR_CC, SELECT_CC, and SETCC handlers.
2636 void DAGTypeLegalizer::IntegerExpandSetCCOperands(SDValue &NewLHS,
2637                                                   SDValue &NewRHS,
2638                                                   ISD::CondCode &CCCode,
2639                                                   SDLoc dl) {
2640   SDValue LHSLo, LHSHi, RHSLo, RHSHi;
2641   GetExpandedInteger(NewLHS, LHSLo, LHSHi);
2642   GetExpandedInteger(NewRHS, RHSLo, RHSHi);
2643
2644   if (CCCode == ISD::SETEQ || CCCode == ISD::SETNE) {
2645     if (RHSLo == RHSHi) {
2646       if (ConstantSDNode *RHSCST = dyn_cast<ConstantSDNode>(RHSLo)) {
2647         if (RHSCST->isAllOnesValue()) {
2648           // Equality comparison to -1.
2649           NewLHS = DAG.getNode(ISD::AND, dl,
2650                                LHSLo.getValueType(), LHSLo, LHSHi);
2651           NewRHS = RHSLo;
2652           return;
2653         }
2654       }
2655     }
2656
2657     NewLHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSLo, RHSLo);
2658     NewRHS = DAG.getNode(ISD::XOR, dl, LHSLo.getValueType(), LHSHi, RHSHi);
2659     NewLHS = DAG.getNode(ISD::OR, dl, NewLHS.getValueType(), NewLHS, NewRHS);
2660     NewRHS = DAG.getConstant(0, dl, NewLHS.getValueType());
2661     return;
2662   }
2663
2664   // If this is a comparison of the sign bit, just look at the top part.
2665   // X > -1,  x < 0
2666   if (ConstantSDNode *CST = dyn_cast<ConstantSDNode>(NewRHS))
2667     if ((CCCode == ISD::SETLT && CST->isNullValue()) ||     // X < 0
2668         (CCCode == ISD::SETGT && CST->isAllOnesValue())) {  // X > -1
2669       NewLHS = LHSHi;
2670       NewRHS = RHSHi;
2671       return;
2672     }
2673
2674   // FIXME: This generated code sucks.
2675   ISD::CondCode LowCC;
2676   switch (CCCode) {
2677   default: llvm_unreachable("Unknown integer setcc!");
2678   case ISD::SETLT:
2679   case ISD::SETULT: LowCC = ISD::SETULT; break;
2680   case ISD::SETGT:
2681   case ISD::SETUGT: LowCC = ISD::SETUGT; break;
2682   case ISD::SETLE:
2683   case ISD::SETULE: LowCC = ISD::SETULE; break;
2684   case ISD::SETGE:
2685   case ISD::SETUGE: LowCC = ISD::SETUGE; break;
2686   }
2687
2688   // Tmp1 = lo(op1) < lo(op2)   // Always unsigned comparison
2689   // Tmp2 = hi(op1) < hi(op2)   // Signedness depends on operands
2690   // dest = hi(op1) == hi(op2) ? Tmp1 : Tmp2;
2691
2692   // NOTE: on targets without efficient SELECT of bools, we can always use
2693   // this identity: (B1 ? B2 : B3) --> (B1 & B2)|(!B1&B3)
2694   TargetLowering::DAGCombinerInfo DagCombineInfo(DAG, AfterLegalizeTypes, true,
2695                                                  nullptr);
2696   SDValue Tmp1, Tmp2;
2697   if (TLI.isTypeLegal(LHSLo.getValueType()) &&
2698       TLI.isTypeLegal(RHSLo.getValueType()))
2699     Tmp1 = TLI.SimplifySetCC(getSetCCResultType(LHSLo.getValueType()),
2700                              LHSLo, RHSLo, LowCC, false, DagCombineInfo, dl);
2701   if (!Tmp1.getNode())
2702     Tmp1 = DAG.getSetCC(dl, getSetCCResultType(LHSLo.getValueType()),
2703                         LHSLo, RHSLo, LowCC);
2704   if (TLI.isTypeLegal(LHSHi.getValueType()) &&
2705       TLI.isTypeLegal(RHSHi.getValueType()))
2706     Tmp2 = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2707                              LHSHi, RHSHi, CCCode, false, DagCombineInfo, dl);
2708   if (!Tmp2.getNode())
2709     Tmp2 = DAG.getNode(ISD::SETCC, dl,
2710                        getSetCCResultType(LHSHi.getValueType()),
2711                        LHSHi, RHSHi, DAG.getCondCode(CCCode));
2712
2713   ConstantSDNode *Tmp1C = dyn_cast<ConstantSDNode>(Tmp1.getNode());
2714   ConstantSDNode *Tmp2C = dyn_cast<ConstantSDNode>(Tmp2.getNode());
2715   if ((Tmp1C && Tmp1C->isNullValue()) ||
2716       (Tmp2C && Tmp2C->isNullValue() &&
2717        (CCCode == ISD::SETLE || CCCode == ISD::SETGE ||
2718         CCCode == ISD::SETUGE || CCCode == ISD::SETULE)) ||
2719       (Tmp2C && Tmp2C->getAPIntValue() == 1 &&
2720        (CCCode == ISD::SETLT || CCCode == ISD::SETGT ||
2721         CCCode == ISD::SETUGT || CCCode == ISD::SETULT))) {
2722     // low part is known false, returns high part.
2723     // For LE / GE, if high part is known false, ignore the low part.
2724     // For LT / GT, if high part is known true, ignore the low part.
2725     NewLHS = Tmp2;
2726     NewRHS = SDValue();
2727     return;
2728   }
2729
2730   NewLHS = TLI.SimplifySetCC(getSetCCResultType(LHSHi.getValueType()),
2731                              LHSHi, RHSHi, ISD::SETEQ, false,
2732                              DagCombineInfo, dl);
2733   if (!NewLHS.getNode())
2734     NewLHS = DAG.getSetCC(dl, getSetCCResultType(LHSHi.getValueType()),
2735                           LHSHi, RHSHi, ISD::SETEQ);
2736   NewLHS = DAG.getSelect(dl, Tmp1.getValueType(),
2737                          NewLHS, Tmp1, Tmp2);
2738   NewRHS = SDValue();
2739 }
2740
2741 SDValue DAGTypeLegalizer::ExpandIntOp_BR_CC(SDNode *N) {
2742   SDValue NewLHS = N->getOperand(2), NewRHS = N->getOperand(3);
2743   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(1))->get();
2744   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2745
2746   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2747   // against zero to select between true and false values.
2748   if (!NewRHS.getNode()) {
2749     NewRHS = DAG.getConstant(0, SDLoc(N), NewLHS.getValueType());
2750     CCCode = ISD::SETNE;
2751   }
2752
2753   // Update N to have the operands specified.
2754   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0),
2755                                 DAG.getCondCode(CCCode), NewLHS, NewRHS,
2756                                 N->getOperand(4)), 0);
2757 }
2758
2759 SDValue DAGTypeLegalizer::ExpandIntOp_SELECT_CC(SDNode *N) {
2760   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2761   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(4))->get();
2762   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2763
2764   // If ExpandSetCCOperands returned a scalar, we need to compare the result
2765   // against zero to select between true and false values.
2766   if (!NewRHS.getNode()) {
2767     NewRHS = DAG.getConstant(0, SDLoc(N), NewLHS.getValueType());
2768     CCCode = ISD::SETNE;
2769   }
2770
2771   // Update N to have the operands specified.
2772   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2773                                 N->getOperand(2), N->getOperand(3),
2774                                 DAG.getCondCode(CCCode)), 0);
2775 }
2776
2777 SDValue DAGTypeLegalizer::ExpandIntOp_SETCC(SDNode *N) {
2778   SDValue NewLHS = N->getOperand(0), NewRHS = N->getOperand(1);
2779   ISD::CondCode CCCode = cast<CondCodeSDNode>(N->getOperand(2))->get();
2780   IntegerExpandSetCCOperands(NewLHS, NewRHS, CCCode, SDLoc(N));
2781
2782   // If ExpandSetCCOperands returned a scalar, use it.
2783   if (!NewRHS.getNode()) {
2784     assert(NewLHS.getValueType() == N->getValueType(0) &&
2785            "Unexpected setcc expansion!");
2786     return NewLHS;
2787   }
2788
2789   // Otherwise, update N to have the operands specified.
2790   return SDValue(DAG.UpdateNodeOperands(N, NewLHS, NewRHS,
2791                                 DAG.getCondCode(CCCode)), 0);
2792 }
2793
2794 SDValue DAGTypeLegalizer::ExpandIntOp_Shift(SDNode *N) {
2795   // The value being shifted is legal, but the shift amount is too big.
2796   // It follows that either the result of the shift is undefined, or the
2797   // upper half of the shift amount is zero.  Just use the lower half.
2798   SDValue Lo, Hi;
2799   GetExpandedInteger(N->getOperand(1), Lo, Hi);
2800   return SDValue(DAG.UpdateNodeOperands(N, N->getOperand(0), Lo), 0);
2801 }
2802
2803 SDValue DAGTypeLegalizer::ExpandIntOp_RETURNADDR(SDNode *N) {
2804   // The argument of RETURNADDR / FRAMEADDR builtin is 32 bit contant.  This
2805   // surely makes pretty nice problems on 8/16 bit targets. Just truncate this
2806   // constant to valid type.
2807   SDValue Lo, Hi;
2808   GetExpandedInteger(N->getOperand(0), Lo, Hi);
2809   return SDValue(DAG.UpdateNodeOperands(N, Lo), 0);
2810 }
2811
2812 SDValue DAGTypeLegalizer::ExpandIntOp_SINT_TO_FP(SDNode *N) {
2813   SDValue Op = N->getOperand(0);
2814   EVT DstVT = N->getValueType(0);
2815   RTLIB::Libcall LC = RTLIB::getSINTTOFP(Op.getValueType(), DstVT);
2816   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2817          "Don't know how to expand this SINT_TO_FP!");
2818   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, SDLoc(N)).first;
2819 }
2820
2821 SDValue DAGTypeLegalizer::ExpandIntOp_STORE(StoreSDNode *N, unsigned OpNo) {
2822   if (ISD::isNormalStore(N))
2823     return ExpandOp_NormalStore(N, OpNo);
2824
2825   assert(ISD::isUNINDEXEDStore(N) && "Indexed store during type legalization!");
2826   assert(OpNo == 1 && "Can only expand the stored value so far");
2827
2828   EVT VT = N->getOperand(1).getValueType();
2829   EVT NVT = TLI.getTypeToTransformTo(*DAG.getContext(), VT);
2830   SDValue Ch  = N->getChain();
2831   SDValue Ptr = N->getBasePtr();
2832   unsigned Alignment = N->getAlignment();
2833   bool isVolatile = N->isVolatile();
2834   bool isNonTemporal = N->isNonTemporal();
2835   AAMDNodes AAInfo = N->getAAInfo();
2836   SDLoc dl(N);
2837   SDValue Lo, Hi;
2838
2839   assert(NVT.isByteSized() && "Expanded type not byte sized!");
2840
2841   if (N->getMemoryVT().bitsLE(NVT)) {
2842     GetExpandedInteger(N->getValue(), Lo, Hi);
2843     return DAG.getTruncStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2844                              N->getMemoryVT(), isVolatile, isNonTemporal,
2845                              Alignment, AAInfo);
2846   }
2847
2848   if (TLI.isLittleEndian()) {
2849     // Little-endian - low bits are at low addresses.
2850     GetExpandedInteger(N->getValue(), Lo, Hi);
2851
2852     Lo = DAG.getStore(Ch, dl, Lo, Ptr, N->getPointerInfo(),
2853                       isVolatile, isNonTemporal, Alignment, AAInfo);
2854
2855     unsigned ExcessBits =
2856       N->getMemoryVT().getSizeInBits() - NVT.getSizeInBits();
2857     EVT NEVT = EVT::getIntegerVT(*DAG.getContext(), ExcessBits);
2858
2859     // Increment the pointer to the other half.
2860     unsigned IncrementSize = NVT.getSizeInBits()/8;
2861     Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2862                       DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2863     Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr,
2864                            N->getPointerInfo().getWithOffset(IncrementSize),
2865                            NEVT, isVolatile, isNonTemporal,
2866                            MinAlign(Alignment, IncrementSize), AAInfo);
2867     return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2868   }
2869
2870   // Big-endian - high bits are at low addresses.  Favor aligned stores at
2871   // the cost of some bit-fiddling.
2872   GetExpandedInteger(N->getValue(), Lo, Hi);
2873
2874   EVT ExtVT = N->getMemoryVT();
2875   unsigned EBytes = ExtVT.getStoreSize();
2876   unsigned IncrementSize = NVT.getSizeInBits()/8;
2877   unsigned ExcessBits = (EBytes - IncrementSize)*8;
2878   EVT HiVT = EVT::getIntegerVT(*DAG.getContext(),
2879                                ExtVT.getSizeInBits() - ExcessBits);
2880
2881   if (ExcessBits < NVT.getSizeInBits()) {
2882     // Transfer high bits from the top of Lo to the bottom of Hi.
2883     Hi = DAG.getNode(ISD::SHL, dl, NVT, Hi,
2884                      DAG.getConstant(NVT.getSizeInBits() - ExcessBits, dl,
2885                                      TLI.getPointerTy()));
2886     Hi = DAG.getNode(ISD::OR, dl, NVT, Hi,
2887                      DAG.getNode(ISD::SRL, dl, NVT, Lo,
2888                                  DAG.getConstant(ExcessBits, dl,
2889                                                  TLI.getPointerTy())));
2890   }
2891
2892   // Store both the high bits and maybe some of the low bits.
2893   Hi = DAG.getTruncStore(Ch, dl, Hi, Ptr, N->getPointerInfo(),
2894                          HiVT, isVolatile, isNonTemporal, Alignment, AAInfo);
2895
2896   // Increment the pointer to the other half.
2897   Ptr = DAG.getNode(ISD::ADD, dl, Ptr.getValueType(), Ptr,
2898                     DAG.getConstant(IncrementSize, dl, Ptr.getValueType()));
2899   // Store the lowest ExcessBits bits in the second half.
2900   Lo = DAG.getTruncStore(Ch, dl, Lo, Ptr,
2901                          N->getPointerInfo().getWithOffset(IncrementSize),
2902                          EVT::getIntegerVT(*DAG.getContext(), ExcessBits),
2903                          isVolatile, isNonTemporal,
2904                          MinAlign(Alignment, IncrementSize), AAInfo);
2905   return DAG.getNode(ISD::TokenFactor, dl, MVT::Other, Lo, Hi);
2906 }
2907
2908 SDValue DAGTypeLegalizer::ExpandIntOp_TRUNCATE(SDNode *N) {
2909   SDValue InL, InH;
2910   GetExpandedInteger(N->getOperand(0), InL, InH);
2911   // Just truncate the low part of the source.
2912   return DAG.getNode(ISD::TRUNCATE, SDLoc(N), N->getValueType(0), InL);
2913 }
2914
2915 SDValue DAGTypeLegalizer::ExpandIntOp_UINT_TO_FP(SDNode *N) {
2916   SDValue Op = N->getOperand(0);
2917   EVT SrcVT = Op.getValueType();
2918   EVT DstVT = N->getValueType(0);
2919   SDLoc dl(N);
2920
2921   // The following optimization is valid only if every value in SrcVT (when
2922   // treated as signed) is representable in DstVT.  Check that the mantissa
2923   // size of DstVT is >= than the number of bits in SrcVT -1.
2924   const fltSemantics &sem = DAG.EVTToAPFloatSemantics(DstVT);
2925   if (APFloat::semanticsPrecision(sem) >= SrcVT.getSizeInBits()-1 &&
2926       TLI.getOperationAction(ISD::SINT_TO_FP, SrcVT) == TargetLowering::Custom){
2927     // Do a signed conversion then adjust the result.
2928     SDValue SignedConv = DAG.getNode(ISD::SINT_TO_FP, dl, DstVT, Op);
2929     SignedConv = TLI.LowerOperation(SignedConv, DAG);
2930
2931     // The result of the signed conversion needs adjusting if the 'sign bit' of
2932     // the incoming integer was set.  To handle this, we dynamically test to see
2933     // if it is set, and, if so, add a fudge factor.
2934
2935     const uint64_t F32TwoE32  = 0x4F800000ULL;
2936     const uint64_t F32TwoE64  = 0x5F800000ULL;
2937     const uint64_t F32TwoE128 = 0x7F800000ULL;
2938
2939     APInt FF(32, 0);
2940     if (SrcVT == MVT::i32)
2941       FF = APInt(32, F32TwoE32);
2942     else if (SrcVT == MVT::i64)
2943       FF = APInt(32, F32TwoE64);
2944     else if (SrcVT == MVT::i128)
2945       FF = APInt(32, F32TwoE128);
2946     else
2947       llvm_unreachable("Unsupported UINT_TO_FP!");
2948
2949     // Check whether the sign bit is set.
2950     SDValue Lo, Hi;
2951     GetExpandedInteger(Op, Lo, Hi);
2952     SDValue SignSet = DAG.getSetCC(dl,
2953                                    getSetCCResultType(Hi.getValueType()),
2954                                    Hi,
2955                                    DAG.getConstant(0, dl, Hi.getValueType()),
2956                                    ISD::SETLT);
2957
2958     // Build a 64 bit pair (0, FF) in the constant pool, with FF in the lo bits.
2959     SDValue FudgePtr = DAG.getConstantPool(
2960                                ConstantInt::get(*DAG.getContext(), FF.zext(64)),
2961                                            TLI.getPointerTy());
2962
2963     // Get a pointer to FF if the sign bit was set, or to 0 otherwise.
2964     SDValue Zero = DAG.getIntPtrConstant(0, dl);
2965     SDValue Four = DAG.getIntPtrConstant(4, dl);
2966     if (TLI.isBigEndian()) std::swap(Zero, Four);
2967     SDValue Offset = DAG.getSelect(dl, Zero.getValueType(), SignSet,
2968                                    Zero, Four);
2969     unsigned Alignment = cast<ConstantPoolSDNode>(FudgePtr)->getAlignment();
2970     FudgePtr = DAG.getNode(ISD::ADD, dl, FudgePtr.getValueType(),
2971                            FudgePtr, Offset);
2972     Alignment = std::min(Alignment, 4u);
2973
2974     // Load the value out, extending it from f32 to the destination float type.
2975     // FIXME: Avoid the extend by constructing the right constant pool?
2976     SDValue Fudge = DAG.getExtLoad(ISD::EXTLOAD, dl, DstVT, DAG.getEntryNode(),
2977                                    FudgePtr,
2978                                    MachinePointerInfo::getConstantPool(),
2979                                    MVT::f32,
2980                                    false, false, false, Alignment);
2981     return DAG.getNode(ISD::FADD, dl, DstVT, SignedConv, Fudge);
2982   }
2983
2984   // Otherwise, use a libcall.
2985   RTLIB::Libcall LC = RTLIB::getUINTTOFP(SrcVT, DstVT);
2986   assert(LC != RTLIB::UNKNOWN_LIBCALL &&
2987          "Don't know how to expand this UINT_TO_FP!");
2988   return TLI.makeLibCall(DAG, LC, DstVT, &Op, 1, true, dl).first;
2989 }
2990
2991 SDValue DAGTypeLegalizer::ExpandIntOp_ATOMIC_STORE(SDNode *N) {
2992   SDLoc dl(N);
2993   SDValue Swap = DAG.getAtomic(ISD::ATOMIC_SWAP, dl,
2994                                cast<AtomicSDNode>(N)->getMemoryVT(),
2995                                N->getOperand(0),
2996                                N->getOperand(1), N->getOperand(2),
2997                                cast<AtomicSDNode>(N)->getMemOperand(),
2998                                cast<AtomicSDNode>(N)->getOrdering(),
2999                                cast<AtomicSDNode>(N)->getSynchScope());
3000   return Swap.getValue(1);
3001 }
3002
3003
3004 SDValue DAGTypeLegalizer::PromoteIntRes_EXTRACT_SUBVECTOR(SDNode *N) {
3005   SDValue InOp0 = N->getOperand(0);
3006   EVT InVT = InOp0.getValueType();
3007
3008   EVT OutVT = N->getValueType(0);
3009   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3010   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3011   unsigned OutNumElems = OutVT.getVectorNumElements();
3012   EVT NOutVTElem = NOutVT.getVectorElementType();
3013
3014   SDLoc dl(N);
3015   SDValue BaseIdx = N->getOperand(1);
3016
3017   SmallVector<SDValue, 8> Ops;
3018   Ops.reserve(OutNumElems);
3019   for (unsigned i = 0; i != OutNumElems; ++i) {
3020
3021     // Extract the element from the original vector.
3022     SDValue Index = DAG.getNode(ISD::ADD, dl, BaseIdx.getValueType(),
3023       BaseIdx, DAG.getConstant(i, dl, BaseIdx.getValueType()));
3024     SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3025       InVT.getVectorElementType(), N->getOperand(0), Index);
3026
3027     SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, Ext);
3028     // Insert the converted element to the new vector.
3029     Ops.push_back(Op);
3030   }
3031
3032   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3033 }
3034
3035
3036 SDValue DAGTypeLegalizer::PromoteIntRes_VECTOR_SHUFFLE(SDNode *N) {
3037   ShuffleVectorSDNode *SV = cast<ShuffleVectorSDNode>(N);
3038   EVT VT = N->getValueType(0);
3039   SDLoc dl(N);
3040
3041   ArrayRef<int> NewMask = SV->getMask().slice(0, VT.getVectorNumElements());
3042
3043   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3044   SDValue V1 = GetPromotedInteger(N->getOperand(1));
3045   EVT OutVT = V0.getValueType();
3046
3047   return DAG.getVectorShuffle(OutVT, dl, V0, V1, NewMask);
3048 }
3049
3050
3051 SDValue DAGTypeLegalizer::PromoteIntRes_BUILD_VECTOR(SDNode *N) {
3052   EVT OutVT = N->getValueType(0);
3053   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3054   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3055   unsigned NumElems = N->getNumOperands();
3056   EVT NOutVTElem = NOutVT.getVectorElementType();
3057
3058   SDLoc dl(N);
3059
3060   SmallVector<SDValue, 8> Ops;
3061   Ops.reserve(NumElems);
3062   for (unsigned i = 0; i != NumElems; ++i) {
3063     SDValue Op;
3064     // BUILD_VECTOR integer operand types are allowed to be larger than the
3065     // result's element type. This may still be true after the promotion. For
3066     // example, we might be promoting (<v?i1> = BV <i32>, <i32>, ...) to
3067     // (v?i16 = BV <i32>, <i32>, ...), and we can't any_extend <i32> to <i16>.
3068     if (N->getOperand(i).getValueType().bitsLT(NOutVTElem))
3069       Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(i));
3070     else
3071       Op = N->getOperand(i);
3072     Ops.push_back(Op);
3073   }
3074
3075   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3076 }
3077
3078 SDValue DAGTypeLegalizer::PromoteIntRes_SCALAR_TO_VECTOR(SDNode *N) {
3079
3080   SDLoc dl(N);
3081
3082   assert(!N->getOperand(0).getValueType().isVector() &&
3083          "Input must be a scalar");
3084
3085   EVT OutVT = N->getValueType(0);
3086   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3087   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3088   EVT NOutVTElem = NOutVT.getVectorElementType();
3089
3090   SDValue Op = DAG.getNode(ISD::ANY_EXTEND, dl, NOutVTElem, N->getOperand(0));
3091
3092   return DAG.getNode(ISD::SCALAR_TO_VECTOR, dl, NOutVT, Op);
3093 }
3094
3095 SDValue DAGTypeLegalizer::PromoteIntRes_CONCAT_VECTORS(SDNode *N) {
3096   SDLoc dl(N);
3097
3098   EVT OutVT = N->getValueType(0);
3099   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3100   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3101
3102   EVT InElemTy = OutVT.getVectorElementType();
3103   EVT OutElemTy = NOutVT.getVectorElementType();
3104
3105   unsigned NumElem = N->getOperand(0).getValueType().getVectorNumElements();
3106   unsigned NumOutElem = NOutVT.getVectorNumElements();
3107   unsigned NumOperands = N->getNumOperands();
3108   assert(NumElem * NumOperands == NumOutElem &&
3109          "Unexpected number of elements");
3110
3111   // Take the elements from the first vector.
3112   SmallVector<SDValue, 8> Ops(NumOutElem);
3113   for (unsigned i = 0; i < NumOperands; ++i) {
3114     SDValue Op = N->getOperand(i);
3115     for (unsigned j = 0; j < NumElem; ++j) {
3116       SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3117                                 InElemTy, Op, DAG.getConstant(j, dl,
3118                                               TLI.getVectorIdxTy()));
3119       Ops[i * NumElem + j] = DAG.getNode(ISD::ANY_EXTEND, dl, OutElemTy, Ext);
3120     }
3121   }
3122
3123   return DAG.getNode(ISD::BUILD_VECTOR, dl, NOutVT, Ops);
3124 }
3125
3126 SDValue DAGTypeLegalizer::PromoteIntRes_INSERT_VECTOR_ELT(SDNode *N) {
3127   EVT OutVT = N->getValueType(0);
3128   EVT NOutVT = TLI.getTypeToTransformTo(*DAG.getContext(), OutVT);
3129   assert(NOutVT.isVector() && "This type must be promoted to a vector type");
3130
3131   EVT NOutVTElem = NOutVT.getVectorElementType();
3132
3133   SDLoc dl(N);
3134   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3135
3136   SDValue ConvElem = DAG.getNode(ISD::ANY_EXTEND, dl,
3137     NOutVTElem, N->getOperand(1));
3138   return DAG.getNode(ISD::INSERT_VECTOR_ELT, dl, NOutVT,
3139     V0, ConvElem, N->getOperand(2));
3140 }
3141
3142 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_VECTOR_ELT(SDNode *N) {
3143   SDLoc dl(N);
3144   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3145   SDValue V1 = DAG.getZExtOrTrunc(N->getOperand(1), dl, TLI.getVectorIdxTy());
3146   SDValue Ext = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl,
3147     V0->getValueType(0).getScalarType(), V0, V1);
3148
3149   // EXTRACT_VECTOR_ELT can return types which are wider than the incoming
3150   // element types. If this is the case then we need to expand the outgoing
3151   // value and not truncate it.
3152   return DAG.getAnyExtOrTrunc(Ext, dl, N->getValueType(0));
3153 }
3154
3155 SDValue DAGTypeLegalizer::PromoteIntOp_EXTRACT_SUBVECTOR(SDNode *N) {
3156   SDLoc dl(N);
3157   SDValue V0 = GetPromotedInteger(N->getOperand(0));
3158   MVT InVT = V0.getValueType().getSimpleVT();
3159   MVT OutVT = MVT::getVectorVT(InVT.getVectorElementType(),
3160                                N->getValueType(0).getVectorNumElements());
3161   SDValue Ext = DAG.getNode(ISD::EXTRACT_SUBVECTOR, dl, OutVT, V0, N->getOperand(1));
3162   return DAG.getNode(ISD::TRUNCATE, dl, N->getValueType(0), Ext);
3163 }
3164
3165 SDValue DAGTypeLegalizer::PromoteIntOp_CONCAT_VECTORS(SDNode *N) {
3166   SDLoc dl(N);
3167   unsigned NumElems = N->getNumOperands();
3168
3169   EVT RetSclrTy = N->getValueType(0).getVectorElementType();
3170
3171   SmallVector<SDValue, 8> NewOps;
3172   NewOps.reserve(NumElems);
3173
3174   // For each incoming vector
3175   for (unsigned VecIdx = 0; VecIdx != NumElems; ++VecIdx) {
3176     SDValue Incoming = GetPromotedInteger(N->getOperand(VecIdx));
3177     EVT SclrTy = Incoming->getValueType(0).getVectorElementType();
3178     unsigned NumElem = Incoming->getValueType(0).getVectorNumElements();
3179
3180     for (unsigned i=0; i<NumElem; ++i) {
3181       // Extract element from incoming vector
3182       SDValue Ex = DAG.getNode(ISD::EXTRACT_VECTOR_ELT, dl, SclrTy,
3183       Incoming, DAG.getConstant(i, dl, TLI.getVectorIdxTy()));
3184       SDValue Tr = DAG.getNode(ISD::TRUNCATE, dl, RetSclrTy, Ex);
3185       NewOps.push_back(Tr);
3186     }
3187   }
3188
3189   return DAG.getNode(ISD::BUILD_VECTOR, dl,  N->getValueType(0), NewOps);
3190 }