lib/CodeGen/DeadMachineInstructionElim.cpp

   1 //===- DeadMachineInstructionElim.cpp - Remove dead machine instructions --===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This is an extremely simple MachineInstr-level dead-code-elimination pass.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #define DEBUG_TYPE "codegen-dce"
  15 #include "llvm/CodeGen/Passes.h"
  16 #include "llvm/Pass.h"
  17 #include "llvm/CodeGen/MachineFunctionPass.h"
  18 #include "llvm/CodeGen/MachineRegisterInfo.h"
  19 #include "llvm/Support/Debug.h"
  20 #include "llvm/Support/raw_ostream.h"
  21 #include "llvm/Target/TargetInstrInfo.h"
  22 #include "llvm/Target/TargetMachine.h"
  23 #include "llvm/ADT/Statistic.h"
  24 using namespace llvm;
  25
  26 STATISTIC(NumDeletes,          "Number of dead instructions deleted");
  27
  28 namespace {
  29   class DeadMachineInstructionElim : public MachineFunctionPass {
  30     virtual bool runOnMachineFunction(MachineFunction &MF);
  31
  32     const TargetRegisterInfo *TRI;
  33     const MachineRegisterInfo *MRI;
  34     const TargetInstrInfo *TII;
  35     BitVector LivePhysRegs;
  36
  37   public:
  38     static char ID; // Pass identification, replacement for typeid
  39     DeadMachineInstructionElim() : MachineFunctionPass(&ID) {}
  40
  41   private:
  42     bool isDead(const MachineInstr *MI) const;
  43   };
  44 }
  45 char DeadMachineInstructionElim::ID = 0;
  46
  47 INITIALIZE_PASS(DeadMachineInstructionElim, "dead-mi-elimination",
  48                 "Remove dead machine instructions", false, false);
  49
  50 FunctionPass *llvm::createDeadMachineInstructionElimPass() {
  51   return new DeadMachineInstructionElim();
  52 }
  53
  54 bool DeadMachineInstructionElim::isDead(const MachineInstr *MI) const {
  55   // Don't delete instructions with side effects.
  56   bool SawStore = false;
  57   if (!MI->isSafeToMove(TII, 0, SawStore) && !MI->isPHI())
  58     return false;
  59
  60   // Examine each operand.
  61   for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
  62     const MachineOperand &MO = MI->getOperand(i);
  63     if (MO.isReg() && MO.isDef()) {
  64       unsigned Reg = MO.getReg();
  65       if (TargetRegisterInfo::isPhysicalRegister(Reg) ?
  66           LivePhysRegs[Reg] : !MRI->use_nodbg_empty(Reg)) {
  67         // This def has a non-debug use. Don't delete the instruction!
  68         return false;
  69       }
  70     }
  71   }
  72
  73   // If there are no defs with uses, the instruction is dead.
  74   return true;
  75 }
  76
  77 bool DeadMachineInstructionElim::runOnMachineFunction(MachineFunction &MF) {
  78   bool AnyChanges = false;
  79   MRI = &MF.getRegInfo();
  80   TRI = MF.getTarget().getRegisterInfo();
  81   TII = MF.getTarget().getInstrInfo();
  82
  83   // Compute a bitvector to represent all non-allocatable physregs.
  84   BitVector NonAllocatableRegs = TRI->getAllocatableSet(MF);
  85   NonAllocatableRegs.flip();
  86
  87   // Loop over all instructions in all blocks, from bottom to top, so that it's
  88   // more likely that chains of dependent but ultimately dead instructions will
  89   // be cleaned up.
  90   for (MachineFunction::reverse_iterator I = MF.rbegin(), E = MF.rend();
  91        I != E; ++I) {
  92     MachineBasicBlock *MBB = &*I;
  93
  94     // Start out assuming that all non-allocatable registers are live
  95     // out of this block.
  96     LivePhysRegs = NonAllocatableRegs;
  97
  98     // Also add any explicit live-out physregs for this block.
  99     if (!MBB->empty() && MBB->back().getDesc().isReturn())
 100       for (MachineRegisterInfo::liveout_iterator LOI = MRI->liveout_begin(),
 101            LOE = MRI->liveout_end(); LOI != LOE; ++LOI) {
 102         unsigned Reg = *LOI;
 103         if (TargetRegisterInfo::isPhysicalRegister(Reg))
 104           LivePhysRegs.set(Reg);
 105       }
 106
 107     // Now scan the instructions and delete dead ones, tracking physreg
 108     // liveness as we go.
 109     for (MachineBasicBlock::reverse_iterator MII = MBB->rbegin(),
 110          MIE = MBB->rend(); MII != MIE; ) {
 111       MachineInstr *MI = &*MII;
 112
 113       // If the instruction is dead, delete it!
 114       if (isDead(MI)) {
 115         DEBUG(dbgs() << "DeadMachineInstructionElim: DELETING: " << *MI);
 116         // It is possible that some DBG_VALUE instructions refer to this
 117         // instruction.  Examine each def operand for such references;
 118         // if found, mark the DBG_VALUE as undef (but don't delete it).
 119         for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 120           const MachineOperand &MO = MI->getOperand(i);
 121           if (!MO.isReg() || !MO.isDef())
 122             continue;
 123           unsigned Reg = MO.getReg();
 124           if (!TargetRegisterInfo::isVirtualRegister(Reg))
 125             continue;
 126           MachineRegisterInfo::use_iterator nextI;
 127           for (MachineRegisterInfo::use_iterator I = MRI->use_begin(Reg),
 128                E = MRI->use_end(); I!=E; I=nextI) {
 129             nextI = llvm::next(I);  // I is invalidated by the setReg
 130             MachineOperand& Use = I.getOperand();
 131             MachineInstr *UseMI = Use.getParent();
 132             if (UseMI==MI)
 133               continue;
 134             assert(Use.isDebug());
 135             UseMI->getOperand(0).setReg(0U);
 136           }
 137         }
 138         AnyChanges = true;
 139         MI->eraseFromParent();
 140         ++NumDeletes;
 141         MIE = MBB->rend();
 142         // MII is now pointing to the next instruction to process,
 143         // so don't increment it.
 144         continue;
 145       }
 146
 147       // Record the physreg defs.
 148       for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 149         const MachineOperand &MO = MI->getOperand(i);
 150         if (MO.isReg() && MO.isDef()) {
 151           unsigned Reg = MO.getReg();
 152           if (Reg != 0 && TargetRegisterInfo::isPhysicalRegister(Reg)) {
 153             LivePhysRegs.reset(Reg);
 154             // Check the subreg set, not the alias set, because a def
 155             // of a super-register may still be partially live after
 156             // this def.
 157             for (const unsigned *SubRegs = TRI->getSubRegisters(Reg);
 158                  *SubRegs; ++SubRegs)
 159               LivePhysRegs.reset(*SubRegs);
 160           }
 161         }
 162       }
 163       // Record the physreg uses, after the defs, in case a physreg is
 164       // both defined and used in the same instruction.
 165       for (unsigned i = 0, e = MI->getNumOperands(); i != e; ++i) {
 166         const MachineOperand &MO = MI->getOperand(i);
 167         if (MO.isReg() && MO.isUse()) {
 168           unsigned Reg = MO.getReg();
 169           if (Reg != 0 && TargetRegisterInfo::isPhysicalRegister(Reg)) {
 170             LivePhysRegs.set(Reg);
 171             for (const unsigned *AliasSet = TRI->getAliasSet(Reg);
 172                  *AliasSet; ++AliasSet)
 173               LivePhysRegs.set(*AliasSet);
 174           }
 175         }
 176       }
 177
 178       // We didn't delete the current instruction, so increment MII to
 179       // the next one.
 180       ++MII;
 181     }
 182   }
 183
 184   LivePhysRegs.clear();
 185   return AnyChanges;
 186 }