include/llvm/CodeGen/ISDOpcodes.h

   1 //===-- llvm/CodeGen/ISDOpcodes.h - CodeGen opcodes -------------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file declares codegen opcodes and related utilities.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 #ifndef LLVM_CODEGEN_ISDOPCODES_H
  15 #define LLVM_CODEGEN_ISDOPCODES_H
  16
  17 namespace llvm {
  18
  19 /// ISD namespace - This namespace contains an enum which represents all of the
  20 /// SelectionDAG node types and value types.
  21 ///
  22 namespace ISD {
  23
  24   //===--------------------------------------------------------------------===//
  25   /// ISD::NodeType enum - This enum defines the target-independent operators
  26   /// for a SelectionDAG.
  27   ///
  28   /// Targets may also define target-dependent operator codes for SDNodes. For
  29   /// example, on x86, these are the enum values in the X86ISD namespace.
  30   /// Targets should aim to use target-independent operators to model their
  31   /// instruction sets as much as possible, and only use target-dependent
  32   /// operators when they have special requirements.
  33   ///
  34   /// Finally, during and after selection proper, SNodes may use special
  35   /// operator codes that correspond directly with MachineInstr opcodes. These
  36   /// are used to represent selected instructions. See the isMachineOpcode()
  37   /// and getMachineOpcode() member functions of SDNode.
  38   ///
  39   enum NodeType {
  40     /// DELETED_NODE - This is an illegal value that is used to catch
  41     /// errors.  This opcode is not a legal opcode for any node.
  42     DELETED_NODE,
  43
  44     /// EntryToken - This is the marker used to indicate the start of a region.
  45     EntryToken,
  46
  47     /// TokenFactor - This node takes multiple tokens as input and produces a
  48     /// single token result. This is used to represent the fact that the operand
  49     /// operators are independent of each other.
  50     TokenFactor,
  51
  52     /// AssertSext, AssertZext - These nodes record if a register contains a
  53     /// value that has already been zero or sign extended from a narrower type.
  54     /// These nodes take two operands.  The first is the node that has already
  55     /// been extended, and the second is a value type node indicating the width
  56     /// of the extension
  57     AssertSext, AssertZext,
  58
  59     /// Various leaf nodes.
  60     BasicBlock, VALUETYPE, CONDCODE, Register, RegisterMask,
  61     Constant, ConstantFP,
  62     GlobalAddress, GlobalTLSAddress, FrameIndex,
  63     JumpTable, ConstantPool, ExternalSymbol, BlockAddress,
  64
  65     /// The address of the GOT
  66     GLOBAL_OFFSET_TABLE,
  67
  68     /// FRAMEADDR, RETURNADDR - These nodes represent llvm.frameaddress and
  69     /// llvm.returnaddress on the DAG.  These nodes take one operand, the index
  70     /// of the frame or return address to return.  An index of zero corresponds
  71     /// to the current function's frame or return address, an index of one to
  72     /// the parent's frame or return address, and so on.
  73     FRAMEADDR, RETURNADDR,
  74
  75     /// LOCAL_RECOVER - Represents the llvm.localrecover intrinsic.
  76     /// Materializes the offset from the local object pointer of another
  77     /// function to a particular local object passed to llvm.localescape. The
  78     /// operand is the MCSymbol label used to represent this offset, since
  79     /// typically the offset is not known until after code generation of the
  80     /// parent.
  81     LOCAL_RECOVER,
  82
  83     /// READ_REGISTER, WRITE_REGISTER - This node represents llvm.register on
  84     /// the DAG, which implements the named register global variables extension.
  85     READ_REGISTER,
  86     WRITE_REGISTER,
  87
  88     /// FRAME_TO_ARGS_OFFSET - This node represents offset from frame pointer to
  89     /// first (possible) on-stack argument. This is needed for correct stack
  90     /// adjustment during unwind.
  91     FRAME_TO_ARGS_OFFSET,
  92
  93     /// OUTCHAIN = EH_RETURN(INCHAIN, OFFSET, HANDLER) - This node represents
  94     /// 'eh_return' gcc dwarf builtin, which is used to return from
  95     /// exception. The general meaning is: adjust stack by OFFSET and pass
  96     /// execution to HANDLER. Many platform-related details also :)
  97     EH_RETURN,
  98
  99     /// RESULT, OUTCHAIN = EH_SJLJ_SETJMP(INCHAIN, buffer)
 100     /// This corresponds to the eh.sjlj.setjmp intrinsic.
 101     /// It takes an input chain and a pointer to the jump buffer as inputs
 102     /// and returns an outchain.
 103     EH_SJLJ_SETJMP,
 104
 105     /// OUTCHAIN = EH_SJLJ_LONGJMP(INCHAIN, buffer)
 106     /// This corresponds to the eh.sjlj.longjmp intrinsic.
 107     /// It takes an input chain and a pointer to the jump buffer as inputs
 108     /// and returns an outchain.
 109     EH_SJLJ_LONGJMP,
 110
 111     /// OUTCHAIN = EH_SJLJ_SETUP_DISPATCH(INCHAIN)
 112     /// The target initializes the dispatch table here.
 113     EH_SJLJ_SETUP_DISPATCH,
 114
 115     /// TargetConstant* - Like Constant*, but the DAG does not do any folding,
 116     /// simplification, or lowering of the constant. They are used for constants
 117     /// which are known to fit in the immediate fields of their users, or for
 118     /// carrying magic numbers which are not values which need to be
 119     /// materialized in registers.
 120     TargetConstant,
 121     TargetConstantFP,
 122
 123     /// TargetGlobalAddress - Like GlobalAddress, but the DAG does no folding or
 124     /// anything else with this node, and this is valid in the target-specific
 125     /// dag, turning into a GlobalAddress operand.
 126     TargetGlobalAddress,
 127     TargetGlobalTLSAddress,
 128     TargetFrameIndex,
 129     TargetJumpTable,
 130     TargetConstantPool,
 131     TargetExternalSymbol,
 132     TargetBlockAddress,
 133
 134     MCSymbol,
 135
 136     /// TargetIndex - Like a constant pool entry, but with completely
 137     /// target-dependent semantics. Holds target flags, a 32-bit index, and a
 138     /// 64-bit index. Targets can use this however they like.
 139     TargetIndex,
 140
 141     /// RESULT = INTRINSIC_WO_CHAIN(INTRINSICID, arg1, arg2, ...)
 142     /// This node represents a target intrinsic function with no side effects.
 143     /// The first operand is the ID number of the intrinsic from the
 144     /// llvm::Intrinsic namespace.  The operands to the intrinsic follow.  The
 145     /// node returns the result of the intrinsic.
 146     INTRINSIC_WO_CHAIN,
 147
 148     /// RESULT,OUTCHAIN = INTRINSIC_W_CHAIN(INCHAIN, INTRINSICID, arg1, ...)
 149     /// This node represents a target intrinsic function with side effects that
 150     /// returns a result.  The first operand is a chain pointer.  The second is
 151     /// the ID number of the intrinsic from the llvm::Intrinsic namespace.  The
 152     /// operands to the intrinsic follow.  The node has two results, the result
 153     /// of the intrinsic and an output chain.
 154     INTRINSIC_W_CHAIN,
 155
 156     /// OUTCHAIN = INTRINSIC_VOID(INCHAIN, INTRINSICID, arg1, arg2, ...)
 157     /// This node represents a target intrinsic function with side effects that
 158     /// does not return a result.  The first operand is a chain pointer.  The
 159     /// second is the ID number of the intrinsic from the llvm::Intrinsic
 160     /// namespace.  The operands to the intrinsic follow.
 161     INTRINSIC_VOID,
 162
 163     /// CopyToReg - This node has three operands: a chain, a register number to
 164     /// set to this value, and a value.
 165     CopyToReg,
 166
 167     /// CopyFromReg - This node indicates that the input value is a virtual or
 168     /// physical register that is defined outside of the scope of this
 169     /// SelectionDAG.  The register is available from the RegisterSDNode object.
 170     CopyFromReg,
 171
 172     /// UNDEF - An undefined node.
 173     UNDEF,
 174
 175     /// EXTRACT_ELEMENT - This is used to get the lower or upper (determined by
 176     /// a Constant, which is required to be operand #1) half of the integer or
 177     /// float value specified as operand #0.  This is only for use before
 178     /// legalization, for values that will be broken into multiple registers.
 179     EXTRACT_ELEMENT,
 180
 181     /// BUILD_PAIR - This is the opposite of EXTRACT_ELEMENT in some ways.
 182     /// Given two values of the same integer value type, this produces a value
 183     /// twice as big.  Like EXTRACT_ELEMENT, this can only be used before
 184     /// legalization.
 185     BUILD_PAIR,
 186
 187     /// MERGE_VALUES - This node takes multiple discrete operands and returns
 188     /// them all as its individual results.  This nodes has exactly the same
 189     /// number of inputs and outputs. This node is useful for some pieces of the
 190     /// code generator that want to think about a single node with multiple
 191     /// results, not multiple nodes.
 192     MERGE_VALUES,
 193
 194     /// Simple integer binary arithmetic operators.
 195     ADD, SUB, MUL, SDIV, UDIV, SREM, UREM,
 196
 197     /// SMUL_LOHI/UMUL_LOHI - Multiply two integers of type iN, producing
 198     /// a signed/unsigned value of type i[2*N], and return the full value as
 199     /// two results, each of type iN.
 200     SMUL_LOHI, UMUL_LOHI,
 201
 202     /// SDIVREM/UDIVREM - Divide two integers and produce both a quotient and
 203     /// remainder result.
 204     SDIVREM, UDIVREM,
 205
 206     /// CARRY_FALSE - This node is used when folding other nodes,
 207     /// like ADDC/SUBC, which indicate the carry result is always false.
 208     CARRY_FALSE,
 209
 210     /// Carry-setting nodes for multiple precision addition and subtraction.
 211     /// These nodes take two operands of the same value type, and produce two
 212     /// results.  The first result is the normal add or sub result, the second
 213     /// result is the carry flag result.
 214     ADDC, SUBC,
 215
 216     /// Carry-using nodes for multiple precision addition and subtraction. These
 217     /// nodes take three operands: The first two are the normal lhs and rhs to
 218     /// the add or sub, and the third is the input carry flag.  These nodes
 219     /// produce two results; the normal result of the add or sub, and the output
 220     /// carry flag.  These nodes both read and write a carry flag to allow them
 221     /// to them to be chained together for add and sub of arbitrarily large
 222     /// values.
 223     ADDE, SUBE,
 224
 225     /// RESULT, BOOL = [SU]ADDO(LHS, RHS) - Overflow-aware nodes for addition.
 226     /// These nodes take two operands: the normal LHS and RHS to the add. They
 227     /// produce two results: the normal result of the add, and a boolean that
 228     /// indicates if an overflow occurred (*not* a flag, because it may be store
 229     /// to memory, etc.).  If the type of the boolean is not i1 then the high
 230     /// bits conform to getBooleanContents.
 231     /// These nodes are generated from llvm.[su]add.with.overflow intrinsics.
 232     SADDO, UADDO,
 233
 234     /// Same for subtraction.
 235     SSUBO, USUBO,
 236
 237     /// Same for multiplication.
 238     SMULO, UMULO,
 239
 240     /// Simple binary floating point operators.
 241     FADD, FSUB, FMUL, FDIV, FREM,
 242
 243     /// FMA - Perform a * b + c with no intermediate rounding step.
 244     FMA,
 245
 246     /// FMAD - Perform a * b + c, while getting the same result as the
 247     /// separately rounded operations.
 248     FMAD,
 249
 250     /// FCOPYSIGN(X, Y) - Return the value of X with the sign of Y.  NOTE: This
 251     /// DAG node does not require that X and Y have the same type, just that
 252     /// they are both floating point.  X and the result must have the same type.
 253     /// FCOPYSIGN(f32, f64) is allowed.
 254     FCOPYSIGN,
 255
 256     /// INT = FGETSIGN(FP) - Return the sign bit of the specified floating point
 257     /// value as an integer 0/1 value.
 258     FGETSIGN,
 259
 260     /// BUILD_VECTOR(ELT0, ELT1, ELT2, ELT3,...) - Return a vector with the
 261     /// specified, possibly variable, elements.  The number of elements is
 262     /// required to be a power of two.  The types of the operands must all be
 263     /// the same and must match the vector element type, except that integer
 264     /// types are allowed to be larger than the element type, in which case
 265     /// the operands are implicitly truncated.
 266     BUILD_VECTOR,
 267
 268     /// INSERT_VECTOR_ELT(VECTOR, VAL, IDX) - Returns VECTOR with the element
 269     /// at IDX replaced with VAL.  If the type of VAL is larger than the vector
 270     /// element type then VAL is truncated before replacement.
 271     INSERT_VECTOR_ELT,
 272
 273     /// EXTRACT_VECTOR_ELT(VECTOR, IDX) - Returns a single element from VECTOR
 274     /// identified by the (potentially variable) element number IDX.  If the
 275     /// return type is an integer type larger than the element type of the
 276     /// vector, the result is extended to the width of the return type.
 277     EXTRACT_VECTOR_ELT,
 278
 279     /// CONCAT_VECTORS(VECTOR0, VECTOR1, ...) - Given a number of values of
 280     /// vector type with the same length and element type, this produces a
 281     /// concatenated vector result value, with length equal to the sum of the
 282     /// lengths of the input vectors.
 283     CONCAT_VECTORS,
 284
 285     /// INSERT_SUBVECTOR(VECTOR1, VECTOR2, IDX) - Returns a vector
 286     /// with VECTOR2 inserted into VECTOR1 at the (potentially
 287     /// variable) element number IDX, which must be a multiple of the
 288     /// VECTOR2 vector length.  The elements of VECTOR1 starting at
 289     /// IDX are overwritten with VECTOR2.  Elements IDX through
 290     /// vector_length(VECTOR2) must be valid VECTOR1 indices.
 291     INSERT_SUBVECTOR,
 292
 293     /// EXTRACT_SUBVECTOR(VECTOR, IDX) - Returns a subvector from VECTOR (an
 294     /// vector value) starting with the element number IDX, which must be a
 295     /// constant multiple of the result vector length.
 296     EXTRACT_SUBVECTOR,
 297
 298     /// VECTOR_SHUFFLE(VEC1, VEC2) - Returns a vector, of the same type as
 299     /// VEC1/VEC2.  A VECTOR_SHUFFLE node also contains an array of constant int
 300     /// values that indicate which value (or undef) each result element will
 301     /// get.  These constant ints are accessible through the
 302     /// ShuffleVectorSDNode class.  This is quite similar to the Altivec
 303     /// 'vperm' instruction, except that the indices must be constants and are
 304     /// in terms of the element size of VEC1/VEC2, not in terms of bytes.
 305     VECTOR_SHUFFLE,
 306
 307     /// SCALAR_TO_VECTOR(VAL) - This represents the operation of loading a
 308     /// scalar value into element 0 of the resultant vector type.  The top
 309     /// elements 1 to N-1 of the N-element vector are undefined.  The type
 310     /// of the operand must match the vector element type, except when they
 311     /// are integer types.  In this case the operand is allowed to be wider
 312     /// than the vector element type, and is implicitly truncated to it.
 313     SCALAR_TO_VECTOR,
 314
 315     /// MULHU/MULHS - Multiply high - Multiply two integers of type iN,
 316     /// producing an unsigned/signed value of type i[2*N], then return the top
 317     /// part.
 318     MULHU, MULHS,
 319
 320     /// [US]{MIN/MAX} - Binary minimum or maximum or signed or unsigned
 321     /// integers.
 322     SMIN, SMAX, UMIN, UMAX,
 323
 324     /// Bitwise operators - logical and, logical or, logical xor.
 325     AND, OR, XOR,
 326
 327     /// Shift and rotation operations.  After legalization, the type of the
 328     /// shift amount is known to be TLI.getShiftAmountTy().  Before legalization
 329     /// the shift amount can be any type, but care must be taken to ensure it is
 330     /// large enough.  TLI.getShiftAmountTy() is i8 on some targets, but before
 331     /// legalization, types like i1024 can occur and i8 doesn't have enough bits
 332     /// to represent the shift amount.
 333     /// When the 1st operand is a vector, the shift amount must be in the same
 334     /// type. (TLI.getShiftAmountTy() will return the same type when the input
 335     /// type is a vector.)
 336     SHL, SRA, SRL, ROTL, ROTR,
 337
 338     /// Byte Swap and Counting operators.
 339     BSWAP, CTTZ, CTLZ, CTPOP, BITREVERSE,
 340
 341     /// [SU]ABSDIFF - Signed/Unsigned absolute difference of two input integer
 342     /// vector. These nodes are generated from llvm.*absdiff* intrinsics.
 343     SABSDIFF, UABSDIFF,
 344
 345     /// Bit counting operators with an undefined result for zero inputs.
 346     CTTZ_ZERO_UNDEF, CTLZ_ZERO_UNDEF,
 347
 348     /// Select(COND, TRUEVAL, FALSEVAL).  If the type of the boolean COND is not
 349     /// i1 then the high bits must conform to getBooleanContents.
 350     SELECT,
 351
 352     /// Select with a vector condition (op #0) and two vector operands (ops #1
 353     /// and #2), returning a vector result.  All vectors have the same length.
 354     /// Much like the scalar select and setcc, each bit in the condition selects
 355     /// whether the corresponding result element is taken from op #1 or op #2.
 356     /// At first, the VSELECT condition is of vXi1 type. Later, targets may
 357     /// change the condition type in order to match the VSELECT node using a
 358     /// pattern. The condition follows the BooleanContent format of the target.
 359     VSELECT,
 360
 361     /// Select with condition operator - This selects between a true value and
 362     /// a false value (ops #2 and #3) based on the boolean result of comparing
 363     /// the lhs and rhs (ops #0 and #1) of a conditional expression with the
 364     /// condition code in op #4, a CondCodeSDNode.
 365     SELECT_CC,
 366
 367     /// SetCC operator - This evaluates to a true value iff the condition is
 368     /// true.  If the result value type is not i1 then the high bits conform
 369     /// to getBooleanContents.  The operands to this are the left and right
 370     /// operands to compare (ops #0, and #1) and the condition code to compare
 371     /// them with (op #2) as a CondCodeSDNode. If the operands are vector types
 372     /// then the result type must also be a vector type.
 373     SETCC,
 374
 375     /// Like SetCC, ops #0 and #1 are the LHS and RHS operands to compare, but
 376     /// op #2 is a *carry value*. This operator checks the result of
 377     /// "LHS - RHS - Carry", and can be used to compare two wide integers:
 378     /// (setcce lhshi rhshi (subc lhslo rhslo) cc). Only valid for integers.
 379     SETCCE,
 380
 381     /// SHL_PARTS/SRA_PARTS/SRL_PARTS - These operators are used for expanded
 382     /// integer shift operations.  The operation ordering is:
 383     ///       [Lo,Hi] = op [LoLHS,HiLHS], Amt
 384     SHL_PARTS, SRA_PARTS, SRL_PARTS,
 385
 386     /// Conversion operators.  These are all single input single output
 387     /// operations.  For all of these, the result type must be strictly
 388     /// wider or narrower (depending on the operation) than the source
 389     /// type.
 390
 391     /// SIGN_EXTEND - Used for integer types, replicating the sign bit
 392     /// into new bits.
 393     SIGN_EXTEND,
 394
 395     /// ZERO_EXTEND - Used for integer types, zeroing the new bits.
 396     ZERO_EXTEND,
 397
 398     /// ANY_EXTEND - Used for integer types.  The high bits are undefined.
 399     ANY_EXTEND,
 400
 401     /// TRUNCATE - Completely drop the high bits.
 402     TRUNCATE,
 403
 404     /// [SU]INT_TO_FP - These operators convert integers (whose interpreted sign
 405     /// depends on the first letter) to floating point.
 406     SINT_TO_FP,
 407     UINT_TO_FP,
 408
 409     /// SIGN_EXTEND_INREG - This operator atomically performs a SHL/SRA pair to
 410     /// sign extend a small value in a large integer register (e.g. sign
 411     /// extending the low 8 bits of a 32-bit register to fill the top 24 bits
 412     /// with the 7th bit).  The size of the smaller type is indicated by the 1th
 413     /// operand, a ValueType node.
 414     SIGN_EXTEND_INREG,
 415
 416     /// ANY_EXTEND_VECTOR_INREG(Vector) - This operator represents an
 417     /// in-register any-extension of the low lanes of an integer vector. The
 418     /// result type must have fewer elements than the operand type, and those
 419     /// elements must be larger integer types such that the total size of the
 420     /// operand type and the result type match. Each of the low operand
 421     /// elements is any-extended into the corresponding, wider result
 422     /// elements with the high bits becoming undef.
 423     ANY_EXTEND_VECTOR_INREG,
 424
 425     /// SIGN_EXTEND_VECTOR_INREG(Vector) - This operator represents an
 426     /// in-register sign-extension of the low lanes of an integer vector. The
 427     /// result type must have fewer elements than the operand type, and those
 428     /// elements must be larger integer types such that the total size of the
 429     /// operand type and the result type match. Each of the low operand
 430     /// elements is sign-extended into the corresponding, wider result
 431     /// elements.
 432     // FIXME: The SIGN_EXTEND_INREG node isn't specifically limited to
 433     // scalars, but it also doesn't handle vectors well. Either it should be
 434     // restricted to scalars or this node (and its handling) should be merged
 435     // into it.
 436     SIGN_EXTEND_VECTOR_INREG,
 437
 438     /// ZERO_EXTEND_VECTOR_INREG(Vector) - This operator represents an
 439     /// in-register zero-extension of the low lanes of an integer vector. The
 440     /// result type must have fewer elements than the operand type, and those
 441     /// elements must be larger integer types such that the total size of the
 442     /// operand type and the result type match. Each of the low operand
 443     /// elements is zero-extended into the corresponding, wider result
 444     /// elements.
 445     ZERO_EXTEND_VECTOR_INREG,
 446
 447     /// FP_TO_[US]INT - Convert a floating point value to a signed or unsigned
 448     /// integer.
 449     FP_TO_SINT,
 450     FP_TO_UINT,
 451
 452     /// X = FP_ROUND(Y, TRUNC) - Rounding 'Y' from a larger floating point type
 453     /// down to the precision of the destination VT.  TRUNC is a flag, which is
 454     /// always an integer that is zero or one.  If TRUNC is 0, this is a
 455     /// normal rounding, if it is 1, this FP_ROUND is known to not change the
 456     /// value of Y.
 457     ///
 458     /// The TRUNC = 1 case is used in cases where we know that the value will
 459     /// not be modified by the node, because Y is not using any of the extra
 460     /// precision of source type.  This allows certain transformations like
 461     /// FP_EXTEND(FP_ROUND(X,1)) -> X which are not safe for
 462     /// FP_EXTEND(FP_ROUND(X,0)) because the extra bits aren't removed.
 463     FP_ROUND,
 464
 465     /// FLT_ROUNDS_ - Returns current rounding mode:
 466     /// -1 Undefined
 467     ///  0 Round to 0
 468     ///  1 Round to nearest
 469     ///  2 Round to +inf
 470     ///  3 Round to -inf
 471     FLT_ROUNDS_,
 472
 473     /// X = FP_ROUND_INREG(Y, VT) - This operator takes an FP register, and
 474     /// rounds it to a floating point value.  It then promotes it and returns it
 475     /// in a register of the same size.  This operation effectively just
 476     /// discards excess precision.  The type to round down to is specified by
 477     /// the VT operand, a VTSDNode.
 478     FP_ROUND_INREG,
 479
 480     /// X = FP_EXTEND(Y) - Extend a smaller FP type into a larger FP type.
 481     FP_EXTEND,
 482
 483     /// BITCAST - This operator converts between integer, vector and FP
 484     /// values, as if the value was stored to memory with one type and loaded
 485     /// from the same address with the other type (or equivalently for vector
 486     /// format conversions, etc).  The source and result are required to have
 487     /// the same bit size (e.g.  f32 <-> i32).  This can also be used for
 488     /// int-to-int or fp-to-fp conversions, but that is a noop, deleted by
 489     /// getNode().
 490     BITCAST,
 491
 492     /// ADDRSPACECAST - This operator converts between pointers of different
 493     /// address spaces.
 494     ADDRSPACECAST,
 495
 496     /// CONVERT_RNDSAT - This operator is used to support various conversions
 497     /// between various types (float, signed, unsigned and vectors of those
 498     /// types) with rounding and saturation. NOTE: Avoid using this operator as
 499     /// most target don't support it and the operator might be removed in the
 500     /// future. It takes the following arguments:
 501     ///   0) value
 502     ///   1) dest type (type to convert to)
 503     ///   2) src type (type to convert from)
 504     ///   3) rounding imm
 505     ///   4) saturation imm
 506     ///   5) ISD::CvtCode indicating the type of conversion to do
 507     CONVERT_RNDSAT,
 508
 509     /// FP16_TO_FP, FP_TO_FP16 - These operators are used to perform promotions
 510     /// and truncation for half-precision (16 bit) floating numbers. These nodes
 511     /// form a semi-softened interface for dealing with f16 (as an i16), which
 512     /// is often a storage-only type but has native conversions.
 513     FP16_TO_FP, FP_TO_FP16,
 514
 515     /// FNEG, FABS, FSQRT, FSIN, FCOS, FPOWI, FPOW,
 516     /// FLOG, FLOG2, FLOG10, FEXP, FEXP2,
 517     /// FCEIL, FTRUNC, FRINT, FNEARBYINT, FROUND, FFLOOR - Perform various unary
 518     /// floating point operations. These are inspired by libm.
 519     FNEG, FABS, FSQRT, FSIN, FCOS, FPOWI, FPOW,
 520     FLOG, FLOG2, FLOG10, FEXP, FEXP2,
 521     FCEIL, FTRUNC, FRINT, FNEARBYINT, FROUND, FFLOOR,
 522     /// FMINNUM/FMAXNUM - Perform floating-point minimum or maximum on two
 523     /// values.
 524     /// In the case where a single input is NaN, the non-NaN input is returned.
 525     ///
 526     /// The return value of (FMINNUM 0.0, -0.0) could be either 0.0 or -0.0.
 527     FMINNUM, FMAXNUM,
 528     /// FMINNAN/FMAXNAN - Behave identically to FMINNUM/FMAXNUM, except that
 529     /// when a single input is NaN, NaN is returned.
 530     FMINNAN, FMAXNAN,
 531
 532     /// FSINCOS - Compute both fsin and fcos as a single operation.
 533     FSINCOS,
 534
 535     /// LOAD and STORE have token chains as their first operand, then the same
 536     /// operands as an LLVM load/store instruction, then an offset node that
 537     /// is added / subtracted from the base pointer to form the address (for
 538     /// indexed memory ops).
 539     LOAD, STORE,
 540
 541     /// DYNAMIC_STACKALLOC - Allocate some number of bytes on the stack aligned
 542     /// to a specified boundary.  This node always has two return values: a new
 543     /// stack pointer value and a chain. The first operand is the token chain,
 544     /// the second is the number of bytes to allocate, and the third is the
 545     /// alignment boundary.  The size is guaranteed to be a multiple of the
 546     /// stack alignment, and the alignment is guaranteed to be bigger than the
 547     /// stack alignment (if required) or 0 to get standard stack alignment.
 548     DYNAMIC_STACKALLOC,
 549
 550     /// Control flow instructions.  These all have token chains.
 551
 552     /// BR - Unconditional branch.  The first operand is the chain
 553     /// operand, the second is the MBB to branch to.
 554     BR,
 555
 556     /// BRIND - Indirect branch.  The first operand is the chain, the second
 557     /// is the value to branch to, which must be of the same type as the
 558     /// target's pointer type.
 559     BRIND,
 560
 561     /// BR_JT - Jumptable branch. The first operand is the chain, the second
 562     /// is the jumptable index, the last one is the jumptable entry index.
 563     BR_JT,
 564
 565     /// BRCOND - Conditional branch.  The first operand is the chain, the
 566     /// second is the condition, the third is the block to branch to if the
 567     /// condition is true.  If the type of the condition is not i1, then the
 568     /// high bits must conform to getBooleanContents.
 569     BRCOND,
 570
 571     /// BR_CC - Conditional branch.  The behavior is like that of SELECT_CC, in
 572     /// that the condition is represented as condition code, and two nodes to
 573     /// compare, rather than as a combined SetCC node.  The operands in order
 574     /// are chain, cc, lhs, rhs, block to branch to if condition is true.
 575     BR_CC,
 576
 577     /// INLINEASM - Represents an inline asm block.  This node always has two
 578     /// return values: a chain and a flag result.  The inputs are as follows:
 579     ///   Operand #0  : Input chain.
 580     ///   Operand #1  : a ExternalSymbolSDNode with a pointer to the asm string.
 581     ///   Operand #2  : a MDNodeSDNode with the !srcloc metadata.
 582     ///   Operand #3  : HasSideEffect, IsAlignStack bits.
 583     ///   After this, it is followed by a list of operands with this format:
 584     ///     ConstantSDNode: Flags that encode whether it is a mem or not, the
 585     ///                     of operands that follow, etc.  See InlineAsm.h.
 586     ///     ... however many operands ...
 587     ///   Operand #last: Optional, an incoming flag.
 588     ///
 589     /// The variable width operands are required to represent target addressing
 590     /// modes as a single "operand", even though they may have multiple
 591     /// SDOperands.
 592     INLINEASM,
 593
 594     /// EH_LABEL - Represents a label in mid basic block used to track
 595     /// locations needed for debug and exception handling tables.  These nodes
 596     /// take a chain as input and return a chain.
 597     EH_LABEL,
 598
 599     /// CATCHPAD - Represents a catchpad instruction.
 600     CATCHPAD,
 601
 602     /// CATCHRET - Represents a return from a catch block funclet. Used for
 603     /// MSVC compatible exception handling. Takes a chain operand and a
 604     /// destination basic block operand.
 605     CATCHRET,
 606
 607     /// CLEANUPRET - Represents a return from a cleanup block funclet.  Used for
 608     /// MSVC compatible exception handling. Takes only a chain operand.
 609     CLEANUPRET,
 610
 611     /// STACKSAVE - STACKSAVE has one operand, an input chain.  It produces a
 612     /// value, the same type as the pointer type for the system, and an output
 613     /// chain.
 614     STACKSAVE,
 615
 616     /// STACKRESTORE has two operands, an input chain and a pointer to restore
 617     /// to it returns an output chain.
 618     STACKRESTORE,
 619
 620     /// CALLSEQ_START/CALLSEQ_END - These operators mark the beginning and end
 621     /// of a call sequence, and carry arbitrary information that target might
 622     /// want to know.  The first operand is a chain, the rest are specified by
 623     /// the target and not touched by the DAG optimizers.
 624     /// CALLSEQ_START..CALLSEQ_END pairs may not be nested.
 625     CALLSEQ_START,  // Beginning of a call sequence
 626     CALLSEQ_END,    // End of a call sequence
 627
 628     /// VAARG - VAARG has four operands: an input chain, a pointer, a SRCVALUE,
 629     /// and the alignment. It returns a pair of values: the vaarg value and a
 630     /// new chain.
 631     VAARG,
 632
 633     /// VACOPY - VACOPY has 5 operands: an input chain, a destination pointer,
 634     /// a source pointer, a SRCVALUE for the destination, and a SRCVALUE for the
 635     /// source.
 636     VACOPY,
 637
 638     /// VAEND, VASTART - VAEND and VASTART have three operands: an input chain,
 639     /// pointer, and a SRCVALUE.
 640     VAEND, VASTART,
 641
 642     /// SRCVALUE - This is a node type that holds a Value* that is used to
 643     /// make reference to a value in the LLVM IR.
 644     SRCVALUE,
 645
 646     /// MDNODE_SDNODE - This is a node that holdes an MDNode*, which is used to
 647     /// reference metadata in the IR.
 648     MDNODE_SDNODE,
 649
 650     /// PCMARKER - This corresponds to the pcmarker intrinsic.
 651     PCMARKER,
 652
 653     /// READCYCLECOUNTER - This corresponds to the readcyclecounter intrinsic.
 654     /// It produces a chain and one i64 value. The only operand is a chain.
 655     /// If i64 is not legal, the result will be expanded into smaller values.
 656     /// Still, it returns an i64, so targets should set legality for i64.
 657     /// The result is the content of the architecture-specific cycle
 658     /// counter-like register (or other high accuracy low latency clock source).
 659     READCYCLECOUNTER,
 660
 661     /// HANDLENODE node - Used as a handle for various purposes.
 662     HANDLENODE,
 663
 664     /// INIT_TRAMPOLINE - This corresponds to the init_trampoline intrinsic.  It
 665     /// takes as input a token chain, the pointer to the trampoline, the pointer
 666     /// to the nested function, the pointer to pass for the 'nest' parameter, a
 667     /// SRCVALUE for the trampoline and another for the nested function
 668     /// (allowing targets to access the original Function*).
 669     /// It produces a token chain as output.
 670     INIT_TRAMPOLINE,
 671
 672     /// ADJUST_TRAMPOLINE - This corresponds to the adjust_trampoline intrinsic.
 673     /// It takes a pointer to the trampoline and produces a (possibly) new
 674     /// pointer to the same trampoline with platform-specific adjustments
 675     /// applied.  The pointer it returns points to an executable block of code.
 676     ADJUST_TRAMPOLINE,
 677
 678     /// TRAP - Trapping instruction
 679     TRAP,
 680
 681     /// DEBUGTRAP - Trap intended to get the attention of a debugger.
 682     DEBUGTRAP,
 683
 684     /// PREFETCH - This corresponds to a prefetch intrinsic. The first operand
 685     /// is the chain.  The other operands are the address to prefetch,
 686     /// read / write specifier, locality specifier and instruction / data cache
 687     /// specifier.
 688     PREFETCH,
 689
 690     /// OUTCHAIN = ATOMIC_FENCE(INCHAIN, ordering, scope)
 691     /// This corresponds to the fence instruction. It takes an input chain, and
 692     /// two integer constants: an AtomicOrdering and a SynchronizationScope.
 693     ATOMIC_FENCE,
 694
 695     /// Val, OUTCHAIN = ATOMIC_LOAD(INCHAIN, ptr)
 696     /// This corresponds to "load atomic" instruction.
 697     ATOMIC_LOAD,
 698
 699     /// OUTCHAIN = ATOMIC_STORE(INCHAIN, ptr, val)
 700     /// This corresponds to "store atomic" instruction.
 701     ATOMIC_STORE,
 702
 703     /// Val, OUTCHAIN = ATOMIC_CMP_SWAP(INCHAIN, ptr, cmp, swap)
 704     /// For double-word atomic operations:
 705     /// ValLo, ValHi, OUTCHAIN = ATOMIC_CMP_SWAP(INCHAIN, ptr, cmpLo, cmpHi,
 706     ///                                          swapLo, swapHi)
 707     /// This corresponds to the cmpxchg instruction.
 708     ATOMIC_CMP_SWAP,
 709
 710     /// Val, Success, OUTCHAIN
 711     ///     = ATOMIC_CMP_SWAP_WITH_SUCCESS(INCHAIN, ptr, cmp, swap)
 712     /// N.b. this is still a strong cmpxchg operation, so
 713     /// Success == "Val == cmp".
 714     ATOMIC_CMP_SWAP_WITH_SUCCESS,
 715
 716     /// Val, OUTCHAIN = ATOMIC_SWAP(INCHAIN, ptr, amt)
 717     /// Val, OUTCHAIN = ATOMIC_LOAD_[OpName](INCHAIN, ptr, amt)
 718     /// For double-word atomic operations:
 719     /// ValLo, ValHi, OUTCHAIN = ATOMIC_SWAP(INCHAIN, ptr, amtLo, amtHi)
 720     /// ValLo, ValHi, OUTCHAIN = ATOMIC_LOAD_[OpName](INCHAIN, ptr, amtLo, amtHi)
 721     /// These correspond to the atomicrmw instruction.
 722     ATOMIC_SWAP,
 723     ATOMIC_LOAD_ADD,
 724     ATOMIC_LOAD_SUB,
 725     ATOMIC_LOAD_AND,
 726     ATOMIC_LOAD_OR,
 727     ATOMIC_LOAD_XOR,
 728     ATOMIC_LOAD_NAND,
 729     ATOMIC_LOAD_MIN,
 730     ATOMIC_LOAD_MAX,
 731     ATOMIC_LOAD_UMIN,
 732     ATOMIC_LOAD_UMAX,
 733
 734     // Masked load and store - consecutive vector load and store operations
 735     // with additional mask operand that prevents memory accesses to the
 736     // masked-off lanes.
 737     MLOAD, MSTORE,
 738
 739     // Masked gather and scatter - load and store operations for a vector of
 740     // random addresses with additional mask operand that prevents memory
 741     // accesses to the masked-off lanes.
 742     MGATHER, MSCATTER,
 743
 744     /// This corresponds to the llvm.lifetime.* intrinsics. The first operand
 745     /// is the chain and the second operand is the alloca pointer.
 746     LIFETIME_START, LIFETIME_END,
 747
 748     /// GC_TRANSITION_START/GC_TRANSITION_END - These operators mark the
 749     /// beginning and end of GC transition  sequence, and carry arbitrary
 750     /// information that target might need for lowering.  The first operand is
 751     /// a chain, the rest are specified by the target and not touched by the DAG
 752     /// optimizers. GC_TRANSITION_START..GC_TRANSITION_END pairs may not be
 753     /// nested.
 754     GC_TRANSITION_START,
 755     GC_TRANSITION_END,
 756
 757     /// GET_DYNAMIC_AREA_OFFSET - get offset from native SP to the address of
 758     /// the most recent dynamic alloca. For most targets that would be 0, but
 759     /// for some others (e.g. PowerPC, PowerPC64) that would be compile-time
 760     /// known nonzero constant. The only operand here is the chain.
 761     GET_DYNAMIC_AREA_OFFSET,
 762
 763     /// BUILTIN_OP_END - This must be the last enum value in this list.
 764     /// The target-specific pre-isel opcode values start here.
 765     BUILTIN_OP_END
 766   };
 767
 768   /// FIRST_TARGET_MEMORY_OPCODE - Target-specific pre-isel operations
 769   /// which do not reference a specific memory location should be less than
 770   /// this value. Those that do must not be less than this value, and can
 771   /// be used with SelectionDAG::getMemIntrinsicNode.
 772   static const int FIRST_TARGET_MEMORY_OPCODE = BUILTIN_OP_END+300;
 773
 774   //===--------------------------------------------------------------------===//
 775   /// MemIndexedMode enum - This enum defines the load / store indexed
 776   /// addressing modes.
 777   ///
 778   /// UNINDEXED    "Normal" load / store. The effective address is already
 779   ///              computed and is available in the base pointer. The offset
 780   ///              operand is always undefined. In addition to producing a
 781   ///              chain, an unindexed load produces one value (result of the
 782   ///              load); an unindexed store does not produce a value.
 783   ///
 784   /// PRE_INC      Similar to the unindexed mode where the effective address is
 785   /// PRE_DEC      the value of the base pointer add / subtract the offset.
 786   ///              It considers the computation as being folded into the load /
 787   ///              store operation (i.e. the load / store does the address
 788   ///              computation as well as performing the memory transaction).
 789   ///              The base operand is always undefined. In addition to
 790   ///              producing a chain, pre-indexed load produces two values
 791   ///              (result of the load and the result of the address
 792   ///              computation); a pre-indexed store produces one value (result
 793   ///              of the address computation).
 794   ///
 795   /// POST_INC     The effective address is the value of the base pointer. The
 796   /// POST_DEC     value of the offset operand is then added to / subtracted
 797   ///              from the base after memory transaction. In addition to
 798   ///              producing a chain, post-indexed load produces two values
 799   ///              (the result of the load and the result of the base +/- offset
 800   ///              computation); a post-indexed store produces one value (the
 801   ///              the result of the base +/- offset computation).
 802   enum MemIndexedMode {
 803     UNINDEXED = 0,
 804     PRE_INC,
 805     PRE_DEC,
 806     POST_INC,
 807     POST_DEC,
 808     LAST_INDEXED_MODE
 809   };
 810
 811   //===--------------------------------------------------------------------===//
 812   /// LoadExtType enum - This enum defines the three variants of LOADEXT
 813   /// (load with extension).
 814   ///
 815   /// SEXTLOAD loads the integer operand and sign extends it to a larger
 816   ///          integer result type.
 817   /// ZEXTLOAD loads the integer operand and zero extends it to a larger
 818   ///          integer result type.
 819   /// EXTLOAD  is used for two things: floating point extending loads and
 820   ///          integer extending loads [the top bits are undefined].
 821   enum LoadExtType {
 822     NON_EXTLOAD = 0,
 823     EXTLOAD,
 824     SEXTLOAD,
 825     ZEXTLOAD,
 826     LAST_LOADEXT_TYPE
 827   };
 828
 829   NodeType getExtForLoadExtType(bool IsFP, LoadExtType);
 830
 831   //===--------------------------------------------------------------------===//
 832   /// ISD::CondCode enum - These are ordered carefully to make the bitfields
 833   /// below work out, when considering SETFALSE (something that never exists
 834   /// dynamically) as 0.  "U" -> Unsigned (for integer operands) or Unordered
 835   /// (for floating point), "L" -> Less than, "G" -> Greater than, "E" -> Equal
 836   /// to.  If the "N" column is 1, the result of the comparison is undefined if
 837   /// the input is a NAN.
 838   ///
 839   /// All of these (except for the 'always folded ops') should be handled for
 840   /// floating point.  For integer, only the SETEQ,SETNE,SETLT,SETLE,SETGT,
 841   /// SETGE,SETULT,SETULE,SETUGT, and SETUGE opcodes are used.
 842   ///
 843   /// Note that these are laid out in a specific order to allow bit-twiddling
 844   /// to transform conditions.
 845   enum CondCode {
 846     // Opcode          N U L G E       Intuitive operation
 847     SETFALSE,      //    0 0 0 0       Always false (always folded)
 848     SETOEQ,        //    0 0 0 1       True if ordered and equal
 849     SETOGT,        //    0 0 1 0       True if ordered and greater than
 850     SETOGE,        //    0 0 1 1       True if ordered and greater than or equal
 851     SETOLT,        //    0 1 0 0       True if ordered and less than
 852     SETOLE,        //    0 1 0 1       True if ordered and less than or equal
 853     SETONE,        //    0 1 1 0       True if ordered and operands are unequal
 854     SETO,          //    0 1 1 1       True if ordered (no nans)
 855     SETUO,         //    1 0 0 0       True if unordered: isnan(X) | isnan(Y)
 856     SETUEQ,        //    1 0 0 1       True if unordered or equal
 857     SETUGT,        //    1 0 1 0       True if unordered or greater than
 858     SETUGE,        //    1 0 1 1       True if unordered, greater than, or equal
 859     SETULT,        //    1 1 0 0       True if unordered or less than
 860     SETULE,        //    1 1 0 1       True if unordered, less than, or equal
 861     SETUNE,        //    1 1 1 0       True if unordered or not equal
 862     SETTRUE,       //    1 1 1 1       Always true (always folded)
 863     // Don't care operations: undefined if the input is a nan.
 864     SETFALSE2,     //  1 X 0 0 0       Always false (always folded)
 865     SETEQ,         //  1 X 0 0 1       True if equal
 866     SETGT,         //  1 X 0 1 0       True if greater than
 867     SETGE,         //  1 X 0 1 1       True if greater than or equal
 868     SETLT,         //  1 X 1 0 0       True if less than
 869     SETLE,         //  1 X 1 0 1       True if less than or equal
 870     SETNE,         //  1 X 1 1 0       True if not equal
 871     SETTRUE2,      //  1 X 1 1 1       Always true (always folded)
 872
 873     SETCC_INVALID       // Marker value.
 874   };
 875
 876   /// isSignedIntSetCC - Return true if this is a setcc instruction that
 877   /// performs a signed comparison when used with integer operands.
 878   inline bool isSignedIntSetCC(CondCode Code) {
 879     return Code == SETGT || Code == SETGE || Code == SETLT || Code == SETLE;
 880   }
 881
 882   /// isUnsignedIntSetCC - Return true if this is a setcc instruction that
 883   /// performs an unsigned comparison when used with integer operands.
 884   inline bool isUnsignedIntSetCC(CondCode Code) {
 885     return Code == SETUGT || Code == SETUGE || Code == SETULT || Code == SETULE;
 886   }
 887
 888   /// isTrueWhenEqual - Return true if the specified condition returns true if
 889   /// the two operands to the condition are equal.  Note that if one of the two
 890   /// operands is a NaN, this value is meaningless.
 891   inline bool isTrueWhenEqual(CondCode Cond) {
 892     return ((int)Cond & 1) != 0;
 893   }
 894
 895   /// getUnorderedFlavor - This function returns 0 if the condition is always
 896   /// false if an operand is a NaN, 1 if the condition is always true if the
 897   /// operand is a NaN, and 2 if the condition is undefined if the operand is a
 898   /// NaN.
 899   inline unsigned getUnorderedFlavor(CondCode Cond) {
 900     return ((int)Cond >> 3) & 3;
 901   }
 902
 903   /// getSetCCInverse - Return the operation corresponding to !(X op Y), where
 904   /// 'op' is a valid SetCC operation.
 905   CondCode getSetCCInverse(CondCode Operation, bool isInteger);
 906
 907   /// getSetCCSwappedOperands - Return the operation corresponding to (Y op X)
 908   /// when given the operation for (X op Y).
 909   CondCode getSetCCSwappedOperands(CondCode Operation);
 910
 911   /// getSetCCOrOperation - Return the result of a logical OR between different
 912   /// comparisons of identical values: ((X op1 Y) | (X op2 Y)).  This
 913   /// function returns SETCC_INVALID if it is not possible to represent the
 914   /// resultant comparison.
 915   CondCode getSetCCOrOperation(CondCode Op1, CondCode Op2, bool isInteger);
 916
 917   /// getSetCCAndOperation - Return the result of a logical AND between
 918   /// different comparisons of identical values: ((X op1 Y) & (X op2 Y)).  This
 919   /// function returns SETCC_INVALID if it is not possible to represent the
 920   /// resultant comparison.
 921   CondCode getSetCCAndOperation(CondCode Op1, CondCode Op2, bool isInteger);
 922
 923   //===--------------------------------------------------------------------===//
 924   /// CvtCode enum - This enum defines the various converts CONVERT_RNDSAT
 925   /// supports.
 926   enum CvtCode {
 927     CVT_FF,     /// Float from Float
 928     CVT_FS,     /// Float from Signed
 929     CVT_FU,     /// Float from Unsigned
 930     CVT_SF,     /// Signed from Float
 931     CVT_UF,     /// Unsigned from Float
 932     CVT_SS,     /// Signed from Signed
 933     CVT_SU,     /// Signed from Unsigned
 934     CVT_US,     /// Unsigned from Signed
 935     CVT_UU,     /// Unsigned from Unsigned
 936     CVT_INVALID /// Marker - Invalid opcode
 937   };
 938
 939 } // end llvm::ISD namespace
 940
 941 } // end llvm namespace
 942
 943 #endif