include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/display/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31 #include <linux/pm_runtime.h>
  32 #include <linux/version.h>
  33
  34
  35 #define RK30_MAX_LCDC_SUPPORT   2
  36 #define RK30_MAX_LAYER_SUPPORT  5
  37 #define RK_MAX_FB_SUPPORT       5
  38 #define RK_WIN_MAX_AREA         4
  39 #define RK_MAX_BUF_NUM          11
  40
  41 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  42 #define FB0_IOCTL_SET_PANEL                             0x6002
  43
  44 #ifdef CONFIG_FB_WIMO
  45 #define FB_WIMO_FLAG
  46 #endif
  47 #ifdef FB_WIMO_FLAG
  48 #define FB0_IOCTL_SET_BUF                               0x6017
  49 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  50 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  51 #endif
  52
  53 #define RK_FBIOGET_PANEL_SIZE                           0x5001
  54 #define RK_FBIOSET_YUV_ADDR                             0x5002
  55 #define RK_FBIOGET_SCREEN_STATE                         0X4620
  56 #define RK_FBIOGET_16OR32                               0X4621
  57 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
  58 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
  59 #define RK_FBIOSET_HWC_ADDR                             0x4624
  60
  61 #define RK_FBIOGET_DMABUF_FD                            0x5003
  62 #define RK_FBIOSET_DMABUF_FD                            0x5004
  63 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
  64 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
  65 #define RK_FBIOSET_OVERLAY_STA                          0x5018
  66 #define RK_FBIOGET_OVERLAY_STA                          0X4619
  67 #define RK_FBIOSET_ENABLE                               0x5019
  68 #define RK_FBIOGET_ENABLE                               0x5020
  69 #define RK_FBIOSET_CONFIG_DONE                          0x4628
  70 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
  71 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
  72 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
  73 #define RK_FBIOGET_DSP_ADDR                             0x4630
  74 #define RK_FBIOGET_LIST_STA                             0X4631
  75 #define RK_FBIOGET_IOMMU_STA                            0x4632
  76 #define RK_FBIOSET_CLEAR_FB                             0x4633
  77
  78
  79 /**rk fb events**/
  80 #define RK_LF_STATUS_FC                  0xef
  81 #define RK_LF_STATUS_FR                  0xee
  82 #define RK_LF_STATUS_NC                  0xfe
  83 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  84
  85 /**
  86 * pixel align value for gpu,align as 64 bytes in an odd number of times
  87 */
  88 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
  89 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
  90 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
  91 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
  92 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
  93
  94 #define DUMP_FRAME_NUM 3
  95
  96 //#define USE_ION_MMU 1
  97 #if defined(CONFIG_ION_ROCKCHIP)
  98 extern struct ion_client *rockchip_ion_client_create(const char *name);
  99 #endif
 100
 101 extern int rk_fb_poll_prmry_screen_vblank(void);
 102 extern u32 rk_fb_get_prmry_screen_ft(void);
 103 extern u32 rk_fb_get_prmry_screen_vbt(void);
 104 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
 105 extern int rk_fb_set_prmry_screen_status(int status);
 106 extern bool rk_fb_poll_wait_frame_complete(void);
 107
 108 enum {
 109         CSC_BT601,
 110         CSC_BT709,
 111         CSC_BT2020,
 112 };
 113 #define CSC_SHIFT       6
 114 #define CSC_MASK        (0x3 << CSC_SHIFT)
 115 #define CSC_FORMAT(x)   (((x) & CSC_MASK) >> CSC_SHIFT)
 116
 117 #define BT601(x)        ((CSC_BT601 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 118 #define BT709(x)        ((CSC_BT709 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 119 #define BT2020(x)       ((CSC_BT2020 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 120
 121 /**
 122  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 123  */
 124 enum {
 125         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 126         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 127         HAL_PIXEL_FORMAT_RGB_888 = 3,
 128         HAL_PIXEL_FORMAT_RGB_565 = 4,
 129         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 130         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 131         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 132
 133         /* 0x8 - 0xFF range unavailable */
 134
 135         /*
 136          * 0x100 - 0x1FF
 137          *
 138          * This range is reserved for pixel formats that are specific to the HAL
 139          * implementation.  Implementations can use any value in this range to
 140          * communicate video pixel formats between their HAL modules.  These formats
 141          * must not have an alpha channel.  Additionally, an EGLimage created from a
 142          * gralloc buffer of one of these formats must be supported for use with the
 143          * GL_OES_EGL_image_external OpenGL ES extension.
 144          */
 145
 146         /*
 147          * Android YUV format:
 148          *
 149          * This format is exposed outside of the HAL to software decoders and
 150          * applications.  EGLImageKHR must support it in conjunction with the
 151          * OES_EGL_image_external extension.
 152          *
 153          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 154          * by (W/2) x (H/2) Cr and Cb planes.
 155          *
 156          * This format assumes
 157          * - an even width
 158          * - an even height
 159          * - a horizontal stride multiple of 16 pixels
 160          * - a vertical stride equal to the height
 161          *
 162          *   y_size = stride * height
 163          *   c_size = ALIGN(stride/2, 16) * height/2
 164          *   size = y_size + c_size * 2
 165          *   cr_offset = y_size
 166          *   cb_offset = y_size + c_size
 167          *
 168          */
 169         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 170
 171         /* Legacy formats (deprecated), used by ImageFormat.java */
 172
 173         /*
 174          * YCbCr format default is BT601.
 175          */
 176         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 177         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 178         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 179         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 180         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 181
 182         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
 183         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
 184         HAL_PIXEL_FORMAT_YCrCb_444_SP_10        = 0x24, //YUV444_1obit
 185
 186         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
 187         HAL_PIXEL_FORMAT_FBDC_RGB565    = 0x26,
 188         HAL_PIXEL_FORMAT_FBDC_U8U8U8U8  = 0x27, /*ARGB888*/
 189         HAL_PIXEL_FORMAT_FBDC_U8U8U8    = 0x28, /*RGBP888*/
 190         HAL_PIXEL_FORMAT_FBDC_RGBA888   = 0x29, /*ABGR888*/
 191         HAL_PIXEL_FORMAT_BGRX_8888 = 0x30,
 192         HAL_PIXEL_FORMAT_BGR_888 = 0x31,
 193         HAL_PIXEL_FORMAT_BGR_565 = 0x32,
 194
 195         HAL_PIXEL_FORMAT_YUYV422 = 0x33,
 196         HAL_PIXEL_FORMAT_YUYV420 = 0x34,
 197         HAL_PIXEL_FORMAT_UYVY422 = 0x35,
 198         HAL_PIXEL_FORMAT_UYVY420 = 0x36,
 199
 200         HAL_PIXEL_FORMAT_YCrCb_NV12_BT709 =
 201                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12),
 202         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO_BT709 =
 203                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO),
 204         HAL_PIXEL_FORMAT_YCbCr_422_SP_BT709 =
 205                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP),
 206         HAL_PIXEL_FORMAT_YCrCb_444_BT709 =
 207                         BT709(HAL_PIXEL_FORMAT_YCrCb_444),
 208
 209         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT709 =
 210                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 211         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT709  =
 212                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 213         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT709  =
 214                         BT709(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 215
 216         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT2020 =
 217                         BT2020(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 218         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT2020 =
 219                         BT2020(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 220         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT2020 =
 221                         BT2020(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 222 };
 223
 224 //display data format
 225 enum data_format {
 226         ARGB888,/*don't update and insert other format*/
 227         RGB888, /*don't update and insert other format*/
 228         RGB565, /*don't update and insert other format*/
 229         BGR888,
 230         XRGB888,
 231         XBGR888,
 232         ABGR888,
 233         BGR565,
 234         FBDC_RGB_565,
 235         FBDC_ARGB_888,
 236         FBDC_RGBX_888,
 237         FBDC_ABGR_888,
 238         YUV420,
 239         YUV422,
 240         YUV444,
 241         YUV420_A,
 242         YUV422_A,
 243         YUV444_A,
 244         YUV420_NV21,
 245         YUYV422,
 246         YUYV420,
 247         UYVY422,
 248         UYVY420
 249 };
 250 #define IS_YUV_FMT(fmt) ((fmt >= YUV420) ? 1 : 0)
 251 #define IS_RGB_FMT(fmt) ((fmt < YUV420) ? 1 : 0)
 252 #define IS_FBDC_FMT(fmt) \
 253         (((fmt >= FBDC_RGB_565) && (fmt <= FBDC_ABGR_888)) ? 1 : 0)
 254
 255 enum
 256 {
 257         SCALE_NONE = 0x0,
 258         SCALE_UP   = 0x1,
 259         SCALE_DOWN = 0x2
 260 };
 261
 262 typedef enum {
 263         BRIGHTNESS      = 0x0,
 264         CONTRAST        = 0x1,
 265         SAT_CON         = 0x2
 266 } bcsh_bcs_mode;
 267
 268 typedef enum {
 269         H_SIN           = 0x0,
 270         H_COS           = 0x1
 271 } bcsh_hue_mode;
 272
 273 typedef enum {
 274         SCREEN_PREPARE_DDR_CHANGE = 0x0,
 275         SCREEN_UNPREPARE_DDR_CHANGE,
 276 } screen_status;
 277
 278 typedef enum {
 279         GET_PAGE_FAULT  = 0x0,
 280         CLR_PAGE_FAULT  = 0x1,
 281         UNMASK_PAGE_FAULT = 0x2,
 282         UPDATE_CABC_PWM = 0x3
 283 } extern_func;
 284
 285 enum rk_vop_feature {
 286         SUPPORT_VOP_IDENTIFY    = BIT(0),
 287         SUPPORT_IFBDC           = BIT(1),
 288         SUPPORT_AFBDC           = BIT(2),
 289         SUPPORT_WRITE_BACK      = BIT(3),
 290         SUPPORT_YUV420_OUTPUT   = BIT(4)
 291 };
 292
 293 struct rk_vop_property {
 294         u32 feature;
 295         u32 max_output_x;
 296         u32 max_output_y;
 297 };
 298
 299 enum rk_win_feature {
 300         SUPPORT_WIN_IDENTIFY    = BIT(0),
 301         SUPPORT_HW_EXIST        = BIT(1),
 302         SUPPORT_SCALE           = BIT(2),
 303         SUPPORT_YUV             = BIT(3),
 304         SUPPORT_YUV10BIT        = BIT(4),
 305         SUPPORT_MULTI_AREA      = BIT(5),
 306         SUPPORT_HWC_LAYER       = BIT(6)
 307 };
 308
 309 struct rk_win_property {
 310         u32 feature;
 311         u32 max_input_x;
 312         u32 max_input_y;
 313 };
 314
 315 struct rk_fb_rgb {
 316         struct fb_bitfield red;
 317         struct fb_bitfield green;
 318         struct fb_bitfield blue;
 319         struct fb_bitfield transp;
 320 };
 321
 322 struct rk_fb_frame_time {
 323         u64 last_framedone_t;
 324         u64 framedone_t;
 325         u32 ft;
 326 };
 327
 328 struct rk_fb_vsync {
 329         wait_queue_head_t wait;
 330         ktime_t timestamp;
 331         int active;
 332         bool irq_stop;
 333         int irq_refcount;
 334         struct mutex irq_lock;
 335         struct task_struct *thread;
 336 };
 337
 338 struct color_key_cfg {
 339         u32 win0_color_key_cfg;
 340         u32 win1_color_key_cfg;
 341         u32 win2_color_key_cfg;
 342 };
 343
 344 struct pwr_ctr {
 345         char name[32];
 346         int type;
 347         int is_rst;
 348         int gpio;
 349         int atv_val;
 350         const char *rgl_name;
 351         int volt;
 352         int delay;
 353 };
 354
 355 struct rk_disp_pwr_ctr_list {
 356         struct list_head list;
 357         struct pwr_ctr pwr_ctr;
 358 };
 359
 360 typedef enum _TRSP_MODE {
 361         TRSP_CLOSE = 0,
 362         TRSP_FMREG,
 363         TRSP_FMREGEX,
 364         TRSP_FMRAM,
 365         TRSP_FMRAMEX,
 366         TRSP_MASK,
 367         TRSP_INVAL
 368 } TRSP_MODE;
 369
 370 struct rk_lcdc_post_cfg {
 371         u32 xpos;
 372         u32 ypos;
 373         u32 xsize;
 374         u32 ysize;
 375 };
 376
 377 struct rk_fb_wb_cfg {
 378         u8  data_format;
 379         short ion_fd;
 380         u32 phy_addr;
 381         u16 xsize;
 382         u16 ysize;
 383         u8 reserved0;
 384         u32 reversed1;
 385 };
 386
 387 struct rk_lcdc_bcsh {
 388         bool enable;
 389         u16 brightness;
 390         u16 contrast;
 391         u16 sat_con;
 392         u16 sin_hue;
 393         u16 cos_hue;
 394 };
 395
 396 struct rk_lcdc_win_area {
 397         bool state;
 398         enum data_format format;
 399         u8 fmt_cfg;
 400         u8 yuyv_fmt;
 401         u8 swap_rb;
 402         u8 swap_uv;
 403         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 404         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 405         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 406         u16 ypos;
 407         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 408         u16 ysize;
 409         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 410         u16 yact;
 411         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 412         u16 yvir;
 413         u16 xoff;               /*mem offset*/
 414         u16 yoff;
 415         unsigned long smem_start;
 416         unsigned long cbr_start;        /*Cbr memory start address*/
 417 #if defined(CONFIG_ION_ROCKCHIP)
 418                 struct ion_handle *ion_hdl;
 419                 int dma_buf_fd;
 420                 struct dma_buf *dma_buf;
 421 #endif
 422         u16 dsp_stx;
 423         u16 dsp_sty;
 424         u16 y_vir_stride;
 425         u16 uv_vir_stride;
 426         u32 y_addr;
 427         u32 uv_addr;
 428
 429         u8  fbdc_en;
 430         u8  fbdc_cor_en;
 431         u8  fbdc_data_format;
 432         u8  fbdc_dsp_width_ratio;
 433         u8  fbdc_fmt_cfg;
 434         u16 fbdc_mb_vir_width;
 435         u16 fbdc_mb_vir_height;
 436         u16 fbdc_mb_width;
 437         u16 fbdc_mb_height;
 438         u16 fbdc_mb_xst;
 439         u16 fbdc_mb_yst;
 440         u16 fbdc_num_tiles;
 441         u16 fbdc_cmp_index_init;
 442 };
 443
 444
 445 struct rk_lcdc_win {
 446         char name[5];
 447         int id;
 448         struct rk_win_property property;
 449         bool state;             /*on or off*/
 450         bool last_state;                /*on or off*/
 451         u32 pseudo_pal[16];
 452         int z_order;            /*win sel layer*/
 453         u8 fmt_10;
 454         u8 colorspace;
 455         u32 reserved;
 456         u32 area_num;
 457         u32 scale_yrgb_x;
 458         u32 scale_yrgb_y;
 459         u32 scale_cbcr_x;
 460         u32 scale_cbcr_y;
 461         bool support_3d;
 462
 463         u8 win_lb_mode;
 464
 465         u8 bic_coe_el;
 466         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 467         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 468         u8 yrgb_hsd_mode;//h scale down mode
 469         u8 yrgb_vsu_mode;//v scale up mode
 470         u8 yrgb_vsd_mode;//v scale down mode
 471         u8 cbr_hor_scl_mode;
 472         u8 cbr_ver_scl_mode;
 473         u8 cbr_hsd_mode;
 474         u8 cbr_vsu_mode;
 475         u8 cbr_vsd_mode;
 476         u8 vsd_yrgb_gt4;
 477         u8 vsd_yrgb_gt2;
 478         u8 vsd_cbr_gt4;
 479         u8 vsd_cbr_gt2;
 480
 481         u8 alpha_en;
 482         u8 alpha_mode;
 483         u16 g_alpha_val;
 484         u32 color_key_val;
 485         u8 csc_mode;
 486         u8 xmirror;
 487         u8 ymirror;
 488
 489         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 490         struct rk_lcdc_post_cfg post_cfg;
 491 };
 492
 493 struct rk_lcdc_driver;
 494
 495 struct rk_fb_trsm_ops {
 496         int (*enable)(void);
 497         int (*disable)(void);
 498         int (*dsp_pwr_on) (void);
 499         int (*dsp_pwr_off) (void);
 500         void (*refresh)(unsigned int xpos, unsigned int ypos,
 501                        unsigned int xsize, unsigned int ysize);
 502 };
 503
 504 struct rk_lcdc_drv_ops {
 505         int (*open) (struct rk_lcdc_driver *dev_drv, int layer_id, bool open);
 506         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
 507         int (*init_lcdc) (struct rk_lcdc_driver *dev_drv);
 508         int (*ioctl) (struct rk_lcdc_driver *dev_drv, unsigned int cmd,
 509                       unsigned long arg, int layer_id);
 510         int (*suspend) (struct rk_lcdc_driver *dev_drv);
 511         int (*resume) (struct rk_lcdc_driver *dev_drv);
 512         int (*blank) (struct rk_lcdc_driver *dev_drv, int layer_id,
 513                       int blank_mode);
 514         int (*set_par) (struct rk_lcdc_driver *dev_drv, int layer_id);
 515         int (*pan_display) (struct rk_lcdc_driver *dev_drv, int layer_id);
 516         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
 517         int (*lcdc_reg_update) (struct rk_lcdc_driver *dev_drv);
 518         ssize_t(*get_disp_info) (struct rk_lcdc_driver *dev_drv, char *buf,
 519                                   int layer_id);
 520         int (*load_screen) (struct rk_lcdc_driver *dev_drv, bool initscreen);
 521         int (*get_dspbuf_info) (struct rk_lcdc_driver *dev_drv,
 522                                 u16 *xact, u16 *yact, int *format,
 523                                 u32 *dsp_addr, int *ymirror);
 524         int (*post_dspbuf)(struct rk_lcdc_driver *dev_drv, u32 rgb_mst,
 525                            int format, u16 xact, u16 yact, u16 xvir,
 526                            int ymirror);
 527
 528         int (*get_win_state) (struct rk_lcdc_driver *dev_drv, int layer_id, int area_id);
 529         int (*ovl_mgr) (struct rk_lcdc_driver *dev_drv, int swap, bool set);    /*overlay manager*/
 530         int (*fps_mgr) (struct rk_lcdc_driver *dev_drv, int fps, bool set);
 531         int (*fb_get_win_id) (struct rk_lcdc_driver *dev_drv, const char *id);  /*find layer for fb*/
 532         int (*fb_win_remap) (struct rk_lcdc_driver *dev_drv,
 533                              u16 fb_win_map_order);
 534         int (*set_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 535         int (*set_cabc_lut)(struct rk_lcdc_driver *dev_drv, int *lut);
 536         int (*set_hwc_lut) (struct rk_lcdc_driver *dev_drv, int *hwc_lut, int mode);
 537         int (*read_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 538         int (*lcdc_hdmi_process) (struct rk_lcdc_driver *dev_drv, int mode);    /*some lcdc need to some process in hdmi mode*/
 539         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
 540         int (*poll_vblank) (struct rk_lcdc_driver *dev_drv);
 541         int (*lcdc_rst) (struct rk_lcdc_driver *dev_drv);
 542         int (*dpi_open) (struct rk_lcdc_driver *dev_drv, bool open);
 543         int (*dpi_win_sel) (struct rk_lcdc_driver *dev_drv, int layer_id);
 544         int (*dpi_status) (struct rk_lcdc_driver *dev_drv);
 545         int (*get_dsp_addr)(struct rk_lcdc_driver *dev_drv, unsigned int dsp_addr[][4]);
 546         int (*set_dsp_cabc) (struct rk_lcdc_driver *dev_drv, int mode, int calc, int up, int down, int global);
 547         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
 548         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
 549         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
 550         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
 551         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
 552         int (*set_screen_scaler) (struct rk_lcdc_driver *dev_drv, struct rk_screen *screen, bool enable);
 553         int (*dump_reg) (struct rk_lcdc_driver *dev_drv);
 554         int (*mmu_en) (struct rk_lcdc_driver *dev_drv);
 555         int (*cfg_done) (struct rk_lcdc_driver *dev_drv);
 556         int (*set_overscan) (struct rk_lcdc_driver *dev_drv,
 557                              struct overscan *overscan);
 558         int (*dsp_black) (struct rk_lcdc_driver *dev_drv, int enable);
 559         int (*backlight_close)(struct rk_lcdc_driver *dev_drv, int enable);
 560         int (*area_support_num)(struct rk_lcdc_driver *dev_drv, unsigned int *area_support);
 561         int (*extern_func)(struct rk_lcdc_driver *dev_drv, int cmd);
 562         int (*wait_frame_start)(struct rk_lcdc_driver *dev_drv, int enable);
 563         int (*set_wb)(struct rk_lcdc_driver *dev_drv);
 564 };
 565
 566 struct rk_fb_area_par {
 567         u8  data_format;        /*layer data fmt*/
 568         short ion_fd;
 569         u32 phy_addr;
 570         short acq_fence_fd;
 571         u16  x_offset;
 572         u16  y_offset;
 573         u16 xpos;       /*start point in panel  --->LCDC_WINx_DSP_ST*/
 574         u16 ypos;
 575         u16 xsize;      /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 576         u16 ysize;
 577         u16 xact;       /*origin display window size -->LCDC_WINx_ACT_INFO*/
 578         u16 yact;
 579         u16 xvir;       /*virtual width/height     -->LCDC_WINx_VIR*/
 580         u16 yvir;
 581         u8  fbdc_en;
 582         u8  fbdc_cor_en;
 583         u8  fbdc_data_format;
 584         u16 reserved0;
 585         u32 reserved1;
 586 };
 587
 588
 589 struct rk_fb_win_par {
 590         u8  win_id;
 591         u8  z_order;            /*win sel layer*/
 592         u8  alpha_mode;
 593         u16 g_alpha_val;
 594         u8  mirror_en;
 595         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 596         u32 reserved0;
 597 };
 598
 599 struct rk_fb_win_cfg_data {
 600         u8  wait_fs;
 601         short ret_fence_fd;
 602         short rel_fence_fd[RK_MAX_BUF_NUM];
 603         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 604         struct  rk_fb_wb_cfg wb_cfg;
 605 };
 606
 607 struct rk_fb_reg_wb_data {
 608         bool state;
 609         u8 data_format;
 610         struct ion_handle *ion_handle;
 611         unsigned long smem_start;
 612         unsigned long cbr_start;        /*Cbr memory start address*/
 613         u16 xsize;
 614         u16 ysize;
 615 };
 616
 617 struct rk_fb_reg_area_data {
 618         struct sync_fence *acq_fence;
 619         u8 data_format;        /*layer data fmt*/
 620         u8  index_buf;          /*judge if the buffer is index*/
 621         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 622         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 623         u32 y_vir_stride;
 624         u32 uv_vir_stride;
 625         u32 buff_len;
 626         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 627         u16 ypos;
 628         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 629         u16 ysize;
 630         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 631         u16 yact;
 632         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 633         u16 yvir;
 634         u16 xoff;               /*mem offset*/
 635         u16 yoff;
 636         unsigned long smem_start;
 637         unsigned long cbr_start;        /*Cbr memory start address*/
 638         u32 line_length;
 639         struct ion_handle *ion_handle;
 640 #ifdef  USE_ION_MMU
 641         struct dma_buf *dma_buf;
 642         struct dma_buf_attachment *attachment;
 643         struct sg_table *sg_table;
 644         dma_addr_t dma_addr;
 645 #endif
 646         u8  fbdc_en;
 647         u8  fbdc_cor_en;
 648         u8  fbdc_data_format;
 649 };
 650
 651 struct rk_fb_reg_win_data {
 652         int win_id;
 653         int z_order;            /*win sel layer*/
 654         u32 area_num;           /*maybe two region have the same dma buff,*/
 655         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 656         u8 alpha_en;
 657         u8 alpha_mode;
 658         u16 g_alpha_val;
 659         u8  mirror_en;
 660         u8 colorspace;
 661
 662         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 663 };
 664
 665 struct rk_fb_reg_data {
 666         struct list_head list;
 667         int    win_num;
 668         int    buf_num;
 669         int    acq_num;
 670         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 671         struct rk_fb_reg_wb_data reg_wb_data;
 672 };
 673
 674 struct rk_lcdc_driver {
 675         char name[6];
 676         int  te_irq;
 677         int  id;
 678         int  prop;
 679         struct device *dev;
 680         u32 version;
 681         struct rk_vop_property property;
 682
 683         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 684         struct rk_fb_reg_wb_data wb_data;
 685         int lcdc_win_num;
 686         int num_buf;            //the num_of buffer
 687         int atv_layer_cnt;
 688         int fb_index_base;      //the first fb index of the lcdc device
 689         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 690         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 691         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 692         u32 pixclock;
 693         u16 rotate_mode;
 694         u16 cabc_mode;
 695         u16 overlay_mode;
 696         u16 output_color;
 697
 698         u16  fb_win_map;
 699         char fb0_win_id;
 700         char fb1_win_id;
 701         char fb2_win_id;
 702         char fb3_win_id;
 703         char fb4_win_id;
 704
 705         char mmu_dts_name[40];
 706         struct device *mmu_dev;
 707         int iommu_enabled;
 708         int dsp_mode;
 709         bool hot_plug_state;
 710
 711         struct rk_fb_reg_area_data reg_area_data;
 712         /*
 713          * front_regs means this config is scaning on the devices.
 714          */
 715         struct rk_fb_reg_data *front_regs;
 716         struct mutex front_lock;
 717
 718         struct mutex fb_win_id_mutex;
 719         struct mutex win_config;
 720
 721         struct mutex switch_screen; /*for switch screen*/
 722         struct completion frame_done;   /*sync for pan_display,whe we set a new
 723                                           frame address to lcdc register,we must
 724                                           make sure the frame begain to display*/
 725         spinlock_t cpl_lock;    /*lock for completion  frame done */
 726         int first_frame;
 727         struct rk_fb_vsync vsync_info;
 728         struct rk_fb_frame_time frame_time;
 729         int wait_fs;            /*wait for new frame start in kernel */
 730         struct sw_sync_timeline *timeline;
 731         int                     timeline_max;
 732         int                     suspend_flag;
 733         int standby;
 734         struct list_head        update_regs_list;
 735         struct list_head        saved_list;
 736         struct mutex            update_regs_list_lock;
 737         struct kthread_worker   update_regs_worker;
 738         struct task_struct      *update_regs_thread;
 739         struct kthread_work     update_regs_work;
 740         wait_queue_head_t       update_regs_wait;
 741
 742         struct mutex            output_lock;
 743         struct rk29fb_info *screen_ctr_info;
 744         struct list_head pwrlist_head;
 745         struct rk_lcdc_drv_ops *ops;
 746         struct rk_fb_trsm_ops *trsm_ops;
 747 #ifdef CONFIG_DRM_ROCKCHIP
 748         void (*irq_call_back)(struct rk_lcdc_driver *driver);
 749 #endif
 750         struct overscan overscan;
 751         struct rk_lcdc_bcsh bcsh;
 752         int *hwc_lut;
 753         int uboot_logo;
 754         int bcsh_init_status;
 755         bool cabc_pwm_pol;
 756         u8  reserved_fb;
 757         /*1:hdmi switch uncomplete,0:complete*/
 758         bool hdmi_switch;
 759         void *trace_buf;
 760         struct rk_fb_win_cfg_data tmp_win_cfg[DUMP_FRAME_NUM];
 761         struct rk_fb_reg_data tmp_regs[DUMP_FRAME_NUM];
 762         unsigned int area_support[RK30_MAX_LAYER_SUPPORT];
 763 };
 764
 765 struct rk_fb_par {
 766         int id;
 767         u32 state;
 768
 769         unsigned long fb_phy_base;      /* Start of fb address (physical address) */
 770         char __iomem *fb_virt_base;     /* Start of fb address (virt address) */
 771         u32 fb_size;
 772         struct rk_lcdc_driver *lcdc_drv;
 773
 774 #if defined(CONFIG_ION_ROCKCHIP)
 775         struct ion_handle *ion_hdl;
 776 #endif
 777         u32 reserved[2];
 778 };
 779
 780 /*disp_mode: dual display mode
 781 *               NO_DUAL,no dual display,
 782                 ONE_DUAL,use one lcdc + rk61x for dual display
 783                 DUAL,use 2 lcdcs for dual display
 784   num_fb:       the total number of fb
 785   num_lcdc:    the total number of lcdc
 786 */
 787
 788 struct rk_fb {
 789         int disp_mode;
 790         int disp_policy;
 791         struct rk29fb_info *mach_info;
 792         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 793         int num_fb;
 794         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 795         int num_lcdc;
 796
 797 #if defined(CONFIG_ION_ROCKCHIP)
 798        struct ion_client *ion_client;
 799 #endif
 800 };
 801
 802 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 803 extern struct rk_fb_trsm_ops *rk_fb_trsm_ops_get(int type);
 804 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 805                                 struct rk_lcdc_win *win, int id);
 806 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 807 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 808 extern int rk_fb_get_extern_screen(struct rk_screen *screen);
 809 extern int rk_fb_set_vop_pwm(void);
 810 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 811 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 812 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 813 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 814 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 815 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 816 extern bool is_prmry_rk_lcdc_registered(void);
 817 extern int rk_fb_prase_timing_dt(struct device_node *np,
 818                 struct rk_screen *screen);
 819 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 820
 821 extern int rk_fb_dpi_open(bool open);
 822 extern int rk_fb_dpi_layer_sel(int layer_id);
 823 extern int rk_fb_dpi_status(void);
 824
 825 extern int rk_fb_switch_screen(struct rk_screen *screen, int enable, int lcdc_id);
 826 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 827 extern int rkfb_create_sysfs(struct fb_info *fbi);
 828 extern char *get_format_string(enum data_format, char *fmt);
 829 extern int support_uboot_display(void);
 830 extern int  rk_fb_calc_fps(struct rk_screen *screen, u32 pixclock);
 831 extern int rk_get_real_fps(int time);
 832 extern struct device *rk_fb_get_sysmmu_device_by_compatible(const char *compt);
 833 extern void rk_fb_platform_set_sysmmu(struct device *sysmmu,
 834                                       struct device *dev);
 835 int rk_fb_get_display_policy(void);
 836 int rk_fb_pixel_width(int data_format);
 837 void trace_buffer_dump(struct device *dev,
 838                               struct rk_lcdc_driver *dev_drv);
 839 int rk_fb_set_car_reverse_status(struct rk_lcdc_driver *dev_drv, int status);
 840 extern int rockchip_get_screen_type(void);
 841 #endif