include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/rkfb/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31
  32
  33 #define RK30_MAX_LCDC_SUPPORT   2
  34 #define RK30_MAX_LAYER_SUPPORT  5
  35 #define RK_MAX_FB_SUPPORT       5
  36 #define RK_WIN_MAX_AREA         4
  37 #define RK_MAX_BUF_NUM          11
  38
  39 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  40 #define FB0_IOCTL_SET_PANEL                             0x6002
  41
  42 #ifdef CONFIG_FB_WIMO
  43 #define FB_WIMO_FLAG
  44 #endif
  45 #ifdef FB_WIMO_FLAG
  46 #define FB0_IOCTL_SET_BUF                               0x6017
  47 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  48 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  49 #endif
  50
  51 #define RK_FBIOGET_PANEL_SIZE                           0x5001
  52 #define RK_FBIOSET_YUV_ADDR                             0x5002
  53 #define RK_FBIOGET_SCREEN_STATE                         0X4620
  54 #define RK_FBIOGET_16OR32                               0X4621
  55 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
  56 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
  57 #define RK_FBIOSET_HWC_ADDR                             0x4624
  58
  59 #define RK_FBIOGET_DMABUF_FD                            0x5003
  60 #define RK_FBIOSET_DMABUF_FD                            0x5004
  61 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
  62 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
  63 #define RK_FBIOSET_OVERLAY_STA                          0x5018
  64 #define RK_FBIOGET_OVERLAY_STA                          0X4619
  65 #define RK_FBIOSET_ENABLE                               0x5019
  66 #define RK_FBIOGET_ENABLE                               0x5020
  67 #define RK_FBIOSET_CONFIG_DONE                          0x4628
  68 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
  69 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
  70 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
  71 #define RK_FBIOGET_DSP_ADDR                             0x4630
  72 #define RK_FBIOGET_LIST_STA                             0X4631
  73 #define RK_FBIOGET_IOMMU_STA                            0x4632
  74 #define RK_FBIOSET_CLEAR_FB                             0x4633
  75
  76
  77 /**rk fb events**/
  78 #define RK_LF_STATUS_FC                  0xef
  79 #define RK_LF_STATUS_FR                  0xee
  80 #define RK_LF_STATUS_NC                  0xfe
  81 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  82
  83
  84 /* x y mirror or rotate mode */
  85 #define NO_MIRROR       0
  86 #define X_MIRROR        1               /* up-down flip*/
  87 #define Y_MIRROR        2               /* left-right flip */
  88 #define X_Y_MIRROR      3               /* the same as rotate 180 degrees */
  89 #define ROTATE_90       4               /* clockwise rotate 90 degrees */
  90 #define ROTATE_180      8               /* rotate 180 degrees
  91                                          * It is recommended to use X_Y_MIRROR
  92                                          * rather than ROTATE_180
  93                                          */
  94 #define ROTATE_270      12              /* clockwise rotate 270 degrees */
  95
  96
  97 /**
  98 * pixel align value for gpu,align as 64 bytes in an odd number of times
  99 */
 100 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
 101 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
 102 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
 103 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
 104 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
 105
 106
 107 //#define USE_ION_MMU 1
 108 #if defined(CONFIG_ION_ROCKCHIP)
 109 extern struct ion_client *rockchip_ion_client_create(const char *name);
 110 #endif
 111
 112 extern int rk_fb_poll_prmry_screen_vblank(void);
 113 extern u32 rk_fb_get_prmry_screen_ft(void);
 114 extern u32 rk_fb_get_prmry_screen_vbt(void);
 115 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
 116 extern int rk_fb_set_prmry_screen_status(int status);
 117 extern bool rk_fb_poll_wait_frame_complete(void);
 118
 119 /********************************************************************
 120 **          display output interface supported by rockchip lcdc                       *
 121 ********************************************************************/
 122 /* */
 123 #define OUT_P888            0   //24bit screen,connect to lcdc D0~D23
 124 #define OUT_P666            1   //18bit screen,connect to lcdc D0~D17
 125 #define OUT_P565            2
 126 #define OUT_S888x           4
 127 #define OUT_CCIR656         6
 128 #define OUT_S888            8
 129 #define OUT_S888DUMY        12
 130 #define OUT_YUV_420         14
 131 #define OUT_RGB_AAA         15
 132 #define OUT_P16BPP4         24
 133 #define OUT_D888_P666       0x21        //18bit screen,connect to lcdc D2~D7, D10~D15, D18~D23
 134 #define OUT_D888_P565       0x22
 135
 136 /**
 137  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 138  */
 139
 140 enum {
 141         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 142         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 143         HAL_PIXEL_FORMAT_RGB_888 = 3,
 144         HAL_PIXEL_FORMAT_RGB_565 = 4,
 145         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 146         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 147         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 148
 149         /* 0x8 - 0xFF range unavailable */
 150
 151         /*
 152          * 0x100 - 0x1FF
 153          *
 154          * This range is reserved for pixel formats that are specific to the HAL
 155          * implementation.  Implementations can use any value in this range to
 156          * communicate video pixel formats between their HAL modules.  These formats
 157          * must not have an alpha channel.  Additionally, an EGLimage created from a
 158          * gralloc buffer of one of these formats must be supported for use with the
 159          * GL_OES_EGL_image_external OpenGL ES extension.
 160          */
 161
 162         /*
 163          * Android YUV format:
 164          *
 165          * This format is exposed outside of the HAL to software decoders and
 166          * applications.  EGLImageKHR must support it in conjunction with the
 167          * OES_EGL_image_external extension.
 168          *
 169          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 170          * by (W/2) x (H/2) Cr and Cb planes.
 171          *
 172          * This format assumes
 173          * - an even width
 174          * - an even height
 175          * - a horizontal stride multiple of 16 pixels
 176          * - a vertical stride equal to the height
 177          *
 178          *   y_size = stride * height
 179          *   c_size = ALIGN(stride/2, 16) * height/2
 180          *   size = y_size + c_size * 2
 181          *   cr_offset = y_size
 182          *   cb_offset = y_size + c_size
 183          *
 184          */
 185         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 186
 187         /* Legacy formats (deprecated), used by ImageFormat.java */
 188         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 189         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 190         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 191         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 192         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 193
 194         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
 195         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
 196         HAL_PIXEL_FORMAT_YCrCb_420_SP_10        = 0x24, //YUV444_1obit
 197
 198         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
 199         HAL_PIXEL_FORMAT_FBDC_RGB565    = 0x26,
 200         HAL_PIXEL_FORMAT_FBDC_U8U8U8U8  = 0x27, /*ARGB888*/
 201         HAL_PIXEL_FORMAT_FBDC_U8U8U8    = 0x28, /*RGBP888*/
 202 };
 203
 204 //display data format
 205 enum data_format {
 206         ARGB888 = 0,
 207         RGB888,
 208         RGB565,
 209         YUV420 = 4,
 210         YUV422,
 211         YUV444,
 212         XRGB888,
 213         XBGR888,
 214         ABGR888,
 215         YUV420_A = 10,
 216         YUV422_A,
 217         YUV444_A,
 218         FBDC_RGB_565 = 0x26,
 219         FBDC_ARGB_888,
 220         FBDC_RGBX_888,
 221 };
 222
 223 enum
 224 {
 225         SCALE_NONE = 0x0,
 226         SCALE_UP   = 0x1,
 227         SCALE_DOWN = 0x2
 228 };
 229
 230 typedef enum {
 231         BRIGHTNESS      = 0x0,
 232         CONTRAST        = 0x1,
 233         SAT_CON         = 0x2
 234 } bcsh_bcs_mode;
 235
 236 typedef enum {
 237         H_SIN           = 0x0,
 238         H_COS           = 0x1
 239 } bcsh_hue_mode;
 240
 241 typedef enum {
 242         SCREEN_PREPARE_DDR_CHANGE = 0x0,
 243         SCREEN_UNPREPARE_DDR_CHANGE,
 244 } screen_status;
 245
 246 struct rk_fb_rgb {
 247         struct fb_bitfield red;
 248         struct fb_bitfield green;
 249         struct fb_bitfield blue;
 250         struct fb_bitfield transp;
 251 };
 252
 253 struct rk_fb_frame_time {
 254         u64 last_framedone_t;
 255         u64 framedone_t;
 256         u32 ft;
 257 };
 258
 259 struct rk_fb_vsync {
 260         wait_queue_head_t wait;
 261         ktime_t timestamp;
 262         bool active;
 263         bool irq_stop;
 264         int irq_refcount;
 265         struct mutex irq_lock;
 266         struct task_struct *thread;
 267 };
 268
 269 struct color_key_cfg {
 270         u32 win0_color_key_cfg;
 271         u32 win1_color_key_cfg;
 272         u32 win2_color_key_cfg;
 273 };
 274
 275 struct pwr_ctr {
 276         char name[32];
 277         int type;
 278         int is_rst;
 279         int gpio;
 280         int atv_val;
 281         const char *rgl_name;
 282         int volt;
 283         int delay;
 284 };
 285
 286 struct rk_disp_pwr_ctr_list {
 287         struct list_head list;
 288         struct pwr_ctr pwr_ctr;
 289 };
 290
 291 typedef enum _TRSP_MODE {
 292         TRSP_CLOSE = 0,
 293         TRSP_FMREG,
 294         TRSP_FMREGEX,
 295         TRSP_FMRAM,
 296         TRSP_FMRAMEX,
 297         TRSP_MASK,
 298         TRSP_INVAL
 299 } TRSP_MODE;
 300
 301 struct rk_lcdc_post_cfg {
 302         u32 xpos;
 303         u32 ypos;
 304         u32 xsize;
 305         u32 ysize;
 306 };
 307
 308 struct rk_lcdc_bcsh {
 309         bool enable;
 310         u16 brightness;
 311         u16 contrast;
 312         u16 sat_con;
 313         u16 sin_hue;
 314         u16 cos_hue;
 315 };
 316
 317 struct rk_lcdc_win_area {
 318         bool state;
 319         enum data_format format;
 320         u8 fmt_cfg;
 321         u8 swap_rb;
 322         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 323         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 324         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 325         u16 ypos;
 326         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 327         u16 ysize;
 328         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 329         u16 yact;
 330         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 331         u16 yvir;
 332         u16 xoff;               /*mem offset*/
 333         u16 yoff;
 334         unsigned long smem_start;
 335         unsigned long cbr_start;        /*Cbr memory start address*/
 336 #if defined(CONFIG_ION_ROCKCHIP)
 337                 struct ion_handle *ion_hdl;
 338                 int dma_buf_fd;
 339                 struct dma_buf *dma_buf;
 340 #endif
 341         u16 dsp_stx;
 342         u16 dsp_sty;
 343         u16 y_vir_stride;
 344         u16 uv_vir_stride;
 345         u32 y_addr;
 346         u32 uv_addr;
 347
 348         u8  fbdc_en;
 349         u8  fbdc_cor_en;
 350         u8  fbdc_data_format;
 351         u8  fbdc_dsp_width_ratio;
 352         u8  fbdc_fmt_cfg;
 353         u16 fbdc_mb_vir_width;
 354         u16 fbdc_mb_vir_height;
 355         u16 fbdc_mb_width;
 356         u16 fbdc_mb_height;
 357         u16 fbdc_mb_xst;
 358         u16 fbdc_mb_yst;
 359         u16 fbdc_num_tiles;
 360         u16 fbdc_cmp_index_init;
 361 };
 362
 363
 364 struct rk_lcdc_win {
 365         char name[5];
 366         int id;
 367         bool state;             /*on or off*/
 368         bool last_state;                /*on or off*/
 369         u32 pseudo_pal[16];
 370         int z_order;            /*win sel layer*/
 371         u8 fmt_10;
 372         u32 reserved;
 373         u32 area_num;
 374         u32 scale_yrgb_x;
 375         u32 scale_yrgb_y;
 376         u32 scale_cbcr_x;
 377         u32 scale_cbcr_y;
 378         bool support_3d;
 379
 380         u8 win_lb_mode;
 381
 382         u8 bic_coe_el;
 383         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 384         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 385         u8 yrgb_hsd_mode;//h scale down mode
 386         u8 yrgb_vsu_mode;//v scale up mode
 387         u8 yrgb_vsd_mode;//v scale down mode
 388         u8 cbr_hor_scl_mode;
 389         u8 cbr_ver_scl_mode;
 390         u8 cbr_hsd_mode;
 391         u8 cbr_vsu_mode;
 392         u8 cbr_vsd_mode;
 393         u8 vsd_yrgb_gt4;
 394         u8 vsd_yrgb_gt2;
 395         u8 vsd_cbr_gt4;
 396         u8 vsd_cbr_gt2;
 397
 398         u8 alpha_en;
 399         u8 alpha_mode;
 400         u16 g_alpha_val;
 401         u8  mirror_en;
 402         u32 color_key_val;
 403         u8 csc_mode;
 404
 405         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 406         struct rk_lcdc_post_cfg post_cfg;
 407 };
 408
 409 struct rk_lcdc_driver;
 410
 411 struct rk_fb_trsm_ops {
 412         int (*enable)(void);
 413         int (*disable)(void);
 414         int (*dsp_pwr_on) (void);
 415         int (*dsp_pwr_off) (void);
 416 };
 417
 418 struct rk_lcdc_drv_ops {
 419         int (*open) (struct rk_lcdc_driver *dev_drv, int layer_id, bool open);
 420         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
 421         int (*init_lcdc) (struct rk_lcdc_driver *dev_drv);
 422         int (*ioctl) (struct rk_lcdc_driver *dev_drv, unsigned int cmd,
 423                       unsigned long arg, int layer_id);
 424         int (*suspend) (struct rk_lcdc_driver *dev_drv);
 425         int (*resume) (struct rk_lcdc_driver *dev_drv);
 426         int (*blank) (struct rk_lcdc_driver *dev_drv, int layer_id,
 427                       int blank_mode);
 428         int (*set_par) (struct rk_lcdc_driver *dev_drv, int layer_id);
 429         int (*pan_display) (struct rk_lcdc_driver *dev_drv, int layer_id);
 430         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
 431         int (*lcdc_reg_update) (struct rk_lcdc_driver *dev_drv);
 432         ssize_t(*get_disp_info) (struct rk_lcdc_driver *dev_drv, char *buf,
 433                                   int layer_id);
 434         int (*load_screen) (struct rk_lcdc_driver *dev_drv, bool initscreen);
 435         int (*get_win_state) (struct rk_lcdc_driver *dev_drv, int layer_id);
 436         int (*ovl_mgr) (struct rk_lcdc_driver *dev_drv, int swap, bool set);    /*overlay manager*/
 437         int (*fps_mgr) (struct rk_lcdc_driver *dev_drv, int fps, bool set);
 438         int (*fb_get_win_id) (struct rk_lcdc_driver *dev_drv, const char *id);  /*find layer for fb*/
 439         int (*fb_win_remap) (struct rk_lcdc_driver *dev_drv,
 440                              u16 fb_win_map_order);
 441         int (*set_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 442         int (*set_hwc_lut) (struct rk_lcdc_driver *dev_drv, int *hwc_lut, int mode);
 443         int (*read_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 444         int (*lcdc_hdmi_process) (struct rk_lcdc_driver *dev_drv, int mode);    /*some lcdc need to some process in hdmi mode*/
 445         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
 446         int (*poll_vblank) (struct rk_lcdc_driver *dev_drv);
 447         int (*lcdc_rst) (struct rk_lcdc_driver *dev_drv);
 448         int (*dpi_open) (struct rk_lcdc_driver *dev_drv, bool open);
 449         int (*dpi_win_sel) (struct rk_lcdc_driver *dev_drv, int layer_id);
 450         int (*dpi_status) (struct rk_lcdc_driver *dev_drv);
 451         int (*get_dsp_addr)(struct rk_lcdc_driver *dev_drv,unsigned int *dsp_addr);
 452         int (*set_dsp_cabc) (struct rk_lcdc_driver *dev_drv, int mode);
 453         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
 454         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
 455         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
 456         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
 457         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
 458         int (*set_screen_scaler) (struct rk_lcdc_driver *dev_drv, struct rk_screen *screen, bool enable);
 459         int (*dump_reg) (struct rk_lcdc_driver *dev_drv);
 460         int (*mmu_en) (struct rk_lcdc_driver *dev_drv);
 461         int (*cfg_done) (struct rk_lcdc_driver *dev_drv);
 462         int (*set_overscan) (struct rk_lcdc_driver *dev_drv,
 463                              struct overscan *overscan);
 464         int (*dsp_black) (struct rk_lcdc_driver *dev_drv, int enable);
 465         int (*backlight_close)(struct rk_lcdc_driver *dev_drv, int enable);
 466 };
 467
 468 struct rk_fb_area_par {
 469         u8  data_format;        /*layer data fmt*/
 470         short ion_fd;
 471         unsigned long phy_addr;
 472         short acq_fence_fd;
 473         u16  x_offset;
 474         u16  y_offset;
 475         u16 xpos;       /*start point in panel  --->LCDC_WINx_DSP_ST*/
 476         u16 ypos;
 477         u16 xsize;      /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 478         u16 ysize;
 479         u16 xact;       /*origin display window size -->LCDC_WINx_ACT_INFO*/
 480         u16 yact;
 481         u16 xvir;       /*virtual width/height     -->LCDC_WINx_VIR*/
 482         u16 yvir;
 483         u8  fbdc_en;
 484         u8  fbdc_cor_en;
 485         u8  fbdc_data_format;
 486         u16 reserved0;
 487         u32 reserved1;
 488 };
 489
 490
 491 struct rk_fb_win_par {
 492         u8  win_id;
 493         u8  z_order;            /*win sel layer*/
 494         u8  alpha_mode;
 495         u16 g_alpha_val;
 496         u8  mirror_en;
 497         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 498         u32 reserved0;
 499 };
 500
 501 struct rk_fb_win_cfg_data {
 502         u8  wait_fs;
 503         short ret_fence_fd;
 504         short rel_fence_fd[RK_MAX_BUF_NUM];
 505         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 506         struct  rk_lcdc_post_cfg post_cfg;
 507 };
 508
 509 struct rk_fb_reg_area_data {
 510         struct sync_fence *acq_fence;
 511         u8 data_format;        /*layer data fmt*/
 512         u8  index_buf;          /*judge if the buffer is index*/
 513         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 514         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 515         u32 y_vir_stride;
 516         u32 uv_vir_stride;
 517         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 518         u16 ypos;
 519         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 520         u16 ysize;
 521         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 522         u16 yact;
 523         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 524         u16 yvir;
 525         u16 xoff;               /*mem offset*/
 526         u16 yoff;
 527         unsigned long smem_start;
 528         unsigned long cbr_start;        /*Cbr memory start address*/
 529         u32 line_length;
 530         struct ion_handle *ion_handle;
 531 #ifdef  USE_ION_MMU
 532         struct dma_buf *dma_buf;
 533         struct dma_buf_attachment *attachment;
 534         struct sg_table *sg_table;
 535         dma_addr_t dma_addr;
 536 #endif
 537         u8  fbdc_en;
 538         u8  fbdc_cor_en;
 539         u8  fbdc_data_format;
 540 };
 541
 542 struct rk_fb_reg_win_data {
 543         u8 win_id;
 544         u8 z_order;             /*win sel layer*/
 545         u32 area_num;           /*maybe two region have the same dma buff,*/
 546         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 547         u8 alpha_en;
 548         u8 alpha_mode;
 549         u16 g_alpha_val;
 550         u8  mirror_en;
 551
 552         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 553 };
 554
 555 struct rk_fb_reg_data {
 556         struct list_head list;
 557         int    win_num;
 558         int    buf_num;
 559         int    acq_num;
 560         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 561         struct rk_lcdc_post_cfg post_cfg;
 562 };
 563
 564 struct rk_lcdc_driver {
 565         char name[6];
 566         int  id;
 567         int  prop;
 568         struct device *dev;
 569
 570         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 571         int lcdc_win_num;
 572         int num_buf;            //the num_of buffer
 573         int atv_layer_cnt;
 574         int fb_index_base;      //the first fb index of the lcdc device
 575         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 576         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 577         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 578         u32 pixclock;
 579         u16 rotate_mode;
 580         u16 cabc_mode;
 581         u16 overlay_mode;
 582         u16 output_color;
 583
 584         u16  fb_win_map;
 585         char fb0_win_id;
 586         char fb1_win_id;
 587         char fb2_win_id;
 588         char fb3_win_id;
 589         char fb4_win_id;
 590
 591         char mmu_dts_name[40];
 592         struct device *mmu_dev;
 593         int iommu_enabled;
 594
 595         struct rk_fb_reg_area_data reg_area_data;
 596         /*
 597          * front_regs means this config is scaning on the devices.
 598          */
 599         struct rk_fb_reg_data *front_regs;
 600         struct mutex front_lock;
 601
 602         struct mutex fb_win_id_mutex;
 603         struct mutex win_config;
 604
 605         struct completion frame_done;   /*sync for pan_display,whe we set a new
 606                                           frame address to lcdc register,we must
 607                                           make sure the frame begain to display*/
 608         spinlock_t cpl_lock;    /*lock for completion  frame done */
 609         int first_frame;
 610         struct rk_fb_vsync vsync_info;
 611         struct rk_fb_frame_time frame_time;
 612         int wait_fs;            /*wait for new frame start in kernel */
 613         struct sw_sync_timeline *timeline;
 614         int                     timeline_max;
 615         int                     suspend_flag;
 616         struct list_head        update_regs_list;
 617         struct mutex            update_regs_list_lock;
 618         struct kthread_worker   update_regs_worker;
 619         struct task_struct      *update_regs_thread;
 620         struct kthread_work     update_regs_work;
 621         wait_queue_head_t       update_regs_wait;
 622
 623         struct mutex            output_lock;
 624         struct rk29fb_info *screen_ctr_info;
 625         struct list_head pwrlist_head;
 626         struct rk_lcdc_drv_ops *ops;
 627         struct rk_fb_trsm_ops *trsm_ops;
 628 #ifdef CONFIG_DRM_ROCKCHIP
 629         void (*irq_call_back)(struct rk_lcdc_driver *driver);
 630 #endif
 631         struct overscan overscan;
 632         struct rk_lcdc_bcsh bcsh;
 633         int *hwc_lut;
 634         int uboot_logo;
 635         int bcsh_init_status;
 636 };
 637
 638 struct rk_fb_par {
 639         int id;
 640         u32 state;
 641
 642         unsigned long fb_phy_base;      /* Start of fb address (physical address) */
 643         char __iomem *fb_virt_base;     /* Start of fb address (virt address) */
 644         u32 fb_size;
 645         struct rk_lcdc_driver *lcdc_drv;
 646
 647 #if defined(CONFIG_ION_ROCKCHIP)
 648         struct ion_handle *ion_hdl;
 649 #endif
 650         u32 reserved[2];
 651 };
 652
 653 /*disp_mode: dual display mode
 654 *               NO_DUAL,no dual display,
 655                 ONE_DUAL,use one lcdc + rk61x for dual display
 656                 DUAL,use 2 lcdcs for dual display
 657   num_fb:       the total number of fb
 658   num_lcdc:    the total number of lcdc
 659 */
 660
 661 struct rk_fb {
 662         int disp_mode;
 663         int disp_policy;
 664         struct rk29fb_info *mach_info;
 665         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 666         int num_fb;
 667         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 668         int num_lcdc;
 669
 670 #if defined(CONFIG_ION_ROCKCHIP)
 671        struct ion_client *ion_client;
 672 #endif
 673
 674
 675 };
 676
 677 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 678 extern struct rk_fb_trsm_ops *rk_fb_trsm_ops_get(int type);
 679 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 680                                 struct rk_lcdc_win *win, int id);
 681 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 682 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 683 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 684 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 685 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 686 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 687 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 688 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 689 extern bool is_prmry_rk_lcdc_registered(void);
 690 extern int rk_fb_prase_timing_dt(struct device_node *np,
 691                 struct rk_screen *screen);
 692 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 693
 694 extern int rk_fb_dpi_open(bool open);
 695 extern int rk_fb_dpi_layer_sel(int layer_id);
 696 extern int rk_fb_dpi_status(void);
 697
 698 extern int rk_fb_switch_screen(struct rk_screen *screen, int enable, int lcdc_id);
 699 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 700 extern int rkfb_create_sysfs(struct fb_info *fbi);
 701 extern char *get_format_string(enum data_format, char *fmt);
 702 extern int support_uboot_display(void);
 703 extern int  rk_fb_calc_fps(struct rk_screen *screen, u32 pixclock);
 704 extern int rk_get_real_fps(int time);
 705 extern struct device *rk_fb_get_sysmmu_device_by_compatible(const char *compt);
 706 extern void rk_fb_platform_set_sysmmu(struct device *sysmmu,
 707                                       struct device *dev);
 708 int rk_fb_get_display_policy(void);
 709 #endif