include/linux/rk_fb.h

   1 /* drivers/video/rk_fb.h
   2  *
   3  * Copyright (C) 2010 ROCKCHIP, Inc.
   4  *
   5  * This software is licensed under the terms of the GNU General Public
   6  * License version 2, as published by the Free Software Foundation, and
   7  * may be copied, distributed, and modified under those terms.
   8  *
   9  * This program is distributed in the hope that it will be useful,
  10  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  11  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  12  * GNU General Public License for more details.
  13  *
  14  */
  15
  16 #ifndef __ARCH_ARM_MACH_RK30_FB_H
  17 #define __ARCH_ARM_MACH_RK30_FB_H
  18
  19 #include <linux/fb.h>
  20 #include <linux/platform_device.h>
  21 #include <linux/completion.h>
  22 #include <linux/spinlock.h>
  23 #include <asm/atomic.h>
  24 #include <linux/rk_screen.h>
  25 #if defined(CONFIG_OF)
  26 #include <dt-bindings/display/rk_fb.h>
  27 #endif
  28 #include "../../drivers/staging/android/sw_sync.h"
  29 #include <linux/file.h>
  30 #include <linux/kthread.h>
  31 #include <linux/pm_runtime.h>
  32 #include <linux/version.h>
  33
  34
  35 #define RK30_MAX_LCDC_SUPPORT   2
  36 #define RK30_MAX_LAYER_SUPPORT  5
  37 #define RK_MAX_FB_SUPPORT       5
  38 #define RK_WIN_MAX_AREA         4
  39 #define RK_MAX_BUF_NUM          11
  40
  41 #define FB0_IOCTL_STOP_TIMER_FLUSH              0x6001
  42 #define FB0_IOCTL_SET_PANEL                             0x6002
  43
  44 #ifdef CONFIG_FB_WIMO
  45 #define FB_WIMO_FLAG
  46 #endif
  47 #ifdef FB_WIMO_FLAG
  48 #define FB0_IOCTL_SET_BUF                               0x6017
  49 #define FB0_IOCTL_COPY_CURBUF                           0x6018
  50 #define FB0_IOCTL_CLOSE_BUF                             0x6019
  51 #endif
  52
  53 #define RK_FBIOGET_PANEL_SIZE                           0x5001
  54 #define RK_FBIOSET_YUV_ADDR                             0x5002
  55 #define RK_FBIOGET_SCREEN_STATE                         0X4620
  56 #define RK_FBIOGET_16OR32                               0X4621
  57 #define RK_FBIOGET_IDLEFBUff_16OR32                     0X4622
  58 #define RK_FBIOSET_COMPOSE_LAYER_COUNTS                 0X4623
  59 #define RK_FBIOSET_HWC_ADDR                             0x4624
  60
  61 #define RK_FBIOGET_DMABUF_FD                            0x5003
  62 #define RK_FBIOSET_DMABUF_FD                            0x5004
  63 #define RK_FB_IOCTL_SET_I2P_ODD_ADDR                    0x5005
  64 #define RK_FB_IOCTL_SET_I2P_EVEN_ADDR                   0x5006
  65 #define RK_FBIOSET_OVERLAY_STA                          0x5018
  66 #define RK_FBIOGET_OVERLAY_STA                          0X4619
  67 #define RK_FBIOSET_ENABLE                               0x5019
  68 #define RK_FBIOGET_ENABLE                               0x5020
  69 #define RK_FBIOSET_CONFIG_DONE                          0x4628
  70 #define RK_FBIOSET_VSYNC_ENABLE                         0x4629
  71 #define RK_FBIOPUT_NUM_BUFFERS                          0x4625
  72 #define RK_FBIOPUT_COLOR_KEY_CFG                        0x4626
  73 #define RK_FBIOGET_DSP_ADDR                             0x4630
  74 #define RK_FBIOGET_LIST_STA                             0X4631
  75 #define RK_FBIOGET_IOMMU_STA                            0x4632
  76 #define RK_FBIOSET_CLEAR_FB                             0x4633
  77
  78
  79 /**rk fb events**/
  80 #define RK_LF_STATUS_FC                  0xef
  81 #define RK_LF_STATUS_FR                  0xee
  82 #define RK_LF_STATUS_NC                  0xfe
  83 #define RK_LF_MAX_TIMEOUT                        (1600000UL << 6)       //>0.64s
  84
  85 /**
  86 * pixel align value for gpu,align as 64 bytes in an odd number of times
  87 */
  88 #define ALIGN_PIXEL_64BYTE_RGB565               32      /* 64/2*/
  89 #define ALIGN_PIXEL_64BYTE_RGB8888              16      /* 64/4*/
  90 #define ALIGN_N_TIMES(x, align)                 (((x) % (align) == 0) ? (x) : (((x) + ((align) - 1)) & (~((align) - 1))))
  91 #define ALIGN_ODD_TIMES(x, align)               (((x) % ((align) * 2) == 0) ? ((x) + (align)) : (x))
  92 #define ALIGN_64BYTE_ODD_TIMES(x, align)        ALIGN_ODD_TIMES(ALIGN_N_TIMES(x, align), align)
  93
  94 #define DUMP_FRAME_NUM 3
  95
  96 //#define USE_ION_MMU 1
  97 #if defined(CONFIG_ION_ROCKCHIP)
  98 extern struct ion_client *rockchip_ion_client_create(const char *name);
  99 #endif
 100
 101 extern int rk_fb_poll_prmry_screen_vblank(void);
 102 extern u32 rk_fb_get_prmry_screen_ft(void);
 103 extern u32 rk_fb_get_prmry_screen_vbt(void);
 104 extern u64 rk_fb_get_prmry_screen_framedone_t(void);
 105 extern int rk_fb_set_prmry_screen_status(int status);
 106 extern bool rk_fb_poll_wait_frame_complete(void);
 107
 108 enum {
 109         CSC_BT601,
 110         CSC_BT709,
 111         CSC_BT2020,
 112 };
 113 #define CSC_SHIFT       6
 114 #define CSC_MASK        (0x3 << CSC_SHIFT)
 115 #define CSC_FORMAT(x)   (((x) & CSC_MASK) >> CSC_SHIFT)
 116
 117 #define BT601(x)        ((CSC_BT601 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 118 #define BT709(x)        ((CSC_BT709 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 119 #define BT2020(x)       ((CSC_BT2020 << CSC_SHIFT) | ((x) & ~CSC_MASK))
 120
 121 enum {
 122         SDR_DATA,
 123         HDR_DATA,
 124 };
 125
 126 /**
 127  * pixel format definitions,this is copy from android/system/core/include/system/graphics.h
 128  */
 129 enum {
 130         HAL_PIXEL_FORMAT_RGBA_8888 = 1,
 131         HAL_PIXEL_FORMAT_RGBX_8888 = 2,
 132         HAL_PIXEL_FORMAT_RGB_888 = 3,
 133         HAL_PIXEL_FORMAT_RGB_565 = 4,
 134         HAL_PIXEL_FORMAT_BGRA_8888 = 5,
 135         HAL_PIXEL_FORMAT_RGBA_5551 = 6,
 136         HAL_PIXEL_FORMAT_RGBA_4444 = 7,
 137
 138         /* 0x8 - 0xFF range unavailable */
 139
 140         /*
 141          * 0x100 - 0x1FF
 142          *
 143          * This range is reserved for pixel formats that are specific to the HAL
 144          * implementation.  Implementations can use any value in this range to
 145          * communicate video pixel formats between their HAL modules.  These formats
 146          * must not have an alpha channel.  Additionally, an EGLimage created from a
 147          * gralloc buffer of one of these formats must be supported for use with the
 148          * GL_OES_EGL_image_external OpenGL ES extension.
 149          */
 150
 151         /*
 152          * Android YUV format:
 153          *
 154          * This format is exposed outside of the HAL to software decoders and
 155          * applications.  EGLImageKHR must support it in conjunction with the
 156          * OES_EGL_image_external extension.
 157          *
 158          * YV12 is a 4:2:0 YCrCb planar format comprised of a WxH Y plane followed
 159          * by (W/2) x (H/2) Cr and Cb planes.
 160          *
 161          * This format assumes
 162          * - an even width
 163          * - an even height
 164          * - a horizontal stride multiple of 16 pixels
 165          * - a vertical stride equal to the height
 166          *
 167          *   y_size = stride * height
 168          *   c_size = ALIGN(stride/2, 16) * height/2
 169          *   size = y_size + c_size * 2
 170          *   cr_offset = y_size
 171          *   cb_offset = y_size + c_size
 172          *
 173          */
 174         HAL_PIXEL_FORMAT_YV12 = 0x32315659,     // YCrCb 4:2:0 Planar
 175
 176         /* Legacy formats (deprecated), used by ImageFormat.java */
 177
 178         /*
 179          * YCbCr format default is BT601.
 180          */
 181         HAL_PIXEL_FORMAT_YCbCr_422_SP = 0x10,   // NV16
 182         HAL_PIXEL_FORMAT_YCrCb_420_SP = 0x11,   // NV21
 183         HAL_PIXEL_FORMAT_YCbCr_422_I = 0x14,    // YUY2
 184         HAL_PIXEL_FORMAT_YCrCb_NV12 = 0x20,     // YUY2
 185         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO = 0x21,       // YUY2
 186
 187         HAL_PIXEL_FORMAT_YCrCb_NV12_10      = 0x22, // YUV420_1obit
 188         HAL_PIXEL_FORMAT_YCbCr_422_SP_10        = 0x23, // YUV422_1obit
 189         HAL_PIXEL_FORMAT_YCrCb_444_SP_10        = 0x24, //YUV444_1obit
 190
 191         HAL_PIXEL_FORMAT_YCrCb_444 = 0x25,      //yuv444
 192         HAL_PIXEL_FORMAT_FBDC_RGB565    = 0x26,
 193         HAL_PIXEL_FORMAT_FBDC_U8U8U8U8  = 0x27, /*ARGB888*/
 194         HAL_PIXEL_FORMAT_FBDC_U8U8U8    = 0x28, /*RGBP888*/
 195         HAL_PIXEL_FORMAT_FBDC_RGBA888   = 0x29, /*ABGR888*/
 196         HAL_PIXEL_FORMAT_BGRX_8888 = 0x30,
 197         HAL_PIXEL_FORMAT_BGR_888 = 0x31,
 198         HAL_PIXEL_FORMAT_BGR_565 = 0x32,
 199
 200         HAL_PIXEL_FORMAT_YUYV422 = 0x33,
 201         HAL_PIXEL_FORMAT_YUYV420 = 0x34,
 202         HAL_PIXEL_FORMAT_UYVY422 = 0x35,
 203         HAL_PIXEL_FORMAT_UYVY420 = 0x36,
 204
 205         HAL_PIXEL_FORMAT_YCrCb_NV12_BT709 =
 206                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12),
 207         HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO_BT709 =
 208                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_VIDEO),
 209         HAL_PIXEL_FORMAT_YCbCr_422_SP_BT709 =
 210                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP),
 211         HAL_PIXEL_FORMAT_YCrCb_444_BT709 =
 212                         BT709(HAL_PIXEL_FORMAT_YCrCb_444),
 213
 214         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT709 =
 215                         BT709(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 216         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT709  =
 217                         BT709(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 218         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT709  =
 219                         BT709(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 220
 221         HAL_PIXEL_FORMAT_YCrCb_NV12_10_BT2020 =
 222                         BT2020(HAL_PIXEL_FORMAT_YCrCb_NV12_10),
 223         HAL_PIXEL_FORMAT_YCbCr_422_SP_10_BT2020 =
 224                         BT2020(HAL_PIXEL_FORMAT_YCbCr_422_SP_10),
 225         HAL_PIXEL_FORMAT_YCrCb_420_SP_10_BT2020 =
 226                         BT2020(HAL_PIXEL_FORMAT_YCrCb_444_SP_10),
 227 };
 228
 229 //display data format
 230 enum data_format {
 231         ARGB888,/*don't update and insert other format*/
 232         RGB888, /*don't update and insert other format*/
 233         RGB565, /*don't update and insert other format*/
 234         BGR888,
 235         XRGB888,
 236         XBGR888,
 237         ABGR888,
 238         BGR565,
 239         FBDC_RGB_565,
 240         FBDC_ARGB_888,
 241         FBDC_RGBX_888,
 242         FBDC_ABGR_888,
 243         YUV420,
 244         YUV422,
 245         YUV444,
 246         YUV420_A,
 247         YUV422_A,
 248         YUV444_A,
 249         YUV420_NV21,
 250         YUYV422,
 251         YUYV420,
 252         UYVY422,
 253         UYVY420
 254 };
 255 #define IS_YUV_FMT(fmt) ((fmt >= YUV420) ? 1 : 0)
 256 #define IS_RGB_FMT(fmt) ((fmt < YUV420) ? 1 : 0)
 257 #define IS_FBDC_FMT(fmt) \
 258         (((fmt >= FBDC_RGB_565) && (fmt <= FBDC_ABGR_888)) ? 1 : 0)
 259
 260 enum
 261 {
 262         SCALE_NONE = 0x0,
 263         SCALE_UP   = 0x1,
 264         SCALE_DOWN = 0x2
 265 };
 266
 267 typedef enum {
 268         BRIGHTNESS      = 0x0,
 269         CONTRAST        = 0x1,
 270         SAT_CON         = 0x2
 271 } bcsh_bcs_mode;
 272
 273 typedef enum {
 274         H_SIN           = 0x0,
 275         H_COS           = 0x1
 276 } bcsh_hue_mode;
 277
 278 typedef enum {
 279         SCREEN_PREPARE_DDR_CHANGE = 0x0,
 280         SCREEN_UNPREPARE_DDR_CHANGE,
 281 } screen_status;
 282
 283 typedef enum {
 284         GET_PAGE_FAULT  = 0x0,
 285         CLR_PAGE_FAULT  = 0x1,
 286         UNMASK_PAGE_FAULT = 0x2,
 287         UPDATE_CABC_PWM = 0x3,
 288         SET_DSP_MIRROR = 0x4
 289 } extern_func;
 290
 291 enum rk_vop_feature {
 292         SUPPORT_VOP_IDENTIFY    = BIT(0),
 293         SUPPORT_IFBDC           = BIT(1),
 294         SUPPORT_AFBDC           = BIT(2),
 295         SUPPORT_WRITE_BACK      = BIT(3),
 296         SUPPORT_YUV420_OUTPUT   = BIT(4)
 297 };
 298
 299 struct rk_vop_property {
 300         u32 feature;
 301         u32 max_output_x;
 302         u32 max_output_y;
 303 };
 304
 305 enum rk_win_feature {
 306         SUPPORT_WIN_IDENTIFY    = BIT(0),
 307         SUPPORT_HW_EXIST        = BIT(1),
 308         SUPPORT_SCALE           = BIT(2),
 309         SUPPORT_YUV             = BIT(3),
 310         SUPPORT_YUV10BIT        = BIT(4),
 311         SUPPORT_MULTI_AREA      = BIT(5),
 312         SUPPORT_HWC_LAYER       = BIT(6)
 313 };
 314
 315 struct rk_win_property {
 316         u32 feature;
 317         u32 max_input_x;
 318         u32 max_input_y;
 319 };
 320
 321 struct rk_fb_rgb {
 322         struct fb_bitfield red;
 323         struct fb_bitfield green;
 324         struct fb_bitfield blue;
 325         struct fb_bitfield transp;
 326 };
 327
 328 struct rk_fb_frame_time {
 329         u64 last_framedone_t;
 330         u64 framedone_t;
 331         u32 ft;
 332 };
 333
 334 struct rk_fb_vsync {
 335         wait_queue_head_t wait;
 336         ktime_t timestamp;
 337         int active;
 338         bool irq_stop;
 339         int irq_refcount;
 340         struct mutex irq_lock;
 341         struct task_struct *thread;
 342 };
 343
 344 struct color_key_cfg {
 345         u32 win0_color_key_cfg;
 346         u32 win1_color_key_cfg;
 347         u32 win2_color_key_cfg;
 348 };
 349
 350 struct pwr_ctr {
 351         char name[32];
 352         int type;
 353         int is_rst;
 354         int gpio;
 355         int atv_val;
 356         const char *rgl_name;
 357         int volt;
 358         int delay;
 359 };
 360
 361 struct rk_disp_pwr_ctr_list {
 362         struct list_head list;
 363         struct pwr_ctr pwr_ctr;
 364 };
 365
 366 typedef enum _TRSP_MODE {
 367         TRSP_CLOSE = 0,
 368         TRSP_FMREG,
 369         TRSP_FMREGEX,
 370         TRSP_FMRAM,
 371         TRSP_FMRAMEX,
 372         TRSP_MASK,
 373         TRSP_INVAL
 374 } TRSP_MODE;
 375
 376 struct rk_lcdc_post_cfg {
 377         u32 xpos;
 378         u32 ypos;
 379         u32 xsize;
 380         u32 ysize;
 381 };
 382
 383 struct rk_fb_wb_cfg {
 384         u8  data_format;
 385         short ion_fd;
 386         u32 phy_addr;
 387         u16 xsize;
 388         u16 ysize;
 389         u8 reserved0;
 390         u32 reversed1;
 391 };
 392
 393 struct rk_lcdc_bcsh {
 394         bool enable;
 395         u16 brightness;
 396         u16 contrast;
 397         u16 sat_con;
 398         u16 sin_hue;
 399         u16 cos_hue;
 400 };
 401
 402 struct rk_lcdc_win_area {
 403         bool state;
 404         enum data_format format;
 405         u8 data_space;          /* SDR or HDR */
 406         u8 fmt_cfg;
 407         u8 yuyv_fmt;
 408         u8 swap_rb;
 409         u8 swap_uv;
 410         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 411         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 412         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 413         u16 ypos;
 414         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 415         u16 ysize;
 416         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 417         u16 yact;
 418         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 419         u16 yvir;
 420         u16 xoff;               /*mem offset*/
 421         u16 yoff;
 422         unsigned long smem_start;
 423         unsigned long cbr_start;        /*Cbr memory start address*/
 424 #if defined(CONFIG_ION_ROCKCHIP)
 425                 struct ion_handle *ion_hdl;
 426                 int dma_buf_fd;
 427                 struct dma_buf *dma_buf;
 428 #endif
 429         u16 dsp_stx;
 430         u16 dsp_sty;
 431         u16 y_vir_stride;
 432         u16 uv_vir_stride;
 433         u32 y_addr;
 434         u32 uv_addr;
 435
 436         u8  fbdc_en;
 437         u8  fbdc_cor_en;
 438         u8  fbdc_data_format;
 439         u8  fbdc_dsp_width_ratio;
 440         u8  fbdc_fmt_cfg;
 441         u16 fbdc_mb_vir_width;
 442         u16 fbdc_mb_vir_height;
 443         u16 fbdc_mb_width;
 444         u16 fbdc_mb_height;
 445         u16 fbdc_mb_xst;
 446         u16 fbdc_mb_yst;
 447         u16 fbdc_num_tiles;
 448         u16 fbdc_cmp_index_init;
 449 };
 450
 451
 452 struct rk_lcdc_win {
 453         char name[5];
 454         int id;
 455         struct rk_win_property property;
 456         bool state;             /*on or off*/
 457         bool last_state;                /*on or off*/
 458         u32 pseudo_pal[16];
 459         int z_order;            /*win sel layer*/
 460         u8 fmt_10;
 461         u8 colorspace;
 462         u32 reserved;
 463         u32 area_num;
 464         u32 scale_yrgb_x;
 465         u32 scale_yrgb_y;
 466         u32 scale_cbcr_x;
 467         u32 scale_cbcr_y;
 468         bool support_3d;
 469
 470         u8 win_lb_mode;
 471
 472         u8 bic_coe_el;
 473         u8 yrgb_hor_scl_mode;//h 01:scale up ;10:down
 474         u8 yrgb_ver_scl_mode;//v 01:scale up ;10:down
 475         u8 yrgb_hsd_mode;//h scale down mode
 476         u8 yrgb_vsu_mode;//v scale up mode
 477         u8 yrgb_vsd_mode;//v scale down mode
 478         u8 cbr_hor_scl_mode;
 479         u8 cbr_ver_scl_mode;
 480         u8 cbr_hsd_mode;
 481         u8 cbr_vsu_mode;
 482         u8 cbr_vsd_mode;
 483         u8 vsd_yrgb_gt4;
 484         u8 vsd_yrgb_gt2;
 485         u8 vsd_cbr_gt4;
 486         u8 vsd_cbr_gt2;
 487
 488         u8 alpha_en;
 489         u8 alpha_mode;
 490         u16 g_alpha_val;
 491         u32 color_key_val;
 492         u8 csc_mode;
 493         u8 xmirror;
 494         u8 ymirror;
 495
 496         struct rk_lcdc_win_area area[RK_WIN_MAX_AREA];
 497         struct rk_lcdc_post_cfg post_cfg;
 498 };
 499
 500 struct rk_lcdc_driver;
 501
 502 struct rk_fb_trsm_ops {
 503         int (*enable)(void);
 504         int (*disable)(void);
 505         int (*dsp_pwr_on) (void);
 506         int (*dsp_pwr_off) (void);
 507         void (*refresh)(unsigned int xpos, unsigned int ypos,
 508                        unsigned int xsize, unsigned int ysize);
 509 };
 510
 511 struct rk_lcdc_drv_ops {
 512         int (*open) (struct rk_lcdc_driver *dev_drv, int layer_id, bool open);
 513         int (*win_direct_en)(struct rk_lcdc_driver *dev_drv, int win_id, int en);
 514         int (*init_lcdc) (struct rk_lcdc_driver *dev_drv);
 515         int (*ioctl) (struct rk_lcdc_driver *dev_drv, unsigned int cmd,
 516                       unsigned long arg, int layer_id);
 517         int (*suspend) (struct rk_lcdc_driver *dev_drv);
 518         int (*resume) (struct rk_lcdc_driver *dev_drv);
 519         int (*blank) (struct rk_lcdc_driver *dev_drv, int layer_id,
 520                       int blank_mode);
 521         int (*set_par) (struct rk_lcdc_driver *dev_drv, int layer_id);
 522         int (*pan_display) (struct rk_lcdc_driver *dev_drv, int layer_id);
 523         int (*direct_set_addr)(struct rk_lcdc_driver *drv, int win_id, u32 addr);
 524         int (*lcdc_reg_update) (struct rk_lcdc_driver *dev_drv);
 525         ssize_t(*get_disp_info) (struct rk_lcdc_driver *dev_drv, char *buf,
 526                                   int layer_id);
 527         int (*load_screen) (struct rk_lcdc_driver *dev_drv, bool initscreen);
 528         int (*get_dspbuf_info) (struct rk_lcdc_driver *dev_drv,
 529                                 u16 *xact, u16 *yact, int *format,
 530                                 u32 *dsp_addr, int *ymirror);
 531         int (*post_dspbuf)(struct rk_lcdc_driver *dev_drv, u32 rgb_mst,
 532                            int format, u16 xact, u16 yact, u16 xvir,
 533                            int ymirror);
 534
 535         int (*get_win_state) (struct rk_lcdc_driver *dev_drv, int layer_id, int area_id);
 536         int (*ovl_mgr) (struct rk_lcdc_driver *dev_drv, int swap, bool set);    /*overlay manager*/
 537         int (*fps_mgr) (struct rk_lcdc_driver *dev_drv, int fps, bool set);
 538         int (*fb_get_win_id) (struct rk_lcdc_driver *dev_drv, const char *id);  /*find layer for fb*/
 539         int (*fb_win_remap) (struct rk_lcdc_driver *dev_drv,
 540                              u16 fb_win_map_order);
 541         int (*set_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 542         int (*set_cabc_lut)(struct rk_lcdc_driver *dev_drv, int *lut);
 543         int (*set_hwc_lut) (struct rk_lcdc_driver *dev_drv, int *hwc_lut, int mode);
 544         int (*read_dsp_lut) (struct rk_lcdc_driver *dev_drv, int *lut);
 545         int (*lcdc_hdmi_process) (struct rk_lcdc_driver *dev_drv, int mode);    /*some lcdc need to some process in hdmi mode*/
 546         int (*set_irq_to_cpu)(struct rk_lcdc_driver *dev_drv,int enable);
 547         int (*poll_vblank) (struct rk_lcdc_driver *dev_drv);
 548         int (*lcdc_rst) (struct rk_lcdc_driver *dev_drv);
 549         int (*dpi_open) (struct rk_lcdc_driver *dev_drv, bool open);
 550         int (*dpi_win_sel) (struct rk_lcdc_driver *dev_drv, int layer_id);
 551         int (*dpi_status) (struct rk_lcdc_driver *dev_drv);
 552         int (*get_dsp_addr)(struct rk_lcdc_driver *dev_drv, unsigned int dsp_addr[][4]);
 553         int (*set_dsp_cabc) (struct rk_lcdc_driver *dev_drv, int mode, int calc, int up, int down, int global);
 554         int (*set_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,int sin_hue, int cos_hue);
 555         int (*set_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode,int value);
 556         int (*get_dsp_bcsh_hue) (struct rk_lcdc_driver *dev_drv,bcsh_hue_mode mode);
 557         int (*get_dsp_bcsh_bcs)(struct rk_lcdc_driver *dev_drv,bcsh_bcs_mode mode);
 558         int (*open_bcsh)(struct rk_lcdc_driver *dev_drv, bool open);
 559         int (*set_screen_scaler) (struct rk_lcdc_driver *dev_drv, struct rk_screen *screen, bool enable);
 560         int (*dump_reg) (struct rk_lcdc_driver *dev_drv);
 561         int (*mmu_en) (struct rk_lcdc_driver *dev_drv);
 562         int (*cfg_done) (struct rk_lcdc_driver *dev_drv);
 563         int (*set_overscan) (struct rk_lcdc_driver *dev_drv,
 564                              struct overscan *overscan);
 565         int (*dsp_black) (struct rk_lcdc_driver *dev_drv, int enable);
 566         int (*backlight_close)(struct rk_lcdc_driver *dev_drv, int enable);
 567         int (*area_support_num)(struct rk_lcdc_driver *dev_drv, unsigned int *area_support);
 568         int (*extern_func)(struct rk_lcdc_driver *dev_drv, int cmd);
 569         int (*wait_frame_start)(struct rk_lcdc_driver *dev_drv, int enable);
 570         int (*set_wb)(struct rk_lcdc_driver *dev_drv);
 571 };
 572
 573 struct rk_fb_area_par {
 574         u8  data_format;        /*layer data fmt*/
 575         short ion_fd;
 576         u32 phy_addr;
 577         short acq_fence_fd;
 578         u16  x_offset;
 579         u16  y_offset;
 580         u16 xpos;       /*start point in panel  --->LCDC_WINx_DSP_ST*/
 581         u16 ypos;
 582         u16 xsize;      /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 583         u16 ysize;
 584         u16 xact;       /*origin display window size -->LCDC_WINx_ACT_INFO*/
 585         u16 yact;
 586         u16 xvir;       /*virtual width/height     -->LCDC_WINx_VIR*/
 587         u16 yvir;
 588         u8  fbdc_en;
 589         u8  fbdc_cor_en;
 590         u8  fbdc_data_format;
 591         u16 data_space; /* SDR or HDR */
 592         u32 reserved0;
 593 };
 594
 595
 596 struct rk_fb_win_par {
 597         u8  win_id;
 598         u8  z_order;            /*win sel layer*/
 599         u8  alpha_mode;
 600         u16 g_alpha_val;
 601         u8  mirror_en;
 602         struct rk_fb_area_par area_par[RK_WIN_MAX_AREA];
 603         u32 reserved0;
 604 };
 605
 606 struct rk_fb_win_cfg_data {
 607         u8  wait_fs;
 608         short ret_fence_fd;
 609         short rel_fence_fd[RK_MAX_BUF_NUM];
 610         struct  rk_fb_win_par win_par[RK30_MAX_LAYER_SUPPORT];
 611         struct  rk_fb_wb_cfg wb_cfg;
 612 };
 613
 614 struct rk_fb_reg_wb_data {
 615         bool state;
 616         u8 data_format;
 617         struct ion_handle *ion_handle;
 618         unsigned long smem_start;
 619         unsigned long cbr_start;        /*Cbr memory start address*/
 620         u16 xsize;
 621         u16 ysize;
 622 };
 623
 624 struct rk_fb_reg_area_data {
 625         struct sync_fence *acq_fence;
 626         u8 data_format;        /*layer data fmt*/
 627         u8 data_space;          /* indicate SDR or HDR */
 628         u8  index_buf;          /*judge if the buffer is index*/
 629         u32 y_offset;           /*yuv/rgb offset  -->LCDC_WINx_YRGB_MSTx*/
 630         u32 c_offset;           /*cb cr offset--->LCDC_WINx_CBR_MSTx*/
 631         u32 y_vir_stride;
 632         u32 uv_vir_stride;
 633         u32 buff_len;
 634         u16 xpos;               /*start point in panel  --->LCDC_WINx_DSP_ST*/
 635         u16 ypos;
 636         u16 xsize;              /* display window width/height  -->LCDC_WINx_DSP_INFO*/
 637         u16 ysize;
 638         u16 xact;               /*origin display window size -->LCDC_WINx_ACT_INFO*/
 639         u16 yact;
 640         u16 xvir;               /*virtual width/height     -->LCDC_WINx_VIR*/
 641         u16 yvir;
 642         u16 xoff;               /*mem offset*/
 643         u16 yoff;
 644         unsigned long smem_start;
 645         unsigned long cbr_start;        /*Cbr memory start address*/
 646         u32 line_length;
 647         struct ion_handle *ion_handle;
 648 #ifdef  USE_ION_MMU
 649         struct dma_buf *dma_buf;
 650         struct dma_buf_attachment *attachment;
 651         struct sg_table *sg_table;
 652         dma_addr_t dma_addr;
 653 #endif
 654         u8  fbdc_en;
 655         u8  fbdc_cor_en;
 656         u8  fbdc_data_format;
 657 };
 658
 659 struct rk_fb_reg_win_data {
 660         int win_id;
 661         int z_order;            /*win sel layer*/
 662         u32 area_num;           /*maybe two region have the same dma buff,*/
 663         u32 area_buf_num;     /*so area_num  maybe not equal to area_buf_num*/
 664         u8 alpha_en;
 665         u8 alpha_mode;
 666         u16 g_alpha_val;
 667         u8  mirror_en;
 668         u8 colorspace;
 669
 670         struct rk_fb_reg_area_data reg_area_data[RK_WIN_MAX_AREA];
 671 };
 672
 673 struct rk_fb_reg_data {
 674         struct list_head list;
 675         int    win_num;
 676         int    buf_num;
 677         int    acq_num;
 678         struct rk_fb_reg_win_data reg_win_data[RK30_MAX_LAYER_SUPPORT];
 679         struct rk_fb_reg_wb_data reg_wb_data;
 680 };
 681
 682 struct rk_lcdc_driver {
 683         char name[6];
 684         int  te_irq;
 685         int  id;
 686         int  prop;
 687         struct device *dev;
 688         u32 version;
 689         struct rk_vop_property property;
 690
 691         struct rk_lcdc_win *win[RK_MAX_FB_SUPPORT];
 692         struct rk_fb_reg_wb_data wb_data;
 693         int lcdc_win_num;
 694         int num_buf;            //the num_of buffer
 695         int atv_layer_cnt;
 696         int fb_index_base;      //the first fb index of the lcdc device
 697         struct rk_screen *screen0;      //some platform have only one lcdc,but extend
 698         struct rk_screen *screen1;      //two display devices for dual display,such as rk2918,rk2928
 699         struct rk_screen *cur_screen;   //screen0 is primary screen ,like lcd panel,screen1 is  extend screen,like hdmi
 700         u32 pixclock;
 701         u16 rotate_mode;
 702         u16 cabc_mode;
 703         u16 overlay_mode;
 704         u16 pre_overlay;
 705         u16 output_color;
 706
 707         u16  fb_win_map;
 708         char fb0_win_id;
 709         char fb1_win_id;
 710         char fb2_win_id;
 711         char fb3_win_id;
 712         char fb4_win_id;
 713
 714         char mmu_dts_name[40];
 715         struct device *mmu_dev;
 716         int iommu_enabled;
 717         int dsp_mode;
 718         bool hot_plug_state;
 719
 720         struct rk_fb_reg_area_data reg_area_data;
 721         /*
 722          * front_regs means this config is scaning on the devices.
 723          */
 724         struct rk_fb_reg_data *front_regs;
 725         struct mutex front_lock;
 726
 727         struct mutex fb_win_id_mutex;
 728         struct mutex win_config;
 729
 730         struct mutex switch_screen; /*for switch screen*/
 731         struct completion frame_done;   /*sync for pan_display,whe we set a new
 732                                           frame address to lcdc register,we must
 733                                           make sure the frame begain to display*/
 734         spinlock_t cpl_lock;    /*lock for completion  frame done */
 735         int first_frame;
 736         struct rk_fb_vsync vsync_info;
 737         struct rk_fb_frame_time frame_time;
 738         int wait_fs;            /*wait for new frame start in kernel */
 739         struct sw_sync_timeline *timeline;
 740         int                     timeline_max;
 741         int                     suspend_flag;
 742         int standby;
 743         struct list_head        update_regs_list;
 744         struct list_head        saved_list;
 745         struct mutex            update_regs_list_lock;
 746         struct kthread_worker   update_regs_worker;
 747         struct task_struct      *update_regs_thread;
 748         struct kthread_work     update_regs_work;
 749         wait_queue_head_t       update_regs_wait;
 750
 751         struct mutex            output_lock;
 752         struct rk29fb_info *screen_ctr_info;
 753         struct list_head pwrlist_head;
 754         struct rk_lcdc_drv_ops *ops;
 755         struct rk_fb_trsm_ops *trsm_ops;
 756 #ifdef CONFIG_DRM_ROCKCHIP
 757         void (*irq_call_back)(struct rk_lcdc_driver *driver);
 758 #endif
 759         struct overscan overscan;
 760         struct rk_lcdc_bcsh bcsh;
 761         int *hwc_lut;
 762         int uboot_logo;
 763         int bcsh_init_status;
 764         bool cabc_pwm_pol;
 765         u8  reserved_fb;
 766         /*1:hdmi switch uncomplete,0:complete*/
 767         bool hdmi_switch;
 768         void *trace_buf;
 769         struct rk_fb_win_cfg_data tmp_win_cfg[DUMP_FRAME_NUM];
 770         struct rk_fb_reg_data tmp_regs[DUMP_FRAME_NUM];
 771         unsigned int area_support[RK30_MAX_LAYER_SUPPORT];
 772 };
 773
 774 struct rk_fb_par {
 775         int id;
 776         u32 state;
 777
 778         unsigned long fb_phy_base;      /* Start of fb address (physical address) */
 779         char __iomem *fb_virt_base;     /* Start of fb address (virt address) */
 780         u32 fb_size;
 781         struct rk_lcdc_driver *lcdc_drv;
 782
 783 #if defined(CONFIG_ION_ROCKCHIP)
 784         struct ion_handle *ion_hdl;
 785 #endif
 786         u32 reserved[2];
 787 };
 788
 789 /*disp_mode: dual display mode
 790 *               NO_DUAL,no dual display,
 791                 ONE_DUAL,use one lcdc + rk61x for dual display
 792                 DUAL,use 2 lcdcs for dual display
 793   num_fb:       the total number of fb
 794   num_lcdc:    the total number of lcdc
 795 */
 796
 797 struct rk_fb {
 798         int disp_mode;
 799         int disp_policy;
 800         struct rk29fb_info *mach_info;
 801         struct fb_info *fb[RK_MAX_FB_SUPPORT*2];
 802         int num_fb;
 803         struct rk_lcdc_driver *lcdc_dev_drv[RK30_MAX_LCDC_SUPPORT];
 804         int num_lcdc;
 805
 806 #if defined(CONFIG_ION_ROCKCHIP)
 807        struct ion_client *ion_client;
 808 #endif
 809 };
 810
 811 extern int rk_fb_trsm_ops_register(struct rk_fb_trsm_ops *ops, int type);
 812 extern struct rk_fb_trsm_ops *rk_fb_trsm_ops_get(int type);
 813 extern int rk_fb_register(struct rk_lcdc_driver *dev_drv,
 814                                 struct rk_lcdc_win *win, int id);
 815 extern int rk_fb_unregister(struct rk_lcdc_driver *dev_drv);
 816 extern struct rk_lcdc_driver *rk_get_lcdc_drv(char *name);
 817 extern int rk_fb_get_extern_screen(struct rk_screen *screen);
 818 extern int rk_fb_set_vop_pwm(void);
 819 extern int rk_fb_get_prmry_screen( struct rk_screen *screen);
 820 extern int rk_fb_set_prmry_screen(struct rk_screen *screen);
 821 extern u32 rk_fb_get_prmry_screen_pixclock(void);
 822 extern int rk_disp_pwr_ctr_parse_dt(struct rk_lcdc_driver *dev_drv);
 823 extern int rk_disp_pwr_enable(struct rk_lcdc_driver *dev_drv);
 824 extern int rk_disp_pwr_disable(struct rk_lcdc_driver *dev_drv);
 825 extern bool is_prmry_rk_lcdc_registered(void);
 826 extern int rk_fb_prase_timing_dt(struct device_node *np,
 827                 struct rk_screen *screen);
 828 extern int rk_disp_prase_timing_dt(struct rk_lcdc_driver *dev_drv);
 829
 830 extern int rk_fb_dpi_open(bool open);
 831 extern int rk_fb_dpi_layer_sel(int layer_id);
 832 extern int rk_fb_dpi_status(void);
 833
 834 extern int rk_fb_switch_screen(struct rk_screen *screen, int enable, int lcdc_id);
 835 extern int rk_fb_disp_scale(u8 scale_x, u8 scale_y, u8 lcdc_id);
 836 extern int rkfb_create_sysfs(struct fb_info *fbi);
 837 extern char *get_format_string(enum data_format, char *fmt);
 838 extern int support_uboot_display(void);
 839 extern int  rk_fb_calc_fps(struct rk_screen *screen, u32 pixclock);
 840 extern int rk_get_real_fps(int time);
 841 extern struct device *rk_fb_get_sysmmu_device_by_compatible(const char *compt);
 842 extern void rk_fb_platform_set_sysmmu(struct device *sysmmu,
 843                                       struct device *dev);
 844 int rk_fb_get_display_policy(void);
 845 int rk_fb_pixel_width(int data_format);
 846 void trace_buffer_dump(struct device *dev,
 847                               struct rk_lcdc_driver *dev_drv);
 848 int rk_fb_set_car_reverse_status(struct rk_lcdc_driver *dev_drv, int status);
 849 extern int rockchip_get_screen_type(void);
 850 #endif