drivers/usb/dwc_otg_310/dwc_otg_driver.c

   1 /* ==========================================================================
   2  * $File: //dwh/usb_iip/dev/software/otg/linux/drivers/dwc_otg_driver.c $
   3  * $Revision: #94 $
   4  * $Date: 2012/12/21 $
   5  * $Change: 2131568 $
   6  *
   7  * Synopsys HS OTG Linux Software Driver and documentation (hereinafter,
   8  * "Software") is an Unsupported proprietary work of Synopsys, Inc. unless
   9  * otherwise expressly agreed to in writing between Synopsys and you.
  10  *
  11  * The Software IS NOT an item of Licensed Software or Licensed Product under
  12  * any End User Software License Agreement or Agreement for Licensed Product
  13  * with Synopsys or any supplement thereto. You are permitted to use and
  14  * redistribute this Software in source and binary forms, with or without
  15  * modification, provided that redistributions of source code must retain this
  16  * notice. You may not view, use, disclose, copy or distribute this file or
  17  * any information contained herein except pursuant to this license grant from
  18  * Synopsys. If you do not agree with this notice, including the disclaimer
  19  * below, then you are not authorized to use the Software.
  20  *
  21  * THIS SOFTWARE IS BEING DISTRIBUTED BY SYNOPSYS SOLELY ON AN "AS IS" BASIS
  22  * AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE
  23  * IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE
  24  * ARE HEREBY DISCLAIMED. IN NO EVENT SHALL SYNOPSYS BE LIABLE FOR ANY DIRECT,
  25  * INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
  26  * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR
  27  * SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER
  28  * CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT
  29  * LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY
  30  * OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH
  31  * DAMAGE.
  32  * ========================================================================== */
  33
  34 /** @file
  35  * The dwc_otg_driver module provides the initialization and cleanup entry
  36  * points for the DWC_otg driver. This module will be dynamically installed
  37  * after Linux is booted using the insmod command. When the module is
  38  * installed, the dwc_otg_driver_init function is called. When the module is
  39  * removed (using rmmod), the dwc_otg_driver_cleanup function is called.
  40  *
  41  * This module also defines a data structure for the dwc_otg_driver, which is
  42  * used in conjunction with the standard ARM lm_device structure. These
  43  * structures allow the OTG driver to comply with the standard Linux driver
  44  * model in which devices and drivers are registered with a bus driver. This
  45  * has the benefit that Linux can expose attributes of the driver and device
  46  * in its special sysfs file system. Users can then read or write files in
  47  * this file system to perform diagnostics on the driver components or the
  48  * device.
  49  */
  50
  51 #include "dwc_otg_os_dep.h"
  52 #include "common_port/dwc_os.h"
  53 #include "dwc_otg_dbg.h"
  54 #include "dwc_otg_driver.h"
  55 #include "dwc_otg_attr.h"
  56 #include "dwc_otg_core_if.h"
  57 #include "dwc_otg_pcd_if.h"
  58 #include "dwc_otg_hcd_if.h"
  59 #include "dwc_otg_cil.h"
  60 #include "dwc_otg_pcd.h"
  61
  62 #include "usbdev_rk.h"
  63
  64 #define DWC_DRIVER_VERSION      "3.10a 21-DEC-2012"
  65 #define DWC_DRIVER_DESC         "HS OTG USB Controller driver"
  66
  67 static const char dwc_host20_driver_name[] = "usb20_host";
  68 static const char dwc_otg20_driver_name[] = "usb20_otg";
  69
  70 dwc_otg_device_t *g_otgdev;
  71 void *dwc_otg_dev;
  72
  73 extern int pcd_init(struct platform_device *_dev);
  74 extern int otg20_hcd_init(struct platform_device *_dev);
  75 extern int host20_hcd_init(struct platform_device *_dev);
  76 extern int pcd_remove(struct platform_device *_dev);
  77 extern void hcd_remove(struct platform_device *_dev);
  78 extern void dwc_otg_adp_start(dwc_otg_core_if_t *core_if, uint8_t is_host);
  79
  80
  81 #ifdef CONFIG_RK_USB_UART
  82 static u32 usb_to_uart_status;
  83 #endif
  84 /*-------------------------------------------------------------------------*/
  85 /* Encapsulate the module parameter settings */
  86
  87 struct dwc_otg_driver_module_params {
  88         int32_t opt;
  89         int32_t otg_cap;
  90         int32_t dma_enable;
  91         int32_t dma_desc_enable;
  92         int32_t dma_burst_size;
  93         int32_t speed;
  94         int32_t host_support_fs_ls_low_power;
  95         int32_t host_ls_low_power_phy_clk;
  96         int32_t enable_dynamic_fifo;
  97         int32_t data_fifo_size;
  98         int32_t dev_rx_fifo_size;
  99         int32_t dev_nperio_tx_fifo_size;
 100         uint32_t dev_perio_tx_fifo_size[MAX_PERIO_FIFOS];
 101         int32_t host_rx_fifo_size;
 102         int32_t host_nperio_tx_fifo_size;
 103         int32_t host_perio_tx_fifo_size;
 104         int32_t max_transfer_size;
 105         int32_t max_packet_count;
 106         int32_t host_channels;
 107         int32_t dev_endpoints;
 108         int32_t phy_type;
 109         int32_t phy_utmi_width;
 110         int32_t phy_ulpi_ddr;
 111         int32_t phy_ulpi_ext_vbus;
 112         int32_t i2c_enable;
 113         int32_t ulpi_fs_ls;
 114         int32_t ts_dline;
 115         int32_t en_multiple_tx_fifo;
 116         uint32_t dev_tx_fifo_size[MAX_TX_FIFOS];
 117         uint32_t thr_ctl;
 118         uint32_t tx_thr_length;
 119         uint32_t rx_thr_length;
 120         int32_t pti_enable;
 121         int32_t mpi_enable;
 122         int32_t lpm_enable;
 123         int32_t besl_enable;
 124         int32_t baseline_besl;
 125         int32_t deep_besl;
 126         int32_t ic_usb_cap;
 127         int32_t ahb_thr_ratio;
 128         int32_t power_down;
 129         int32_t reload_ctl;
 130         int32_t dev_out_nak;
 131         int32_t cont_on_bna;
 132         int32_t ahb_single;
 133         int32_t otg_ver;
 134         int32_t adp_enable;
 135 };
 136
 137 static struct dwc_otg_driver_module_params dwc_otg_module_params = {
 138         .opt = -1,
 139         .otg_cap = DWC_OTG_CAP_PARAM_NO_HNP_SRP_CAPABLE,
 140         .dma_enable = -1,
 141         .dma_desc_enable = 0,
 142         .dma_burst_size = -1,
 143         .speed = -1,
 144         .host_support_fs_ls_low_power = -1,
 145         .host_ls_low_power_phy_clk = -1,
 146         .enable_dynamic_fifo = 1,
 147         .data_fifo_size = -1,
 148         .dev_rx_fifo_size = 0x120,
 149         .dev_nperio_tx_fifo_size = 0x10,
 150         .dev_perio_tx_fifo_size = {
 151                                    /* dev_perio_tx_fifo_size_1 */
 152                                    -1,
 153                                    -1,
 154                                    -1,
 155                                    -1,
 156                                    -1,
 157                                    -1,
 158                                    -1,
 159                                    -1,
 160                                    -1,
 161                                    -1,
 162                                    -1,
 163                                    -1,
 164                                    -1,
 165                                    -1,
 166                                    -1
 167                                    /* 15 */
 168                                    },
 169         .host_rx_fifo_size = -1,
 170         .host_nperio_tx_fifo_size = -1,
 171         .host_perio_tx_fifo_size = -1,
 172         .max_transfer_size = -1,
 173         .max_packet_count = -1,
 174         .host_channels = -1,
 175         .dev_endpoints = -1,
 176         .phy_type = -1,
 177         .phy_utmi_width = -1,
 178         .phy_ulpi_ddr = -1,
 179         .phy_ulpi_ext_vbus = -1,
 180         .i2c_enable = -1,
 181         .ulpi_fs_ls = -1,
 182         .ts_dline = -1,
 183         .en_multiple_tx_fifo = -1,
 184         .dev_tx_fifo_size = {
 185                              /* dev_tx_fifo_size */
 186                              0x100,
 187                              0x80,
 188                              0x80,
 189                              0x60,
 190                              0x10,
 191                              0x10,
 192                              -1,
 193                              -1,
 194                              -1,
 195                              -1,
 196                              -1,
 197                              -1,
 198                              -1,
 199                              -1,
 200                              -1
 201                              /* 15 */
 202                              },
 203         .thr_ctl = -1,
 204         .tx_thr_length = -1,
 205         .rx_thr_length = -1,
 206         .pti_enable = -1,
 207         .mpi_enable = -1,
 208         .lpm_enable = -1,
 209         .besl_enable = -1,
 210         .baseline_besl = -1,
 211         .deep_besl = -1,
 212         .ic_usb_cap = -1,
 213         .ahb_thr_ratio = -1,
 214         .power_down = -1,
 215         .reload_ctl = -1,
 216         .dev_out_nak = -1,
 217         .cont_on_bna = -1,
 218         .ahb_single = -1,
 219         .otg_ver = -1,
 220         .adp_enable = 0,
 221 };
 222
 223 #ifdef CONFIG_USB20_HOST
 224 static struct dwc_otg_driver_module_params dwc_host_module_params = {
 225         .opt = -1,
 226         .otg_cap = DWC_OTG_CAP_PARAM_NO_HNP_SRP_CAPABLE,
 227         .dma_enable = -1,
 228         .dma_desc_enable = 0,
 229         .dma_burst_size = -1,
 230         .speed = -1,
 231         .host_support_fs_ls_low_power = -1,
 232         .host_ls_low_power_phy_clk = -1,
 233         .enable_dynamic_fifo = -1,
 234         .data_fifo_size = -1,
 235         .dev_rx_fifo_size = -1,
 236         .dev_nperio_tx_fifo_size = -1,
 237         .dev_perio_tx_fifo_size = {
 238                                    /* dev_perio_tx_fifo_size_1 */
 239                                    -1,
 240                                    -1,
 241                                    -1,
 242                                    -1,
 243                                    -1,
 244                                    -1,
 245                                    -1,
 246                                    -1,
 247                                    -1,
 248                                    -1,
 249                                    -1,
 250                                    -1,
 251                                    -1,
 252                                    -1,
 253                                    -1
 254                                    /* 15 */
 255                                    },
 256         .host_rx_fifo_size = -1,
 257         .host_nperio_tx_fifo_size = -1,
 258         .host_perio_tx_fifo_size = -1,
 259         .max_transfer_size = -1,
 260         .max_packet_count = -1,
 261         .host_channels = -1,
 262         .dev_endpoints = -1,
 263         .phy_type = -1,
 264         .phy_utmi_width = -1,
 265         .phy_ulpi_ddr = -1,
 266         .phy_ulpi_ext_vbus = -1,
 267         .i2c_enable = -1,
 268         .ulpi_fs_ls = -1,
 269         .ts_dline = -1,
 270         .en_multiple_tx_fifo = -1,
 271         .dev_tx_fifo_size = {
 272                              /* dev_tx_fifo_size */
 273                              -1,
 274                              -1,
 275                              -1,
 276                              -1,
 277                              -1,
 278                              -1,
 279                              -1,
 280                              -1,
 281                              -1,
 282                              -1,
 283                              -1,
 284                              -1,
 285                              -1,
 286                              -1,
 287                              -1
 288                              /* 15 */
 289                              },
 290         .thr_ctl = -1,
 291         .tx_thr_length = -1,
 292         .rx_thr_length = -1,
 293         .pti_enable = -1,
 294         .mpi_enable = -1,
 295         .lpm_enable = -1,
 296         .besl_enable = -1,
 297         .baseline_besl = -1,
 298         .deep_besl = -1,
 299         .ic_usb_cap = -1,
 300         .ahb_thr_ratio = -1,
 301         .power_down = -1,
 302         .reload_ctl = -1,
 303         .dev_out_nak = -1,
 304         .cont_on_bna = -1,
 305         .ahb_single = -1,
 306         .otg_ver = -1,
 307         .adp_enable = 0,
 308 };
 309 #endif
 310
 311 /**
 312  * This function shows the Driver Version.
 313  */
 314 static ssize_t version_show(struct device_driver *dev, char *buf)
 315 {
 316         return snprintf(buf, sizeof(DWC_DRIVER_VERSION) + 2, "%s\n",
 317                         DWC_DRIVER_VERSION);
 318 }
 319
 320 static DRIVER_ATTR(version, S_IRUGO, version_show, NULL);
 321
 322 /**
 323  * Global Debug Level Mask.
 324  */
 325 uint32_t g_dbg_lvl = DBG_OFF;   /* OFF */
 326
 327 /**
 328  * This function shows the driver Debug Level.
 329  */
 330 static ssize_t dbg_level_show(struct device_driver *drv, char *buf)
 331 {
 332         return sprintf(buf, "0x%0x\n", g_dbg_lvl);
 333 }
 334
 335 /**
 336  * This function stores the driver Debug Level.
 337  */
 338 static ssize_t dbg_level_store(struct device_driver *drv, const char *buf,
 339                                size_t count)
 340 {
 341         g_dbg_lvl = simple_strtoul(buf, NULL, 16);
 342         return count;
 343 }
 344
 345 static DRIVER_ATTR(debuglevel, S_IRUGO | S_IWUSR, dbg_level_show,
 346                    dbg_level_store);
 347
 348 extern void hcd_start(dwc_otg_core_if_t *core_if);
 349 extern struct usb_hub *g_dwc_otg_root_hub20;
 350 extern void dwc_otg_hub_disconnect_device(struct usb_hub *hub);
 351
 352 void dwc_otg_force_host(dwc_otg_core_if_t *core_if)
 353 {
 354         dwc_otg_device_t *otg_dev = core_if->otg_dev;
 355         dctl_data_t dctl = {.d32 = 0 };
 356         unsigned long flags;
 357
 358         if (core_if->op_state == A_HOST) {
 359                 printk("dwc_otg_force_host,already in A_HOST mode,everest\n");
 360                 return;
 361         }
 362         core_if->op_state = A_HOST;
 363
 364         cancel_delayed_work(&otg_dev->pcd->check_vbus_work);
 365         dctl.d32 = DWC_READ_REG32(&core_if->dev_if->dev_global_regs->dctl);
 366         dctl.b.sftdiscon = 1;
 367         DWC_WRITE_REG32(&core_if->dev_if->dev_global_regs->dctl, dctl.d32);
 368
 369         local_irq_save(flags);
 370         cil_pcd_stop(core_if);
 371         /*
 372          * Initialize the Core for Host mode.
 373          */
 374
 375         dwc_otg_core_init(core_if);
 376         dwc_otg_enable_global_interrupts(core_if);
 377         cil_hcd_start(core_if);
 378         local_irq_restore(flags);
 379 }
 380
 381 void dwc_otg_force_device(dwc_otg_core_if_t *core_if)
 382 {
 383         dwc_otg_device_t *otg_dev = core_if->otg_dev;
 384         unsigned long flags;
 385
 386         local_irq_save(flags);
 387
 388         if (core_if->op_state == B_PERIPHERAL) {
 389                 local_irq_restore(flags);
 390                 printk
 391                     ("dwc_otg_force_device,already in B_PERIPHERAL,everest\n");
 392                 return;
 393         }
 394         core_if->op_state = B_PERIPHERAL;
 395         cil_hcd_stop(core_if);
 396         /* dwc_otg_hub_disconnect_device(g_dwc_otg_root_hub20); */
 397         otg_dev->pcd->phy_suspend = 1;
 398         otg_dev->pcd->vbus_status = 0;
 399         dwc_otg_pcd_start_check_vbus_work(otg_dev->pcd);
 400
 401         /* Reset the Controller */
 402         dwc_otg_core_reset(core_if);
 403
 404         dwc_otg_core_init(core_if);
 405         dwc_otg_disable_global_interrupts(core_if);
 406         cil_pcd_start(core_if);
 407
 408         local_irq_restore(flags);
 409 }
 410
 411 static ssize_t force_usb_mode_show(struct device_driver *drv, char *buf)
 412 {
 413         dwc_otg_device_t *otg_dev = g_otgdev;
 414         dwc_otg_core_if_t *core_if = otg_dev->core_if;
 415
 416         return sprintf(buf, "%d\n", core_if->usb_mode);
 417 }
 418
 419 static ssize_t force_usb_mode_store(struct device_driver *drv, const char *buf,
 420                                     size_t count)
 421 {
 422         int new_mode = simple_strtoul(buf, NULL, 16);
 423         dwc_otg_device_t *otg_dev = g_otgdev;
 424         dwc_otg_core_if_t *core_if;
 425         struct dwc_otg_platform_data *pldata;
 426
 427         if (!otg_dev)
 428                 return -EINVAL;
 429
 430         core_if = otg_dev->core_if;
 431         pldata = otg_dev->pldata;
 432
 433         DWC_PRINTF("%s %d->%d\n", __func__, core_if->usb_mode, new_mode);
 434
 435         if (core_if->usb_mode == new_mode) {
 436                 return count;
 437         }
 438
 439         if (pldata->phy_status == USB_PHY_SUSPEND) {
 440                 pldata->clock_enable(pldata, 1);
 441                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
 442         }
 443
 444         switch (new_mode) {
 445         case USB_MODE_FORCE_HOST:
 446                 if (USB_MODE_FORCE_DEVICE == core_if->usb_mode) {
 447                         /* device-->host */
 448                         core_if->usb_mode = new_mode;
 449                         dwc_otg_force_host(core_if);
 450                 } else if (USB_MODE_NORMAL == core_if->usb_mode) {
 451                         core_if->usb_mode = new_mode;
 452                         if (dwc_otg_is_host_mode(core_if))
 453                                 dwc_otg_set_force_mode(core_if, new_mode);
 454                         else
 455                                 dwc_otg_force_host(core_if);
 456                 }
 457                 break;
 458
 459         case USB_MODE_FORCE_DEVICE:
 460                 if (USB_MODE_FORCE_HOST == core_if->usb_mode) {
 461                         core_if->usb_mode = new_mode;
 462                         dwc_otg_force_device(core_if);
 463                 } else if (USB_MODE_NORMAL == core_if->usb_mode) {
 464                         core_if->usb_mode = new_mode;
 465                         if (dwc_otg_is_device_mode(core_if))
 466                                 dwc_otg_set_force_mode(core_if, new_mode);
 467                         else
 468                                 dwc_otg_force_device(core_if);
 469                 }
 470                 break;
 471
 472         case USB_MODE_NORMAL:
 473                 if (USB_MODE_FORCE_DEVICE == core_if->usb_mode) {
 474                         core_if->usb_mode = new_mode;
 475                         cancel_delayed_work(&otg_dev->pcd->check_vbus_work);
 476                         dwc_otg_set_force_mode(core_if, new_mode);
 477                         /* msleep(100); */
 478                         if (dwc_otg_is_host_mode(core_if)) {
 479                                 dwc_otg_force_host(core_if);
 480                         } else {
 481                                 dwc_otg_pcd_start_check_vbus_work(otg_dev->pcd);
 482                         }
 483                 } else if (USB_MODE_FORCE_HOST == core_if->usb_mode) {
 484                         core_if->usb_mode = new_mode;
 485                         dwc_otg_set_force_mode(core_if, new_mode);
 486                         /* msleep(100); */
 487                         if (dwc_otg_is_device_mode(core_if)) {
 488                                 dwc_otg_force_device(core_if);
 489                         }
 490                 }
 491                 break;
 492
 493         default:
 494                 break;
 495         }
 496         return count;
 497 }
 498
 499 static DRIVER_ATTR(force_usb_mode, S_IRUGO | S_IWUSR, force_usb_mode_show,
 500                    force_usb_mode_store);
 501
 502 static ssize_t dwc_otg_conn_en_show(struct device_driver *_drv, char *_buf)
 503 {
 504
 505         dwc_otg_device_t *otg_dev = g_otgdev;
 506         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 507         return sprintf(_buf, "%d\n", _pcd->conn_en);
 508
 509 }
 510
 511 static ssize_t dwc_otg_conn_en_store(struct device_driver *_drv,
 512                                      const char *_buf, size_t _count)
 513 {
 514         int enable = simple_strtoul(_buf, NULL, 10);
 515         dwc_otg_device_t *otg_dev = g_otgdev;
 516         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 517         DWC_PRINTF("%s %d->%d\n", __func__, _pcd->conn_en, enable);
 518
 519         _pcd->conn_en = enable;
 520         return _count;
 521 }
 522
 523 static DRIVER_ATTR(dwc_otg_conn_en, S_IRUGO | S_IWUSR, dwc_otg_conn_en_show,
 524                    dwc_otg_conn_en_store);
 525
 526 /* used for product vbus power control, SDK not need.
 527  * If dwc_otg is host mode, enable vbus power.
 528  * If dwc_otg is device mode, disable vbus power.
 529  * return 1 - host mode, 0 - device mode.
 530  */
 531 int dwc_otg_usb_state(void)
 532 {
 533         dwc_otg_device_t *otg_dev = g_otgdev;
 534
 535         if (otg_dev) {
 536                 /* op_state is A_HOST */
 537                 if (1 == otg_dev->core_if->op_state)
 538                         return 1;
 539                 /* op_state is B_PERIPHERAL */
 540                 else if (4 == otg_dev->core_if->op_state)
 541                         return 0;
 542                 else
 543                         return 0;
 544         } else {
 545                 DWC_WARN("g_otgdev is NULL, maybe otg probe is failed!\n");
 546                 return 0;
 547         }
 548 }
 549 EXPORT_SYMBOL(dwc_otg_usb_state);
 550
 551 static ssize_t dwc_otg_op_state_show(struct device_driver *_drv, char *_buf)
 552 {
 553         dwc_otg_device_t *otg_dev = g_otgdev;
 554
 555         if (otg_dev) {
 556                 return sprintf(_buf, "%d\n", otg_dev->core_if->op_state);
 557         } else {
 558                 return sprintf(_buf, "%d\n", 0);
 559         }
 560 }
 561 static DRIVER_ATTR(op_state, S_IRUGO, dwc_otg_op_state_show, NULL);
 562
 563 static ssize_t vbus_status_show(struct device_driver *_drv, char *_buf)
 564 {
 565         dwc_otg_device_t *otg_dev = g_otgdev;
 566         dwc_otg_pcd_t *_pcd = otg_dev->pcd;
 567         return sprintf(_buf, "%d\n", _pcd->vbus_status);
 568 }
 569
 570 static DRIVER_ATTR(vbus_status, S_IRUGO, vbus_status_show, NULL);
 571
 572 /**
 573  * This function is called during module intialization
 574  * to pass module parameters to the DWC_OTG CORE.
 575  */
 576 static int set_parameters(dwc_otg_core_if_t *core_if,
 577                           struct dwc_otg_driver_module_params module_params)
 578 {
 579         int retval = 0;
 580         int i;
 581
 582         if (module_params.otg_cap != -1) {
 583                 retval +=
 584                     dwc_otg_set_param_otg_cap(core_if, module_params.otg_cap);
 585         }
 586         if (module_params.dma_enable != -1) {
 587                 retval +=
 588                     dwc_otg_set_param_dma_enable(core_if,
 589                                                  module_params.dma_enable);
 590         }
 591         if (module_params.dma_desc_enable != -1) {
 592                 retval +=
 593                     dwc_otg_set_param_dma_desc_enable(core_if,
 594                                                       module_params.dma_desc_enable);
 595         }
 596         if (module_params.opt != -1) {
 597                 retval += dwc_otg_set_param_opt(core_if, module_params.opt);
 598         }
 599         if (module_params.dma_burst_size != -1) {
 600                 retval +=
 601                     dwc_otg_set_param_dma_burst_size(core_if,
 602                                                      module_params.dma_burst_size);
 603         }
 604         if (module_params.host_support_fs_ls_low_power != -1) {
 605                 retval +=
 606                     dwc_otg_set_param_host_support_fs_ls_low_power(core_if,
 607                                                                    module_params.host_support_fs_ls_low_power);
 608         }
 609         if (module_params.enable_dynamic_fifo != -1) {
 610                 retval +=
 611                     dwc_otg_set_param_enable_dynamic_fifo(core_if,
 612                                                           module_params.enable_dynamic_fifo);
 613         }
 614         if (module_params.data_fifo_size != -1) {
 615                 retval +=
 616                     dwc_otg_set_param_data_fifo_size(core_if,
 617                                                      module_params.data_fifo_size);
 618         }
 619         if (module_params.dev_rx_fifo_size != -1) {
 620                 retval +=
 621                     dwc_otg_set_param_dev_rx_fifo_size(core_if,
 622                                                        module_params.dev_rx_fifo_size);
 623         }
 624         if (module_params.dev_nperio_tx_fifo_size != -1) {
 625                 retval +=
 626                     dwc_otg_set_param_dev_nperio_tx_fifo_size(core_if,
 627                                                               module_params.dev_nperio_tx_fifo_size);
 628         }
 629         if (module_params.host_rx_fifo_size != -1) {
 630                 retval +=
 631                     dwc_otg_set_param_host_rx_fifo_size(core_if,
 632                                                         module_params.
 633                                                         host_rx_fifo_size);
 634         }
 635         if (module_params.host_nperio_tx_fifo_size != -1) {
 636                 retval +=
 637                     dwc_otg_set_param_host_nperio_tx_fifo_size(core_if,
 638                                                                module_params.host_nperio_tx_fifo_size);
 639         }
 640         if (module_params.host_perio_tx_fifo_size != -1) {
 641                 retval +=
 642                     dwc_otg_set_param_host_perio_tx_fifo_size(core_if,
 643                                                               module_params.host_perio_tx_fifo_size);
 644         }
 645         if (module_params.max_transfer_size != -1) {
 646                 retval +=
 647                     dwc_otg_set_param_max_transfer_size(core_if,
 648                                                         module_params.max_transfer_size);
 649         }
 650         if (module_params.max_packet_count != -1) {
 651                 retval +=
 652                     dwc_otg_set_param_max_packet_count(core_if,
 653                                                        module_params.max_packet_count);
 654         }
 655         if (module_params.host_channels != -1) {
 656                 retval +=
 657                     dwc_otg_set_param_host_channels(core_if,
 658                                                     module_params.host_channels);
 659         }
 660         if (module_params.dev_endpoints != -1) {
 661                 retval +=
 662                     dwc_otg_set_param_dev_endpoints(core_if,
 663                                                     module_params.dev_endpoints);
 664         }
 665         if (module_params.phy_type != -1) {
 666                 retval +=
 667                     dwc_otg_set_param_phy_type(core_if, module_params.phy_type);
 668         }
 669         if (module_params.speed != -1) {
 670                 retval += dwc_otg_set_param_speed(core_if, module_params.speed);
 671         }
 672         if (module_params.host_ls_low_power_phy_clk != -1) {
 673                 retval +=
 674                     dwc_otg_set_param_host_ls_low_power_phy_clk(core_if,
 675                                                                 module_params.host_ls_low_power_phy_clk);
 676         }
 677         if (module_params.phy_ulpi_ddr != -1) {
 678                 retval +=
 679                     dwc_otg_set_param_phy_ulpi_ddr(core_if,
 680                                                    module_params.phy_ulpi_ddr);
 681         }
 682         if (module_params.phy_ulpi_ext_vbus != -1) {
 683                 retval +=
 684                     dwc_otg_set_param_phy_ulpi_ext_vbus(core_if,
 685                                                         module_params.phy_ulpi_ext_vbus);
 686         }
 687         if (module_params.phy_utmi_width != -1) {
 688                 retval +=
 689                     dwc_otg_set_param_phy_utmi_width(core_if,
 690                                                      module_params.phy_utmi_width);
 691         }
 692         if (module_params.ulpi_fs_ls != -1) {
 693                 retval +=
 694                     dwc_otg_set_param_ulpi_fs_ls(core_if,
 695                                                  module_params.ulpi_fs_ls);
 696         }
 697         if (module_params.ts_dline != -1) {
 698                 retval +=
 699                     dwc_otg_set_param_ts_dline(core_if, module_params.ts_dline);
 700         }
 701         if (module_params.i2c_enable != -1) {
 702                 retval +=
 703                     dwc_otg_set_param_i2c_enable(core_if,
 704                                                  module_params.i2c_enable);
 705         }
 706         if (module_params.en_multiple_tx_fifo != -1) {
 707                 retval +=
 708                     dwc_otg_set_param_en_multiple_tx_fifo(core_if,
 709                                                           module_params.en_multiple_tx_fifo);
 710         }
 711         for (i = 0; i < 15; i++) {
 712                 if (module_params.dev_perio_tx_fifo_size[i] != -1) {
 713                         retval +=
 714                             dwc_otg_set_param_dev_perio_tx_fifo_size(core_if,
 715                                                                      module_params.dev_perio_tx_fifo_size
 716                                                                      [i], i);
 717                 }
 718         }
 719
 720         for (i = 0; i < 15; i++) {
 721                 if (module_params.dev_tx_fifo_size[i] != -1) {
 722                         retval += dwc_otg_set_param_dev_tx_fifo_size(core_if,
 723                                                                      module_params.dev_tx_fifo_size
 724                                                                      [i], i);
 725                 }
 726         }
 727         if (module_params.thr_ctl != -1) {
 728                 retval +=
 729                     dwc_otg_set_param_thr_ctl(core_if, module_params.thr_ctl);
 730         }
 731         if (module_params.mpi_enable != -1) {
 732                 retval +=
 733                     dwc_otg_set_param_mpi_enable(core_if,
 734                                                  module_params.mpi_enable);
 735         }
 736         if (module_params.pti_enable != -1) {
 737                 retval +=
 738                     dwc_otg_set_param_pti_enable(core_if,
 739                                                  module_params.pti_enable);
 740         }
 741         if (module_params.lpm_enable != -1) {
 742                 retval +=
 743                     dwc_otg_set_param_lpm_enable(core_if,
 744                                                  module_params.lpm_enable);
 745         }
 746         if (module_params.besl_enable != -1) {
 747                 retval +=
 748                     dwc_otg_set_param_besl_enable(core_if,
 749                                                   module_params.besl_enable);
 750         }
 751         if (module_params.baseline_besl != -1) {
 752                 retval +=
 753                     dwc_otg_set_param_baseline_besl(core_if,
 754                                                     module_params.baseline_besl);
 755         }
 756         if (module_params.deep_besl != -1) {
 757                 retval +=
 758                     dwc_otg_set_param_deep_besl(core_if,
 759                                                 module_params.deep_besl);
 760         }
 761         if (module_params.ic_usb_cap != -1) {
 762                 retval +=
 763                     dwc_otg_set_param_ic_usb_cap(core_if,
 764                                                  module_params.ic_usb_cap);
 765         }
 766         if (module_params.tx_thr_length != -1) {
 767                 retval +=
 768                     dwc_otg_set_param_tx_thr_length(core_if,
 769                                                     module_params.
 770                                                     tx_thr_length);
 771         }
 772         if (module_params.rx_thr_length != -1) {
 773                 retval +=
 774                     dwc_otg_set_param_rx_thr_length(core_if,
 775                                                     module_params.rx_thr_length);
 776         }
 777         if (module_params.ahb_thr_ratio != -1) {
 778                 retval +=
 779                     dwc_otg_set_param_ahb_thr_ratio(core_if,
 780                                                     module_params.
 781                                                     ahb_thr_ratio);
 782         }
 783         if (module_params.power_down != -1) {
 784                 retval +=
 785                     dwc_otg_set_param_power_down(core_if,
 786                                                  module_params.power_down);
 787         }
 788         if (module_params.reload_ctl != -1) {
 789                 retval +=
 790                     dwc_otg_set_param_reload_ctl(core_if,
 791                                                  module_params.reload_ctl);
 792         }
 793
 794         if (module_params.dev_out_nak != -1) {
 795                 retval +=
 796                     dwc_otg_set_param_dev_out_nak(core_if,
 797                                                   module_params.dev_out_nak);
 798         }
 799
 800         if (module_params.cont_on_bna != -1) {
 801                 retval +=
 802                     dwc_otg_set_param_cont_on_bna(core_if,
 803                                                   module_params.cont_on_bna);
 804         }
 805
 806         if (module_params.ahb_single != -1) {
 807                 retval +=
 808                     dwc_otg_set_param_ahb_single(core_if,
 809                                                  module_params.ahb_single);
 810         }
 811
 812         if (module_params.otg_ver != -1) {
 813                 retval +=
 814                     dwc_otg_set_param_otg_ver(core_if, module_params.otg_ver);
 815         }
 816         if (module_params.adp_enable != -1) {
 817                 retval +=
 818                     dwc_otg_set_param_adp_enable(core_if,
 819                                                  module_params.adp_enable);
 820         }
 821         return retval;
 822 }
 823
 824 /**
 825  * This function is the top level interrupt handler for the Common
 826  * (Device and host modes) interrupts.
 827  */
 828 static irqreturn_t dwc_otg_common_irq(int irq, void *dev)
 829 {
 830         int32_t retval = IRQ_NONE;
 831
 832         retval = dwc_otg_handle_common_intr(dev);
 833         if (retval != 0) {
 834                 /* S3C2410X_CLEAR_EINTPEND(); */
 835         }
 836         return IRQ_RETVAL(retval);
 837 }
 838
 839 #ifdef CONFIG_USB20_HOST
 840 /**
 841  * This function is called when a lm_device is unregistered with the
 842  * dwc_otg_driver. This happens, for example, when the rmmod command is
 843  * executed. The device may or may not be electrically present. If it is
 844  * present, the driver stops device processing. Any resources used on behalf
 845  * of this device are freed.
 846  *
 847  * @param _dev
 848  */
 849 static int host20_driver_remove(struct platform_device *_dev)
 850 {
 851
 852         dwc_otg_device_t *otg_dev = dwc_get_device_platform_data(_dev);
 853         DWC_DEBUGPL(DBG_ANY, "%s(%p)\n", __func__, _dev);
 854
 855         if (!otg_dev) {
 856                 /* Memory allocation for the dwc_otg_device failed. */
 857                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev NULL!\n", __func__);
 858                 return 0;
 859         }
 860 #ifndef DWC_DEVICE_ONLY
 861         if (otg_dev->hcd) {
 862                 hcd_remove(_dev);
 863         } else {
 864                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->hcd NULL!\n", __func__);
 865                 return 0;
 866         }
 867 #endif
 868
 869 #ifndef DWC_HOST_ONLY
 870         if (otg_dev->pcd) {
 871                 pcd_remove(_dev);
 872         } else {
 873                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->pcd NULL!\n", __func__);
 874                 return 0;
 875         }
 876 #endif
 877
 878         /*
 879          * Free the IRQ
 880          */
 881         if (otg_dev->common_irq_installed) {
 882                 /* free_irq(_dev->irq, otg_dev); */
 883                 free_irq(platform_get_irq(_dev, 0), otg_dev);
 884         } else {
 885                 DWC_DEBUGPL(DBG_ANY, "%s: There is no installed irq!\n",
 886                             __func__);
 887                 return 0;
 888         }
 889
 890         if (otg_dev->core_if) {
 891                 dwc_otg_cil_remove(otg_dev->core_if);
 892         } else {
 893                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->core_if NULL!\n", __func__);
 894                 return 0;
 895         }
 896
 897         /*
 898          * Remove the device attributes
 899          */
 900         dwc_otg_attr_remove(_dev);
 901
 902         /*
 903          * Return the memory.
 904          */
 905         if (otg_dev->os_dep.base) {
 906                 iounmap(otg_dev->os_dep.base);
 907         }
 908         DWC_FREE(otg_dev);
 909
 910         /*
 911          * Clear the drvdata pointer.
 912          */
 913
 914         dwc_set_device_platform_data(_dev, 0);
 915
 916         return 0;
 917 }
 918
 919 static const struct of_device_id usb20_host_of_match[] = {
 920 #ifdef CONFIG_ARM
 921         {
 922          .compatible = "rockchip,rk3188_usb20_host",
 923          .data = &usb20host_pdata_rk3188,
 924          },
 925         {
 926          .compatible = "rockchip,rk3288_usb20_host",
 927          .data = &usb20host_pdata_rk3288,
 928          },
 929         {
 930          .compatible = "rockchip,rk3036_usb20_host",
 931          .data = &usb20host_pdata_rk3036,
 932          },
 933         {
 934          .compatible = "rockchip,rk3126_usb20_host",
 935          .data = &usb20host_pdata_rk3126,
 936          },
 937 #endif
 938         {},
 939 };
 940
 941 MODULE_DEVICE_TABLE(of, usb20_host_of_match);
 942
 943 /**
 944  * This function is called when an lm_device is bound to a
 945  * dwc_otg_driver. It creates the driver components required to
 946  * control the device (CIL, HCD, and PCD) and it initializes the
 947  * device. The driver components are stored in a dwc_otg_device
 948  * structure. A reference to the dwc_otg_device is saved in the
 949  * lm_device. This allows the driver to access the dwc_otg_device
 950  * structure on subsequent calls to driver methods for this device.
 951  *
 952  * @param _dev Bus device
 953  */
 954 static int host20_driver_probe(struct platform_device *_dev)
 955 {
 956         int retval = 0;
 957         int irq;
 958         struct resource *res_base;
 959         dwc_otg_device_t *dwc_otg_device;
 960         struct device *dev = &_dev->dev;
 961         struct device_node *node = _dev->dev.of_node;
 962         struct dwc_otg_platform_data *pldata;
 963         const struct of_device_id *match =
 964             of_match_device(of_match_ptr(usb20_host_of_match), &_dev->dev);
 965
 966         if (match && match->data) {
 967                 pldata = (void *)match->data;
 968                 pldata->dev = dev;
 969         } else {
 970                 dev_err(dev, "usb20otg match failed\n");
 971                 return -EINVAL;
 972         }
 973
 974         if (!node) {
 975                 dev_err(dev, "device node not found\n");
 976                 return -EINVAL;
 977         }
 978
 979         if (pldata->hw_init)
 980                 pldata->hw_init();
 981
 982         if (pldata->clock_init) {
 983                 pldata->clock_init(pldata);
 984                 pldata->clock_enable(pldata, 1);
 985         }
 986
 987         if (pldata->phy_suspend)
 988                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
 989
 990         if (pldata->soft_reset)
 991                 pldata->soft_reset(pldata, RST_POR);
 992
 993         res_base = platform_get_resource(_dev, IORESOURCE_MEM, 0);
 994
 995         dwc_otg_device = DWC_ALLOC(sizeof(dwc_otg_device_t));
 996
 997         if (!dwc_otg_device) {
 998                 dev_err(&_dev->dev, "kmalloc of dwc_otg_device failed\n");
 999                 retval = -ENOMEM;
1000                 goto clk_disable;
1001         }
1002
1003         memset(dwc_otg_device, 0, sizeof(*dwc_otg_device));
1004         dwc_otg_device->os_dep.reg_offset = 0xFFFFFFFF;
1005
1006         /*
1007          * Map the DWC_otg Core memory into virtual address space.
1008          */
1009
1010         dwc_otg_device->os_dep.base = devm_ioremap_resource(dev, res_base);
1011
1012         if (!dwc_otg_device->os_dep.base) {
1013                 dev_err(&_dev->dev, "ioremap() failed\n");
1014                 DWC_FREE(dwc_otg_device);
1015                 retval = -ENOMEM;
1016                 goto clk_disable;
1017         }
1018         dev_dbg(&_dev->dev, "base=0x%p\n", dwc_otg_device->os_dep.base);
1019
1020         /* Set device flags indicating whether the HCD supports DMA. */
1021         if (!_dev->dev.dma_mask)
1022                 _dev->dev.dma_mask = &_dev->dev.coherent_dma_mask;
1023         retval = dma_set_coherent_mask(&_dev->dev, DMA_BIT_MASK(32));
1024         if (retval)
1025                 goto clk_disable;
1026
1027         /*
1028          * Initialize driver data to point to the global DWC_otg
1029          * Device structure.
1030          */
1031
1032         dwc_set_device_platform_data(_dev, dwc_otg_device);
1033         pldata->privdata = dwc_otg_device;
1034         dwc_otg_device->pldata = (void *)pldata;
1035
1036         dev_dbg(&_dev->dev, "dwc_otg_device=0x%p\n", dwc_otg_device);
1037
1038         dwc_otg_device->core_if = dwc_otg_cil_init(dwc_otg_device->os_dep.base);
1039
1040         if (!dwc_otg_device->core_if) {
1041                 dev_err(&_dev->dev, "CIL initialization failed!\n");
1042                 retval = -ENOMEM;
1043                 goto fail;
1044         }
1045
1046         dwc_otg_device->core_if->otg_dev = dwc_otg_device;
1047
1048         /*
1049          * Attempt to ensure this device is really a DWC_otg Controller.
1050          * Read and verify the SNPSID register contents. The value should be
1051          * 0x45F42XXX or 0x45F42XXX, which corresponds to either "OT2" or "OTG3",
1052          * as in "OTG version 2.XX" or "OTG version 3.XX".
1053          */
1054
1055         if (((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1056              0x4F542000)
1057             && ((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1058                 0x4F543000)) {
1059                 dev_err(&_dev->dev, "Bad value for SNPSID: 0x%08x\n",
1060                         dwc_otg_get_gsnpsid(dwc_otg_device->core_if));
1061                 retval = -EINVAL;
1062                 goto fail;
1063         }
1064
1065         /*
1066          * Validate parameter values.
1067          */
1068         if (set_parameters(dwc_otg_device->core_if, dwc_host_module_params)) {
1069                 retval = -EINVAL;
1070                 goto fail;
1071         }
1072
1073         /*
1074          * Create Device Attributes in sysfs
1075          */
1076         dwc_otg_attr_create(_dev);
1077
1078         /*
1079          * Disable the global interrupt until all the interrupt
1080          * handlers are installed.
1081          */
1082         dwc_otg_disable_global_interrupts(dwc_otg_device->core_if);
1083
1084         /*
1085          * Install the interrupt handler for the common interrupts before
1086          * enabling common interrupts in core_init below.
1087          */
1088         irq = platform_get_irq(_dev, 0);
1089         DWC_DEBUGPL(DBG_CIL, "registering (common) handler for irq%d\n", irq);
1090         retval = request_irq(irq, dwc_otg_common_irq,
1091                              IRQF_SHARED, "dwc_otg", dwc_otg_device);
1092         if (retval) {
1093                 DWC_ERROR("request of irq%d failed\n", irq);
1094                 retval = -EBUSY;
1095                 goto fail;
1096         } else {
1097                 dwc_otg_device->common_irq_installed = 1;
1098         }
1099
1100         /*
1101          * Initialize the DWC_otg core.
1102          * In order to reduce the time of initialization,
1103          * we do core soft reset after connection detected.
1104          */
1105         dwc_otg_core_init_no_reset(dwc_otg_device->core_if);
1106
1107         /*
1108          * Initialize the HCD
1109          */
1110         retval = host20_hcd_init(_dev);
1111         if (retval != 0) {
1112                 DWC_ERROR("hcd_init failed\n");
1113                 dwc_otg_device->hcd = NULL;
1114                 goto fail;
1115         }
1116
1117         clk_set_rate(pldata->phyclk_480m, 480000000);
1118         /*
1119          * Enable the global interrupt after all the interrupt
1120          * handlers are installed if there is no ADP support else
1121          * perform initial actions required for Internal ADP logic.
1122          */
1123         if (!dwc_otg_get_param_adp_enable(dwc_otg_device->core_if)) {
1124                 if (pldata->phy_status == USB_PHY_ENABLED) {
1125                         pldata->phy_suspend(pldata, USB_PHY_SUSPEND);
1126                         udelay(3);
1127                         pldata->clock_enable(pldata, 0);
1128                 }
1129                 /* dwc_otg_enable_global_interrupts(dwc_otg_device->core_if); */
1130         } else
1131                 dwc_otg_adp_start(dwc_otg_device->core_if,
1132                                   dwc_otg_is_host_mode(dwc_otg_device->
1133                                                        core_if));
1134
1135         return 0;
1136
1137 fail:
1138         host20_driver_remove(_dev);
1139 clk_disable:
1140         if (pldata->clock_enable)
1141                 pldata->clock_enable(pldata, 0);
1142
1143         return retval;
1144 }
1145 #endif
1146
1147 static int dwc_otg_driver_suspend(struct platform_device *_dev,
1148                                   pm_message_t state)
1149 {
1150         return 0;
1151 }
1152
1153 static int dwc_otg_driver_resume(struct platform_device *_dev)
1154 {
1155         return 0;
1156 }
1157
1158 static void dwc_otg_driver_shutdown(struct platform_device *_dev)
1159 {
1160         struct device *dev = &_dev->dev;
1161         dwc_otg_device_t *otg_dev = dev->platform_data;
1162         dwc_otg_core_if_t *core_if = otg_dev->core_if;
1163         struct dwc_otg_platform_data *pldata = otg_dev->pldata;
1164         dctl_data_t dctl = {.d32 = 0 };
1165         dwc_otg_pcd_t *pcd = core_if->otg_dev->pcd;
1166
1167         DWC_PRINTF("%s: disconnect USB %s mode\n", __func__,
1168                    dwc_otg_is_host_mode(core_if) ? "host" : "device");
1169
1170         if (dwc_otg_is_host_mode(core_if)) {
1171                 if (core_if->hcd_cb && core_if->hcd_cb->stop)
1172                         core_if->hcd_cb->stop(core_if->hcd_cb_p);
1173         } else {
1174                 cancel_delayed_work_sync(&pcd->check_vbus_work);
1175                 /* soft disconnect */
1176                 dctl.d32 =
1177                     DWC_READ_REG32(&core_if->dev_if->dev_global_regs->dctl);
1178                 dctl.b.sftdiscon = 1;
1179                 DWC_WRITE_REG32(&core_if->dev_if->dev_global_regs->dctl,
1180                                 dctl.d32);
1181         }
1182         /* Clear any pending interrupts */
1183         DWC_WRITE_REG32(&core_if->core_global_regs->gintsts, 0xFFFFFFFF);
1184
1185         if (pldata->dwc_otg_uart_mode != NULL)
1186                 pldata->dwc_otg_uart_mode(pldata, PHY_USB_MODE);
1187         if (pldata->phy_suspend != NULL)
1188                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
1189
1190 }
1191
1192 /**
1193  * This structure defines the methods to be called by a bus driver
1194  * during the lifecycle of a device on that bus. Both drivers and
1195  * devices are registered with a bus driver. The bus driver matches
1196  * devices to drivers based on information in the device and driver
1197  * structures.
1198  *
1199  * The probe function is called when the bus driver matches a device
1200  * to this driver. The remove function is called when a device is
1201  * unregistered with the bus driver.
1202  */
1203 #ifdef CONFIG_USB20_HOST
1204 static struct platform_driver dwc_host_driver = {
1205         .driver = {
1206                    .name = (char *)dwc_host20_driver_name,
1207                    .of_match_table = of_match_ptr(usb20_host_of_match),
1208                    },
1209         .probe = host20_driver_probe,
1210         .remove = host20_driver_remove,
1211         .suspend = dwc_otg_driver_suspend,
1212         .resume = dwc_otg_driver_resume,
1213 };
1214 #endif
1215
1216 #ifdef CONFIG_USB20_OTG
1217 /**
1218  * This function is called when a lm_device is unregistered with the
1219  * dwc_otg_driver. This happens, for example, when the rmmod command is
1220  * executed. The device may or may not be electrically present. If it is
1221  * present, the driver stops device processing. Any resources used on behalf
1222  * of this device are freed.
1223  *
1224  * @param _dev
1225  */
1226 static int otg20_driver_remove(struct platform_device *_dev)
1227 {
1228
1229         dwc_otg_device_t *otg_dev = dwc_get_device_platform_data(_dev);
1230         DWC_DEBUGPL(DBG_ANY, "%s(%p)\n", __func__, _dev);
1231
1232         if (!otg_dev) {
1233                 /* Memory allocation for the dwc_otg_device failed. */
1234                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev NULL!\n", __func__);
1235                 return 0;
1236         }
1237 #ifndef DWC_DEVICE_ONLY
1238         if (otg_dev->hcd) {
1239                 hcd_remove(_dev);
1240         } else {
1241                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->hcd NULL!\n", __func__);
1242                 return 0;
1243         }
1244 #endif
1245
1246 #ifndef DWC_HOST_ONLY
1247         if (otg_dev->pcd) {
1248                 pcd_remove(_dev);
1249         } else {
1250                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->pcd NULL!\n", __func__);
1251                 return 0;
1252         }
1253 #endif
1254         /*
1255          * Free the IRQ
1256          */
1257         if (otg_dev->common_irq_installed) {
1258                 /* free_irq(_dev->irq, otg_dev); */
1259                 free_irq(platform_get_irq(_dev, 0), otg_dev);
1260         } else {
1261                 DWC_DEBUGPL(DBG_ANY, "%s: There is no installed irq!\n",
1262                             __func__);
1263                 return 0;
1264         }
1265
1266         if (otg_dev->core_if) {
1267                 dwc_otg_cil_remove(otg_dev->core_if);
1268         } else {
1269                 DWC_DEBUGPL(DBG_ANY, "%s: otg_dev->core_if NULL!\n", __func__);
1270                 return 0;
1271         }
1272
1273         /*
1274          * Remove the device attributes
1275          */
1276         dwc_otg_attr_remove(_dev);
1277
1278         /*
1279          * Return the memory.
1280          */
1281         if (otg_dev->os_dep.base)
1282                 iounmap(otg_dev->os_dep.base);
1283         DWC_FREE(otg_dev);
1284
1285         /*
1286          * Clear the drvdata pointer.
1287          */
1288
1289         dwc_set_device_platform_data(_dev, 0);
1290
1291         return 0;
1292 }
1293
1294 static const struct of_device_id usb20_otg_of_match[] = {
1295 #ifdef CONFIG_ARM
1296         {
1297          .compatible = "rockchip,rk3188_usb20_otg",
1298          .data = &usb20otg_pdata_rk3188,
1299          },
1300         {
1301          .compatible = "rockchip,rk3288_usb20_otg",
1302          .data = &usb20otg_pdata_rk3288,
1303          },
1304         {
1305          .compatible = "rockchip,rk3036_usb20_otg",
1306          .data = &usb20otg_pdata_rk3036,
1307          },
1308         {
1309          .compatible = "rockchip,rk3126_usb20_otg",
1310          .data = &usb20otg_pdata_rk3126,
1311          },
1312 #endif
1313 #ifdef CONFIG_ARM64
1314         {
1315          .compatible = "rockchip,rk3368-usb",
1316          .data = &usb20otg_pdata_rk3368,
1317          },
1318 #endif
1319         { },
1320 };
1321
1322 MODULE_DEVICE_TABLE(of, usb20_otg_of_match);
1323
1324 /**
1325  * This function is called when an lm_device is bound to a
1326  * dwc_otg_driver. It creates the driver components required to
1327  * control the device (CIL, HCD, and PCD) and it initializes the
1328  * device. The driver components are stored in a dwc_otg_device
1329  * structure. A reference to the dwc_otg_device is saved in the
1330  * lm_device. This allows the driver to access the dwc_otg_device
1331  * structure on subsequent calls to driver methods for this device.
1332  *
1333  * @param _dev Bus device
1334  */
1335 static int otg20_driver_probe(struct platform_device *_dev)
1336 {
1337         int retval = 0;
1338         int irq;
1339         uint32_t val;
1340         struct resource *res_base;
1341         dwc_otg_device_t *dwc_otg_device;
1342         struct device *dev = &_dev->dev;
1343         struct device_node *node = _dev->dev.of_node;
1344         struct dwc_otg_platform_data *pldata;
1345         const struct of_device_id *match =
1346             of_match_device(of_match_ptr(usb20_otg_of_match), &_dev->dev);
1347
1348         if (match && match->data) {
1349                 pldata = (void *)match->data;
1350                 pldata->dev = dev;
1351         } else {
1352                 dev_err(dev, "usb20otg match failed\n");
1353                 return -EINVAL;
1354         }
1355
1356         if (!node) {
1357                 dev_err(dev, "device node not found\n");
1358                 return -EINVAL;
1359         }
1360
1361         if (pldata->hw_init)
1362                 pldata->hw_init();
1363
1364         if (pldata->clock_init) {
1365                 pldata->clock_init(pldata);
1366                 pldata->clock_enable(pldata, 1);
1367         }
1368
1369         if (pldata->phy_suspend)
1370                 pldata->phy_suspend(pldata, USB_PHY_ENABLED);
1371
1372         if (pldata->dwc_otg_uart_mode)
1373                 pldata->dwc_otg_uart_mode(pldata, PHY_USB_MODE);
1374
1375         /* do reset later, because reset need about
1376          * 100ms to ensure otg id state change.
1377          */
1378         /*
1379            if(pldata->soft_reset)
1380            pldata->soft_reset();
1381          */
1382         /*end todo */
1383
1384         res_base = platform_get_resource(_dev, IORESOURCE_MEM, 0);
1385
1386         dwc_otg_device = DWC_ALLOC(sizeof(dwc_otg_device_t));
1387
1388         if (!dwc_otg_device) {
1389                 dev_err(&_dev->dev, "kmalloc of dwc_otg_device failed\n");
1390                 retval = -ENOMEM;
1391                 goto clk_disable;
1392         }
1393
1394         memset(dwc_otg_device, 0, sizeof(*dwc_otg_device));
1395         dwc_otg_device->os_dep.reg_offset = 0xFFFFFFFF;
1396
1397         /*
1398          * Map the DWC_otg Core memory into virtual address space.
1399          */
1400
1401         dwc_otg_device->os_dep.base = devm_ioremap_resource(dev, res_base);
1402
1403         if (!dwc_otg_device->os_dep.base) {
1404                 dev_err(&_dev->dev, "ioremap() failed\n");
1405                 DWC_FREE(dwc_otg_device);
1406                 retval = -ENOMEM;
1407                 goto clk_disable;
1408         }
1409         dev_dbg(&_dev->dev, "base=0x%p\n", dwc_otg_device->os_dep.base);
1410
1411         /* Set device flags indicating whether the HCD supports DMA. */
1412         if (!_dev->dev.dma_mask)
1413                 _dev->dev.dma_mask = &_dev->dev.coherent_dma_mask;
1414         retval = dma_set_coherent_mask(&_dev->dev, DMA_BIT_MASK(32));
1415         if (retval)
1416                 goto clk_disable;
1417
1418         /*
1419          * Initialize driver data to point to the global DWC_otg
1420          * Device structure.
1421          */
1422
1423         g_otgdev = dwc_otg_device;
1424         dwc_otg_dev = (struct device *)&_dev->dev;
1425         pldata->privdata = dwc_otg_device;
1426         dwc_otg_device->pldata = pldata;
1427
1428         dwc_set_device_platform_data(_dev, dwc_otg_device);
1429
1430         dev_dbg(&_dev->dev, "dwc_otg_device=0x%p\n", dwc_otg_device);
1431
1432         dwc_otg_device->core_if = dwc_otg_cil_init(dwc_otg_device->os_dep.base);
1433         if (!dwc_otg_device->core_if) {
1434                 dev_err(&_dev->dev, "CIL initialization failed!\n");
1435                 retval = -ENOMEM;
1436                 goto fail;
1437         }
1438
1439         dwc_otg_device->core_if->otg_dev = dwc_otg_device;
1440         /*
1441          * Attempt to ensure this device is really a DWC_otg Controller.
1442          * Read and verify the SNPSID register contents. The value should be
1443          * 0x45F42XXX or 0x45F42XXX, which corresponds to either "OT2" or "OTG3",
1444          * as in "OTG version 2.XX" or "OTG version 3.XX".
1445          */
1446
1447         if (((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1448              0x4F542000)
1449             && ((dwc_otg_get_gsnpsid(dwc_otg_device->core_if) & 0xFFFFF000) !=
1450                 0x4F543000)) {
1451                 dev_err(&_dev->dev, "Bad value for SNPSID: 0x%08x\n",
1452                         dwc_otg_get_gsnpsid(dwc_otg_device->core_if));
1453                 retval = -EINVAL;
1454                 goto fail;
1455         }
1456
1457         /*
1458          * Validate parameter values.
1459          */
1460         if (set_parameters(dwc_otg_device->core_if, dwc_otg_module_params)) {
1461                 retval = -EINVAL;
1462                 goto fail;
1463         }
1464
1465         /*
1466          * Create Device Attributes in sysfs
1467          */
1468         dwc_otg_attr_create(_dev);
1469
1470         /*
1471          * Disable the global interrupt until all the interrupt
1472          * handlers are installed.
1473          */
1474         dwc_otg_disable_global_interrupts(dwc_otg_device->core_if);
1475
1476         /*
1477          * Install the interrupt handler for the common interrupts before
1478          * enabling common interrupts in core_init below.
1479          */
1480         irq = platform_get_irq(_dev, 0);
1481         DWC_DEBUGPL(DBG_CIL, "registering (common) handler for irq%d\n", irq);
1482         retval = request_irq(irq, dwc_otg_common_irq,
1483                              IRQF_SHARED, "dwc_otg", dwc_otg_device);
1484         if (retval) {
1485                 DWC_ERROR("request of irq%d failed\n", irq);
1486                 retval = -EBUSY;
1487                 goto fail;
1488         } else {
1489                 dwc_otg_device->common_irq_installed = 1;
1490         }
1491
1492         /*
1493          * Initialize the DWC_otg core.
1494          * In order to reduce the time of initialization,
1495          * we do core soft reset after connection detected.
1496          */
1497         dwc_otg_core_init_no_reset(dwc_otg_device->core_if);
1498
1499         /* set otg mode
1500          * 0 - USB_MODE_NORMAL
1501          * 1 - USB_MODE_FORCE_HOST
1502          * 2 - USB_MODE_FORCE_DEVICE
1503          */
1504         of_property_read_u32(node, "rockchip,usb-mode", &val);
1505         dwc_otg_device->core_if->usb_mode = val;
1506
1507 #ifndef DWC_HOST_ONLY
1508         /*
1509          * Initialize the PCD
1510          */
1511         retval = pcd_init(_dev);
1512         if (retval != 0) {
1513                 DWC_ERROR("pcd_init failed\n");
1514                 dwc_otg_device->pcd = NULL;
1515                 goto fail;
1516         }
1517 #endif
1518 #ifndef DWC_DEVICE_ONLY
1519         /*
1520          * Initialize the HCD
1521          */
1522         retval = otg20_hcd_init(_dev);
1523         if (retval != 0) {
1524                 DWC_ERROR("hcd_init failed\n");
1525                 dwc_otg_device->hcd = NULL;
1526                 goto fail;
1527         }
1528 #endif
1529         /*
1530          * Enable the global interrupt after all the interrupt
1531          * handlers are installed if there is no ADP support else
1532          * perform initial actions required for Internal ADP logic.
1533          */
1534         if (!dwc_otg_get_param_adp_enable(dwc_otg_device->core_if)) {
1535                 if (dwc_otg_device->core_if->usb_mode == USB_MODE_NORMAL &&
1536                     pldata->phy_status == USB_PHY_ENABLED) {
1537                         pldata->phy_suspend(pldata, USB_PHY_SUSPEND);
1538                         udelay(3);
1539                         pldata->clock_enable(pldata, 0);
1540                 }
1541                 /* dwc_otg_enable_global_interrupts(dwc_otg_device->core_if); */
1542         } else
1543                 dwc_otg_adp_start(dwc_otg_device->core_if,
1544                                   dwc_otg_is_host_mode(dwc_otg_device->
1545                                                        core_if));
1546
1547         return 0;
1548
1549 fail:
1550         otg20_driver_remove(_dev);
1551
1552 clk_disable:
1553         if (pldata->clock_enable)
1554                 pldata->clock_enable(pldata, 0);
1555
1556         return retval;
1557 }
1558
1559 #ifdef CONFIG_PM
1560 static int dwc_otg_pm_suspend(struct device *dev)
1561 {
1562         dwc_otg_device_t *dwc_otg_device;
1563         struct dwc_otg_platform_data *pdata_otg;
1564
1565         dwc_otg_device = dev_get_platdata(dev);
1566
1567         dev_dbg(dev, "dwc_otg PM suspend\n");
1568
1569         if (dwc_otg_device->core_if->op_state == B_PERIPHERAL)
1570                 return 0;
1571
1572         pdata_otg = dwc_otg_device->pldata;
1573         pdata_otg->phy_suspend(pdata_otg, USB_PHY_SUSPEND);
1574
1575         return 0;
1576 }
1577
1578 static int dwc_otg_pm_resume(struct device *dev)
1579 {
1580         dwc_otg_device_t *dwc_otg_device;
1581         struct dwc_otg_platform_data *pdata_otg;
1582
1583         dwc_otg_device = dev_get_platdata(dev);
1584
1585         dev_dbg(dev, "dwc_otg PM resume\n");
1586
1587         if (dwc_otg_device->core_if->op_state == B_PERIPHERAL)
1588                 return 0;
1589
1590         pdata_otg = dwc_otg_device->pldata;
1591         pdata_otg->phy_suspend(pdata_otg, USB_PHY_ENABLED);
1592
1593         return 0;
1594 }
1595 #else
1596 #define dwc_otg_pm_suspend     NULL
1597 #define dwc_otg_pm_resume      NULL
1598 #endif
1599
1600 static const struct dev_pm_ops dwc_otg_dev_pm_ops = {
1601         .suspend = dwc_otg_pm_suspend,
1602         .resume = dwc_otg_pm_resume,
1603 };
1604
1605 static struct platform_driver dwc_otg_driver = {
1606         .driver = {
1607                    .name = (char *)dwc_otg20_driver_name,
1608                    .of_match_table = of_match_ptr(usb20_otg_of_match),
1609 #ifdef CONFIG_PM
1610                    .pm = &dwc_otg_dev_pm_ops,
1611 #endif
1612                    },
1613         .probe = otg20_driver_probe,
1614         .remove = otg20_driver_remove,
1615         .suspend = dwc_otg_driver_suspend,
1616         .resume = dwc_otg_driver_resume,
1617         .shutdown = dwc_otg_driver_shutdown,
1618 };
1619 #endif
1620
1621 void rk_usb_power_up(void)
1622 {
1623         struct dwc_otg_platform_data *pldata_otg;
1624         struct dwc_otg_platform_data *pldata_host;
1625 #ifdef CONFIG_USB_EHCI_RK
1626         struct rkehci_platform_data *pldata_ehci;
1627 #endif
1628
1629         if (is_rk3288_usb()) {
1630 #ifdef CONFIG_RK_USB_UART
1631                 /* enable USB bypass UART function  */
1632                 writel_relaxed(0x00c00000 | usb_to_uart_status,
1633                                RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1634
1635 #endif
1636                 /* unset siddq,the analog blocks are powered up */
1637 #ifdef CONFIG_USB20_OTG
1638                 pldata_otg = &usb20otg_pdata_rk3288;
1639                 if (pldata_otg) {
1640                         if (pldata_otg->phy_status == USB_PHY_SUSPEND)
1641                                 writel_relaxed((0x01 << 13) << 16,
1642                                                RK_GRF_VIRT +
1643                                                RK3288_GRF_UOC0_CON0);
1644                 }
1645 #endif
1646 #ifdef CONFIG_USB20_HOST
1647                 pldata_host = &usb20host_pdata_rk3288;
1648                 if (pldata_host) {
1649                         if (pldata_host->phy_status == USB_PHY_SUSPEND)
1650                                 writel_relaxed((0x01 << 13) << 16,
1651                                                RK_GRF_VIRT +
1652                                                RK3288_GRF_UOC2_CON0);
1653                 }
1654 #endif
1655 #ifdef CONFIG_USB_EHCI_RK
1656                 pldata_ehci = &rkehci_pdata_rk3288;
1657                 if (pldata_ehci) {
1658                         if (pldata_ehci->phy_status == USB_PHY_SUSPEND)
1659                                 writel_relaxed((0x01 << 13) << 16,
1660                                                RK_GRF_VIRT +
1661                                                RK3288_GRF_UOC1_CON0);
1662                 }
1663 #endif
1664
1665         } else {
1666                 dwc_otg_device_t *otg_dev = g_otgdev;
1667
1668                 if (!otg_dev)
1669                         return;
1670
1671                 pldata_otg = otg_dev->pldata;
1672                 if (pldata_otg && pldata_otg->phy_power_down)
1673                         pldata_otg->phy_power_down(PHY_POWER_UP);
1674         }
1675 }
1676
1677 void rk_usb_power_down(void)
1678 {
1679         struct dwc_otg_platform_data *pldata_otg;
1680         struct dwc_otg_platform_data *pldata_host;
1681 #ifdef CONFIG_USB_EHCI_RK
1682         struct rkehci_platform_data *pldata_ehci;
1683 #endif
1684
1685         if (is_rk3288_usb()) {
1686 #ifdef CONFIG_RK_USB_UART
1687                 /* disable USB bypass UART function */
1688                 usb_to_uart_status =
1689                     readl_relaxed(RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1690                 writel_relaxed(0x00c00000, RK_GRF_VIRT + RK3288_GRF_UOC0_CON3);
1691 #endif
1692                 /* set siddq,the analog blocks are powered down
1693                  * note:
1694                  * 1. Before asserting SIDDQ, ensure that VDATSRCENB0,
1695                  * VDATDETENB0, DCDENB0, BYPASSSEL0, ADPPRBENB0,
1696                  * and TESTBURNIN are set to 1'b0.
1697                  * 2. Before asserting SIDDQ, ensure that phy enter suspend.*/
1698 #ifdef CONFIG_USB20_OTG
1699                 pldata_otg = &usb20otg_pdata_rk3288;
1700                 if (pldata_otg) {
1701                         if (pldata_otg->phy_status == USB_PHY_SUSPEND)
1702                                 writel_relaxed((0x01 << 13) |
1703                                                ((0x01 << 13) << 16),
1704                                                RK_GRF_VIRT +
1705                                                RK3288_GRF_UOC0_CON0);
1706                 }
1707 #endif
1708 #ifdef CONFIG_USB20_HOST
1709                 pldata_host = &usb20host_pdata_rk3288;
1710                 if (pldata_host) {
1711                         if (pldata_host->phy_status == USB_PHY_SUSPEND)
1712                                 writel_relaxed((0x01 << 13) |
1713                                                ((0x01 << 13) << 16),
1714                                                RK_GRF_VIRT +
1715                                                RK3288_GRF_UOC2_CON0);
1716                 }
1717 #endif
1718 #ifdef CONFIG_USB_EHCI_RK
1719                 pldata_ehci = &rkehci_pdata_rk3288;
1720                 if (pldata_ehci) {
1721                         if (pldata_ehci->phy_status == USB_PHY_SUSPEND)
1722                                 writel_relaxed((0x01 << 13) |
1723                                                ((0x01 << 13) << 16),
1724                                                RK_GRF_VIRT +
1725                                                RK3288_GRF_UOC1_CON0);
1726                 }
1727 #endif
1728         } else {
1729                 dwc_otg_device_t *otg_dev = g_otgdev;
1730
1731                 if (!otg_dev)
1732                         return;
1733
1734                 pldata_otg = otg_dev->pldata;
1735                 if (pldata_otg && pldata_otg->phy_power_down)
1736                         pldata_otg->phy_power_down(PHY_POWER_DOWN);
1737         }
1738 }
1739
1740 EXPORT_SYMBOL(rk_usb_power_up);
1741 EXPORT_SYMBOL(rk_usb_power_down);
1742 /**
1743  * This function is called when the dwc_otg_driver is installed with the
1744  * insmod command. It registers the dwc_otg_driver structure with the
1745  * appropriate bus driver. This will cause the dwc_otg_driver_probe function
1746  * to be called. In addition, the bus driver will automatically expose
1747  * attributes defined for the device and driver in the special sysfs file
1748  * system.
1749  *
1750  * @return
1751  */
1752 static int __init dwc_otg_driver_init(void)
1753 {
1754         int retval = 0;
1755         int error;
1756
1757 #ifdef CONFIG_USB20_OTG
1758         /* register otg20 */
1759         printk(KERN_INFO "%s: version %s\n", dwc_otg20_driver_name,
1760                DWC_DRIVER_VERSION);
1761
1762         retval = platform_driver_register(&dwc_otg_driver);
1763         if (retval < 0) {
1764                 printk(KERN_ERR "%s retval=%d\n", __func__, retval);
1765                 return retval;
1766         }
1767
1768         error =
1769             driver_create_file(&dwc_otg_driver.driver, &driver_attr_version);
1770         error =
1771             driver_create_file(&dwc_otg_driver.driver, &driver_attr_debuglevel);
1772         error =
1773             driver_create_file(&dwc_otg_driver.driver,
1774                                &driver_attr_dwc_otg_conn_en);
1775         error =
1776             driver_create_file(&dwc_otg_driver.driver,
1777                                &driver_attr_vbus_status);
1778         error =
1779             driver_create_file(&dwc_otg_driver.driver,
1780                                &driver_attr_force_usb_mode);
1781         error =
1782             driver_create_file(&dwc_otg_driver.driver,
1783                                &driver_attr_op_state);
1784
1785 #endif
1786
1787         /* register host20 */
1788 #ifdef CONFIG_USB20_HOST
1789         printk(KERN_INFO "%s: version %s\n", dwc_host20_driver_name,
1790                DWC_DRIVER_VERSION);
1791
1792         retval = platform_driver_register(&dwc_host_driver);
1793         if (retval < 0) {
1794                 printk(KERN_ERR "%s retval=%d\n", __func__, retval);
1795                 return retval;
1796         }
1797
1798         error =
1799             driver_create_file(&dwc_host_driver.driver, &driver_attr_version);
1800         error =
1801             driver_create_file(&dwc_host_driver.driver,
1802                                &driver_attr_debuglevel);
1803 #endif
1804         return retval;
1805 }
1806
1807 module_init(dwc_otg_driver_init);
1808
1809 /**
1810  * This function is called when the driver is removed from the kernel
1811  * with the rmmod command. The driver unregisters itself with its bus
1812  * driver.
1813  *
1814  */
1815 static void __exit dwc_otg_driver_cleanup(void)
1816 {
1817         printk(KERN_DEBUG "dwc_otg_driver_cleanup()\n");
1818
1819 #ifdef CONFIG_USB20_HOST
1820         /*for host20 */
1821         driver_remove_file(&dwc_host_driver.driver, &driver_attr_debuglevel);
1822         driver_remove_file(&dwc_host_driver.driver, &driver_attr_version);
1823         platform_driver_unregister(&dwc_host_driver);
1824         printk(KERN_INFO "%s module removed\n", dwc_host20_driver_name);
1825 #endif
1826
1827 #ifdef CONFIG_USB20_OTG
1828         /*for otg */
1829         driver_remove_file(&dwc_otg_driver.driver,
1830                            &driver_attr_dwc_otg_conn_en);
1831         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_debuglevel);
1832         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_version);
1833         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_vbus_status);
1834         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_force_usb_mode);
1835         driver_remove_file(&dwc_otg_driver.driver, &driver_attr_op_state);
1836         platform_driver_unregister(&dwc_otg_driver);
1837         printk(KERN_INFO "%s module removed\n", dwc_otg20_driver_name);
1838 #endif
1839 }
1840
1841 module_exit(dwc_otg_driver_cleanup);
1842
1843 MODULE_DESCRIPTION(DWC_DRIVER_DESC);
1844 MODULE_AUTHOR("Synopsys Inc.");
1845 MODULE_LICENSE("GPL");
1846
1847 module_param_named(otg_cap, dwc_otg_module_params.otg_cap, int, 0444);
1848 MODULE_PARM_DESC(otg_cap, "OTG Capabilities 0=HNP&SRP 1=SRP Only 2=None");
1849 module_param_named(opt, dwc_otg_module_params.opt, int, 0444);
1850 MODULE_PARM_DESC(opt, "OPT Mode");
1851 module_param_named(dma_enable, dwc_otg_module_params.dma_enable, int, 0444);
1852 MODULE_PARM_DESC(dma_enable, "DMA Mode 0=Slave 1=DMA enabled");
1853
1854 module_param_named(dma_desc_enable, dwc_otg_module_params.dma_desc_enable, int,
1855                    0444);
1856 MODULE_PARM_DESC(dma_desc_enable,
1857                  "DMA Desc Mode 0=Address DMA 1=DMA Descriptor enabled");
1858
1859 module_param_named(dma_burst_size, dwc_otg_module_params.dma_burst_size, int,
1860                    0444);
1861 MODULE_PARM_DESC(dma_burst_size,
1862                  "DMA Burst Size 1, 4, 8, 16, 32, 64, 128, 256");
1863 module_param_named(speed, dwc_otg_module_params.speed, int, 0444);
1864 MODULE_PARM_DESC(speed, "Speed 0=High Speed 1=Full Speed");
1865 module_param_named(host_support_fs_ls_low_power,
1866                    dwc_otg_module_params.host_support_fs_ls_low_power, int,
1867                    0444);
1868 MODULE_PARM_DESC(host_support_fs_ls_low_power,
1869                  "Support Low Power w/FS or LS 0=Support 1=Don't Support");
1870 module_param_named(host_ls_low_power_phy_clk,
1871                    dwc_otg_module_params.host_ls_low_power_phy_clk, int, 0444);
1872 MODULE_PARM_DESC(host_ls_low_power_phy_clk,
1873                  "Low Speed Low Power Clock 0=48Mhz 1=6Mhz");
1874 module_param_named(enable_dynamic_fifo,
1875                    dwc_otg_module_params.enable_dynamic_fifo, int, 0444);
1876 MODULE_PARM_DESC(enable_dynamic_fifo, "0=cC Setting 1=Allow Dynamic Sizing");
1877 module_param_named(data_fifo_size, dwc_otg_module_params.data_fifo_size, int,
1878                    0444);
1879 MODULE_PARM_DESC(data_fifo_size,
1880                  "Total number of words in the data FIFO memory 32-32768");
1881 module_param_named(dev_rx_fifo_size, dwc_otg_module_params.dev_rx_fifo_size,
1882                    int, 0444);
1883 MODULE_PARM_DESC(dev_rx_fifo_size, "Number of words in the Rx FIFO 16-32768");
1884 module_param_named(dev_nperio_tx_fifo_size,
1885                    dwc_otg_module_params.dev_nperio_tx_fifo_size, int, 0444);
1886 MODULE_PARM_DESC(dev_nperio_tx_fifo_size,
1887                  "Number of words in the non-periodic Tx FIFO 16-32768");
1888 module_param_named(dev_perio_tx_fifo_size_1,
1889                    dwc_otg_module_params.dev_perio_tx_fifo_size[0], int, 0444);
1890 MODULE_PARM_DESC(dev_perio_tx_fifo_size_1,
1891                  "Number of words in the periodic Tx FIFO 4-768");
1892 module_param_named(dev_perio_tx_fifo_size_2,
1893                    dwc_otg_module_params.dev_perio_tx_fifo_size[1], int, 0444);
1894 MODULE_PARM_DESC(dev_perio_tx_fifo_size_2,
1895                  "Number of words in the periodic Tx FIFO 4-768");
1896 module_param_named(dev_perio_tx_fifo_size_3,
1897                    dwc_otg_module_params.dev_perio_tx_fifo_size[2], int, 0444);
1898 MODULE_PARM_DESC(dev_perio_tx_fifo_size_3,
1899                  "Number of words in the periodic Tx FIFO 4-768");
1900 module_param_named(dev_perio_tx_fifo_size_4,
1901                    dwc_otg_module_params.dev_perio_tx_fifo_size[3], int, 0444);
1902 MODULE_PARM_DESC(dev_perio_tx_fifo_size_4,
1903                  "Number of words in the periodic Tx FIFO 4-768");
1904 module_param_named(dev_perio_tx_fifo_size_5,
1905                    dwc_otg_module_params.dev_perio_tx_fifo_size[4], int, 0444);
1906 MODULE_PARM_DESC(dev_perio_tx_fifo_size_5,
1907                  "Number of words in the periodic Tx FIFO 4-768");
1908 module_param_named(dev_perio_tx_fifo_size_6,
1909                    dwc_otg_module_params.dev_perio_tx_fifo_size[5], int, 0444);
1910 MODULE_PARM_DESC(dev_perio_tx_fifo_size_6,
1911                  "Number of words in the periodic Tx FIFO 4-768");
1912 module_param_named(dev_perio_tx_fifo_size_7,
1913                    dwc_otg_module_params.dev_perio_tx_fifo_size[6], int, 0444);
1914 MODULE_PARM_DESC(dev_perio_tx_fifo_size_7,
1915                  "Number of words in the periodic Tx FIFO 4-768");
1916 module_param_named(dev_perio_tx_fifo_size_8,
1917                    dwc_otg_module_params.dev_perio_tx_fifo_size[7], int, 0444);
1918 MODULE_PARM_DESC(dev_perio_tx_fifo_size_8,
1919                  "Number of words in the periodic Tx FIFO 4-768");
1920 module_param_named(dev_perio_tx_fifo_size_9,
1921                    dwc_otg_module_params.dev_perio_tx_fifo_size[8], int, 0444);
1922 MODULE_PARM_DESC(dev_perio_tx_fifo_size_9,
1923                  "Number of words in the periodic Tx FIFO 4-768");
1924 module_param_named(dev_perio_tx_fifo_size_10,
1925                    dwc_otg_module_params.dev_perio_tx_fifo_size[9], int, 0444);
1926 MODULE_PARM_DESC(dev_perio_tx_fifo_size_10,
1927                  "Number of words in the periodic Tx FIFO 4-768");
1928 module_param_named(dev_perio_tx_fifo_size_11,
1929                    dwc_otg_module_params.dev_perio_tx_fifo_size[10], int, 0444);
1930 MODULE_PARM_DESC(dev_perio_tx_fifo_size_11,
1931                  "Number of words in the periodic Tx FIFO 4-768");
1932 module_param_named(dev_perio_tx_fifo_size_12,
1933                    dwc_otg_module_params.dev_perio_tx_fifo_size[11], int, 0444);
1934 MODULE_PARM_DESC(dev_perio_tx_fifo_size_12,
1935                  "Number of words in the periodic Tx FIFO 4-768");
1936 module_param_named(dev_perio_tx_fifo_size_13,
1937                    dwc_otg_module_params.dev_perio_tx_fifo_size[12], int, 0444);
1938 MODULE_PARM_DESC(dev_perio_tx_fifo_size_13,
1939                  "Number of words in the periodic Tx FIFO 4-768");
1940 module_param_named(dev_perio_tx_fifo_size_14,
1941                    dwc_otg_module_params.dev_perio_tx_fifo_size[13], int, 0444);
1942 MODULE_PARM_DESC(dev_perio_tx_fifo_size_14,
1943                  "Number of words in the periodic Tx FIFO 4-768");
1944 module_param_named(dev_perio_tx_fifo_size_15,
1945                    dwc_otg_module_params.dev_perio_tx_fifo_size[14], int, 0444);
1946 MODULE_PARM_DESC(dev_perio_tx_fifo_size_15,
1947                  "Number of words in the periodic Tx FIFO 4-768");
1948 module_param_named(host_rx_fifo_size, dwc_otg_module_params.host_rx_fifo_size,
1949                    int, 0444);
1950 MODULE_PARM_DESC(host_rx_fifo_size, "Number of words in the Rx FIFO 16-32768");
1951 module_param_named(host_nperio_tx_fifo_size,
1952                    dwc_otg_module_params.host_nperio_tx_fifo_size, int, 0444);
1953 MODULE_PARM_DESC(host_nperio_tx_fifo_size,
1954                  "Number of words in the non-periodic Tx FIFO 16-32768");
1955 module_param_named(host_perio_tx_fifo_size,
1956                    dwc_otg_module_params.host_perio_tx_fifo_size, int, 0444);
1957 MODULE_PARM_DESC(host_perio_tx_fifo_size,
1958                  "Number of words in the host periodic Tx FIFO 16-32768");
1959 module_param_named(max_transfer_size, dwc_otg_module_params.max_transfer_size,
1960                    int, 0444);
1961 /** @todo Set the max to 512K, modify checks */
1962 MODULE_PARM_DESC(max_transfer_size,
1963                  "The maximum transfer size supported in bytes 2047-65535");
1964 module_param_named(max_packet_count, dwc_otg_module_params.max_packet_count,
1965                    int, 0444);
1966 MODULE_PARM_DESC(max_packet_count,
1967                  "The maximum number of packets in a transfer 15-511");
1968 module_param_named(host_channels, dwc_otg_module_params.host_channels, int,
1969                    0444);
1970 MODULE_PARM_DESC(host_channels,
1971                  "The number of host channel registers to use 1-16");
1972 module_param_named(dev_endpoints, dwc_otg_module_params.dev_endpoints, int,
1973                    0444);
1974 MODULE_PARM_DESC(dev_endpoints,
1975                  "The number of endpoints in addition to EP0 available for device mode 1-15");
1976 module_param_named(phy_type, dwc_otg_module_params.phy_type, int, 0444);
1977 MODULE_PARM_DESC(phy_type, "0=Reserved 1=UTMI+ 2=ULPI");
1978 module_param_named(phy_utmi_width, dwc_otg_module_params.phy_utmi_width, int,
1979                    0444);
1980 MODULE_PARM_DESC(phy_utmi_width, "Specifies the UTMI+ Data Width 8 or 16 bits");
1981 module_param_named(phy_ulpi_ddr, dwc_otg_module_params.phy_ulpi_ddr, int, 0444);
1982 MODULE_PARM_DESC(phy_ulpi_ddr,
1983                  "ULPI at double or single data rate 0=Single 1=Double");
1984 module_param_named(phy_ulpi_ext_vbus, dwc_otg_module_params.phy_ulpi_ext_vbus,
1985                    int, 0444);
1986 MODULE_PARM_DESC(phy_ulpi_ext_vbus,
1987                  "ULPI PHY using internal or external vbus 0=Internal");
1988 module_param_named(i2c_enable, dwc_otg_module_params.i2c_enable, int, 0444);
1989 MODULE_PARM_DESC(i2c_enable, "FS PHY Interface");
1990 module_param_named(ulpi_fs_ls, dwc_otg_module_params.ulpi_fs_ls, int, 0444);
1991 MODULE_PARM_DESC(ulpi_fs_ls, "ULPI PHY FS/LS mode only");
1992 module_param_named(ts_dline, dwc_otg_module_params.ts_dline, int, 0444);
1993 MODULE_PARM_DESC(ts_dline, "Term select Dline pulsing for all PHYs");
1994 module_param_named(debug, g_dbg_lvl, int, 0444);
1995 MODULE_PARM_DESC(debug, "");
1996
1997 module_param_named(en_multiple_tx_fifo,
1998                    dwc_otg_module_params.en_multiple_tx_fifo, int, 0444);
1999 MODULE_PARM_DESC(en_multiple_tx_fifo,
2000                  "Dedicated Non Periodic Tx FIFOs 0=disabled 1=enabled");
2001 module_param_named(dev_tx_fifo_size_1,
2002                    dwc_otg_module_params.dev_tx_fifo_size[0], int, 0444);
2003 MODULE_PARM_DESC(dev_tx_fifo_size_1, "Number of words in the Tx FIFO 4-768");
2004 module_param_named(dev_tx_fifo_size_2,
2005                    dwc_otg_module_params.dev_tx_fifo_size[1], int, 0444);
2006 MODULE_PARM_DESC(dev_tx_fifo_size_2, "Number of words in the Tx FIFO 4-768");
2007 module_param_named(dev_tx_fifo_size_3,
2008                    dwc_otg_module_params.dev_tx_fifo_size[2], int, 0444);
2009 MODULE_PARM_DESC(dev_tx_fifo_size_3, "Number of words in the Tx FIFO 4-768");
2010 module_param_named(dev_tx_fifo_size_4,
2011                    dwc_otg_module_params.dev_tx_fifo_size[3], int, 0444);
2012 MODULE_PARM_DESC(dev_tx_fifo_size_4, "Number of words in the Tx FIFO 4-768");
2013 module_param_named(dev_tx_fifo_size_5,
2014                    dwc_otg_module_params.dev_tx_fifo_size[4], int, 0444);
2015 MODULE_PARM_DESC(dev_tx_fifo_size_5, "Number of words in the Tx FIFO 4-768");
2016 module_param_named(dev_tx_fifo_size_6,
2017                    dwc_otg_module_params.dev_tx_fifo_size[5], int, 0444);
2018 MODULE_PARM_DESC(dev_tx_fifo_size_6, "Number of words in the Tx FIFO 4-768");
2019 module_param_named(dev_tx_fifo_size_7,
2020                    dwc_otg_module_params.dev_tx_fifo_size[6], int, 0444);
2021 MODULE_PARM_DESC(dev_tx_fifo_size_7, "Number of words in the Tx FIFO 4-768");
2022 module_param_named(dev_tx_fifo_size_8,
2023                    dwc_otg_module_params.dev_tx_fifo_size[7], int, 0444);
2024 MODULE_PARM_DESC(dev_tx_fifo_size_8, "Number of words in the Tx FIFO 4-768");
2025 module_param_named(dev_tx_fifo_size_9,
2026                    dwc_otg_module_params.dev_tx_fifo_size[8], int, 0444);
2027 MODULE_PARM_DESC(dev_tx_fifo_size_9, "Number of words in the Tx FIFO 4-768");
2028 module_param_named(dev_tx_fifo_size_10,
2029                    dwc_otg_module_params.dev_tx_fifo_size[9], int, 0444);
2030 MODULE_PARM_DESC(dev_tx_fifo_size_10, "Number of words in the Tx FIFO 4-768");
2031 module_param_named(dev_tx_fifo_size_11,
2032                    dwc_otg_module_params.dev_tx_fifo_size[10], int, 0444);
2033 MODULE_PARM_DESC(dev_tx_fifo_size_11, "Number of words in the Tx FIFO 4-768");
2034 module_param_named(dev_tx_fifo_size_12,
2035                    dwc_otg_module_params.dev_tx_fifo_size[11], int, 0444);
2036 MODULE_PARM_DESC(dev_tx_fifo_size_12, "Number of words in the Tx FIFO 4-768");
2037 module_param_named(dev_tx_fifo_size_13,
2038                    dwc_otg_module_params.dev_tx_fifo_size[12], int, 0444);
2039 MODULE_PARM_DESC(dev_tx_fifo_size_13, "Number of words in the Tx FIFO 4-768");
2040 module_param_named(dev_tx_fifo_size_14,
2041                    dwc_otg_module_params.dev_tx_fifo_size[13], int, 0444);
2042 MODULE_PARM_DESC(dev_tx_fifo_size_14, "Number of words in the Tx FIFO 4-768");
2043 module_param_named(dev_tx_fifo_size_15,
2044                    dwc_otg_module_params.dev_tx_fifo_size[14], int, 0444);
2045 MODULE_PARM_DESC(dev_tx_fifo_size_15, "Number of words in the Tx FIFO 4-768");
2046
2047 module_param_named(thr_ctl, dwc_otg_module_params.thr_ctl, int, 0444);
2048 MODULE_PARM_DESC(thr_ctl,
2049                  "Thresholding enable flag bit 0 - non ISO Tx thr., 1 - ISO Tx thr., 2 - Rx thr.- bit 0=disabled 1=enabled");
2050 module_param_named(tx_thr_length, dwc_otg_module_params.tx_thr_length, int,
2051                    0444);
2052 MODULE_PARM_DESC(tx_thr_length, "Tx Threshold length in 32 bit DWORDs");
2053 module_param_named(rx_thr_length, dwc_otg_module_params.rx_thr_length, int,
2054                    0444);
2055 MODULE_PARM_DESC(rx_thr_length, "Rx Threshold length in 32 bit DWORDs");
2056
2057 module_param_named(pti_enable, dwc_otg_module_params.pti_enable, int, 0444);
2058 module_param_named(mpi_enable, dwc_otg_module_params.mpi_enable, int, 0444);
2059 module_param_named(lpm_enable, dwc_otg_module_params.lpm_enable, int, 0444);
2060 MODULE_PARM_DESC(lpm_enable, "LPM Enable 0=LPM Disabled 1=LPM Enabled");
2061
2062 module_param_named(besl_enable, dwc_otg_module_params.besl_enable, int, 0444);
2063 MODULE_PARM_DESC(besl_enable, "BESL Enable 0=BESL Disabled 1=BESL Enabled");
2064 module_param_named(baseline_besl, dwc_otg_module_params.baseline_besl, int,
2065                    0444);
2066 MODULE_PARM_DESC(baseline_besl, "Set the baseline besl value");
2067 module_param_named(deep_besl, dwc_otg_module_params.deep_besl, int, 0444);
2068 MODULE_PARM_DESC(deep_besl, "Set the deep besl value");
2069
2070 module_param_named(ic_usb_cap, dwc_otg_module_params.ic_usb_cap, int, 0444);
2071 MODULE_PARM_DESC(ic_usb_cap,
2072                  "IC_USB Capability 0=IC_USB Disabled 1=IC_USB Enabled");
2073 module_param_named(ahb_thr_ratio, dwc_otg_module_params.ahb_thr_ratio, int,
2074                    0444);
2075 MODULE_PARM_DESC(ahb_thr_ratio, "AHB Threshold Ratio");
2076 module_param_named(power_down, dwc_otg_module_params.power_down, int, 0444);
2077 MODULE_PARM_DESC(power_down, "Power Down Mode");
2078 module_param_named(reload_ctl, dwc_otg_module_params.reload_ctl, int, 0444);
2079 MODULE_PARM_DESC(reload_ctl, "HFIR Reload Control");
2080 module_param_named(dev_out_nak, dwc_otg_module_params.dev_out_nak, int, 0444);
2081 MODULE_PARM_DESC(dev_out_nak, "Enable Device OUT NAK");
2082 module_param_named(cont_on_bna, dwc_otg_module_params.cont_on_bna, int, 0444);
2083 MODULE_PARM_DESC(cont_on_bna, "Enable Enable Continue on BNA");
2084 module_param_named(ahb_single, dwc_otg_module_params.ahb_single, int, 0444);
2085 MODULE_PARM_DESC(ahb_single, "Enable AHB Single Support");
2086 module_param_named(adp_enable, dwc_otg_module_params.adp_enable, int, 0444);
2087 MODULE_PARM_DESC(adp_enable, "ADP Enable 0=ADP Disabled 1=ADP Enabled");
2088 module_param_named(otg_ver, dwc_otg_module_params.otg_ver, int, 0444);
2089 MODULE_PARM_DESC(otg_ver, "OTG revision supported 0=OTG 1.3 1=OTG 2.0");
2090
2091 /** @page "Module Parameters"
2092  *
2093  * The following parameters may be specified when starting the module.
2094  * These parameters define how the DWC_otg controller should be
2095  * configured. Parameter values are passed to the CIL initialization
2096  * function dwc_otg_cil_init
2097  *
2098  * Example: <code>modprobe dwc_otg speed=1 otg_cap=1</code>
2099  *
2100
2101  <table>
2102  <tr><td>Parameter Name</td><td>Meaning</td></tr>
2103
2104  <tr>
2105  <td>otg_cap</td>
2106  <td>Specifies the OTG capabilities. The driver will automatically detect the
2107  value for this parameter if none is specified.
2108  - 0: HNP and SRP capable (default, if available)
2109  - 1: SRP Only capable
2110  - 2: No HNP/SRP capable
2111  </td></tr>
2112
2113  <tr>
2114  <td>dma_enable</td>
2115  <td>Specifies whether to use slave or DMA mode for accessing the data FIFOs.
2116  The driver will automatically detect the value for this parameter if none is
2117  specified.
2118  - 0: Slave
2119  - 1: DMA (default, if available)
2120  </td></tr>
2121
2122  <tr>
2123  <td>dma_burst_size</td>
2124  <td>The DMA Burst size (applicable only for External DMA Mode).
2125  - Values: 1, 4, 8 16, 32, 64, 128, 256 (default 32)
2126  </td></tr>
2127
2128  <tr>
2129  <td>speed</td>
2130  <td>Specifies the maximum speed of operation in host and device mode. The
2131  actual speed depends on the speed of the attached device and the value of
2132  phy_type.
2133  - 0: High Speed (default)
2134  - 1: Full Speed
2135  </td></tr>
2136
2137  <tr>
2138  <td>host_support_fs_ls_low_power</td>
2139  <td>Specifies whether low power mode is supported when attached to a Full
2140  Speed or Low Speed device in host mode.
2141  - 0: Don't support low power mode (default)
2142  - 1: Support low power mode
2143  </td></tr>
2144
2145  <tr>
2146  <td>host_ls_low_power_phy_clk</td>
2147  <td>Specifies the PHY clock rate in low power mode when connected to a Low
2148  Speed device in host mode. This parameter is applicable only if
2149  HOST_SUPPORT_FS_LS_LOW_POWER is enabled.
2150  - 0: 48 MHz (default)
2151  - 1: 6 MHz
2152  </td></tr>
2153
2154  <tr>
2155  <td>enable_dynamic_fifo</td>
2156  <td> Specifies whether FIFOs may be resized by the driver software.
2157  - 0: Use cC FIFO size parameters
2158  - 1: Allow dynamic FIFO sizing (default)
2159  </td></tr>
2160
2161  <tr>
2162  <td>data_fifo_size</td>
2163  <td>Total number of 4-byte words in the data FIFO memory. This memory
2164  includes the Rx FIFO, non-periodic Tx FIFO, and periodic Tx FIFOs.
2165  - Values: 32 to 32768 (default 8192)
2166
2167  Note: The total FIFO memory depth in the FPGA configuration is 8192.
2168  </td></tr>
2169
2170  <tr>
2171  <td>dev_rx_fifo_size</td>
2172  <td>Number of 4-byte words in the Rx FIFO in device mode when dynamic
2173  FIFO sizing is enabled.
2174  - Values: 16 to 32768 (default 1064)
2175  </td></tr>
2176
2177  <tr>
2178  <td>dev_nperio_tx_fifo_size</td>
2179  <td>Number of 4-byte words in the non-periodic Tx FIFO in device mode when
2180  dynamic FIFO sizing is enabled.
2181  - Values: 16 to 32768 (default 1024)
2182  </td></tr>
2183
2184  <tr>
2185  <td>dev_perio_tx_fifo_size_n (n = 1 to 15)</td>
2186  <td>Number of 4-byte words in each of the periodic Tx FIFOs in device mode
2187  when dynamic FIFO sizing is enabled.
2188  - Values: 4 to 768 (default 256)
2189  </td></tr>
2190
2191  <tr>
2192  <td>host_rx_fifo_size</td>
2193  <td>Number of 4-byte words in the Rx FIFO in host mode when dynamic FIFO
2194  sizing is enabled.
2195  - Values: 16 to 32768 (default 1024)
2196  </td></tr>
2197
2198  <tr>
2199  <td>host_nperio_tx_fifo_size</td>
2200  <td>Number of 4-byte words in the non-periodic Tx FIFO in host mode when
2201  dynamic FIFO sizing is enabled in the core.
2202  - Values: 16 to 32768 (default 1024)
2203  </td></tr>
2204
2205  <tr>
2206  <td>host_perio_tx_fifo_size</td>
2207  <td>Number of 4-byte words in the host periodic Tx FIFO when dynamic FIFO
2208  sizing is enabled.
2209  - Values: 16 to 32768 (default 1024)
2210  </td></tr>
2211
2212  <tr>
2213  <td>max_transfer_size</td>
2214  <td>The maximum transfer size supported in bytes.
2215  - Values: 2047 to 65,535 (default 65,535)
2216  </td></tr>
2217
2218  <tr>
2219  <td>max_packet_count</td>
2220  <td>The maximum number of packets in a transfer.
2221  - Values: 15 to 511 (default 511)
2222  </td></tr>
2223
2224  <tr>
2225  <td>host_channels</td>
2226  <td>The number of host channel registers to use.
2227  - Values: 1 to 16 (default 12)
2228
2229  Note: The FPGA configuration supports a maximum of 12 host channels.
2230  </td></tr>
2231
2232  <tr>
2233  <td>dev_endpoints</td>
2234  <td>The number of endpoints in addition to EP0 available for device mode
2235  operations.
2236  - Values: 1 to 15 (default 6 IN and OUT)
2237
2238  Note: The FPGA configuration supports a maximum of 6 IN and OUT endpoints in
2239  addition to EP0.
2240  </td></tr>
2241
2242  <tr>
2243  <td>phy_type</td>
2244  <td>Specifies the type of PHY interface to use. By default, the driver will
2245  automatically detect the phy_type.
2246  - 0: Full Speed
2247  - 1: UTMI+ (default, if available)
2248  - 2: ULPI
2249  </td></tr>
2250
2251  <tr>
2252  <td>phy_utmi_width</td>
2253  <td>Specifies the UTMI+ Data Width. This parameter is applicable for a
2254  phy_type of UTMI+. Also, this parameter is applicable only if the
2255  OTG_HSPHY_WIDTH cC parameter was set to "8 and 16 bits", meaning that the
2256  core has been configured to work at either data path width.
2257  - Values: 8 or 16 bits (default 16)
2258  </td></tr>
2259
2260  <tr>
2261  <td>phy_ulpi_ddr</td>
2262  <td>Specifies whether the ULPI operates at double or single data rate. This
2263  parameter is only applicable if phy_type is ULPI.
2264  - 0: single data rate ULPI interface with 8 bit wide data bus (default)
2265  - 1: double data rate ULPI interface with 4 bit wide data bus
2266  </td></tr>
2267
2268  <tr>
2269  <td>i2c_enable</td>
2270  <td>Specifies whether to use the I2C interface for full speed PHY. This
2271  parameter is only applicable if PHY_TYPE is FS.
2272  - 0: Disabled (default)
2273  - 1: Enabled
2274  </td></tr>
2275
2276  <tr>
2277  <td>ulpi_fs_ls</td>
2278  <td>Specifies whether to use ULPI FS/LS mode only.
2279  - 0: Disabled (default)
2280  - 1: Enabled
2281  </td></tr>
2282
2283  <tr>
2284  <td>ts_dline</td>
2285  <td>Specifies whether term select D-Line pulsing for all PHYs is enabled.
2286  - 0: Disabled (default)
2287  - 1: Enabled
2288  </td></tr>
2289
2290  <tr>
2291  <td>en_multiple_tx_fifo</td>
2292  <td>Specifies whether dedicatedto tx fifos are enabled for non periodic IN EPs.
2293  The driver will automatically detect the value for this parameter if none is
2294  specified.
2295  - 0: Disabled
2296  - 1: Enabled (default, if available)
2297  </td></tr>
2298
2299  <tr>
2300  <td>dev_tx_fifo_size_n (n = 1 to 15)</td>
2301  <td>Number of 4-byte words in each of the Tx FIFOs in device mode
2302  when dynamic FIFO sizing is enabled.
2303  - Values: 4 to 768 (default 256)
2304  </td></tr>
2305
2306  <tr>
2307  <td>tx_thr_length</td>
2308  <td>Transmit Threshold length in 32 bit double words
2309  - Values: 8 to 128 (default 64)
2310  </td></tr>
2311
2312  <tr>
2313  <td>rx_thr_length</td>
2314  <td>Receive Threshold length in 32 bit double words
2315  - Values: 8 to 128 (default 64)
2316  </td></tr>
2317
2318 <tr>
2319  <td>thr_ctl</td>
2320  <td>Specifies whether to enable Thresholding for Device mode. Bits 0, 1, 2 of
2321  this parmater specifies if thresholding is enabled for non-Iso Tx, Iso Tx and
2322  Rx transfers accordingly.
2323  The driver will automatically detect the value for this parameter if none is
2324  specified.
2325  - Values: 0 to 7 (default 0)
2326  Bit values indicate:
2327  - 0: Thresholding disabled
2328  - 1: Thresholding enabled
2329  </td></tr>
2330
2331 <tr>
2332  <td>dma_desc_enable</td>
2333  <td>Specifies whether to enable Descriptor DMA mode.
2334  The driver will automatically detect the value for this parameter if none is
2335  specified.
2336  - 0: Descriptor DMA disabled
2337  - 1: Descriptor DMA (default, if available)
2338  </td></tr>
2339
2340 <tr>
2341  <td>mpi_enable</td>
2342  <td>Specifies whether to enable MPI enhancement mode.
2343  The driver will automatically detect the value for this parameter if none is
2344  specified.
2345  - 0: MPI disabled (default)
2346  - 1: MPI enable
2347  </td></tr>
2348
2349 <tr>
2350  <td>pti_enable</td>
2351  <td>Specifies whether to enable PTI enhancement support.
2352  The driver will automatically detect the value for this parameter if none is
2353  specified.
2354  - 0: PTI disabled (default)
2355  - 1: PTI enable
2356  </td></tr>
2357
2358 <tr>
2359  <td>lpm_enable</td>
2360  <td>Specifies whether to enable LPM support.
2361  The driver will automatically detect the value for this parameter if none is
2362  specified.
2363  - 0: LPM disabled
2364  - 1: LPM enable (default, if available)
2365  </td></tr>
2366
2367  <tr>
2368  <td>besl_enable</td>
2369  <td>Specifies whether to enable LPM Errata support.
2370  The driver will automatically detect the value for this parameter if none is
2371  specified.
2372  - 0: LPM Errata disabled (default)
2373  - 1: LPM Errata enable
2374  </td></tr>
2375
2376   <tr>
2377  <td>baseline_besl</td>
2378  <td>Specifies the baseline besl value.
2379  - Values: 0 to 15 (default 0)
2380  </td></tr>
2381
2382   <tr>
2383  <td>deep_besl</td>
2384  <td>Specifies the deep besl value.
2385  - Values: 0 to 15 (default 15)
2386  </td></tr>
2387
2388 <tr>
2389  <td>ic_usb_cap</td>
2390  <td>Specifies whether to enable IC_USB capability.
2391  The driver will automatically detect the value for this parameter if none is
2392  specified.
2393  - 0: IC_USB disabled (default, if available)
2394  - 1: IC_USB enable
2395  </td></tr>
2396
2397 <tr>
2398  <td>ahb_thr_ratio</td>
2399  <td>Specifies AHB Threshold ratio.
2400  - Values: 0 to 3 (default 0)
2401  </td></tr>
2402
2403 <tr>
2404  <td>power_down</td>
2405  <td>Specifies Power Down(Hibernation) Mode.
2406  The driver will automatically detect the value for this parameter if none is
2407  specified.
2408  - 0: Power Down disabled (default)
2409  - 2: Power Down enabled
2410  </td></tr>
2411
2412  <tr>
2413  <td>reload_ctl</td>
2414  <td>Specifies whether dynamic reloading of the HFIR register is allowed during
2415  run time. The driver will automatically detect the value for this parameter if
2416  none is specified. In case the HFIR value is reloaded when HFIR.RldCtrl == 1'b0
2417  the core might misbehave.
2418  - 0: Reload Control disabled (default)
2419  - 1: Reload Control enabled
2420  </td></tr>
2421
2422  <tr>
2423  <td>dev_out_nak</td>
2424  <td>Specifies whether  Device OUT NAK enhancement enabled or no.
2425  The driver will automatically detect the value for this parameter if
2426  none is specified. This parameter is valid only when OTG_EN_DESC_DMA == 1\92b1.
2427  - 0: The core does not set NAK after Bulk OUT transfer complete (default)
2428  - 1: The core sets NAK after Bulk OUT transfer complete
2429  </td></tr>
2430
2431  <tr>
2432  <td>cont_on_bna</td>
2433  <td>Specifies whether Enable Continue on BNA enabled or no.
2434  After receiving BNA interrupt the core disables the endpoint,when the
2435  endpoint is re-enabled by the application the
2436  - 0: Core starts processing from the DOEPDMA descriptor (default)
2437  - 1: Core starts processing from the descriptor which received the BNA.
2438  This parameter is valid only when OTG_EN_DESC_DMA == 1\92b1.
2439  </td></tr>
2440
2441  <tr>
2442  <td>ahb_single</td>
2443  <td>This bit when programmed supports SINGLE transfers for remainder data
2444  in a transfer for DMA mode of operation.
2445  - 0: The remainder data will be sent using INCR burst size (default)
2446  - 1: The remainder data will be sent using SINGLE burst size.
2447  </td></tr>
2448
2449 <tr>
2450  <td>adp_enable</td>
2451  <td>Specifies whether ADP feature is enabled.
2452  The driver will automatically detect the value for this parameter if none is
2453  specified.
2454  - 0: ADP feature disabled (default)
2455  - 1: ADP feature enabled
2456  </td></tr>
2457
2458   <tr>
2459  <td>otg_ver</td>
2460  <td>Specifies whether OTG is performing as USB OTG Revision 2.0 or Revision 1.3
2461  USB OTG device.
2462  - 0: OTG 2.0 support disabled (default)
2463  - 1: OTG 2.0 support enabled
2464  </td></tr>
2465
2466 */