drivers/net/ethernet/chelsio/cxgb4/cxgb4.h

   1 /*
   2  * This file is part of the Chelsio T4 Ethernet driver for Linux.
   3  *
   4  * Copyright (c) 2003-2014 Chelsio Communications, Inc. All rights reserved.
   5  *
   6  * This software is available to you under a choice of one of two
   7  * licenses.  You may choose to be licensed under the terms of the GNU
   8  * General Public License (GPL) Version 2, available from the file
   9  * COPYING in the main directory of this source tree, or the
  10  * OpenIB.org BSD license below:
  11  *
  12  *     Redistribution and use in source and binary forms, with or
  13  *     without modification, are permitted provided that the following
  14  *     conditions are met:
  15  *
  16  *      - Redistributions of source code must retain the above
  17  *        copyright notice, this list of conditions and the following
  18  *        disclaimer.
  19  *
  20  *      - Redistributions in binary form must reproduce the above
  21  *        copyright notice, this list of conditions and the following
  22  *        disclaimer in the documentation and/or other materials
  23  *        provided with the distribution.
  24  *
  25  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  26  * EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  27  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  28  * NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT HOLDERS
  29  * BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN
  30  * ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN
  31  * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
  32  * SOFTWARE.
  33  */
  34
  35 #ifndef __CXGB4_H__
  36 #define __CXGB4_H__
  37
  38 #include "t4_hw.h"
  39
  40 #include <linux/bitops.h>
  41 #include <linux/cache.h>
  42 #include <linux/interrupt.h>
  43 #include <linux/list.h>
  44 #include <linux/netdevice.h>
  45 #include <linux/pci.h>
  46 #include <linux/spinlock.h>
  47 #include <linux/timer.h>
  48 #include <linux/vmalloc.h>
  49 #include <linux/etherdevice.h>
  50 #include <asm/io.h>
  51 #include "t4_chip_type.h"
  52 #include "cxgb4_uld.h"
  53
  54 #define CH_WARN(adap, fmt, ...) dev_warn(adap->pdev_dev, fmt, ## __VA_ARGS__)
  55
  56 enum {
  57         MAX_NPORTS      = 4,     /* max # of ports */
  58         SERNUM_LEN      = 24,    /* Serial # length */
  59         EC_LEN          = 16,    /* E/C length */
  60         ID_LEN          = 16,    /* ID length */
  61         PN_LEN          = 16,    /* Part Number length */
  62         MACADDR_LEN     = 12,    /* MAC Address length */
  63 };
  64
  65 enum {
  66         T4_REGMAP_SIZE = (160 * 1024),
  67         T5_REGMAP_SIZE = (332 * 1024),
  68 };
  69
  70 enum {
  71         MEM_EDC0,
  72         MEM_EDC1,
  73         MEM_MC,
  74         MEM_MC0 = MEM_MC,
  75         MEM_MC1
  76 };
  77
  78 enum {
  79         MEMWIN0_APERTURE = 2048,
  80         MEMWIN0_BASE     = 0x1b800,
  81         MEMWIN1_APERTURE = 32768,
  82         MEMWIN1_BASE     = 0x28000,
  83         MEMWIN1_BASE_T5  = 0x52000,
  84         MEMWIN2_APERTURE = 65536,
  85         MEMWIN2_BASE     = 0x30000,
  86         MEMWIN2_APERTURE_T5 = 131072,
  87         MEMWIN2_BASE_T5  = 0x60000,
  88 };
  89
  90 enum dev_master {
  91         MASTER_CANT,
  92         MASTER_MAY,
  93         MASTER_MUST
  94 };
  95
  96 enum dev_state {
  97         DEV_STATE_UNINIT,
  98         DEV_STATE_INIT,
  99         DEV_STATE_ERR
 100 };
 101
 102 enum {
 103         PAUSE_RX      = 1 << 0,
 104         PAUSE_TX      = 1 << 1,
 105         PAUSE_AUTONEG = 1 << 2
 106 };
 107
 108 struct port_stats {
 109         u64 tx_octets;            /* total # of octets in good frames */
 110         u64 tx_frames;            /* all good frames */
 111         u64 tx_bcast_frames;      /* all broadcast frames */
 112         u64 tx_mcast_frames;      /* all multicast frames */
 113         u64 tx_ucast_frames;      /* all unicast frames */
 114         u64 tx_error_frames;      /* all error frames */
 115
 116         u64 tx_frames_64;         /* # of Tx frames in a particular range */
 117         u64 tx_frames_65_127;
 118         u64 tx_frames_128_255;
 119         u64 tx_frames_256_511;
 120         u64 tx_frames_512_1023;
 121         u64 tx_frames_1024_1518;
 122         u64 tx_frames_1519_max;
 123
 124         u64 tx_drop;              /* # of dropped Tx frames */
 125         u64 tx_pause;             /* # of transmitted pause frames */
 126         u64 tx_ppp0;              /* # of transmitted PPP prio 0 frames */
 127         u64 tx_ppp1;              /* # of transmitted PPP prio 1 frames */
 128         u64 tx_ppp2;              /* # of transmitted PPP prio 2 frames */
 129         u64 tx_ppp3;              /* # of transmitted PPP prio 3 frames */
 130         u64 tx_ppp4;              /* # of transmitted PPP prio 4 frames */
 131         u64 tx_ppp5;              /* # of transmitted PPP prio 5 frames */
 132         u64 tx_ppp6;              /* # of transmitted PPP prio 6 frames */
 133         u64 tx_ppp7;              /* # of transmitted PPP prio 7 frames */
 134
 135         u64 rx_octets;            /* total # of octets in good frames */
 136         u64 rx_frames;            /* all good frames */
 137         u64 rx_bcast_frames;      /* all broadcast frames */
 138         u64 rx_mcast_frames;      /* all multicast frames */
 139         u64 rx_ucast_frames;      /* all unicast frames */
 140         u64 rx_too_long;          /* # of frames exceeding MTU */
 141         u64 rx_jabber;            /* # of jabber frames */
 142         u64 rx_fcs_err;           /* # of received frames with bad FCS */
 143         u64 rx_len_err;           /* # of received frames with length error */
 144         u64 rx_symbol_err;        /* symbol errors */
 145         u64 rx_runt;              /* # of short frames */
 146
 147         u64 rx_frames_64;         /* # of Rx frames in a particular range */
 148         u64 rx_frames_65_127;
 149         u64 rx_frames_128_255;
 150         u64 rx_frames_256_511;
 151         u64 rx_frames_512_1023;
 152         u64 rx_frames_1024_1518;
 153         u64 rx_frames_1519_max;
 154
 155         u64 rx_pause;             /* # of received pause frames */
 156         u64 rx_ppp0;              /* # of received PPP prio 0 frames */
 157         u64 rx_ppp1;              /* # of received PPP prio 1 frames */
 158         u64 rx_ppp2;              /* # of received PPP prio 2 frames */
 159         u64 rx_ppp3;              /* # of received PPP prio 3 frames */
 160         u64 rx_ppp4;              /* # of received PPP prio 4 frames */
 161         u64 rx_ppp5;              /* # of received PPP prio 5 frames */
 162         u64 rx_ppp6;              /* # of received PPP prio 6 frames */
 163         u64 rx_ppp7;              /* # of received PPP prio 7 frames */
 164
 165         u64 rx_ovflow0;           /* drops due to buffer-group 0 overflows */
 166         u64 rx_ovflow1;           /* drops due to buffer-group 1 overflows */
 167         u64 rx_ovflow2;           /* drops due to buffer-group 2 overflows */
 168         u64 rx_ovflow3;           /* drops due to buffer-group 3 overflows */
 169         u64 rx_trunc0;            /* buffer-group 0 truncated packets */
 170         u64 rx_trunc1;            /* buffer-group 1 truncated packets */
 171         u64 rx_trunc2;            /* buffer-group 2 truncated packets */
 172         u64 rx_trunc3;            /* buffer-group 3 truncated packets */
 173 };
 174
 175 struct lb_port_stats {
 176         u64 octets;
 177         u64 frames;
 178         u64 bcast_frames;
 179         u64 mcast_frames;
 180         u64 ucast_frames;
 181         u64 error_frames;
 182
 183         u64 frames_64;
 184         u64 frames_65_127;
 185         u64 frames_128_255;
 186         u64 frames_256_511;
 187         u64 frames_512_1023;
 188         u64 frames_1024_1518;
 189         u64 frames_1519_max;
 190
 191         u64 drop;
 192
 193         u64 ovflow0;
 194         u64 ovflow1;
 195         u64 ovflow2;
 196         u64 ovflow3;
 197         u64 trunc0;
 198         u64 trunc1;
 199         u64 trunc2;
 200         u64 trunc3;
 201 };
 202
 203 struct tp_tcp_stats {
 204         u32 tcp_out_rsts;
 205         u64 tcp_in_segs;
 206         u64 tcp_out_segs;
 207         u64 tcp_retrans_segs;
 208 };
 209
 210 struct tp_usm_stats {
 211         u32 frames;
 212         u32 drops;
 213         u64 octets;
 214 };
 215
 216 struct tp_fcoe_stats {
 217         u32 frames_ddp;
 218         u32 frames_drop;
 219         u64 octets_ddp;
 220 };
 221
 222 struct tp_err_stats {
 223         u32 mac_in_errs[4];
 224         u32 hdr_in_errs[4];
 225         u32 tcp_in_errs[4];
 226         u32 tnl_cong_drops[4];
 227         u32 ofld_chan_drops[4];
 228         u32 tnl_tx_drops[4];
 229         u32 ofld_vlan_drops[4];
 230         u32 tcp6_in_errs[4];
 231         u32 ofld_no_neigh;
 232         u32 ofld_cong_defer;
 233 };
 234
 235 struct tp_cpl_stats {
 236         u32 req[4];
 237         u32 rsp[4];
 238 };
 239
 240 struct tp_rdma_stats {
 241         u32 rqe_dfr_pkt;
 242         u32 rqe_dfr_mod;
 243 };
 244
 245 struct sge_params {
 246         u32 hps;                        /* host page size for our PF/VF */
 247         u32 eq_qpp;                     /* egress queues/page for our PF/VF */
 248         u32 iq_qpp;                     /* egress queues/page for our PF/VF */
 249 };
 250
 251 struct tp_params {
 252         unsigned int tre;            /* log2 of core clocks per TP tick */
 253         unsigned int la_mask;        /* what events are recorded by TP LA */
 254         unsigned short tx_modq_map;  /* TX modulation scheduler queue to */
 255                                      /* channel map */
 256
 257         uint32_t dack_re;            /* DACK timer resolution */
 258         unsigned short tx_modq[NCHAN];  /* channel to modulation queue map */
 259
 260         u32 vlan_pri_map;               /* cached TP_VLAN_PRI_MAP */
 261         u32 ingress_config;             /* cached TP_INGRESS_CONFIG */
 262
 263         /* TP_VLAN_PRI_MAP Compressed Filter Tuple field offsets.  This is a
 264          * subset of the set of fields which may be present in the Compressed
 265          * Filter Tuple portion of filters and TCP TCB connections.  The
 266          * fields which are present are controlled by the TP_VLAN_PRI_MAP.
 267          * Since a variable number of fields may or may not be present, their
 268          * shifted field positions within the Compressed Filter Tuple may
 269          * vary, or not even be present if the field isn't selected in
 270          * TP_VLAN_PRI_MAP.  Since some of these fields are needed in various
 271          * places we store their offsets here, or a -1 if the field isn't
 272          * present.
 273          */
 274         int vlan_shift;
 275         int vnic_shift;
 276         int port_shift;
 277         int protocol_shift;
 278 };
 279
 280 struct vpd_params {
 281         unsigned int cclk;
 282         u8 ec[EC_LEN + 1];
 283         u8 sn[SERNUM_LEN + 1];
 284         u8 id[ID_LEN + 1];
 285         u8 pn[PN_LEN + 1];
 286         u8 na[MACADDR_LEN + 1];
 287 };
 288
 289 struct pci_params {
 290         unsigned char speed;
 291         unsigned char width;
 292 };
 293
 294 struct devlog_params {
 295         u32 memtype;                    /* which memory (EDC0, EDC1, MC) */
 296         u32 start;                      /* start of log in firmware memory */
 297         u32 size;                       /* size of log */
 298 };
 299
 300 /* Stores chip specific parameters */
 301 struct arch_specific_params {
 302         u8 nchan;
 303         u16 mps_rplc_size;
 304         u16 vfcount;
 305         u32 sge_fl_db;
 306         u16 mps_tcam_size;
 307 };
 308
 309 struct adapter_params {
 310         struct sge_params sge;
 311         struct tp_params  tp;
 312         struct vpd_params vpd;
 313         struct pci_params pci;
 314         struct devlog_params devlog;
 315         enum pcie_memwin drv_memwin;
 316
 317         unsigned int cim_la_size;
 318
 319         unsigned int sf_size;             /* serial flash size in bytes */
 320         unsigned int sf_nsec;             /* # of flash sectors */
 321         unsigned int sf_fw_start;         /* start of FW image in flash */
 322
 323         unsigned int fw_vers;
 324         unsigned int tp_vers;
 325         u8 api_vers[7];
 326
 327         unsigned short mtus[NMTUS];
 328         unsigned short a_wnd[NCCTRL_WIN];
 329         unsigned short b_wnd[NCCTRL_WIN];
 330
 331         unsigned char nports;             /* # of ethernet ports */
 332         unsigned char portvec;
 333         enum chip_type chip;               /* chip code */
 334         struct arch_specific_params arch;  /* chip specific params */
 335         unsigned char offload;
 336
 337         unsigned char bypass;
 338
 339         unsigned int ofldq_wr_cred;
 340         bool ulptx_memwrite_dsgl;          /* use of T5 DSGL allowed */
 341
 342         unsigned int max_ordird_qp;       /* Max read depth per RDMA QP */
 343         unsigned int max_ird_adapter;     /* Max read depth per adapter */
 344 };
 345
 346 /* State needed to monitor the forward progress of SGE Ingress DMA activities
 347  * and possible hangs.
 348  */
 349 struct sge_idma_monitor_state {
 350         unsigned int idma_1s_thresh;    /* 1s threshold in Core Clock ticks */
 351         unsigned int idma_stalled[2];   /* synthesized stalled timers in HZ */
 352         unsigned int idma_state[2];     /* IDMA Hang detect state */
 353         unsigned int idma_qid[2];       /* IDMA Hung Ingress Queue ID */
 354         unsigned int idma_warn[2];      /* time to warning in HZ */
 355 };
 356
 357 #include "t4fw_api.h"
 358
 359 #define FW_VERSION(chip) ( \
 360                 FW_HDR_FW_VER_MAJOR_G(chip##FW_VERSION_MAJOR) | \
 361                 FW_HDR_FW_VER_MINOR_G(chip##FW_VERSION_MINOR) | \
 362                 FW_HDR_FW_VER_MICRO_G(chip##FW_VERSION_MICRO) | \
 363                 FW_HDR_FW_VER_BUILD_G(chip##FW_VERSION_BUILD))
 364 #define FW_INTFVER(chip, intf) (FW_HDR_INTFVER_##intf)
 365
 366 struct fw_info {
 367         u8 chip;
 368         char *fs_name;
 369         char *fw_mod_name;
 370         struct fw_hdr fw_hdr;
 371 };
 372
 373
 374 struct trace_params {
 375         u32 data[TRACE_LEN / 4];
 376         u32 mask[TRACE_LEN / 4];
 377         unsigned short snap_len;
 378         unsigned short min_len;
 379         unsigned char skip_ofst;
 380         unsigned char skip_len;
 381         unsigned char invert;
 382         unsigned char port;
 383 };
 384
 385 struct link_config {
 386         unsigned short supported;        /* link capabilities */
 387         unsigned short advertising;      /* advertised capabilities */
 388         unsigned short requested_speed;  /* speed user has requested */
 389         unsigned short speed;            /* actual link speed */
 390         unsigned char  requested_fc;     /* flow control user has requested */
 391         unsigned char  fc;               /* actual link flow control */
 392         unsigned char  autoneg;          /* autonegotiating? */
 393         unsigned char  link_ok;          /* link up? */
 394 };
 395
 396 #define FW_LEN16(fw_struct) FW_CMD_LEN16_V(sizeof(fw_struct) / 16)
 397
 398 enum {
 399         MAX_ETH_QSETS = 32,           /* # of Ethernet Tx/Rx queue sets */
 400         MAX_OFLD_QSETS = 16,          /* # of offload Tx/Rx queue sets */
 401         MAX_CTRL_QUEUES = NCHAN,      /* # of control Tx queues */
 402         MAX_RDMA_QUEUES = NCHAN,      /* # of streaming RDMA Rx queues */
 403         MAX_RDMA_CIQS = 32,        /* # of  RDMA concentrator IQs */
 404         MAX_ISCSI_QUEUES = NCHAN,     /* # of streaming iSCSI Rx queues */
 405 };
 406
 407 enum {
 408         MAX_TXQ_ENTRIES      = 16384,
 409         MAX_CTRL_TXQ_ENTRIES = 1024,
 410         MAX_RSPQ_ENTRIES     = 16384,
 411         MAX_RX_BUFFERS       = 16384,
 412         MIN_TXQ_ENTRIES      = 32,
 413         MIN_CTRL_TXQ_ENTRIES = 32,
 414         MIN_RSPQ_ENTRIES     = 128,
 415         MIN_FL_ENTRIES       = 16
 416 };
 417
 418 enum {
 419         INGQ_EXTRAS = 2,        /* firmware event queue and */
 420                                 /*   forwarded interrupts */
 421         MAX_INGQ = MAX_ETH_QSETS + MAX_OFLD_QSETS + MAX_RDMA_QUEUES
 422                    + MAX_RDMA_CIQS + MAX_ISCSI_QUEUES + INGQ_EXTRAS,
 423 };
 424
 425 struct adapter;
 426 struct sge_rspq;
 427
 428 #include "cxgb4_dcb.h"
 429
 430 #ifdef CONFIG_CHELSIO_T4_FCOE
 431 #include "cxgb4_fcoe.h"
 432 #endif /* CONFIG_CHELSIO_T4_FCOE */
 433
 434 struct port_info {
 435         struct adapter *adapter;
 436         u16    viid;
 437         s16    xact_addr_filt;        /* index of exact MAC address filter */
 438         u16    rss_size;              /* size of VI's RSS table slice */
 439         s8     mdio_addr;
 440         enum fw_port_type port_type;
 441         u8     mod_type;
 442         u8     port_id;
 443         u8     tx_chan;
 444         u8     lport;                 /* associated offload logical port */
 445         u8     nqsets;                /* # of qsets */
 446         u8     first_qset;            /* index of first qset */
 447         u8     rss_mode;
 448         struct link_config link_cfg;
 449         u16   *rss;
 450         struct port_stats stats_base;
 451 #ifdef CONFIG_CHELSIO_T4_DCB
 452         struct port_dcb_info dcb;     /* Data Center Bridging support */
 453 #endif
 454 #ifdef CONFIG_CHELSIO_T4_FCOE
 455         struct cxgb_fcoe fcoe;
 456 #endif /* CONFIG_CHELSIO_T4_FCOE */
 457 };
 458
 459 struct dentry;
 460 struct work_struct;
 461
 462 enum {                                 /* adapter flags */
 463         FULL_INIT_DONE     = (1 << 0),
 464         DEV_ENABLED        = (1 << 1),
 465         USING_MSI          = (1 << 2),
 466         USING_MSIX         = (1 << 3),
 467         FW_OK              = (1 << 4),
 468         RSS_TNLALLLOOKUP   = (1 << 5),
 469         USING_SOFT_PARAMS  = (1 << 6),
 470         MASTER_PF          = (1 << 7),
 471         FW_OFLD_CONN       = (1 << 9),
 472 };
 473
 474 struct rx_sw_desc;
 475
 476 struct sge_fl {                     /* SGE free-buffer queue state */
 477         unsigned int avail;         /* # of available Rx buffers */
 478         unsigned int pend_cred;     /* new buffers since last FL DB ring */
 479         unsigned int cidx;          /* consumer index */
 480         unsigned int pidx;          /* producer index */
 481         unsigned long alloc_failed; /* # of times buffer allocation failed */
 482         unsigned long large_alloc_failed;
 483         unsigned long starving;
 484         /* RO fields */
 485         unsigned int cntxt_id;      /* SGE context id for the free list */
 486         unsigned int size;          /* capacity of free list */
 487         struct rx_sw_desc *sdesc;   /* address of SW Rx descriptor ring */
 488         __be64 *desc;               /* address of HW Rx descriptor ring */
 489         dma_addr_t addr;            /* bus address of HW ring start */
 490         void __iomem *bar2_addr;    /* address of BAR2 Queue registers */
 491         unsigned int bar2_qid;      /* Queue ID for BAR2 Queue registers */
 492 };
 493
 494 /* A packet gather list */
 495 struct pkt_gl {
 496         struct page_frag frags[MAX_SKB_FRAGS];
 497         void *va;                         /* virtual address of first byte */
 498         unsigned int nfrags;              /* # of fragments */
 499         unsigned int tot_len;             /* total length of fragments */
 500 };
 501
 502 typedef int (*rspq_handler_t)(struct sge_rspq *q, const __be64 *rsp,
 503                               const struct pkt_gl *gl);
 504
 505 struct sge_rspq {                   /* state for an SGE response queue */
 506         struct napi_struct napi;
 507         const __be64 *cur_desc;     /* current descriptor in queue */
 508         unsigned int cidx;          /* consumer index */
 509         u8 gen;                     /* current generation bit */
 510         u8 intr_params;             /* interrupt holdoff parameters */
 511         u8 next_intr_params;        /* holdoff params for next interrupt */
 512         u8 adaptive_rx;
 513         u8 pktcnt_idx;              /* interrupt packet threshold */
 514         u8 uld;                     /* ULD handling this queue */
 515         u8 idx;                     /* queue index within its group */
 516         int offset;                 /* offset into current Rx buffer */
 517         u16 cntxt_id;               /* SGE context id for the response q */
 518         u16 abs_id;                 /* absolute SGE id for the response q */
 519         __be64 *desc;               /* address of HW response ring */
 520         dma_addr_t phys_addr;       /* physical address of the ring */
 521         void __iomem *bar2_addr;    /* address of BAR2 Queue registers */
 522         unsigned int bar2_qid;      /* Queue ID for BAR2 Queue registers */
 523         unsigned int iqe_len;       /* entry size */
 524         unsigned int size;          /* capacity of response queue */
 525         struct adapter *adap;
 526         struct net_device *netdev;  /* associated net device */
 527         rspq_handler_t handler;
 528 #ifdef CONFIG_NET_RX_BUSY_POLL
 529 #define CXGB_POLL_STATE_IDLE            0
 530 #define CXGB_POLL_STATE_NAPI            BIT(0) /* NAPI owns this poll */
 531 #define CXGB_POLL_STATE_POLL            BIT(1) /* poll owns this poll */
 532 #define CXGB_POLL_STATE_NAPI_YIELD      BIT(2) /* NAPI yielded this poll */
 533 #define CXGB_POLL_STATE_POLL_YIELD      BIT(3) /* poll yielded this poll */
 534 #define CXGB_POLL_YIELD                 (CXGB_POLL_STATE_NAPI_YIELD |   \
 535                                          CXGB_POLL_STATE_POLL_YIELD)
 536 #define CXGB_POLL_LOCKED                (CXGB_POLL_STATE_NAPI |         \
 537                                          CXGB_POLL_STATE_POLL)
 538 #define CXGB_POLL_USER_PEND             (CXGB_POLL_STATE_POLL |         \
 539                                          CXGB_POLL_STATE_POLL_YIELD)
 540         unsigned int bpoll_state;
 541         spinlock_t bpoll_lock;          /* lock for busy poll */
 542 #endif /* CONFIG_NET_RX_BUSY_POLL */
 543
 544 };
 545
 546 struct sge_eth_stats {              /* Ethernet queue statistics */
 547         unsigned long pkts;         /* # of ethernet packets */
 548         unsigned long lro_pkts;     /* # of LRO super packets */
 549         unsigned long lro_merged;   /* # of wire packets merged by LRO */
 550         unsigned long rx_cso;       /* # of Rx checksum offloads */
 551         unsigned long vlan_ex;      /* # of Rx VLAN extractions */
 552         unsigned long rx_drops;     /* # of packets dropped due to no mem */
 553 };
 554
 555 struct sge_eth_rxq {                /* SW Ethernet Rx queue */
 556         struct sge_rspq rspq;
 557         struct sge_fl fl;
 558         struct sge_eth_stats stats;
 559 } ____cacheline_aligned_in_smp;
 560
 561 struct sge_ofld_stats {             /* offload queue statistics */
 562         unsigned long pkts;         /* # of packets */
 563         unsigned long imm;          /* # of immediate-data packets */
 564         unsigned long an;           /* # of asynchronous notifications */
 565         unsigned long nomem;        /* # of responses deferred due to no mem */
 566 };
 567
 568 struct sge_ofld_rxq {               /* SW offload Rx queue */
 569         struct sge_rspq rspq;
 570         struct sge_fl fl;
 571         struct sge_ofld_stats stats;
 572 } ____cacheline_aligned_in_smp;
 573
 574 struct tx_desc {
 575         __be64 flit[8];
 576 };
 577
 578 struct tx_sw_desc;
 579
 580 struct sge_txq {
 581         unsigned int  in_use;       /* # of in-use Tx descriptors */
 582         unsigned int  size;         /* # of descriptors */
 583         unsigned int  cidx;         /* SW consumer index */
 584         unsigned int  pidx;         /* producer index */
 585         unsigned long stops;        /* # of times q has been stopped */
 586         unsigned long restarts;     /* # of queue restarts */
 587         unsigned int  cntxt_id;     /* SGE context id for the Tx q */
 588         struct tx_desc *desc;       /* address of HW Tx descriptor ring */
 589         struct tx_sw_desc *sdesc;   /* address of SW Tx descriptor ring */
 590         struct sge_qstat *stat;     /* queue status entry */
 591         dma_addr_t    phys_addr;    /* physical address of the ring */
 592         spinlock_t db_lock;
 593         int db_disabled;
 594         unsigned short db_pidx;
 595         unsigned short db_pidx_inc;
 596         void __iomem *bar2_addr;    /* address of BAR2 Queue registers */
 597         unsigned int bar2_qid;      /* Queue ID for BAR2 Queue registers */
 598 };
 599
 600 struct sge_eth_txq {                /* state for an SGE Ethernet Tx queue */
 601         struct sge_txq q;
 602         struct netdev_queue *txq;   /* associated netdev TX queue */
 603 #ifdef CONFIG_CHELSIO_T4_DCB
 604         u8 dcb_prio;                /* DCB Priority bound to queue */
 605 #endif
 606         unsigned long tso;          /* # of TSO requests */
 607         unsigned long tx_cso;       /* # of Tx checksum offloads */
 608         unsigned long vlan_ins;     /* # of Tx VLAN insertions */
 609         unsigned long mapping_err;  /* # of I/O MMU packet mapping errors */
 610 } ____cacheline_aligned_in_smp;
 611
 612 struct sge_ofld_txq {               /* state for an SGE offload Tx queue */
 613         struct sge_txq q;
 614         struct adapter *adap;
 615         struct sk_buff_head sendq;  /* list of backpressured packets */
 616         struct tasklet_struct qresume_tsk; /* restarts the queue */
 617         u8 full;                    /* the Tx ring is full */
 618         unsigned long mapping_err;  /* # of I/O MMU packet mapping errors */
 619 } ____cacheline_aligned_in_smp;
 620
 621 struct sge_ctrl_txq {               /* state for an SGE control Tx queue */
 622         struct sge_txq q;
 623         struct adapter *adap;
 624         struct sk_buff_head sendq;  /* list of backpressured packets */
 625         struct tasklet_struct qresume_tsk; /* restarts the queue */
 626         u8 full;                    /* the Tx ring is full */
 627 } ____cacheline_aligned_in_smp;
 628
 629 struct sge {
 630         struct sge_eth_txq ethtxq[MAX_ETH_QSETS];
 631         struct sge_ofld_txq ofldtxq[MAX_OFLD_QSETS];
 632         struct sge_ctrl_txq ctrlq[MAX_CTRL_QUEUES];
 633
 634         struct sge_eth_rxq ethrxq[MAX_ETH_QSETS];
 635         struct sge_ofld_rxq ofldrxq[MAX_OFLD_QSETS];
 636         struct sge_ofld_rxq rdmarxq[MAX_RDMA_QUEUES];
 637         struct sge_ofld_rxq rdmaciq[MAX_RDMA_CIQS];
 638         struct sge_rspq fw_evtq ____cacheline_aligned_in_smp;
 639
 640         struct sge_rspq intrq ____cacheline_aligned_in_smp;
 641         spinlock_t intrq_lock;
 642
 643         u16 max_ethqsets;           /* # of available Ethernet queue sets */
 644         u16 ethqsets;               /* # of active Ethernet queue sets */
 645         u16 ethtxq_rover;           /* Tx queue to clean up next */
 646         u16 ofldqsets;              /* # of active offload queue sets */
 647         u16 rdmaqs;                 /* # of available RDMA Rx queues */
 648         u16 rdmaciqs;               /* # of available RDMA concentrator IQs */
 649         u16 ofld_rxq[MAX_OFLD_QSETS];
 650         u16 rdma_rxq[MAX_RDMA_QUEUES];
 651         u16 rdma_ciq[MAX_RDMA_CIQS];
 652         u16 timer_val[SGE_NTIMERS];
 653         u8 counter_val[SGE_NCOUNTERS];
 654         u32 fl_pg_order;            /* large page allocation size */
 655         u32 stat_len;               /* length of status page at ring end */
 656         u32 pktshift;               /* padding between CPL & packet data */
 657         u32 fl_align;               /* response queue message alignment */
 658         u32 fl_starve_thres;        /* Free List starvation threshold */
 659
 660         struct sge_idma_monitor_state idma_monitor;
 661         unsigned int egr_start;
 662         unsigned int egr_sz;
 663         unsigned int ingr_start;
 664         unsigned int ingr_sz;
 665         void **egr_map;    /* qid->queue egress queue map */
 666         struct sge_rspq **ingr_map; /* qid->queue ingress queue map */
 667         unsigned long *starving_fl;
 668         unsigned long *txq_maperr;
 669         unsigned long *blocked_fl;
 670         struct timer_list rx_timer; /* refills starving FLs */
 671         struct timer_list tx_timer; /* checks Tx queues */
 672 };
 673
 674 #define for_each_ethrxq(sge, i) for (i = 0; i < (sge)->ethqsets; i++)
 675 #define for_each_ofldrxq(sge, i) for (i = 0; i < (sge)->ofldqsets; i++)
 676 #define for_each_rdmarxq(sge, i) for (i = 0; i < (sge)->rdmaqs; i++)
 677 #define for_each_rdmaciq(sge, i) for (i = 0; i < (sge)->rdmaciqs; i++)
 678
 679 struct l2t_data;
 680
 681 #ifdef CONFIG_PCI_IOV
 682
 683 /* T4 supports SRIOV on PF0-3 and T5 on PF0-7.  However, the Serial
 684  * Configuration initialization for T5 only has SR-IOV functionality enabled
 685  * on PF0-3 in order to simplify everything.
 686  */
 687 #define NUM_OF_PF_WITH_SRIOV 4
 688
 689 #endif
 690
 691 struct doorbell_stats {
 692         u32 db_drop;
 693         u32 db_empty;
 694         u32 db_full;
 695 };
 696
 697 struct adapter {
 698         void __iomem *regs;
 699         void __iomem *bar2;
 700         u32 t4_bar0;
 701         struct pci_dev *pdev;
 702         struct device *pdev_dev;
 703         unsigned int mbox;
 704         unsigned int pf;
 705         unsigned int flags;
 706         enum chip_type chip;
 707
 708         int msg_enable;
 709
 710         struct adapter_params params;
 711         struct cxgb4_virt_res vres;
 712         unsigned int swintr;
 713
 714         struct {
 715                 unsigned short vec;
 716                 char desc[IFNAMSIZ + 10];
 717         } msix_info[MAX_INGQ + 1];
 718
 719         struct doorbell_stats db_stats;
 720         struct sge sge;
 721
 722         struct net_device *port[MAX_NPORTS];
 723         u8 chan_map[NCHAN];                   /* channel -> port map */
 724
 725         u32 filter_mode;
 726         unsigned int l2t_start;
 727         unsigned int l2t_end;
 728         struct l2t_data *l2t;
 729         unsigned int clipt_start;
 730         unsigned int clipt_end;
 731         struct clip_tbl *clipt;
 732         void *uld_handle[CXGB4_ULD_MAX];
 733         struct list_head list_node;
 734         struct list_head rcu_node;
 735
 736         struct tid_info tids;
 737         void **tid_release_head;
 738         spinlock_t tid_release_lock;
 739         struct workqueue_struct *workq;
 740         struct work_struct tid_release_task;
 741         struct work_struct db_full_task;
 742         struct work_struct db_drop_task;
 743         bool tid_release_task_busy;
 744
 745         struct dentry *debugfs_root;
 746         u32 use_bd;     /* Use SGE Back Door intfc for reading SGE Contexts */
 747         u32 trace_rss;  /* 1 implies that different RSS flit per filter is
 748                          * used per filter else if 0 default RSS flit is
 749                          * used for all 4 filters.
 750                          */
 751
 752         spinlock_t stats_lock;
 753         spinlock_t win0_lock ____cacheline_aligned_in_smp;
 754 };
 755
 756 /* Defined bit width of user definable filter tuples
 757  */
 758 #define ETHTYPE_BITWIDTH 16
 759 #define FRAG_BITWIDTH 1
 760 #define MACIDX_BITWIDTH 9
 761 #define FCOE_BITWIDTH 1
 762 #define IPORT_BITWIDTH 3
 763 #define MATCHTYPE_BITWIDTH 3
 764 #define PROTO_BITWIDTH 8
 765 #define TOS_BITWIDTH 8
 766 #define PF_BITWIDTH 8
 767 #define VF_BITWIDTH 8
 768 #define IVLAN_BITWIDTH 16
 769 #define OVLAN_BITWIDTH 16
 770
 771 /* Filter matching rules.  These consist of a set of ingress packet field
 772  * (value, mask) tuples.  The associated ingress packet field matches the
 773  * tuple when ((field & mask) == value).  (Thus a wildcard "don't care" field
 774  * rule can be constructed by specifying a tuple of (0, 0).)  A filter rule
 775  * matches an ingress packet when all of the individual individual field
 776  * matching rules are true.
 777  *
 778  * Partial field masks are always valid, however, while it may be easy to
 779  * understand their meanings for some fields (e.g. IP address to match a
 780  * subnet), for others making sensible partial masks is less intuitive (e.g.
 781  * MPS match type) ...
 782  *
 783  * Most of the following data structures are modeled on T4 capabilities.
 784  * Drivers for earlier chips use the subsets which make sense for those chips.
 785  * We really need to come up with a hardware-independent mechanism to
 786  * represent hardware filter capabilities ...
 787  */
 788 struct ch_filter_tuple {
 789         /* Compressed header matching field rules.  The TP_VLAN_PRI_MAP
 790          * register selects which of these fields will participate in the
 791          * filter match rules -- up to a maximum of 36 bits.  Because
 792          * TP_VLAN_PRI_MAP is a global register, all filters must use the same
 793          * set of fields.
 794          */
 795         uint32_t ethtype:ETHTYPE_BITWIDTH;      /* Ethernet type */
 796         uint32_t frag:FRAG_BITWIDTH;            /* IP fragmentation header */
 797         uint32_t ivlan_vld:1;                   /* inner VLAN valid */
 798         uint32_t ovlan_vld:1;                   /* outer VLAN valid */
 799         uint32_t pfvf_vld:1;                    /* PF/VF valid */
 800         uint32_t macidx:MACIDX_BITWIDTH;        /* exact match MAC index */
 801         uint32_t fcoe:FCOE_BITWIDTH;            /* FCoE packet */
 802         uint32_t iport:IPORT_BITWIDTH;          /* ingress port */
 803         uint32_t matchtype:MATCHTYPE_BITWIDTH;  /* MPS match type */
 804         uint32_t proto:PROTO_BITWIDTH;          /* protocol type */
 805         uint32_t tos:TOS_BITWIDTH;              /* TOS/Traffic Type */
 806         uint32_t pf:PF_BITWIDTH;                /* PCI-E PF ID */
 807         uint32_t vf:VF_BITWIDTH;                /* PCI-E VF ID */
 808         uint32_t ivlan:IVLAN_BITWIDTH;          /* inner VLAN */
 809         uint32_t ovlan:OVLAN_BITWIDTH;          /* outer VLAN */
 810
 811         /* Uncompressed header matching field rules.  These are always
 812          * available for field rules.
 813          */
 814         uint8_t lip[16];        /* local IP address (IPv4 in [3:0]) */
 815         uint8_t fip[16];        /* foreign IP address (IPv4 in [3:0]) */
 816         uint16_t lport;         /* local port */
 817         uint16_t fport;         /* foreign port */
 818 };
 819
 820 /* A filter ioctl command.
 821  */
 822 struct ch_filter_specification {
 823         /* Administrative fields for filter.
 824          */
 825         uint32_t hitcnts:1;     /* count filter hits in TCB */
 826         uint32_t prio:1;        /* filter has priority over active/server */
 827
 828         /* Fundamental filter typing.  This is the one element of filter
 829          * matching that doesn't exist as a (value, mask) tuple.
 830          */
 831         uint32_t type:1;        /* 0 => IPv4, 1 => IPv6 */
 832
 833         /* Packet dispatch information.  Ingress packets which match the
 834          * filter rules will be dropped, passed to the host or switched back
 835          * out as egress packets.
 836          */
 837         uint32_t action:2;      /* drop, pass, switch */
 838
 839         uint32_t rpttid:1;      /* report TID in RSS hash field */
 840
 841         uint32_t dirsteer:1;    /* 0 => RSS, 1 => steer to iq */
 842         uint32_t iq:10;         /* ingress queue */
 843
 844         uint32_t maskhash:1;    /* dirsteer=0: store RSS hash in TCB */
 845         uint32_t dirsteerhash:1;/* dirsteer=1: 0 => TCB contains RSS hash */
 846                                 /*             1 => TCB contains IQ ID */
 847
 848         /* Switch proxy/rewrite fields.  An ingress packet which matches a
 849          * filter with "switch" set will be looped back out as an egress
 850          * packet -- potentially with some Ethernet header rewriting.
 851          */
 852         uint32_t eport:2;       /* egress port to switch packet out */
 853         uint32_t newdmac:1;     /* rewrite destination MAC address */
 854         uint32_t newsmac:1;     /* rewrite source MAC address */
 855         uint32_t newvlan:2;     /* rewrite VLAN Tag */
 856         uint8_t dmac[ETH_ALEN]; /* new destination MAC address */
 857         uint8_t smac[ETH_ALEN]; /* new source MAC address */
 858         uint16_t vlan;          /* VLAN Tag to insert */
 859
 860         /* Filter rule value/mask pairs.
 861          */
 862         struct ch_filter_tuple val;
 863         struct ch_filter_tuple mask;
 864 };
 865
 866 enum {
 867         FILTER_PASS = 0,        /* default */
 868         FILTER_DROP,
 869         FILTER_SWITCH
 870 };
 871
 872 enum {
 873         VLAN_NOCHANGE = 0,      /* default */
 874         VLAN_REMOVE,
 875         VLAN_INSERT,
 876         VLAN_REWRITE
 877 };
 878
 879 static inline int is_offload(const struct adapter *adap)
 880 {
 881         return adap->params.offload;
 882 }
 883
 884 static inline u32 t4_read_reg(struct adapter *adap, u32 reg_addr)
 885 {
 886         return readl(adap->regs + reg_addr);
 887 }
 888
 889 static inline void t4_write_reg(struct adapter *adap, u32 reg_addr, u32 val)
 890 {
 891         writel(val, adap->regs + reg_addr);
 892 }
 893
 894 #ifndef readq
 895 static inline u64 readq(const volatile void __iomem *addr)
 896 {
 897         return readl(addr) + ((u64)readl(addr + 4) << 32);
 898 }
 899
 900 static inline void writeq(u64 val, volatile void __iomem *addr)
 901 {
 902         writel(val, addr);
 903         writel(val >> 32, addr + 4);
 904 }
 905 #endif
 906
 907 static inline u64 t4_read_reg64(struct adapter *adap, u32 reg_addr)
 908 {
 909         return readq(adap->regs + reg_addr);
 910 }
 911
 912 static inline void t4_write_reg64(struct adapter *adap, u32 reg_addr, u64 val)
 913 {
 914         writeq(val, adap->regs + reg_addr);
 915 }
 916
 917 /**
 918  * t4_set_hw_addr - store a port's MAC address in SW
 919  * @adapter: the adapter
 920  * @port_idx: the port index
 921  * @hw_addr: the Ethernet address
 922  *
 923  * Store the Ethernet address of the given port in SW.  Called by the common
 924  * code when it retrieves a port's Ethernet address from EEPROM.
 925  */
 926 static inline void t4_set_hw_addr(struct adapter *adapter, int port_idx,
 927                                   u8 hw_addr[])
 928 {
 929         ether_addr_copy(adapter->port[port_idx]->dev_addr, hw_addr);
 930         ether_addr_copy(adapter->port[port_idx]->perm_addr, hw_addr);
 931 }
 932
 933 /**
 934  * netdev2pinfo - return the port_info structure associated with a net_device
 935  * @dev: the netdev
 936  *
 937  * Return the struct port_info associated with a net_device
 938  */
 939 static inline struct port_info *netdev2pinfo(const struct net_device *dev)
 940 {
 941         return netdev_priv(dev);
 942 }
 943
 944 /**
 945  * adap2pinfo - return the port_info of a port
 946  * @adap: the adapter
 947  * @idx: the port index
 948  *
 949  * Return the port_info structure for the port of the given index.
 950  */
 951 static inline struct port_info *adap2pinfo(struct adapter *adap, int idx)
 952 {
 953         return netdev_priv(adap->port[idx]);
 954 }
 955
 956 /**
 957  * netdev2adap - return the adapter structure associated with a net_device
 958  * @dev: the netdev
 959  *
 960  * Return the struct adapter associated with a net_device
 961  */
 962 static inline struct adapter *netdev2adap(const struct net_device *dev)
 963 {
 964         return netdev2pinfo(dev)->adapter;
 965 }
 966
 967 #ifdef CONFIG_NET_RX_BUSY_POLL
 968 static inline void cxgb_busy_poll_init_lock(struct sge_rspq *q)
 969 {
 970         spin_lock_init(&q->bpoll_lock);
 971         q->bpoll_state = CXGB_POLL_STATE_IDLE;
 972 }
 973
 974 static inline bool cxgb_poll_lock_napi(struct sge_rspq *q)
 975 {
 976         bool rc = true;
 977
 978         spin_lock(&q->bpoll_lock);
 979         if (q->bpoll_state & CXGB_POLL_LOCKED) {
 980                 q->bpoll_state |= CXGB_POLL_STATE_NAPI_YIELD;
 981                 rc = false;
 982         } else {
 983                 q->bpoll_state = CXGB_POLL_STATE_NAPI;
 984         }
 985         spin_unlock(&q->bpoll_lock);
 986         return rc;
 987 }
 988
 989 static inline bool cxgb_poll_unlock_napi(struct sge_rspq *q)
 990 {
 991         bool rc = false;
 992
 993         spin_lock(&q->bpoll_lock);
 994         if (q->bpoll_state & CXGB_POLL_STATE_POLL_YIELD)
 995                 rc = true;
 996         q->bpoll_state = CXGB_POLL_STATE_IDLE;
 997         spin_unlock(&q->bpoll_lock);
 998         return rc;
 999 }
1000
1001 static inline bool cxgb_poll_lock_poll(struct sge_rspq *q)
1002 {
1003         bool rc = true;
1004
1005         spin_lock_bh(&q->bpoll_lock);
1006         if (q->bpoll_state & CXGB_POLL_LOCKED) {
1007                 q->bpoll_state |= CXGB_POLL_STATE_POLL_YIELD;
1008                 rc = false;
1009         } else {
1010                 q->bpoll_state |= CXGB_POLL_STATE_POLL;
1011         }
1012         spin_unlock_bh(&q->bpoll_lock);
1013         return rc;
1014 }
1015
1016 static inline bool cxgb_poll_unlock_poll(struct sge_rspq *q)
1017 {
1018         bool rc = false;
1019
1020         spin_lock_bh(&q->bpoll_lock);
1021         if (q->bpoll_state & CXGB_POLL_STATE_POLL_YIELD)
1022                 rc = true;
1023         q->bpoll_state = CXGB_POLL_STATE_IDLE;
1024         spin_unlock_bh(&q->bpoll_lock);
1025         return rc;
1026 }
1027
1028 static inline bool cxgb_poll_busy_polling(struct sge_rspq *q)
1029 {
1030         return q->bpoll_state & CXGB_POLL_USER_PEND;
1031 }
1032 #else
1033 static inline void cxgb_busy_poll_init_lock(struct sge_rspq *q)
1034 {
1035 }
1036
1037 static inline bool cxgb_poll_lock_napi(struct sge_rspq *q)
1038 {
1039         return true;
1040 }
1041
1042 static inline bool cxgb_poll_unlock_napi(struct sge_rspq *q)
1043 {
1044         return false;
1045 }
1046
1047 static inline bool cxgb_poll_lock_poll(struct sge_rspq *q)
1048 {
1049         return false;
1050 }
1051
1052 static inline bool cxgb_poll_unlock_poll(struct sge_rspq *q)
1053 {
1054         return false;
1055 }
1056
1057 static inline bool cxgb_poll_busy_polling(struct sge_rspq *q)
1058 {
1059         return false;
1060 }
1061 #endif /* CONFIG_NET_RX_BUSY_POLL */
1062
1063 /* Return a version number to identify the type of adapter.  The scheme is:
1064  * - bits 0..9: chip version
1065  * - bits 10..15: chip revision
1066  * - bits 16..23: register dump version
1067  */
1068 static inline unsigned int mk_adap_vers(struct adapter *ap)
1069 {
1070         return CHELSIO_CHIP_VERSION(ap->params.chip) |
1071                 (CHELSIO_CHIP_RELEASE(ap->params.chip) << 10) | (1 << 16);
1072 }
1073
1074 /* Return a queue's interrupt hold-off time in us.  0 means no timer. */
1075 static inline unsigned int qtimer_val(const struct adapter *adap,
1076                                       const struct sge_rspq *q)
1077 {
1078         unsigned int idx = q->intr_params >> 1;
1079
1080         return idx < SGE_NTIMERS ? adap->sge.timer_val[idx] : 0;
1081 }
1082
1083 /* driver version & name used for ethtool_drvinfo */
1084 extern char cxgb4_driver_name[];
1085 extern const char cxgb4_driver_version[];
1086
1087 void t4_os_portmod_changed(const struct adapter *adap, int port_id);
1088 void t4_os_link_changed(struct adapter *adap, int port_id, int link_stat);
1089
1090 void *t4_alloc_mem(size_t size);
1091
1092 void t4_free_sge_resources(struct adapter *adap);
1093 void t4_free_ofld_rxqs(struct adapter *adap, int n, struct sge_ofld_rxq *q);
1094 irq_handler_t t4_intr_handler(struct adapter *adap);
1095 netdev_tx_t t4_eth_xmit(struct sk_buff *skb, struct net_device *dev);
1096 int t4_ethrx_handler(struct sge_rspq *q, const __be64 *rsp,
1097                      const struct pkt_gl *gl);
1098 int t4_mgmt_tx(struct adapter *adap, struct sk_buff *skb);
1099 int t4_ofld_send(struct adapter *adap, struct sk_buff *skb);
1100 int t4_sge_alloc_rxq(struct adapter *adap, struct sge_rspq *iq, bool fwevtq,
1101                      struct net_device *dev, int intr_idx,
1102                      struct sge_fl *fl, rspq_handler_t hnd, int cong);
1103 int t4_sge_alloc_eth_txq(struct adapter *adap, struct sge_eth_txq *txq,
1104                          struct net_device *dev, struct netdev_queue *netdevq,
1105                          unsigned int iqid);
1106 int t4_sge_alloc_ctrl_txq(struct adapter *adap, struct sge_ctrl_txq *txq,
1107                           struct net_device *dev, unsigned int iqid,
1108                           unsigned int cmplqid);
1109 int t4_sge_alloc_ofld_txq(struct adapter *adap, struct sge_ofld_txq *txq,
1110                           struct net_device *dev, unsigned int iqid);
1111 irqreturn_t t4_sge_intr_msix(int irq, void *cookie);
1112 int t4_sge_init(struct adapter *adap);
1113 void t4_sge_start(struct adapter *adap);
1114 void t4_sge_stop(struct adapter *adap);
1115 int cxgb_busy_poll(struct napi_struct *napi);
1116 int cxgb4_set_rspq_intr_params(struct sge_rspq *q, unsigned int us,
1117                                unsigned int cnt);
1118 void cxgb4_set_ethtool_ops(struct net_device *netdev);
1119 int cxgb4_write_rss(const struct port_info *pi, const u16 *queues);
1120 extern int dbfifo_int_thresh;
1121
1122 #define for_each_port(adapter, iter) \
1123         for (iter = 0; iter < (adapter)->params.nports; ++iter)
1124
1125 static inline int is_bypass(struct adapter *adap)
1126 {
1127         return adap->params.bypass;
1128 }
1129
1130 static inline int is_bypass_device(int device)
1131 {
1132         /* this should be set based upon device capabilities */
1133         switch (device) {
1134         case 0x440b:
1135         case 0x440c:
1136                 return 1;
1137         default:
1138                 return 0;
1139         }
1140 }
1141
1142 static inline int is_10gbt_device(int device)
1143 {
1144         /* this should be set based upon device capabilities */
1145         switch (device) {
1146         case 0x4409:
1147         case 0x4486:
1148                 return 1;
1149
1150         default:
1151                 return 0;
1152         }
1153 }
1154
1155 static inline unsigned int core_ticks_per_usec(const struct adapter *adap)
1156 {
1157         return adap->params.vpd.cclk / 1000;
1158 }
1159
1160 static inline unsigned int us_to_core_ticks(const struct adapter *adap,
1161                                             unsigned int us)
1162 {
1163         return (us * adap->params.vpd.cclk) / 1000;
1164 }
1165
1166 static inline unsigned int core_ticks_to_us(const struct adapter *adapter,
1167                                             unsigned int ticks)
1168 {
1169         /* add Core Clock / 2 to round ticks to nearest uS */
1170         return ((ticks * 1000 + adapter->params.vpd.cclk/2) /
1171                 adapter->params.vpd.cclk);
1172 }
1173
1174 void t4_set_reg_field(struct adapter *adap, unsigned int addr, u32 mask,
1175                       u32 val);
1176
1177 int t4_wr_mbox_meat_timeout(struct adapter *adap, int mbox, const void *cmd,
1178                             int size, void *rpl, bool sleep_ok, int timeout);
1179 int t4_wr_mbox_meat(struct adapter *adap, int mbox, const void *cmd, int size,
1180                     void *rpl, bool sleep_ok);
1181
1182 static inline int t4_wr_mbox_timeout(struct adapter *adap, int mbox,
1183                                      const void *cmd, int size, void *rpl,
1184                                      int timeout)
1185 {
1186         return t4_wr_mbox_meat_timeout(adap, mbox, cmd, size, rpl, true,
1187                                        timeout);
1188 }
1189
1190 static inline int t4_wr_mbox(struct adapter *adap, int mbox, const void *cmd,
1191                              int size, void *rpl)
1192 {
1193         return t4_wr_mbox_meat(adap, mbox, cmd, size, rpl, true);
1194 }
1195
1196 static inline int t4_wr_mbox_ns(struct adapter *adap, int mbox, const void *cmd,
1197                                 int size, void *rpl)
1198 {
1199         return t4_wr_mbox_meat(adap, mbox, cmd, size, rpl, false);
1200 }
1201
1202 void t4_write_indirect(struct adapter *adap, unsigned int addr_reg,
1203                        unsigned int data_reg, const u32 *vals,
1204                        unsigned int nregs, unsigned int start_idx);
1205 void t4_read_indirect(struct adapter *adap, unsigned int addr_reg,
1206                       unsigned int data_reg, u32 *vals, unsigned int nregs,
1207                       unsigned int start_idx);
1208 void t4_hw_pci_read_cfg4(struct adapter *adapter, int reg, u32 *val);
1209
1210 struct fw_filter_wr;
1211
1212 void t4_intr_enable(struct adapter *adapter);
1213 void t4_intr_disable(struct adapter *adapter);
1214 int t4_slow_intr_handler(struct adapter *adapter);
1215
1216 int t4_wait_dev_ready(void __iomem *regs);
1217 int t4_link_l1cfg(struct adapter *adap, unsigned int mbox, unsigned int port,
1218                   struct link_config *lc);
1219 int t4_restart_aneg(struct adapter *adap, unsigned int mbox, unsigned int port);
1220
1221 u32 t4_read_pcie_cfg4(struct adapter *adap, int reg);
1222 u32 t4_get_util_window(struct adapter *adap);
1223 void t4_setup_memwin(struct adapter *adap, u32 memwin_base, u32 window);
1224
1225 #define T4_MEMORY_WRITE 0
1226 #define T4_MEMORY_READ  1
1227 int t4_memory_rw(struct adapter *adap, int win, int mtype, u32 addr, u32 len,
1228                  void *buf, int dir);
1229 static inline int t4_memory_write(struct adapter *adap, int mtype, u32 addr,
1230                                   u32 len, __be32 *buf)
1231 {
1232         return t4_memory_rw(adap, 0, mtype, addr, len, buf, 0);
1233 }
1234
1235 unsigned int t4_get_regs_len(struct adapter *adapter);
1236 void t4_get_regs(struct adapter *adap, void *buf, size_t buf_size);
1237
1238 int t4_seeprom_wp(struct adapter *adapter, bool enable);
1239 int t4_get_raw_vpd_params(struct adapter *adapter, struct vpd_params *p);
1240 int t4_get_vpd_params(struct adapter *adapter, struct vpd_params *p);
1241 int t4_read_flash(struct adapter *adapter, unsigned int addr,
1242                   unsigned int nwords, u32 *data, int byte_oriented);
1243 int t4_load_fw(struct adapter *adapter, const u8 *fw_data, unsigned int size);
1244 int t4_load_phy_fw(struct adapter *adap,
1245                    int win, spinlock_t *lock,
1246                    int (*phy_fw_version)(const u8 *, size_t),
1247                    const u8 *phy_fw_data, size_t phy_fw_size);
1248 int t4_phy_fw_ver(struct adapter *adap, int *phy_fw_ver);
1249 int t4_fwcache(struct adapter *adap, enum fw_params_param_dev_fwcache op);
1250 int t4_fw_upgrade(struct adapter *adap, unsigned int mbox,
1251                   const u8 *fw_data, unsigned int size, int force);
1252 unsigned int t4_flash_cfg_addr(struct adapter *adapter);
1253 int t4_check_fw_version(struct adapter *adap);
1254 int t4_get_fw_version(struct adapter *adapter, u32 *vers);
1255 int t4_get_tp_version(struct adapter *adapter, u32 *vers);
1256 int t4_get_exprom_version(struct adapter *adapter, u32 *vers);
1257 int t4_prep_fw(struct adapter *adap, struct fw_info *fw_info,
1258                const u8 *fw_data, unsigned int fw_size,
1259                struct fw_hdr *card_fw, enum dev_state state, int *reset);
1260 int t4_prep_adapter(struct adapter *adapter);
1261
1262 enum t4_bar2_qtype { T4_BAR2_QTYPE_EGRESS, T4_BAR2_QTYPE_INGRESS };
1263 int t4_bar2_sge_qregs(struct adapter *adapter,
1264                       unsigned int qid,
1265                       enum t4_bar2_qtype qtype,
1266                       int user,
1267                       u64 *pbar2_qoffset,
1268                       unsigned int *pbar2_qid);
1269
1270 unsigned int qtimer_val(const struct adapter *adap,
1271                         const struct sge_rspq *q);
1272
1273 int t4_init_devlog_params(struct adapter *adapter);
1274 int t4_init_sge_params(struct adapter *adapter);
1275 int t4_init_tp_params(struct adapter *adap);
1276 int t4_filter_field_shift(const struct adapter *adap, int filter_sel);
1277 int t4_init_rss_mode(struct adapter *adap, int mbox);
1278 int t4_port_init(struct adapter *adap, int mbox, int pf, int vf);
1279 void t4_fatal_err(struct adapter *adapter);
1280 int t4_config_rss_range(struct adapter *adapter, int mbox, unsigned int viid,
1281                         int start, int n, const u16 *rspq, unsigned int nrspq);
1282 int t4_config_glbl_rss(struct adapter *adapter, int mbox, unsigned int mode,
1283                        unsigned int flags);
1284 int t4_config_vi_rss(struct adapter *adapter, int mbox, unsigned int viid,
1285                      unsigned int flags, unsigned int defq);
1286 int t4_read_rss(struct adapter *adapter, u16 *entries);
1287 void t4_read_rss_key(struct adapter *adapter, u32 *key);
1288 void t4_write_rss_key(struct adapter *adap, const u32 *key, int idx);
1289 void t4_read_rss_pf_config(struct adapter *adapter, unsigned int index,
1290                            u32 *valp);
1291 void t4_read_rss_vf_config(struct adapter *adapter, unsigned int index,
1292                            u32 *vfl, u32 *vfh);
1293 u32 t4_read_rss_pf_map(struct adapter *adapter);
1294 u32 t4_read_rss_pf_mask(struct adapter *adapter);
1295
1296 unsigned int t4_get_mps_bg_map(struct adapter *adapter, int idx);
1297 void t4_pmtx_get_stats(struct adapter *adap, u32 cnt[], u64 cycles[]);
1298 void t4_pmrx_get_stats(struct adapter *adap, u32 cnt[], u64 cycles[]);
1299 int t4_read_cim_ibq(struct adapter *adap, unsigned int qid, u32 *data,
1300                     size_t n);
1301 int t4_read_cim_obq(struct adapter *adap, unsigned int qid, u32 *data,
1302                     size_t n);
1303 int t4_cim_read(struct adapter *adap, unsigned int addr, unsigned int n,
1304                 unsigned int *valp);
1305 int t4_cim_write(struct adapter *adap, unsigned int addr, unsigned int n,
1306                  const unsigned int *valp);
1307 int t4_cim_read_la(struct adapter *adap, u32 *la_buf, unsigned int *wrptr);
1308 void t4_cim_read_pif_la(struct adapter *adap, u32 *pif_req, u32 *pif_rsp,
1309                         unsigned int *pif_req_wrptr,
1310                         unsigned int *pif_rsp_wrptr);
1311 void t4_cim_read_ma_la(struct adapter *adap, u32 *ma_req, u32 *ma_rsp);
1312 void t4_read_cimq_cfg(struct adapter *adap, u16 *base, u16 *size, u16 *thres);
1313 const char *t4_get_port_type_description(enum fw_port_type port_type);
1314 void t4_get_port_stats(struct adapter *adap, int idx, struct port_stats *p);
1315 void t4_get_port_stats_offset(struct adapter *adap, int idx,
1316                               struct port_stats *stats,
1317                               struct port_stats *offset);
1318 void t4_get_lb_stats(struct adapter *adap, int idx, struct lb_port_stats *p);
1319 void t4_read_mtu_tbl(struct adapter *adap, u16 *mtus, u8 *mtu_log);
1320 void t4_read_cong_tbl(struct adapter *adap, u16 incr[NMTUS][NCCTRL_WIN]);
1321 void t4_tp_wr_bits_indirect(struct adapter *adap, unsigned int addr,
1322                             unsigned int mask, unsigned int val);
1323 void t4_tp_read_la(struct adapter *adap, u64 *la_buf, unsigned int *wrptr);
1324 void t4_tp_get_err_stats(struct adapter *adap, struct tp_err_stats *st);
1325 void t4_tp_get_cpl_stats(struct adapter *adap, struct tp_cpl_stats *st);
1326 void t4_tp_get_rdma_stats(struct adapter *adap, struct tp_rdma_stats *st);
1327 void t4_get_usm_stats(struct adapter *adap, struct tp_usm_stats *st);
1328 void t4_tp_get_tcp_stats(struct adapter *adap, struct tp_tcp_stats *v4,
1329                          struct tp_tcp_stats *v6);
1330 void t4_get_fcoe_stats(struct adapter *adap, unsigned int idx,
1331                        struct tp_fcoe_stats *st);
1332 void t4_load_mtus(struct adapter *adap, const unsigned short *mtus,
1333                   const unsigned short *alpha, const unsigned short *beta);
1334
1335 void t4_ulprx_read_la(struct adapter *adap, u32 *la_buf);
1336
1337 void t4_get_chan_txrate(struct adapter *adap, u64 *nic_rate, u64 *ofld_rate);
1338 void t4_mk_filtdelwr(unsigned int ftid, struct fw_filter_wr *wr, int qid);
1339
1340 void t4_wol_magic_enable(struct adapter *adap, unsigned int port,
1341                          const u8 *addr);
1342 int t4_wol_pat_enable(struct adapter *adap, unsigned int port, unsigned int map,
1343                       u64 mask0, u64 mask1, unsigned int crc, bool enable);
1344
1345 int t4_fw_hello(struct adapter *adap, unsigned int mbox, unsigned int evt_mbox,
1346                 enum dev_master master, enum dev_state *state);
1347 int t4_fw_bye(struct adapter *adap, unsigned int mbox);
1348 int t4_early_init(struct adapter *adap, unsigned int mbox);
1349 int t4_fw_reset(struct adapter *adap, unsigned int mbox, int reset);
1350 int t4_fixup_host_params(struct adapter *adap, unsigned int page_size,
1351                           unsigned int cache_line_size);
1352 int t4_fw_initialize(struct adapter *adap, unsigned int mbox);
1353 int t4_query_params(struct adapter *adap, unsigned int mbox, unsigned int pf,
1354                     unsigned int vf, unsigned int nparams, const u32 *params,
1355                     u32 *val);
1356 int t4_query_params_rw(struct adapter *adap, unsigned int mbox, unsigned int pf,
1357                        unsigned int vf, unsigned int nparams, const u32 *params,
1358                        u32 *val, int rw);
1359 int t4_set_params_timeout(struct adapter *adap, unsigned int mbox,
1360                           unsigned int pf, unsigned int vf,
1361                           unsigned int nparams, const u32 *params,
1362                           const u32 *val, int timeout);
1363 int t4_set_params(struct adapter *adap, unsigned int mbox, unsigned int pf,
1364                   unsigned int vf, unsigned int nparams, const u32 *params,
1365                   const u32 *val);
1366 int t4_cfg_pfvf(struct adapter *adap, unsigned int mbox, unsigned int pf,
1367                 unsigned int vf, unsigned int txq, unsigned int txq_eth_ctrl,
1368                 unsigned int rxqi, unsigned int rxq, unsigned int tc,
1369                 unsigned int vi, unsigned int cmask, unsigned int pmask,
1370                 unsigned int nexact, unsigned int rcaps, unsigned int wxcaps);
1371 int t4_alloc_vi(struct adapter *adap, unsigned int mbox, unsigned int port,
1372                 unsigned int pf, unsigned int vf, unsigned int nmac, u8 *mac,
1373                 unsigned int *rss_size);
1374 int t4_free_vi(struct adapter *adap, unsigned int mbox,
1375                unsigned int pf, unsigned int vf,
1376                unsigned int viid);
1377 int t4_set_rxmode(struct adapter *adap, unsigned int mbox, unsigned int viid,
1378                 int mtu, int promisc, int all_multi, int bcast, int vlanex,
1379                 bool sleep_ok);
1380 int t4_alloc_mac_filt(struct adapter *adap, unsigned int mbox,
1381                       unsigned int viid, bool free, unsigned int naddr,
1382                       const u8 **addr, u16 *idx, u64 *hash, bool sleep_ok);
1383 int t4_change_mac(struct adapter *adap, unsigned int mbox, unsigned int viid,
1384                   int idx, const u8 *addr, bool persist, bool add_smt);
1385 int t4_set_addr_hash(struct adapter *adap, unsigned int mbox, unsigned int viid,
1386                      bool ucast, u64 vec, bool sleep_ok);
1387 int t4_enable_vi_params(struct adapter *adap, unsigned int mbox,
1388                         unsigned int viid, bool rx_en, bool tx_en, bool dcb_en);
1389 int t4_enable_vi(struct adapter *adap, unsigned int mbox, unsigned int viid,
1390                  bool rx_en, bool tx_en);
1391 int t4_identify_port(struct adapter *adap, unsigned int mbox, unsigned int viid,
1392                      unsigned int nblinks);
1393 int t4_mdio_rd(struct adapter *adap, unsigned int mbox, unsigned int phy_addr,
1394                unsigned int mmd, unsigned int reg, u16 *valp);
1395 int t4_mdio_wr(struct adapter *adap, unsigned int mbox, unsigned int phy_addr,
1396                unsigned int mmd, unsigned int reg, u16 val);
1397 int t4_iq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1398                unsigned int vf, unsigned int iqtype, unsigned int iqid,
1399                unsigned int fl0id, unsigned int fl1id);
1400 int t4_eth_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1401                    unsigned int vf, unsigned int eqid);
1402 int t4_ctrl_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1403                     unsigned int vf, unsigned int eqid);
1404 int t4_ofld_eq_free(struct adapter *adap, unsigned int mbox, unsigned int pf,
1405                     unsigned int vf, unsigned int eqid);
1406 int t4_sge_ctxt_flush(struct adapter *adap, unsigned int mbox);
1407 int t4_handle_fw_rpl(struct adapter *adap, const __be64 *rpl);
1408 void t4_db_full(struct adapter *adapter);
1409 void t4_db_dropped(struct adapter *adapter);
1410 int t4_set_trace_filter(struct adapter *adapter, const struct trace_params *tp,
1411                         int filter_index, int enable);
1412 void t4_get_trace_filter(struct adapter *adapter, struct trace_params *tp,
1413                          int filter_index, int *enabled);
1414 int t4_fwaddrspace_write(struct adapter *adap, unsigned int mbox,
1415                          u32 addr, u32 val);
1416 void t4_sge_decode_idma_state(struct adapter *adapter, int state);
1417 void t4_free_mem(void *addr);
1418 void t4_idma_monitor_init(struct adapter *adapter,
1419                           struct sge_idma_monitor_state *idma);
1420 void t4_idma_monitor(struct adapter *adapter,
1421                      struct sge_idma_monitor_state *idma,
1422                      int hz, int ticks);
1423 #endif /* __CXGB4_H__ */