drivers/gpu/arm/midgard/backend/gpu/mali_kbase_device_hw.c

   1 /*
   2  *
   3  * (C) COPYRIGHT 2014-2016 ARM Limited. All rights reserved.
   4  *
   5  * This program is free software and is provided to you under the terms of the
   6  * GNU General Public License version 2 as published by the Free Software
   7  * Foundation, and any use by you of this program is subject to the terms
   8  * of such GNU licence.
   9  *
  10  * A copy of the licence is included with the program, and can also be obtained
  11  * from Free Software Foundation, Inc., 51 Franklin Street, Fifth Floor,
  12  * Boston, MA  02110-1301, USA.
  13  *
  14  */
  15
  16
  17
  18
  19 /*
  20  *
  21  */
  22 #include <mali_kbase.h>
  23 #include <backend/gpu/mali_kbase_instr_internal.h>
  24 #include <backend/gpu/mali_kbase_pm_internal.h>
  25
  26 #include <backend/gpu/mali_kbase_device_internal.h>
  27
  28 #if !defined(CONFIG_MALI_NO_MALI)
  29 void kbase_reg_write(struct kbase_device *kbdev, u16 offset, u32 value,
  30                                                 struct kbase_context *kctx)
  31 {
  32         KBASE_DEBUG_ASSERT(kbdev->pm.backend.gpu_powered);
  33         KBASE_DEBUG_ASSERT(kctx == NULL || kctx->as_nr != KBASEP_AS_NR_INVALID);
  34         KBASE_DEBUG_ASSERT(kbdev->dev != NULL);
  35         dev_dbg(kbdev->dev, "w: reg %04x val %08x", offset, value);
  36
  37         writel(value, kbdev->reg + offset);
  38
  39         if (kctx && kctx->jctx.tb)
  40                 kbase_device_trace_register_access(kctx, REG_WRITE, offset,
  41                                                                         value);
  42 }
  43
  44 KBASE_EXPORT_TEST_API(kbase_reg_write);
  45
  46 u32 kbase_reg_read(struct kbase_device *kbdev, u16 offset,
  47                                                 struct kbase_context *kctx)
  48 {
  49         u32 val;
  50         KBASE_DEBUG_ASSERT(kbdev->pm.backend.gpu_powered);
  51         KBASE_DEBUG_ASSERT(kctx == NULL || kctx->as_nr != KBASEP_AS_NR_INVALID);
  52         KBASE_DEBUG_ASSERT(kbdev->dev != NULL);
  53
  54         val = readl(kbdev->reg + offset);
  55
  56         dev_dbg(kbdev->dev, "r: reg %04x val %08x", offset, val);
  57         if (kctx && kctx->jctx.tb)
  58                 kbase_device_trace_register_access(kctx, REG_READ, offset, val);
  59         return val;
  60 }
  61
  62 KBASE_EXPORT_TEST_API(kbase_reg_read);
  63 #endif /* !defined(CONFIG_MALI_NO_MALI) */
  64
  65 /**
  66  * kbase_report_gpu_fault - Report a GPU fault.
  67  * @kbdev:    Kbase device pointer
  68  * @multiple: Zero if only GPU_FAULT was raised, non-zero if MULTIPLE_GPU_FAULTS
  69  *            was also set
  70  *
  71  * This function is called from the interrupt handler when a GPU fault occurs.
  72  * It reports the details of the fault using dev_warn().
  73  */
  74 static void kbase_report_gpu_fault(struct kbase_device *kbdev, int multiple)
  75 {
  76         u32 status;
  77         u64 address;
  78
  79         status = kbase_reg_read(kbdev, GPU_CONTROL_REG(GPU_FAULTSTATUS), NULL);
  80         address = (u64) kbase_reg_read(kbdev,
  81                         GPU_CONTROL_REG(GPU_FAULTADDRESS_HI), NULL) << 32;
  82         address |= kbase_reg_read(kbdev,
  83                         GPU_CONTROL_REG(GPU_FAULTADDRESS_LO), NULL);
  84
  85         dev_warn(kbdev->dev, "GPU Fault 0x%08x (%s) at 0x%016llx",
  86                         status & 0xFF,
  87                         kbase_exception_name(kbdev, status),
  88                         address);
  89         if (multiple)
  90                 dev_warn(kbdev->dev, "There were multiple GPU faults - some have not been reported\n");
  91 }
  92
  93 void kbase_gpu_interrupt(struct kbase_device *kbdev, u32 val)
  94 {
  95         KBASE_TRACE_ADD(kbdev, CORE_GPU_IRQ, NULL, NULL, 0u, val);
  96         if (val & GPU_FAULT)
  97                 kbase_report_gpu_fault(kbdev, val & MULTIPLE_GPU_FAULTS);
  98
  99         if (val & RESET_COMPLETED)
 100                 kbase_pm_reset_done(kbdev);
 101
 102         if (val & PRFCNT_SAMPLE_COMPLETED)
 103                 kbase_instr_hwcnt_sample_done(kbdev);
 104
 105         if (val & CLEAN_CACHES_COMPLETED)
 106                 kbase_clean_caches_done(kbdev);
 107
 108         KBASE_TRACE_ADD(kbdev, CORE_GPU_IRQ_CLEAR, NULL, NULL, 0u, val);
 109         kbase_reg_write(kbdev, GPU_CONTROL_REG(GPU_IRQ_CLEAR), val, NULL);
 110
 111         /* kbase_pm_check_transitions must be called after the IRQ has been
 112          * cleared. This is because it might trigger further power transitions
 113          * and we don't want to miss the interrupt raised to notify us that
 114          * these further transitions have finished.
 115          */
 116         if (val & POWER_CHANGED_ALL)
 117                 kbase_pm_power_changed(kbdev);
 118
 119         KBASE_TRACE_ADD(kbdev, CORE_GPU_IRQ_DONE, NULL, NULL, 0u, val);
 120 }