arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <asm/kvm_emulate.h>
  27 #include <linux/stringify.h>
  28 #include <asm/debugreg.h>
  29
  30 #include "x86.h"
  31 #include "tss.h"
  32
  33 /*
  34  * Operand types
  35  */
  36 #define OpNone             0ull
  37 #define OpImplicit         1ull  /* No generic decode */
  38 #define OpReg              2ull  /* Register */
  39 #define OpMem              3ull  /* Memory */
  40 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  41 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  42 #define OpMem64            6ull  /* Memory, 64-bit */
  43 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  44 #define OpDX               8ull  /* DX register */
  45 #define OpCL               9ull  /* CL register (for shifts) */
  46 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  47 #define OpOne             11ull  /* Implied 1 */
  48 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  49 #define OpMem16           13ull  /* Memory operand (16-bit). */
  50 #define OpMem32           14ull  /* Memory operand (32-bit). */
  51 #define OpImmU            15ull  /* Immediate operand, zero extended */
  52 #define OpSI              16ull  /* SI/ESI/RSI */
  53 #define OpImmFAddr        17ull  /* Immediate far address */
  54 #define OpMemFAddr        18ull  /* Far address in memory */
  55 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  56 #define OpES              20ull  /* ES */
  57 #define OpCS              21ull  /* CS */
  58 #define OpSS              22ull  /* SS */
  59 #define OpDS              23ull  /* DS */
  60 #define OpFS              24ull  /* FS */
  61 #define OpGS              25ull  /* GS */
  62 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  63 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  64 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  65 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  66 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  67
  68 #define OpBits             5  /* Width of operand field */
  69 #define OpMask             ((1ull << OpBits) - 1)
  70
  71 /*
  72  * Opcode effective-address decode tables.
  73  * Note that we only emulate instructions that have at least one memory
  74  * operand (excluding implicit stack references). We assume that stack
  75  * references and instruction fetches will never occur in special memory
  76  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  77  * not be handled.
  78  */
  79
  80 /* Operand sizes: 8-bit operands or specified/overridden size. */
  81 #define ByteOp      (1<<0)      /* 8-bit operands. */
  82 /* Destination operand type. */
  83 #define DstShift    1
  84 #define ImplicitOps (OpImplicit << DstShift)
  85 #define DstReg      (OpReg << DstShift)
  86 #define DstMem      (OpMem << DstShift)
  87 #define DstAcc      (OpAcc << DstShift)
  88 #define DstDI       (OpDI << DstShift)
  89 #define DstMem64    (OpMem64 << DstShift)
  90 #define DstMem16    (OpMem16 << DstShift)
  91 #define DstImmUByte (OpImmUByte << DstShift)
  92 #define DstDX       (OpDX << DstShift)
  93 #define DstAccLo    (OpAccLo << DstShift)
  94 #define DstMask     (OpMask << DstShift)
  95 /* Source operand type. */
  96 #define SrcShift    6
  97 #define SrcNone     (OpNone << SrcShift)
  98 #define SrcReg      (OpReg << SrcShift)
  99 #define SrcMem      (OpMem << SrcShift)
 100 #define SrcMem16    (OpMem16 << SrcShift)
 101 #define SrcMem32    (OpMem32 << SrcShift)
 102 #define SrcImm      (OpImm << SrcShift)
 103 #define SrcImmByte  (OpImmByte << SrcShift)
 104 #define SrcOne      (OpOne << SrcShift)
 105 #define SrcImmUByte (OpImmUByte << SrcShift)
 106 #define SrcImmU     (OpImmU << SrcShift)
 107 #define SrcSI       (OpSI << SrcShift)
 108 #define SrcXLat     (OpXLat << SrcShift)
 109 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 110 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 111 #define SrcAcc      (OpAcc << SrcShift)
 112 #define SrcImmU16   (OpImmU16 << SrcShift)
 113 #define SrcImm64    (OpImm64 << SrcShift)
 114 #define SrcDX       (OpDX << SrcShift)
 115 #define SrcMem8     (OpMem8 << SrcShift)
 116 #define SrcAccHi    (OpAccHi << SrcShift)
 117 #define SrcMask     (OpMask << SrcShift)
 118 #define BitOp       (1<<11)
 119 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 120 #define String      (1<<13)     /* String instruction (rep capable) */
 121 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 122 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 123 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 124 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 125 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 126 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 127 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 128 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 129 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 130 #define Sse         (1<<18)     /* SSE Vector instruction */
 131 /* Generic ModRM decode. */
 132 #define ModRM       (1<<19)
 133 /* Destination is only written; never read. */
 134 #define Mov         (1<<20)
 135 /* Misc flags */
 136 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 137 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 138 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 139 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 140 #define Undefined   (1<<25) /* No Such Instruction */
 141 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 142 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 143 #define No64        (1<<28)
 144 #define PageTable   (1 << 29)   /* instruction used to write page table */
 145 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 146 /* Source 2 operand type */
 147 #define Src2Shift   (31)
 148 #define Src2None    (OpNone << Src2Shift)
 149 #define Src2Mem     (OpMem << Src2Shift)
 150 #define Src2CL      (OpCL << Src2Shift)
 151 #define Src2ImmByte (OpImmByte << Src2Shift)
 152 #define Src2One     (OpOne << Src2Shift)
 153 #define Src2Imm     (OpImm << Src2Shift)
 154 #define Src2ES      (OpES << Src2Shift)
 155 #define Src2CS      (OpCS << Src2Shift)
 156 #define Src2SS      (OpSS << Src2Shift)
 157 #define Src2DS      (OpDS << Src2Shift)
 158 #define Src2FS      (OpFS << Src2Shift)
 159 #define Src2GS      (OpGS << Src2Shift)
 160 #define Src2Mask    (OpMask << Src2Shift)
 161 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 162 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 163 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 164 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 165 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 166 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 167 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 168 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 169 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 170 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 171 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 172 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 173 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 174 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 175
 176 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 177
 178 #define X2(x...) x, x
 179 #define X3(x...) X2(x), x
 180 #define X4(x...) X2(x), X2(x)
 181 #define X5(x...) X4(x), x
 182 #define X6(x...) X4(x), X2(x)
 183 #define X7(x...) X4(x), X3(x)
 184 #define X8(x...) X4(x), X4(x)
 185 #define X16(x...) X8(x), X8(x)
 186
 187 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 188 #define FASTOP_SIZE 8
 189
 190 /*
 191  * fastop functions have a special calling convention:
 192  *
 193  * dst:    rax        (in/out)
 194  * src:    rdx        (in/out)
 195  * src2:   rcx        (in)
 196  * flags:  rflags     (in/out)
 197  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 198  *
 199  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 200  * different operand sizes can be reached by calculation, rather than a jump
 201  * table (which would be bigger than the code).
 202  *
 203  * fastop functions are declared as taking a never-defined fastop parameter,
 204  * so they can't be called from C directly.
 205  */
 206
 207 struct fastop;
 208
 209 struct opcode {
 210         u64 flags : 56;
 211         u64 intercept : 8;
 212         union {
 213                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 214                 const struct opcode *group;
 215                 const struct group_dual *gdual;
 216                 const struct gprefix *gprefix;
 217                 const struct escape *esc;
 218                 const struct instr_dual *idual;
 219                 const struct mode_dual *mdual;
 220                 void (*fastop)(struct fastop *fake);
 221         } u;
 222         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 223 };
 224
 225 struct group_dual {
 226         struct opcode mod012[8];
 227         struct opcode mod3[8];
 228 };
 229
 230 struct gprefix {
 231         struct opcode pfx_no;
 232         struct opcode pfx_66;
 233         struct opcode pfx_f2;
 234         struct opcode pfx_f3;
 235 };
 236
 237 struct escape {
 238         struct opcode op[8];
 239         struct opcode high[64];
 240 };
 241
 242 struct instr_dual {
 243         struct opcode mod012;
 244         struct opcode mod3;
 245 };
 246
 247 struct mode_dual {
 248         struct opcode mode32;
 249         struct opcode mode64;
 250 };
 251
 252 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 253
 254 enum x86_transfer_type {
 255         X86_TRANSFER_NONE,
 256         X86_TRANSFER_CALL_JMP,
 257         X86_TRANSFER_RET,
 258         X86_TRANSFER_TASK_SWITCH,
 259 };
 260
 261 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 262 {
 263         if (!(ctxt->regs_valid & (1 << nr))) {
 264                 ctxt->regs_valid |= 1 << nr;
 265                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 266         }
 267         return ctxt->_regs[nr];
 268 }
 269
 270 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 271 {
 272         ctxt->regs_valid |= 1 << nr;
 273         ctxt->regs_dirty |= 1 << nr;
 274         return &ctxt->_regs[nr];
 275 }
 276
 277 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 278 {
 279         reg_read(ctxt, nr);
 280         return reg_write(ctxt, nr);
 281 }
 282
 283 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 284 {
 285         unsigned reg;
 286
 287         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 288                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 289 }
 290
 291 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 292 {
 293         ctxt->regs_dirty = 0;
 294         ctxt->regs_valid = 0;
 295 }
 296
 297 /*
 298  * These EFLAGS bits are restored from saved value during emulation, and
 299  * any changes are written back to the saved value after emulation.
 300  */
 301 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 302                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 303
 304 #ifdef CONFIG_X86_64
 305 #define ON64(x) x
 306 #else
 307 #define ON64(x)
 308 #endif
 309
 310 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 311
 312 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 313 #define FOP_RET   "ret \n\t"
 314
 315 #define FOP_START(op) \
 316         extern void em_##op(struct fastop *fake); \
 317         asm(".pushsection .text, \"ax\" \n\t" \
 318             ".global em_" #op " \n\t" \
 319             FOP_ALIGN \
 320             "em_" #op ": \n\t"
 321
 322 #define FOP_END \
 323             ".popsection")
 324
 325 #define FOPNOP() FOP_ALIGN FOP_RET
 326
 327 #define FOP1E(op,  dst) \
 328         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 329
 330 #define FOP1EEX(op,  dst) \
 331         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 332
 333 #define FASTOP1(op) \
 334         FOP_START(op) \
 335         FOP1E(op##b, al) \
 336         FOP1E(op##w, ax) \
 337         FOP1E(op##l, eax) \
 338         ON64(FOP1E(op##q, rax)) \
 339         FOP_END
 340
 341 /* 1-operand, using src2 (for MUL/DIV r/m) */
 342 #define FASTOP1SRC2(op, name) \
 343         FOP_START(name) \
 344         FOP1E(op, cl) \
 345         FOP1E(op, cx) \
 346         FOP1E(op, ecx) \
 347         ON64(FOP1E(op, rcx)) \
 348         FOP_END
 349
 350 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 351 #define FASTOP1SRC2EX(op, name) \
 352         FOP_START(name) \
 353         FOP1EEX(op, cl) \
 354         FOP1EEX(op, cx) \
 355         FOP1EEX(op, ecx) \
 356         ON64(FOP1EEX(op, rcx)) \
 357         FOP_END
 358
 359 #define FOP2E(op,  dst, src)       \
 360         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 361
 362 #define FASTOP2(op) \
 363         FOP_START(op) \
 364         FOP2E(op##b, al, dl) \
 365         FOP2E(op##w, ax, dx) \
 366         FOP2E(op##l, eax, edx) \
 367         ON64(FOP2E(op##q, rax, rdx)) \
 368         FOP_END
 369
 370 /* 2 operand, word only */
 371 #define FASTOP2W(op) \
 372         FOP_START(op) \
 373         FOPNOP() \
 374         FOP2E(op##w, ax, dx) \
 375         FOP2E(op##l, eax, edx) \
 376         ON64(FOP2E(op##q, rax, rdx)) \
 377         FOP_END
 378
 379 /* 2 operand, src is CL */
 380 #define FASTOP2CL(op) \
 381         FOP_START(op) \
 382         FOP2E(op##b, al, cl) \
 383         FOP2E(op##w, ax, cl) \
 384         FOP2E(op##l, eax, cl) \
 385         ON64(FOP2E(op##q, rax, cl)) \
 386         FOP_END
 387
 388 /* 2 operand, src and dest are reversed */
 389 #define FASTOP2R(op, name) \
 390         FOP_START(name) \
 391         FOP2E(op##b, dl, al) \
 392         FOP2E(op##w, dx, ax) \
 393         FOP2E(op##l, edx, eax) \
 394         ON64(FOP2E(op##q, rdx, rax)) \
 395         FOP_END
 396
 397 #define FOP3E(op,  dst, src, src2) \
 398         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 399
 400 /* 3-operand, word-only, src2=cl */
 401 #define FASTOP3WCL(op) \
 402         FOP_START(op) \
 403         FOPNOP() \
 404         FOP3E(op##w, ax, dx, cl) \
 405         FOP3E(op##l, eax, edx, cl) \
 406         ON64(FOP3E(op##q, rax, rdx, cl)) \
 407         FOP_END
 408
 409 /* Special case for SETcc - 1 instruction per cc */
 410 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 411
 412 asm(".global kvm_fastop_exception \n"
 413     "kvm_fastop_exception: xor %esi, %esi; ret");
 414
 415 FOP_START(setcc)
 416 FOP_SETCC(seto)
 417 FOP_SETCC(setno)
 418 FOP_SETCC(setc)
 419 FOP_SETCC(setnc)
 420 FOP_SETCC(setz)
 421 FOP_SETCC(setnz)
 422 FOP_SETCC(setbe)
 423 FOP_SETCC(setnbe)
 424 FOP_SETCC(sets)
 425 FOP_SETCC(setns)
 426 FOP_SETCC(setp)
 427 FOP_SETCC(setnp)
 428 FOP_SETCC(setl)
 429 FOP_SETCC(setnl)
 430 FOP_SETCC(setle)
 431 FOP_SETCC(setnle)
 432 FOP_END;
 433
 434 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 435 FOP_END;
 436
 437 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 438                                     enum x86_intercept intercept,
 439                                     enum x86_intercept_stage stage)
 440 {
 441         struct x86_instruction_info info = {
 442                 .intercept  = intercept,
 443                 .rep_prefix = ctxt->rep_prefix,
 444                 .modrm_mod  = ctxt->modrm_mod,
 445                 .modrm_reg  = ctxt->modrm_reg,
 446                 .modrm_rm   = ctxt->modrm_rm,
 447                 .src_val    = ctxt->src.val64,
 448                 .dst_val    = ctxt->dst.val64,
 449                 .src_bytes  = ctxt->src.bytes,
 450                 .dst_bytes  = ctxt->dst.bytes,
 451                 .ad_bytes   = ctxt->ad_bytes,
 452                 .next_rip   = ctxt->eip,
 453         };
 454
 455         return ctxt->ops->intercept(ctxt, &info, stage);
 456 }
 457
 458 static void assign_masked(ulong *dest, ulong src, ulong mask)
 459 {
 460         *dest = (*dest & ~mask) | (src & mask);
 461 }
 462
 463 static void assign_register(unsigned long *reg, u64 val, int bytes)
 464 {
 465         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 466         switch (bytes) {
 467         case 1:
 468                 *(u8 *)reg = (u8)val;
 469                 break;
 470         case 2:
 471                 *(u16 *)reg = (u16)val;
 472                 break;
 473         case 4:
 474                 *reg = (u32)val;
 475                 break;  /* 64b: zero-extend */
 476         case 8:
 477                 *reg = val;
 478                 break;
 479         }
 480 }
 481
 482 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 483 {
 484         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 485 }
 486
 487 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 488 {
 489         u16 sel;
 490         struct desc_struct ss;
 491
 492         if (ctxt->mode == X86EMUL_MODE_PROT64)
 493                 return ~0UL;
 494         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 495         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 496 }
 497
 498 static int stack_size(struct x86_emulate_ctxt *ctxt)
 499 {
 500         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 501 }
 502
 503 /* Access/update address held in a register, based on addressing mode. */
 504 static inline unsigned long
 505 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 506 {
 507         if (ctxt->ad_bytes == sizeof(unsigned long))
 508                 return reg;
 509         else
 510                 return reg & ad_mask(ctxt);
 511 }
 512
 513 static inline unsigned long
 514 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 515 {
 516         return address_mask(ctxt, reg_read(ctxt, reg));
 517 }
 518
 519 static void masked_increment(ulong *reg, ulong mask, int inc)
 520 {
 521         assign_masked(reg, *reg + inc, mask);
 522 }
 523
 524 static inline void
 525 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 526 {
 527         ulong *preg = reg_rmw(ctxt, reg);
 528
 529         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 530 }
 531
 532 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 533 {
 534         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 535 }
 536
 537 static u32 desc_limit_scaled(struct desc_struct *desc)
 538 {
 539         u32 limit = get_desc_limit(desc);
 540
 541         return desc->g ? (limit << 12) | 0xfff : limit;
 542 }
 543
 544 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 545 {
 546         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 547                 return 0;
 548
 549         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 550 }
 551
 552 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 553                              u32 error, bool valid)
 554 {
 555         WARN_ON(vec > 0x1f);
 556         ctxt->exception.vector = vec;
 557         ctxt->exception.error_code = error;
 558         ctxt->exception.error_code_valid = valid;
 559         return X86EMUL_PROPAGATE_FAULT;
 560 }
 561
 562 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 563 {
 564         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 565 }
 566
 567 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 568 {
 569         return emulate_exception(ctxt, GP_VECTOR, err, true);
 570 }
 571
 572 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 573 {
 574         return emulate_exception(ctxt, SS_VECTOR, err, true);
 575 }
 576
 577 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 578 {
 579         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 580 }
 581
 582 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 583 {
 584         return emulate_exception(ctxt, TS_VECTOR, err, true);
 585 }
 586
 587 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 588 {
 589         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 590 }
 591
 592 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 593 {
 594         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 595 }
 596
 597 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 598 {
 599         u16 selector;
 600         struct desc_struct desc;
 601
 602         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 603         return selector;
 604 }
 605
 606 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 607                                  unsigned seg)
 608 {
 609         u16 dummy;
 610         u32 base3;
 611         struct desc_struct desc;
 612
 613         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 614         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 615 }
 616
 617 /*
 618  * x86 defines three classes of vector instructions: explicitly
 619  * aligned, explicitly unaligned, and the rest, which change behaviour
 620  * depending on whether they're AVX encoded or not.
 621  *
 622  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 623  * subject to the same check.
 624  */
 625 static bool insn_aligned(struct x86_emulate_ctxt *ctxt, unsigned size)
 626 {
 627         if (likely(size < 16))
 628                 return false;
 629
 630         if (ctxt->d & Aligned)
 631                 return true;
 632         else if (ctxt->d & Unaligned)
 633                 return false;
 634         else if (ctxt->d & Avx)
 635                 return false;
 636         else
 637                 return true;
 638 }
 639
 640 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 641                                        struct segmented_address addr,
 642                                        unsigned *max_size, unsigned size,
 643                                        bool write, bool fetch,
 644                                        enum x86emul_mode mode, ulong *linear)
 645 {
 646         struct desc_struct desc;
 647         bool usable;
 648         ulong la;
 649         u32 lim;
 650         u16 sel;
 651
 652         la = seg_base(ctxt, addr.seg) + addr.ea;
 653         *max_size = 0;
 654         switch (mode) {
 655         case X86EMUL_MODE_PROT64:
 656                 *linear = la;
 657                 if (is_noncanonical_address(la))
 658                         goto bad;
 659
 660                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 661                 if (size > *max_size)
 662                         goto bad;
 663                 break;
 664         default:
 665                 *linear = la = (u32)la;
 666                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 667                                                 addr.seg);
 668                 if (!usable)
 669                         goto bad;
 670                 /* code segment in protected mode or read-only data segment */
 671                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 672                                         || !(desc.type & 2)) && write)
 673                         goto bad;
 674                 /* unreadable code segment */
 675                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 676                         goto bad;
 677                 lim = desc_limit_scaled(&desc);
 678                 if (!(desc.type & 8) && (desc.type & 4)) {
 679                         /* expand-down segment */
 680                         if (addr.ea <= lim)
 681                                 goto bad;
 682                         lim = desc.d ? 0xffffffff : 0xffff;
 683                 }
 684                 if (addr.ea > lim)
 685                         goto bad;
 686                 if (lim == 0xffffffff)
 687                         *max_size = ~0u;
 688                 else {
 689                         *max_size = (u64)lim + 1 - addr.ea;
 690                         if (size > *max_size)
 691                                 goto bad;
 692                 }
 693                 break;
 694         }
 695         if (insn_aligned(ctxt, size) && ((la & (size - 1)) != 0))
 696                 return emulate_gp(ctxt, 0);
 697         return X86EMUL_CONTINUE;
 698 bad:
 699         if (addr.seg == VCPU_SREG_SS)
 700                 return emulate_ss(ctxt, 0);
 701         else
 702                 return emulate_gp(ctxt, 0);
 703 }
 704
 705 static int linearize(struct x86_emulate_ctxt *ctxt,
 706                      struct segmented_address addr,
 707                      unsigned size, bool write,
 708                      ulong *linear)
 709 {
 710         unsigned max_size;
 711         return __linearize(ctxt, addr, &max_size, size, write, false,
 712                            ctxt->mode, linear);
 713 }
 714
 715 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 716                              enum x86emul_mode mode)
 717 {
 718         ulong linear;
 719         int rc;
 720         unsigned max_size;
 721         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 722                                            .ea = dst };
 723
 724         if (ctxt->op_bytes != sizeof(unsigned long))
 725                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 726         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 727         if (rc == X86EMUL_CONTINUE)
 728                 ctxt->_eip = addr.ea;
 729         return rc;
 730 }
 731
 732 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 733 {
 734         return assign_eip(ctxt, dst, ctxt->mode);
 735 }
 736
 737 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 738                           const struct desc_struct *cs_desc)
 739 {
 740         enum x86emul_mode mode = ctxt->mode;
 741         int rc;
 742
 743 #ifdef CONFIG_X86_64
 744         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 745                 if (cs_desc->l) {
 746                         u64 efer = 0;
 747
 748                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 749                         if (efer & EFER_LMA)
 750                                 mode = X86EMUL_MODE_PROT64;
 751                 } else
 752                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 753         }
 754 #endif
 755         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 756                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 757         rc = assign_eip(ctxt, dst, mode);
 758         if (rc == X86EMUL_CONTINUE)
 759                 ctxt->mode = mode;
 760         return rc;
 761 }
 762
 763 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 764 {
 765         return assign_eip_near(ctxt, ctxt->_eip + rel);
 766 }
 767
 768 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 769                               struct segmented_address addr,
 770                               void *data,
 771                               unsigned size)
 772 {
 773         int rc;
 774         ulong linear;
 775
 776         rc = linearize(ctxt, addr, size, false, &linear);
 777         if (rc != X86EMUL_CONTINUE)
 778                 return rc;
 779         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception);
 780 }
 781
 782 /*
 783  * Prefetch the remaining bytes of the instruction without crossing page
 784  * boundary if they are not in fetch_cache yet.
 785  */
 786 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 787 {
 788         int rc;
 789         unsigned size, max_size;
 790         unsigned long linear;
 791         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 792         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 793                                            .ea = ctxt->eip + cur_size };
 794
 795         /*
 796          * We do not know exactly how many bytes will be needed, and
 797          * __linearize is expensive, so fetch as much as possible.  We
 798          * just have to avoid going beyond the 15 byte limit, the end
 799          * of the segment, or the end of the page.
 800          *
 801          * __linearize is called with size 0 so that it does not do any
 802          * boundary check itself.  Instead, we use max_size to check
 803          * against op_size.
 804          */
 805         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 806                          &linear);
 807         if (unlikely(rc != X86EMUL_CONTINUE))
 808                 return rc;
 809
 810         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 811         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 812
 813         /*
 814          * One instruction can only straddle two pages,
 815          * and one has been loaded at the beginning of
 816          * x86_decode_insn.  So, if not enough bytes
 817          * still, we must have hit the 15-byte boundary.
 818          */
 819         if (unlikely(size < op_size))
 820                 return emulate_gp(ctxt, 0);
 821
 822         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 823                               size, &ctxt->exception);
 824         if (unlikely(rc != X86EMUL_CONTINUE))
 825                 return rc;
 826         ctxt->fetch.end += size;
 827         return X86EMUL_CONTINUE;
 828 }
 829
 830 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 831                                                unsigned size)
 832 {
 833         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 834
 835         if (unlikely(done_size < size))
 836                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 837         else
 838                 return X86EMUL_CONTINUE;
 839 }
 840
 841 /* Fetch next part of the instruction being emulated. */
 842 #define insn_fetch(_type, _ctxt)                                        \
 843 ({      _type _x;                                                       \
 844                                                                         \
 845         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 846         if (rc != X86EMUL_CONTINUE)                                     \
 847                 goto done;                                              \
 848         ctxt->_eip += sizeof(_type);                                    \
 849         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 850         ctxt->fetch.ptr += sizeof(_type);                               \
 851         _x;                                                             \
 852 })
 853
 854 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 855 ({                                                                      \
 856         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 857         if (rc != X86EMUL_CONTINUE)                                     \
 858                 goto done;                                              \
 859         ctxt->_eip += (_size);                                          \
 860         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 861         ctxt->fetch.ptr += (_size);                                     \
 862 })
 863
 864 /*
 865  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 866  * pointer into the block that addresses the relevant register.
 867  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 868  */
 869 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 870                              int byteop)
 871 {
 872         void *p;
 873         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 874
 875         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 876                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 877         else
 878                 p = reg_rmw(ctxt, modrm_reg);
 879         return p;
 880 }
 881
 882 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 883                            struct segmented_address addr,
 884                            u16 *size, unsigned long *address, int op_bytes)
 885 {
 886         int rc;
 887
 888         if (op_bytes == 2)
 889                 op_bytes = 3;
 890         *address = 0;
 891         rc = segmented_read_std(ctxt, addr, size, 2);
 892         if (rc != X86EMUL_CONTINUE)
 893                 return rc;
 894         addr.ea += 2;
 895         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 896         return rc;
 897 }
 898
 899 FASTOP2(add);
 900 FASTOP2(or);
 901 FASTOP2(adc);
 902 FASTOP2(sbb);
 903 FASTOP2(and);
 904 FASTOP2(sub);
 905 FASTOP2(xor);
 906 FASTOP2(cmp);
 907 FASTOP2(test);
 908
 909 FASTOP1SRC2(mul, mul_ex);
 910 FASTOP1SRC2(imul, imul_ex);
 911 FASTOP1SRC2EX(div, div_ex);
 912 FASTOP1SRC2EX(idiv, idiv_ex);
 913
 914 FASTOP3WCL(shld);
 915 FASTOP3WCL(shrd);
 916
 917 FASTOP2W(imul);
 918
 919 FASTOP1(not);
 920 FASTOP1(neg);
 921 FASTOP1(inc);
 922 FASTOP1(dec);
 923
 924 FASTOP2CL(rol);
 925 FASTOP2CL(ror);
 926 FASTOP2CL(rcl);
 927 FASTOP2CL(rcr);
 928 FASTOP2CL(shl);
 929 FASTOP2CL(shr);
 930 FASTOP2CL(sar);
 931
 932 FASTOP2W(bsf);
 933 FASTOP2W(bsr);
 934 FASTOP2W(bt);
 935 FASTOP2W(bts);
 936 FASTOP2W(btr);
 937 FASTOP2W(btc);
 938
 939 FASTOP2(xadd);
 940
 941 FASTOP2R(cmp, cmp_r);
 942
 943 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
 944 {
 945         /* If src is zero, do not writeback, but update flags */
 946         if (ctxt->src.val == 0)
 947                 ctxt->dst.type = OP_NONE;
 948         return fastop(ctxt, em_bsf);
 949 }
 950
 951 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
 952 {
 953         /* If src is zero, do not writeback, but update flags */
 954         if (ctxt->src.val == 0)
 955                 ctxt->dst.type = OP_NONE;
 956         return fastop(ctxt, em_bsr);
 957 }
 958
 959 static u8 test_cc(unsigned int condition, unsigned long flags)
 960 {
 961         u8 rc;
 962         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
 963
 964         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
 965         asm("push %[flags]; popf; call *%[fastop]"
 966             : "=a"(rc) : [fastop]"r"(fop), [flags]"r"(flags));
 967         return rc;
 968 }
 969
 970 static void fetch_register_operand(struct operand *op)
 971 {
 972         switch (op->bytes) {
 973         case 1:
 974                 op->val = *(u8 *)op->addr.reg;
 975                 break;
 976         case 2:
 977                 op->val = *(u16 *)op->addr.reg;
 978                 break;
 979         case 4:
 980                 op->val = *(u32 *)op->addr.reg;
 981                 break;
 982         case 8:
 983                 op->val = *(u64 *)op->addr.reg;
 984                 break;
 985         }
 986 }
 987
 988 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
 989 {
 990         ctxt->ops->get_fpu(ctxt);
 991         switch (reg) {
 992         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
 993         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
 994         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
 995         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
 996         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
 997         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
 998         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
 999         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1000 #ifdef CONFIG_X86_64
1001         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1002         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1003         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1004         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1005         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1006         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1007         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1008         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1009 #endif
1010         default: BUG();
1011         }
1012         ctxt->ops->put_fpu(ctxt);
1013 }
1014
1015 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1016                           int reg)
1017 {
1018         ctxt->ops->get_fpu(ctxt);
1019         switch (reg) {
1020         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1021         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1022         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1023         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1024         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1025         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1026         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1027         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1028 #ifdef CONFIG_X86_64
1029         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1030         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1031         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1032         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1033         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1034         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1035         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1036         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1037 #endif
1038         default: BUG();
1039         }
1040         ctxt->ops->put_fpu(ctxt);
1041 }
1042
1043 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1044 {
1045         ctxt->ops->get_fpu(ctxt);
1046         switch (reg) {
1047         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1048         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1049         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1050         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1051         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1052         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1053         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1054         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1055         default: BUG();
1056         }
1057         ctxt->ops->put_fpu(ctxt);
1058 }
1059
1060 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1061 {
1062         ctxt->ops->get_fpu(ctxt);
1063         switch (reg) {
1064         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1065         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1066         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1067         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1068         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1069         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1070         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1071         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1072         default: BUG();
1073         }
1074         ctxt->ops->put_fpu(ctxt);
1075 }
1076
1077 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1078 {
1079         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1080                 return emulate_nm(ctxt);
1081
1082         ctxt->ops->get_fpu(ctxt);
1083         asm volatile("fninit");
1084         ctxt->ops->put_fpu(ctxt);
1085         return X86EMUL_CONTINUE;
1086 }
1087
1088 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1089 {
1090         u16 fcw;
1091
1092         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1093                 return emulate_nm(ctxt);
1094
1095         ctxt->ops->get_fpu(ctxt);
1096         asm volatile("fnstcw %0": "+m"(fcw));
1097         ctxt->ops->put_fpu(ctxt);
1098
1099         ctxt->dst.val = fcw;
1100
1101         return X86EMUL_CONTINUE;
1102 }
1103
1104 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1105 {
1106         u16 fsw;
1107
1108         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1109                 return emulate_nm(ctxt);
1110
1111         ctxt->ops->get_fpu(ctxt);
1112         asm volatile("fnstsw %0": "+m"(fsw));
1113         ctxt->ops->put_fpu(ctxt);
1114
1115         ctxt->dst.val = fsw;
1116
1117         return X86EMUL_CONTINUE;
1118 }
1119
1120 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1121                                     struct operand *op)
1122 {
1123         unsigned reg = ctxt->modrm_reg;
1124
1125         if (!(ctxt->d & ModRM))
1126                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1127
1128         if (ctxt->d & Sse) {
1129                 op->type = OP_XMM;
1130                 op->bytes = 16;
1131                 op->addr.xmm = reg;
1132                 read_sse_reg(ctxt, &op->vec_val, reg);
1133                 return;
1134         }
1135         if (ctxt->d & Mmx) {
1136                 reg &= 7;
1137                 op->type = OP_MM;
1138                 op->bytes = 8;
1139                 op->addr.mm = reg;
1140                 return;
1141         }
1142
1143         op->type = OP_REG;
1144         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1145         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1146
1147         fetch_register_operand(op);
1148         op->orig_val = op->val;
1149 }
1150
1151 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1152 {
1153         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1154                 ctxt->modrm_seg = VCPU_SREG_SS;
1155 }
1156
1157 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1158                         struct operand *op)
1159 {
1160         u8 sib;
1161         int index_reg, base_reg, scale;
1162         int rc = X86EMUL_CONTINUE;
1163         ulong modrm_ea = 0;
1164
1165         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1166         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1167         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1168
1169         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1170         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1171         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1172         ctxt->modrm_seg = VCPU_SREG_DS;
1173
1174         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1175                 op->type = OP_REG;
1176                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1177                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1178                                 ctxt->d & ByteOp);
1179                 if (ctxt->d & Sse) {
1180                         op->type = OP_XMM;
1181                         op->bytes = 16;
1182                         op->addr.xmm = ctxt->modrm_rm;
1183                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1184                         return rc;
1185                 }
1186                 if (ctxt->d & Mmx) {
1187                         op->type = OP_MM;
1188                         op->bytes = 8;
1189                         op->addr.mm = ctxt->modrm_rm & 7;
1190                         return rc;
1191                 }
1192                 fetch_register_operand(op);
1193                 return rc;
1194         }
1195
1196         op->type = OP_MEM;
1197
1198         if (ctxt->ad_bytes == 2) {
1199                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1200                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1201                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1202                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1203
1204                 /* 16-bit ModR/M decode. */
1205                 switch (ctxt->modrm_mod) {
1206                 case 0:
1207                         if (ctxt->modrm_rm == 6)
1208                                 modrm_ea += insn_fetch(u16, ctxt);
1209                         break;
1210                 case 1:
1211                         modrm_ea += insn_fetch(s8, ctxt);
1212                         break;
1213                 case 2:
1214                         modrm_ea += insn_fetch(u16, ctxt);
1215                         break;
1216                 }
1217                 switch (ctxt->modrm_rm) {
1218                 case 0:
1219                         modrm_ea += bx + si;
1220                         break;
1221                 case 1:
1222                         modrm_ea += bx + di;
1223                         break;
1224                 case 2:
1225                         modrm_ea += bp + si;
1226                         break;
1227                 case 3:
1228                         modrm_ea += bp + di;
1229                         break;
1230                 case 4:
1231                         modrm_ea += si;
1232                         break;
1233                 case 5:
1234                         modrm_ea += di;
1235                         break;
1236                 case 6:
1237                         if (ctxt->modrm_mod != 0)
1238                                 modrm_ea += bp;
1239                         break;
1240                 case 7:
1241                         modrm_ea += bx;
1242                         break;
1243                 }
1244                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1245                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1246                         ctxt->modrm_seg = VCPU_SREG_SS;
1247                 modrm_ea = (u16)modrm_ea;
1248         } else {
1249                 /* 32/64-bit ModR/M decode. */
1250                 if ((ctxt->modrm_rm & 7) == 4) {
1251                         sib = insn_fetch(u8, ctxt);
1252                         index_reg |= (sib >> 3) & 7;
1253                         base_reg |= sib & 7;
1254                         scale = sib >> 6;
1255
1256                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1257                                 modrm_ea += insn_fetch(s32, ctxt);
1258                         else {
1259                                 modrm_ea += reg_read(ctxt, base_reg);
1260                                 adjust_modrm_seg(ctxt, base_reg);
1261                                 /* Increment ESP on POP [ESP] */
1262                                 if ((ctxt->d & IncSP) &&
1263                                     base_reg == VCPU_REGS_RSP)
1264                                         modrm_ea += ctxt->op_bytes;
1265                         }
1266                         if (index_reg != 4)
1267                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1268                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1269                         modrm_ea += insn_fetch(s32, ctxt);
1270                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1271                                 ctxt->rip_relative = 1;
1272                 } else {
1273                         base_reg = ctxt->modrm_rm;
1274                         modrm_ea += reg_read(ctxt, base_reg);
1275                         adjust_modrm_seg(ctxt, base_reg);
1276                 }
1277                 switch (ctxt->modrm_mod) {
1278                 case 1:
1279                         modrm_ea += insn_fetch(s8, ctxt);
1280                         break;
1281                 case 2:
1282                         modrm_ea += insn_fetch(s32, ctxt);
1283                         break;
1284                 }
1285         }
1286         op->addr.mem.ea = modrm_ea;
1287         if (ctxt->ad_bytes != 8)
1288                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1289
1290 done:
1291         return rc;
1292 }
1293
1294 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1295                       struct operand *op)
1296 {
1297         int rc = X86EMUL_CONTINUE;
1298
1299         op->type = OP_MEM;
1300         switch (ctxt->ad_bytes) {
1301         case 2:
1302                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1303                 break;
1304         case 4:
1305                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1306                 break;
1307         case 8:
1308                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1309                 break;
1310         }
1311 done:
1312         return rc;
1313 }
1314
1315 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1316 {
1317         long sv = 0, mask;
1318
1319         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1320                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1321
1322                 if (ctxt->src.bytes == 2)
1323                         sv = (s16)ctxt->src.val & (s16)mask;
1324                 else if (ctxt->src.bytes == 4)
1325                         sv = (s32)ctxt->src.val & (s32)mask;
1326                 else
1327                         sv = (s64)ctxt->src.val & (s64)mask;
1328
1329                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1330                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1331         }
1332
1333         /* only subword offset */
1334         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1335 }
1336
1337 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1338                          unsigned long addr, void *dest, unsigned size)
1339 {
1340         int rc;
1341         struct read_cache *mc = &ctxt->mem_read;
1342
1343         if (mc->pos < mc->end)
1344                 goto read_cached;
1345
1346         WARN_ON((mc->end + size) >= sizeof(mc->data));
1347
1348         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1349                                       &ctxt->exception);
1350         if (rc != X86EMUL_CONTINUE)
1351                 return rc;
1352
1353         mc->end += size;
1354
1355 read_cached:
1356         memcpy(dest, mc->data + mc->pos, size);
1357         mc->pos += size;
1358         return X86EMUL_CONTINUE;
1359 }
1360
1361 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1362                           struct segmented_address addr,
1363                           void *data,
1364                           unsigned size)
1365 {
1366         int rc;
1367         ulong linear;
1368
1369         rc = linearize(ctxt, addr, size, false, &linear);
1370         if (rc != X86EMUL_CONTINUE)
1371                 return rc;
1372         return read_emulated(ctxt, linear, data, size);
1373 }
1374
1375 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1376                            struct segmented_address addr,
1377                            const void *data,
1378                            unsigned size)
1379 {
1380         int rc;
1381         ulong linear;
1382
1383         rc = linearize(ctxt, addr, size, true, &linear);
1384         if (rc != X86EMUL_CONTINUE)
1385                 return rc;
1386         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1387                                          &ctxt->exception);
1388 }
1389
1390 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1391                              struct segmented_address addr,
1392                              const void *orig_data, const void *data,
1393                              unsigned size)
1394 {
1395         int rc;
1396         ulong linear;
1397
1398         rc = linearize(ctxt, addr, size, true, &linear);
1399         if (rc != X86EMUL_CONTINUE)
1400                 return rc;
1401         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1402                                            size, &ctxt->exception);
1403 }
1404
1405 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1406                            unsigned int size, unsigned short port,
1407                            void *dest)
1408 {
1409         struct read_cache *rc = &ctxt->io_read;
1410
1411         if (rc->pos == rc->end) { /* refill pio read ahead */
1412                 unsigned int in_page, n;
1413                 unsigned int count = ctxt->rep_prefix ?
1414                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1415                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1416                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1417                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1418                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1419                 if (n == 0)
1420                         n = 1;
1421                 rc->pos = rc->end = 0;
1422                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1423                         return 0;
1424                 rc->end = n * size;
1425         }
1426
1427         if (ctxt->rep_prefix && (ctxt->d & String) &&
1428             !(ctxt->eflags & X86_EFLAGS_DF)) {
1429                 ctxt->dst.data = rc->data + rc->pos;
1430                 ctxt->dst.type = OP_MEM_STR;
1431                 ctxt->dst.count = (rc->end - rc->pos) / size;
1432                 rc->pos = rc->end;
1433         } else {
1434                 memcpy(dest, rc->data + rc->pos, size);
1435                 rc->pos += size;
1436         }
1437         return 1;
1438 }
1439
1440 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1441                                      u16 index, struct desc_struct *desc)
1442 {
1443         struct desc_ptr dt;
1444         ulong addr;
1445
1446         ctxt->ops->get_idt(ctxt, &dt);
1447
1448         if (dt.size < index * 8 + 7)
1449                 return emulate_gp(ctxt, index << 3 | 0x2);
1450
1451         addr = dt.address + index * 8;
1452         return ctxt->ops->read_std(ctxt, addr, desc, sizeof *desc,
1453                                    &ctxt->exception);
1454 }
1455
1456 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1457                                      u16 selector, struct desc_ptr *dt)
1458 {
1459         const struct x86_emulate_ops *ops = ctxt->ops;
1460         u32 base3 = 0;
1461
1462         if (selector & 1 << 2) {
1463                 struct desc_struct desc;
1464                 u16 sel;
1465
1466                 memset (dt, 0, sizeof *dt);
1467                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1468                                       VCPU_SREG_LDTR))
1469                         return;
1470
1471                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1472                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1473         } else
1474                 ops->get_gdt(ctxt, dt);
1475 }
1476
1477 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1478                               u16 selector, ulong *desc_addr_p)
1479 {
1480         struct desc_ptr dt;
1481         u16 index = selector >> 3;
1482         ulong addr;
1483
1484         get_descriptor_table_ptr(ctxt, selector, &dt);
1485
1486         if (dt.size < index * 8 + 7)
1487                 return emulate_gp(ctxt, selector & 0xfffc);
1488
1489         addr = dt.address + index * 8;
1490
1491 #ifdef CONFIG_X86_64
1492         if (addr >> 32 != 0) {
1493                 u64 efer = 0;
1494
1495                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1496                 if (!(efer & EFER_LMA))
1497                         addr &= (u32)-1;
1498         }
1499 #endif
1500
1501         *desc_addr_p = addr;
1502         return X86EMUL_CONTINUE;
1503 }
1504
1505 /* allowed just for 8 bytes segments */
1506 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1507                                    u16 selector, struct desc_struct *desc,
1508                                    ulong *desc_addr_p)
1509 {
1510         int rc;
1511
1512         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1513         if (rc != X86EMUL_CONTINUE)
1514                 return rc;
1515
1516         return ctxt->ops->read_std(ctxt, *desc_addr_p, desc, sizeof(*desc),
1517                                    &ctxt->exception);
1518 }
1519
1520 /* allowed just for 8 bytes segments */
1521 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1522                                     u16 selector, struct desc_struct *desc)
1523 {
1524         int rc;
1525         ulong addr;
1526
1527         rc = get_descriptor_ptr(ctxt, selector, &addr);
1528         if (rc != X86EMUL_CONTINUE)
1529                 return rc;
1530
1531         return ctxt->ops->write_std(ctxt, addr, desc, sizeof *desc,
1532                                     &ctxt->exception);
1533 }
1534
1535 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1536                                      u16 selector, int seg, u8 cpl,
1537                                      enum x86_transfer_type transfer,
1538                                      struct desc_struct *desc)
1539 {
1540         struct desc_struct seg_desc, old_desc;
1541         u8 dpl, rpl;
1542         unsigned err_vec = GP_VECTOR;
1543         u32 err_code = 0;
1544         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1545         ulong desc_addr;
1546         int ret;
1547         u16 dummy;
1548         u32 base3 = 0;
1549
1550         memset(&seg_desc, 0, sizeof seg_desc);
1551
1552         if (ctxt->mode == X86EMUL_MODE_REAL) {
1553                 /* set real mode segment descriptor (keep limit etc. for
1554                  * unreal mode) */
1555                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1556                 set_desc_base(&seg_desc, selector << 4);
1557                 goto load;
1558         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1559                 /* VM86 needs a clean new segment descriptor */
1560                 set_desc_base(&seg_desc, selector << 4);
1561                 set_desc_limit(&seg_desc, 0xffff);
1562                 seg_desc.type = 3;
1563                 seg_desc.p = 1;
1564                 seg_desc.s = 1;
1565                 seg_desc.dpl = 3;
1566                 goto load;
1567         }
1568
1569         rpl = selector & 3;
1570
1571         /* TR should be in GDT only */
1572         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1573                 goto exception;
1574
1575         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1576         if (null_selector) {
1577                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1578                         goto exception;
1579
1580                 if (seg == VCPU_SREG_SS) {
1581                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1582                                 goto exception;
1583
1584                         /*
1585                          * ctxt->ops->set_segment expects the CPL to be in
1586                          * SS.DPL, so fake an expand-up 32-bit data segment.
1587                          */
1588                         seg_desc.type = 3;
1589                         seg_desc.p = 1;
1590                         seg_desc.s = 1;
1591                         seg_desc.dpl = cpl;
1592                         seg_desc.d = 1;
1593                         seg_desc.g = 1;
1594                 }
1595
1596                 /* Skip all following checks */
1597                 goto load;
1598         }
1599
1600         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1601         if (ret != X86EMUL_CONTINUE)
1602                 return ret;
1603
1604         err_code = selector & 0xfffc;
1605         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1606                                                            GP_VECTOR;
1607
1608         /* can't load system descriptor into segment selector */
1609         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1610                 if (transfer == X86_TRANSFER_CALL_JMP)
1611                         return X86EMUL_UNHANDLEABLE;
1612                 goto exception;
1613         }
1614
1615         if (!seg_desc.p) {
1616                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1617                 goto exception;
1618         }
1619
1620         dpl = seg_desc.dpl;
1621
1622         switch (seg) {
1623         case VCPU_SREG_SS:
1624                 /*
1625                  * segment is not a writable data segment or segment
1626                  * selector's RPL != CPL or segment selector's RPL != CPL
1627                  */
1628                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1629                         goto exception;
1630                 break;
1631         case VCPU_SREG_CS:
1632                 if (!(seg_desc.type & 8))
1633                         goto exception;
1634
1635                 if (seg_desc.type & 4) {
1636                         /* conforming */
1637                         if (dpl > cpl)
1638                                 goto exception;
1639                 } else {
1640                         /* nonconforming */
1641                         if (rpl > cpl || dpl != cpl)
1642                                 goto exception;
1643                 }
1644                 /* in long-mode d/b must be clear if l is set */
1645                 if (seg_desc.d && seg_desc.l) {
1646                         u64 efer = 0;
1647
1648                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1649                         if (efer & EFER_LMA)
1650                                 goto exception;
1651                 }
1652
1653                 /* CS(RPL) <- CPL */
1654                 selector = (selector & 0xfffc) | cpl;
1655                 break;
1656         case VCPU_SREG_TR:
1657                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1658                         goto exception;
1659                 old_desc = seg_desc;
1660                 seg_desc.type |= 2; /* busy */
1661                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1662                                                   sizeof(seg_desc), &ctxt->exception);
1663                 if (ret != X86EMUL_CONTINUE)
1664                         return ret;
1665                 break;
1666         case VCPU_SREG_LDTR:
1667                 if (seg_desc.s || seg_desc.type != 2)
1668                         goto exception;
1669                 break;
1670         default: /*  DS, ES, FS, or GS */
1671                 /*
1672                  * segment is not a data or readable code segment or
1673                  * ((segment is a data or nonconforming code segment)
1674                  * and (both RPL and CPL > DPL))
1675                  */
1676                 if ((seg_desc.type & 0xa) == 0x8 ||
1677                     (((seg_desc.type & 0xc) != 0xc) &&
1678                      (rpl > dpl && cpl > dpl)))
1679                         goto exception;
1680                 break;
1681         }
1682
1683         if (seg_desc.s) {
1684                 /* mark segment as accessed */
1685                 if (!(seg_desc.type & 1)) {
1686                         seg_desc.type |= 1;
1687                         ret = write_segment_descriptor(ctxt, selector,
1688                                                        &seg_desc);
1689                         if (ret != X86EMUL_CONTINUE)
1690                                 return ret;
1691                 }
1692         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1693                 ret = ctxt->ops->read_std(ctxt, desc_addr+8, &base3,
1694                                 sizeof(base3), &ctxt->exception);
1695                 if (ret != X86EMUL_CONTINUE)
1696                         return ret;
1697                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1698                                              ((u64)base3 << 32)))
1699                         return emulate_gp(ctxt, 0);
1700         }
1701 load:
1702         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1703         if (desc)
1704                 *desc = seg_desc;
1705         return X86EMUL_CONTINUE;
1706 exception:
1707         return emulate_exception(ctxt, err_vec, err_code, true);
1708 }
1709
1710 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1711                                    u16 selector, int seg)
1712 {
1713         u8 cpl = ctxt->ops->cpl(ctxt);
1714
1715         /*
1716          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1717          * they can load it at CPL<3 (Intel's manual says only LSS can,
1718          * but it's wrong).
1719          *
1720          * However, the Intel manual says that putting IST=1/DPL=3 in
1721          * an interrupt gate will result in SS=3 (the AMD manual instead
1722          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1723          * and only forbid it here.
1724          */
1725         if (seg == VCPU_SREG_SS && selector == 3 &&
1726             ctxt->mode == X86EMUL_MODE_PROT64)
1727                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1728
1729         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1730                                          X86_TRANSFER_NONE, NULL);
1731 }
1732
1733 static void write_register_operand(struct operand *op)
1734 {
1735         return assign_register(op->addr.reg, op->val, op->bytes);
1736 }
1737
1738 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1739 {
1740         switch (op->type) {
1741         case OP_REG:
1742                 write_register_operand(op);
1743                 break;
1744         case OP_MEM:
1745                 if (ctxt->lock_prefix)
1746                         return segmented_cmpxchg(ctxt,
1747                                                  op->addr.mem,
1748                                                  &op->orig_val,
1749                                                  &op->val,
1750                                                  op->bytes);
1751                 else
1752                         return segmented_write(ctxt,
1753                                                op->addr.mem,
1754                                                &op->val,
1755                                                op->bytes);
1756                 break;
1757         case OP_MEM_STR:
1758                 return segmented_write(ctxt,
1759                                        op->addr.mem,
1760                                        op->data,
1761                                        op->bytes * op->count);
1762                 break;
1763         case OP_XMM:
1764                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1765                 break;
1766         case OP_MM:
1767                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1768                 break;
1769         case OP_NONE:
1770                 /* no writeback */
1771                 break;
1772         default:
1773                 break;
1774         }
1775         return X86EMUL_CONTINUE;
1776 }
1777
1778 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1779 {
1780         struct segmented_address addr;
1781
1782         rsp_increment(ctxt, -bytes);
1783         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1784         addr.seg = VCPU_SREG_SS;
1785
1786         return segmented_write(ctxt, addr, data, bytes);
1787 }
1788
1789 static int em_push(struct x86_emulate_ctxt *ctxt)
1790 {
1791         /* Disable writeback. */
1792         ctxt->dst.type = OP_NONE;
1793         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1794 }
1795
1796 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1797                        void *dest, int len)
1798 {
1799         int rc;
1800         struct segmented_address addr;
1801
1802         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1803         addr.seg = VCPU_SREG_SS;
1804         rc = segmented_read(ctxt, addr, dest, len);
1805         if (rc != X86EMUL_CONTINUE)
1806                 return rc;
1807
1808         rsp_increment(ctxt, len);
1809         return rc;
1810 }
1811
1812 static int em_pop(struct x86_emulate_ctxt *ctxt)
1813 {
1814         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1815 }
1816
1817 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1818                         void *dest, int len)
1819 {
1820         int rc;
1821         unsigned long val, change_mask;
1822         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1823         int cpl = ctxt->ops->cpl(ctxt);
1824
1825         rc = emulate_pop(ctxt, &val, len);
1826         if (rc != X86EMUL_CONTINUE)
1827                 return rc;
1828
1829         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1830                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1831                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1832                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1833
1834         switch(ctxt->mode) {
1835         case X86EMUL_MODE_PROT64:
1836         case X86EMUL_MODE_PROT32:
1837         case X86EMUL_MODE_PROT16:
1838                 if (cpl == 0)
1839                         change_mask |= X86_EFLAGS_IOPL;
1840                 if (cpl <= iopl)
1841                         change_mask |= X86_EFLAGS_IF;
1842                 break;
1843         case X86EMUL_MODE_VM86:
1844                 if (iopl < 3)
1845                         return emulate_gp(ctxt, 0);
1846                 change_mask |= X86_EFLAGS_IF;
1847                 break;
1848         default: /* real mode */
1849                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1850                 break;
1851         }
1852
1853         *(unsigned long *)dest =
1854                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1855
1856         return rc;
1857 }
1858
1859 static int em_popf(struct x86_emulate_ctxt *ctxt)
1860 {
1861         ctxt->dst.type = OP_REG;
1862         ctxt->dst.addr.reg = &ctxt->eflags;
1863         ctxt->dst.bytes = ctxt->op_bytes;
1864         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1865 }
1866
1867 static int em_enter(struct x86_emulate_ctxt *ctxt)
1868 {
1869         int rc;
1870         unsigned frame_size = ctxt->src.val;
1871         unsigned nesting_level = ctxt->src2.val & 31;
1872         ulong rbp;
1873
1874         if (nesting_level)
1875                 return X86EMUL_UNHANDLEABLE;
1876
1877         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1878         rc = push(ctxt, &rbp, stack_size(ctxt));
1879         if (rc != X86EMUL_CONTINUE)
1880                 return rc;
1881         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1882                       stack_mask(ctxt));
1883         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1884                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1885                       stack_mask(ctxt));
1886         return X86EMUL_CONTINUE;
1887 }
1888
1889 static int em_leave(struct x86_emulate_ctxt *ctxt)
1890 {
1891         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1892                       stack_mask(ctxt));
1893         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1894 }
1895
1896 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1897 {
1898         int seg = ctxt->src2.val;
1899
1900         ctxt->src.val = get_segment_selector(ctxt, seg);
1901         if (ctxt->op_bytes == 4) {
1902                 rsp_increment(ctxt, -2);
1903                 ctxt->op_bytes = 2;
1904         }
1905
1906         return em_push(ctxt);
1907 }
1908
1909 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1910 {
1911         int seg = ctxt->src2.val;
1912         unsigned long selector;
1913         int rc;
1914
1915         rc = emulate_pop(ctxt, &selector, 2);
1916         if (rc != X86EMUL_CONTINUE)
1917                 return rc;
1918
1919         if (ctxt->modrm_reg == VCPU_SREG_SS)
1920                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1921         if (ctxt->op_bytes > 2)
1922                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1923
1924         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1925         return rc;
1926 }
1927
1928 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1929 {
1930         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1931         int rc = X86EMUL_CONTINUE;
1932         int reg = VCPU_REGS_RAX;
1933
1934         while (reg <= VCPU_REGS_RDI) {
1935                 (reg == VCPU_REGS_RSP) ?
1936                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1937
1938                 rc = em_push(ctxt);
1939                 if (rc != X86EMUL_CONTINUE)
1940                         return rc;
1941
1942                 ++reg;
1943         }
1944
1945         return rc;
1946 }
1947
1948 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1949 {
1950         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
1951         return em_push(ctxt);
1952 }
1953
1954 static int em_popa(struct x86_emulate_ctxt *ctxt)
1955 {
1956         int rc = X86EMUL_CONTINUE;
1957         int reg = VCPU_REGS_RDI;
1958         u32 val;
1959
1960         while (reg >= VCPU_REGS_RAX) {
1961                 if (reg == VCPU_REGS_RSP) {
1962                         rsp_increment(ctxt, ctxt->op_bytes);
1963                         --reg;
1964                 }
1965
1966                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
1967                 if (rc != X86EMUL_CONTINUE)
1968                         break;
1969                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
1970                 --reg;
1971         }
1972         return rc;
1973 }
1974
1975 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
1976 {
1977         const struct x86_emulate_ops *ops = ctxt->ops;
1978         int rc;
1979         struct desc_ptr dt;
1980         gva_t cs_addr;
1981         gva_t eip_addr;
1982         u16 cs, eip;
1983
1984         /* TODO: Add limit checks */
1985         ctxt->src.val = ctxt->eflags;
1986         rc = em_push(ctxt);
1987         if (rc != X86EMUL_CONTINUE)
1988                 return rc;
1989
1990         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
1991
1992         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
1993         rc = em_push(ctxt);
1994         if (rc != X86EMUL_CONTINUE)
1995                 return rc;
1996
1997         ctxt->src.val = ctxt->_eip;
1998         rc = em_push(ctxt);
1999         if (rc != X86EMUL_CONTINUE)
2000                 return rc;
2001
2002         ops->get_idt(ctxt, &dt);
2003
2004         eip_addr = dt.address + (irq << 2);
2005         cs_addr = dt.address + (irq << 2) + 2;
2006
2007         rc = ops->read_std(ctxt, cs_addr, &cs, 2, &ctxt->exception);
2008         if (rc != X86EMUL_CONTINUE)
2009                 return rc;
2010
2011         rc = ops->read_std(ctxt, eip_addr, &eip, 2, &ctxt->exception);
2012         if (rc != X86EMUL_CONTINUE)
2013                 return rc;
2014
2015         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2016         if (rc != X86EMUL_CONTINUE)
2017                 return rc;
2018
2019         ctxt->_eip = eip;
2020
2021         return rc;
2022 }
2023
2024 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2025 {
2026         int rc;
2027
2028         invalidate_registers(ctxt);
2029         rc = __emulate_int_real(ctxt, irq);
2030         if (rc == X86EMUL_CONTINUE)
2031                 writeback_registers(ctxt);
2032         return rc;
2033 }
2034
2035 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2036 {
2037         switch(ctxt->mode) {
2038         case X86EMUL_MODE_REAL:
2039                 return __emulate_int_real(ctxt, irq);
2040         case X86EMUL_MODE_VM86:
2041         case X86EMUL_MODE_PROT16:
2042         case X86EMUL_MODE_PROT32:
2043         case X86EMUL_MODE_PROT64:
2044         default:
2045                 /* Protected mode interrupts unimplemented yet */
2046                 return X86EMUL_UNHANDLEABLE;
2047         }
2048 }
2049
2050 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2051 {
2052         int rc = X86EMUL_CONTINUE;
2053         unsigned long temp_eip = 0;
2054         unsigned long temp_eflags = 0;
2055         unsigned long cs = 0;
2056         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2057                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2058                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2059                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2060                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2061                              X86_EFLAGS_FIXED;
2062         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2063                                   X86_EFLAGS_VIP;
2064
2065         /* TODO: Add stack limit check */
2066
2067         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2068
2069         if (rc != X86EMUL_CONTINUE)
2070                 return rc;
2071
2072         if (temp_eip & ~0xffff)
2073                 return emulate_gp(ctxt, 0);
2074
2075         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2076
2077         if (rc != X86EMUL_CONTINUE)
2078                 return rc;
2079
2080         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2081
2082         if (rc != X86EMUL_CONTINUE)
2083                 return rc;
2084
2085         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2086
2087         if (rc != X86EMUL_CONTINUE)
2088                 return rc;
2089
2090         ctxt->_eip = temp_eip;
2091
2092         if (ctxt->op_bytes == 4)
2093                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2094         else if (ctxt->op_bytes == 2) {
2095                 ctxt->eflags &= ~0xffff;
2096                 ctxt->eflags |= temp_eflags;
2097         }
2098
2099         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2100         ctxt->eflags |= X86_EFLAGS_FIXED;
2101         ctxt->ops->set_nmi_mask(ctxt, false);
2102
2103         return rc;
2104 }
2105
2106 static int em_iret(struct x86_emulate_ctxt *ctxt)
2107 {
2108         switch(ctxt->mode) {
2109         case X86EMUL_MODE_REAL:
2110                 return emulate_iret_real(ctxt);
2111         case X86EMUL_MODE_VM86:
2112         case X86EMUL_MODE_PROT16:
2113         case X86EMUL_MODE_PROT32:
2114         case X86EMUL_MODE_PROT64:
2115         default:
2116                 /* iret from protected mode unimplemented yet */
2117                 return X86EMUL_UNHANDLEABLE;
2118         }
2119 }
2120
2121 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2122 {
2123         int rc;
2124         unsigned short sel;
2125         struct desc_struct new_desc;
2126         u8 cpl = ctxt->ops->cpl(ctxt);
2127
2128         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2129
2130         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2131                                        X86_TRANSFER_CALL_JMP,
2132                                        &new_desc);
2133         if (rc != X86EMUL_CONTINUE)
2134                 return rc;
2135
2136         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2137         /* Error handling is not implemented. */
2138         if (rc != X86EMUL_CONTINUE)
2139                 return X86EMUL_UNHANDLEABLE;
2140
2141         return rc;
2142 }
2143
2144 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2145 {
2146         return assign_eip_near(ctxt, ctxt->src.val);
2147 }
2148
2149 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2150 {
2151         int rc;
2152         long int old_eip;
2153
2154         old_eip = ctxt->_eip;
2155         rc = assign_eip_near(ctxt, ctxt->src.val);
2156         if (rc != X86EMUL_CONTINUE)
2157                 return rc;
2158         ctxt->src.val = old_eip;
2159         rc = em_push(ctxt);
2160         return rc;
2161 }
2162
2163 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2164 {
2165         u64 old = ctxt->dst.orig_val64;
2166
2167         if (ctxt->dst.bytes == 16)
2168                 return X86EMUL_UNHANDLEABLE;
2169
2170         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2171             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2172                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2173                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2174                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2175         } else {
2176                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2177                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2178
2179                 ctxt->eflags |= X86_EFLAGS_ZF;
2180         }
2181         return X86EMUL_CONTINUE;
2182 }
2183
2184 static int em_ret(struct x86_emulate_ctxt *ctxt)
2185 {
2186         int rc;
2187         unsigned long eip;
2188
2189         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2190         if (rc != X86EMUL_CONTINUE)
2191                 return rc;
2192
2193         return assign_eip_near(ctxt, eip);
2194 }
2195
2196 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2197 {
2198         int rc;
2199         unsigned long eip, cs;
2200         int cpl = ctxt->ops->cpl(ctxt);
2201         struct desc_struct new_desc;
2202
2203         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2204         if (rc != X86EMUL_CONTINUE)
2205                 return rc;
2206         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2207         if (rc != X86EMUL_CONTINUE)
2208                 return rc;
2209         /* Outer-privilege level return is not implemented */
2210         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2211                 return X86EMUL_UNHANDLEABLE;
2212         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2213                                        X86_TRANSFER_RET,
2214                                        &new_desc);
2215         if (rc != X86EMUL_CONTINUE)
2216                 return rc;
2217         rc = assign_eip_far(ctxt, eip, &new_desc);
2218         /* Error handling is not implemented. */
2219         if (rc != X86EMUL_CONTINUE)
2220                 return X86EMUL_UNHANDLEABLE;
2221
2222         return rc;
2223 }
2224
2225 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2226 {
2227         int rc;
2228
2229         rc = em_ret_far(ctxt);
2230         if (rc != X86EMUL_CONTINUE)
2231                 return rc;
2232         rsp_increment(ctxt, ctxt->src.val);
2233         return X86EMUL_CONTINUE;
2234 }
2235
2236 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2237 {
2238         /* Save real source value, then compare EAX against destination. */
2239         ctxt->dst.orig_val = ctxt->dst.val;
2240         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2241         ctxt->src.orig_val = ctxt->src.val;
2242         ctxt->src.val = ctxt->dst.orig_val;
2243         fastop(ctxt, em_cmp);
2244
2245         if (ctxt->eflags & X86_EFLAGS_ZF) {
2246                 /* Success: write back to memory; no update of EAX */
2247                 ctxt->src.type = OP_NONE;
2248                 ctxt->dst.val = ctxt->src.orig_val;
2249         } else {
2250                 /* Failure: write the value we saw to EAX. */
2251                 ctxt->src.type = OP_REG;
2252                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2253                 ctxt->src.val = ctxt->dst.orig_val;
2254                 /* Create write-cycle to dest by writing the same value */
2255                 ctxt->dst.val = ctxt->dst.orig_val;
2256         }
2257         return X86EMUL_CONTINUE;
2258 }
2259
2260 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2261 {
2262         int seg = ctxt->src2.val;
2263         unsigned short sel;
2264         int rc;
2265
2266         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2267
2268         rc = load_segment_descriptor(ctxt, sel, seg);
2269         if (rc != X86EMUL_CONTINUE)
2270                 return rc;
2271
2272         ctxt->dst.val = ctxt->src.val;
2273         return rc;
2274 }
2275
2276 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2277 {
2278         u32 eax, ebx, ecx, edx;
2279
2280         eax = 0x80000001;
2281         ecx = 0;
2282         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2283         return edx & bit(X86_FEATURE_LM);
2284 }
2285
2286 #define GET_SMSTATE(type, smbase, offset)                                 \
2287         ({                                                                \
2288          type __val;                                                      \
2289          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2290                                       sizeof(__val));                     \
2291          if (r != X86EMUL_CONTINUE)                                       \
2292                  return X86EMUL_UNHANDLEABLE;                             \
2293          __val;                                                           \
2294         })
2295
2296 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2297 {
2298         desc->g    = (flags >> 23) & 1;
2299         desc->d    = (flags >> 22) & 1;
2300         desc->l    = (flags >> 21) & 1;
2301         desc->avl  = (flags >> 20) & 1;
2302         desc->p    = (flags >> 15) & 1;
2303         desc->dpl  = (flags >> 13) & 3;
2304         desc->s    = (flags >> 12) & 1;
2305         desc->type = (flags >>  8) & 15;
2306 }
2307
2308 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2309 {
2310         struct desc_struct desc;
2311         int offset;
2312         u16 selector;
2313
2314         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2315
2316         if (n < 3)
2317                 offset = 0x7f84 + n * 12;
2318         else
2319                 offset = 0x7f2c + (n - 3) * 12;
2320
2321         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2322         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2323         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2324         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2325         return X86EMUL_CONTINUE;
2326 }
2327
2328 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2329 {
2330         struct desc_struct desc;
2331         int offset;
2332         u16 selector;
2333         u32 base3;
2334
2335         offset = 0x7e00 + n * 16;
2336
2337         selector =                GET_SMSTATE(u16, smbase, offset);
2338         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2339         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2340         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2341         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2342
2343         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2344         return X86EMUL_CONTINUE;
2345 }
2346
2347 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2348                                      u64 cr0, u64 cr4)
2349 {
2350         int bad;
2351
2352         /*
2353          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2354          * Then enable protected mode.  However, PCID cannot be enabled
2355          * if EFER.LMA=0, so set it separately.
2356          */
2357         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2358         if (bad)
2359                 return X86EMUL_UNHANDLEABLE;
2360
2361         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2362         if (bad)
2363                 return X86EMUL_UNHANDLEABLE;
2364
2365         if (cr4 & X86_CR4_PCIDE) {
2366                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2367                 if (bad)
2368                         return X86EMUL_UNHANDLEABLE;
2369         }
2370
2371         return X86EMUL_CONTINUE;
2372 }
2373
2374 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2375 {
2376         struct desc_struct desc;
2377         struct desc_ptr dt;
2378         u16 selector;
2379         u32 val, cr0, cr4;
2380         int i;
2381
2382         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2383         ctxt->ops->set_cr(ctxt, 3, GET_SMSTATE(u32, smbase, 0x7ff8));
2384         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2385         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2386
2387         for (i = 0; i < 8; i++)
2388                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2389
2390         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2391         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2392         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2393         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2394
2395         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2396         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2397         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2398         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2399         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2400
2401         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2402         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2403         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2404         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2405         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2406
2407         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2408         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2409         ctxt->ops->set_gdt(ctxt, &dt);
2410
2411         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2412         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2413         ctxt->ops->set_idt(ctxt, &dt);
2414
2415         for (i = 0; i < 6; i++) {
2416                 int r = rsm_load_seg_32(ctxt, smbase, i);
2417                 if (r != X86EMUL_CONTINUE)
2418                         return r;
2419         }
2420
2421         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2422
2423         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2424
2425         return rsm_enter_protected_mode(ctxt, cr0, cr4);
2426 }
2427
2428 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2429 {
2430         struct desc_struct desc;
2431         struct desc_ptr dt;
2432         u64 val, cr0, cr4;
2433         u32 base3;
2434         u16 selector;
2435         int i, r;
2436
2437         for (i = 0; i < 16; i++)
2438                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2439
2440         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2441         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2442
2443         val = GET_SMSTATE(u32, smbase, 0x7f68);
2444         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2445         val = GET_SMSTATE(u32, smbase, 0x7f60);
2446         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2447
2448         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2449         ctxt->ops->set_cr(ctxt, 3,  GET_SMSTATE(u64, smbase, 0x7f50));
2450         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2451         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2452         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2453         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2454
2455         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2456         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2457         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2458         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2459         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2460         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2461
2462         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2463         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2464         ctxt->ops->set_idt(ctxt, &dt);
2465
2466         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2467         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2468         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2469         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2470         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2471         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2472
2473         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2474         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2475         ctxt->ops->set_gdt(ctxt, &dt);
2476
2477         r = rsm_enter_protected_mode(ctxt, cr0, cr4);
2478         if (r != X86EMUL_CONTINUE)
2479                 return r;
2480
2481         for (i = 0; i < 6; i++) {
2482                 r = rsm_load_seg_64(ctxt, smbase, i);
2483                 if (r != X86EMUL_CONTINUE)
2484                         return r;
2485         }
2486
2487         return X86EMUL_CONTINUE;
2488 }
2489
2490 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2491 {
2492         unsigned long cr0, cr4, efer;
2493         u64 smbase;
2494         int ret;
2495
2496         if ((ctxt->emul_flags & X86EMUL_SMM_MASK) == 0)
2497                 return emulate_ud(ctxt);
2498
2499         /*
2500          * Get back to real mode, to prepare a safe state in which to load
2501          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2502          * supports long mode.
2503          */
2504         cr4 = ctxt->ops->get_cr(ctxt, 4);
2505         if (emulator_has_longmode(ctxt)) {
2506                 struct desc_struct cs_desc;
2507
2508                 /* Zero CR4.PCIDE before CR0.PG.  */
2509                 if (cr4 & X86_CR4_PCIDE) {
2510                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2511                         cr4 &= ~X86_CR4_PCIDE;
2512                 }
2513
2514                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2515                 memset(&cs_desc, 0, sizeof(cs_desc));
2516                 cs_desc.type = 0xb;
2517                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2518                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2519         }
2520
2521         /* For the 64-bit case, this will clear EFER.LMA.  */
2522         cr0 = ctxt->ops->get_cr(ctxt, 0);
2523         if (cr0 & X86_CR0_PE)
2524                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2525
2526         /* Now clear CR4.PAE (which must be done before clearing EFER.LME).  */
2527         if (cr4 & X86_CR4_PAE)
2528                 ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2529
2530         /* And finally go back to 32-bit mode.  */
2531         efer = 0;
2532         ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2533
2534         smbase = ctxt->ops->get_smbase(ctxt);
2535         if (emulator_has_longmode(ctxt))
2536                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2537         else
2538                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2539
2540         if (ret != X86EMUL_CONTINUE) {
2541                 /* FIXME: should triple fault */
2542                 return X86EMUL_UNHANDLEABLE;
2543         }
2544
2545         if ((ctxt->emul_flags & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2546                 ctxt->ops->set_nmi_mask(ctxt, false);
2547
2548         ctxt->emul_flags &= ~X86EMUL_SMM_INSIDE_NMI_MASK;
2549         ctxt->emul_flags &= ~X86EMUL_SMM_MASK;
2550         return X86EMUL_CONTINUE;
2551 }
2552
2553 static void
2554 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2555                         struct desc_struct *cs, struct desc_struct *ss)
2556 {
2557         cs->l = 0;              /* will be adjusted later */
2558         set_desc_base(cs, 0);   /* flat segment */
2559         cs->g = 1;              /* 4kb granularity */
2560         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2561         cs->type = 0x0b;        /* Read, Execute, Accessed */
2562         cs->s = 1;
2563         cs->dpl = 0;            /* will be adjusted later */
2564         cs->p = 1;
2565         cs->d = 1;
2566         cs->avl = 0;
2567
2568         set_desc_base(ss, 0);   /* flat segment */
2569         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2570         ss->g = 1;              /* 4kb granularity */
2571         ss->s = 1;
2572         ss->type = 0x03;        /* Read/Write, Accessed */
2573         ss->d = 1;              /* 32bit stack segment */
2574         ss->dpl = 0;
2575         ss->p = 1;
2576         ss->l = 0;
2577         ss->avl = 0;
2578 }
2579
2580 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2581 {
2582         u32 eax, ebx, ecx, edx;
2583
2584         eax = ecx = 0;
2585         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2586         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2587                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2588                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2589 }
2590
2591 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2592 {
2593         const struct x86_emulate_ops *ops = ctxt->ops;
2594         u32 eax, ebx, ecx, edx;
2595
2596         /*
2597          * syscall should always be enabled in longmode - so only become
2598          * vendor specific (cpuid) if other modes are active...
2599          */
2600         if (ctxt->mode == X86EMUL_MODE_PROT64)
2601                 return true;
2602
2603         eax = 0x00000000;
2604         ecx = 0x00000000;
2605         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2606         /*
2607          * Intel ("GenuineIntel")
2608          * remark: Intel CPUs only support "syscall" in 64bit
2609          * longmode. Also an 64bit guest with a
2610          * 32bit compat-app running will #UD !! While this
2611          * behaviour can be fixed (by emulating) into AMD
2612          * response - CPUs of AMD can't behave like Intel.
2613          */
2614         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2615             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2616             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2617                 return false;
2618
2619         /* AMD ("AuthenticAMD") */
2620         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2621             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2622             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2623                 return true;
2624
2625         /* AMD ("AMDisbetter!") */
2626         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2627             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2628             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2629                 return true;
2630
2631         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2632         return false;
2633 }
2634
2635 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2636 {
2637         const struct x86_emulate_ops *ops = ctxt->ops;
2638         struct desc_struct cs, ss;
2639         u64 msr_data;
2640         u16 cs_sel, ss_sel;
2641         u64 efer = 0;
2642
2643         /* syscall is not available in real mode */
2644         if (ctxt->mode == X86EMUL_MODE_REAL ||
2645             ctxt->mode == X86EMUL_MODE_VM86)
2646                 return emulate_ud(ctxt);
2647
2648         if (!(em_syscall_is_enabled(ctxt)))
2649                 return emulate_ud(ctxt);
2650
2651         ops->get_msr(ctxt, MSR_EFER, &efer);
2652         setup_syscalls_segments(ctxt, &cs, &ss);
2653
2654         if (!(efer & EFER_SCE))
2655                 return emulate_ud(ctxt);
2656
2657         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2658         msr_data >>= 32;
2659         cs_sel = (u16)(msr_data & 0xfffc);
2660         ss_sel = (u16)(msr_data + 8);
2661
2662         if (efer & EFER_LMA) {
2663                 cs.d = 0;
2664                 cs.l = 1;
2665         }
2666         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2667         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2668
2669         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2670         if (efer & EFER_LMA) {
2671 #ifdef CONFIG_X86_64
2672                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2673
2674                 ops->get_msr(ctxt,
2675                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2676                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2677                 ctxt->_eip = msr_data;
2678
2679                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2680                 ctxt->eflags &= ~msr_data;
2681                 ctxt->eflags |= X86_EFLAGS_FIXED;
2682 #endif
2683         } else {
2684                 /* legacy mode */
2685                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2686                 ctxt->_eip = (u32)msr_data;
2687
2688                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2689         }
2690
2691         return X86EMUL_CONTINUE;
2692 }
2693
2694 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2695 {
2696         const struct x86_emulate_ops *ops = ctxt->ops;
2697         struct desc_struct cs, ss;
2698         u64 msr_data;
2699         u16 cs_sel, ss_sel;
2700         u64 efer = 0;
2701
2702         ops->get_msr(ctxt, MSR_EFER, &efer);
2703         /* inject #GP if in real mode */
2704         if (ctxt->mode == X86EMUL_MODE_REAL)
2705                 return emulate_gp(ctxt, 0);
2706
2707         /*
2708          * Not recognized on AMD in compat mode (but is recognized in legacy
2709          * mode).
2710          */
2711         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2712             && !vendor_intel(ctxt))
2713                 return emulate_ud(ctxt);
2714
2715         /* sysenter/sysexit have not been tested in 64bit mode. */
2716         if (ctxt->mode == X86EMUL_MODE_PROT64)
2717                 return X86EMUL_UNHANDLEABLE;
2718
2719         setup_syscalls_segments(ctxt, &cs, &ss);
2720
2721         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2722         if ((msr_data & 0xfffc) == 0x0)
2723                 return emulate_gp(ctxt, 0);
2724
2725         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2726         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2727         ss_sel = cs_sel + 8;
2728         if (efer & EFER_LMA) {
2729                 cs.d = 0;
2730                 cs.l = 1;
2731         }
2732
2733         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2734         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2735
2736         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2737         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2738
2739         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2740         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2741                                                               (u32)msr_data;
2742
2743         return X86EMUL_CONTINUE;
2744 }
2745
2746 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2747 {
2748         const struct x86_emulate_ops *ops = ctxt->ops;
2749         struct desc_struct cs, ss;
2750         u64 msr_data, rcx, rdx;
2751         int usermode;
2752         u16 cs_sel = 0, ss_sel = 0;
2753
2754         /* inject #GP if in real mode or Virtual 8086 mode */
2755         if (ctxt->mode == X86EMUL_MODE_REAL ||
2756             ctxt->mode == X86EMUL_MODE_VM86)
2757                 return emulate_gp(ctxt, 0);
2758
2759         setup_syscalls_segments(ctxt, &cs, &ss);
2760
2761         if ((ctxt->rex_prefix & 0x8) != 0x0)
2762                 usermode = X86EMUL_MODE_PROT64;
2763         else
2764                 usermode = X86EMUL_MODE_PROT32;
2765
2766         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2767         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2768
2769         cs.dpl = 3;
2770         ss.dpl = 3;
2771         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2772         switch (usermode) {
2773         case X86EMUL_MODE_PROT32:
2774                 cs_sel = (u16)(msr_data + 16);
2775                 if ((msr_data & 0xfffc) == 0x0)
2776                         return emulate_gp(ctxt, 0);
2777                 ss_sel = (u16)(msr_data + 24);
2778                 rcx = (u32)rcx;
2779                 rdx = (u32)rdx;
2780                 break;
2781         case X86EMUL_MODE_PROT64:
2782                 cs_sel = (u16)(msr_data + 32);
2783                 if (msr_data == 0x0)
2784                         return emulate_gp(ctxt, 0);
2785                 ss_sel = cs_sel + 8;
2786                 cs.d = 0;
2787                 cs.l = 1;
2788                 if (is_noncanonical_address(rcx) ||
2789                     is_noncanonical_address(rdx))
2790                         return emulate_gp(ctxt, 0);
2791                 break;
2792         }
2793         cs_sel |= SEGMENT_RPL_MASK;
2794         ss_sel |= SEGMENT_RPL_MASK;
2795
2796         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2797         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2798
2799         ctxt->_eip = rdx;
2800         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2801
2802         return X86EMUL_CONTINUE;
2803 }
2804
2805 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2806 {
2807         int iopl;
2808         if (ctxt->mode == X86EMUL_MODE_REAL)
2809                 return false;
2810         if (ctxt->mode == X86EMUL_MODE_VM86)
2811                 return true;
2812         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2813         return ctxt->ops->cpl(ctxt) > iopl;
2814 }
2815
2816 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2817                                             u16 port, u16 len)
2818 {
2819         const struct x86_emulate_ops *ops = ctxt->ops;
2820         struct desc_struct tr_seg;
2821         u32 base3;
2822         int r;
2823         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2824         unsigned mask = (1 << len) - 1;
2825         unsigned long base;
2826
2827         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2828         if (!tr_seg.p)
2829                 return false;
2830         if (desc_limit_scaled(&tr_seg) < 103)
2831                 return false;
2832         base = get_desc_base(&tr_seg);
2833 #ifdef CONFIG_X86_64
2834         base |= ((u64)base3) << 32;
2835 #endif
2836         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL);
2837         if (r != X86EMUL_CONTINUE)
2838                 return false;
2839         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2840                 return false;
2841         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL);
2842         if (r != X86EMUL_CONTINUE)
2843                 return false;
2844         if ((perm >> bit_idx) & mask)
2845                 return false;
2846         return true;
2847 }
2848
2849 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2850                                  u16 port, u16 len)
2851 {
2852         if (ctxt->perm_ok)
2853                 return true;
2854
2855         if (emulator_bad_iopl(ctxt))
2856                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2857                         return false;
2858
2859         ctxt->perm_ok = true;
2860
2861         return true;
2862 }
2863
2864 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2865 {
2866         /*
2867          * Intel CPUs mask the counter and pointers in quite strange
2868          * manner when ECX is zero due to REP-string optimizations.
2869          */
2870 #ifdef CONFIG_X86_64
2871         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2872                 return;
2873
2874         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2875
2876         switch (ctxt->b) {
2877         case 0xa4:      /* movsb */
2878         case 0xa5:      /* movsd/w */
2879                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2880                 /* fall through */
2881         case 0xaa:      /* stosb */
2882         case 0xab:      /* stosd/w */
2883                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2884         }
2885 #endif
2886 }
2887
2888 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2889                                 struct tss_segment_16 *tss)
2890 {
2891         tss->ip = ctxt->_eip;
2892         tss->flag = ctxt->eflags;
2893         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2894         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2895         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2896         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2897         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2898         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2899         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2900         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2901
2902         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2903         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2904         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2905         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2906         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2907 }
2908
2909 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2910                                  struct tss_segment_16 *tss)
2911 {
2912         int ret;
2913         u8 cpl;
2914
2915         ctxt->_eip = tss->ip;
2916         ctxt->eflags = tss->flag | 2;
2917         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2918         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2919         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2920         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2921         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2922         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2923         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2924         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2925
2926         /*
2927          * SDM says that segment selectors are loaded before segment
2928          * descriptors
2929          */
2930         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
2931         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
2932         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
2933         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
2934         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
2935
2936         cpl = tss->cs & 3;
2937
2938         /*
2939          * Now load segment descriptors. If fault happens at this stage
2940          * it is handled in a context of new task
2941          */
2942         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
2943                                         X86_TRANSFER_TASK_SWITCH, NULL);
2944         if (ret != X86EMUL_CONTINUE)
2945                 return ret;
2946         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
2947                                         X86_TRANSFER_TASK_SWITCH, NULL);
2948         if (ret != X86EMUL_CONTINUE)
2949                 return ret;
2950         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
2951                                         X86_TRANSFER_TASK_SWITCH, NULL);
2952         if (ret != X86EMUL_CONTINUE)
2953                 return ret;
2954         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
2955                                         X86_TRANSFER_TASK_SWITCH, NULL);
2956         if (ret != X86EMUL_CONTINUE)
2957                 return ret;
2958         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
2959                                         X86_TRANSFER_TASK_SWITCH, NULL);
2960         if (ret != X86EMUL_CONTINUE)
2961                 return ret;
2962
2963         return X86EMUL_CONTINUE;
2964 }
2965
2966 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
2967                           u16 tss_selector, u16 old_tss_sel,
2968                           ulong old_tss_base, struct desc_struct *new_desc)
2969 {
2970         const struct x86_emulate_ops *ops = ctxt->ops;
2971         struct tss_segment_16 tss_seg;
2972         int ret;
2973         u32 new_tss_base = get_desc_base(new_desc);
2974
2975         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2976                             &ctxt->exception);
2977         if (ret != X86EMUL_CONTINUE)
2978                 return ret;
2979
2980         save_state_to_tss16(ctxt, &tss_seg);
2981
2982         ret = ops->write_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
2983                              &ctxt->exception);
2984         if (ret != X86EMUL_CONTINUE)
2985                 return ret;
2986
2987         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
2988                             &ctxt->exception);
2989         if (ret != X86EMUL_CONTINUE)
2990                 return ret;
2991
2992         if (old_tss_sel != 0xffff) {
2993                 tss_seg.prev_task_link = old_tss_sel;
2994
2995                 ret = ops->write_std(ctxt, new_tss_base,
2996                                      &tss_seg.prev_task_link,
2997                                      sizeof tss_seg.prev_task_link,
2998                                      &ctxt->exception);
2999                 if (ret != X86EMUL_CONTINUE)
3000                         return ret;
3001         }
3002
3003         return load_state_from_tss16(ctxt, &tss_seg);
3004 }
3005
3006 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3007                                 struct tss_segment_32 *tss)
3008 {
3009         /* CR3 and ldt selector are not saved intentionally */
3010         tss->eip = ctxt->_eip;
3011         tss->eflags = ctxt->eflags;
3012         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3013         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3014         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3015         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3016         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3017         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3018         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3019         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3020
3021         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3022         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3023         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3024         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3025         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3026         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3027 }
3028
3029 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3030                                  struct tss_segment_32 *tss)
3031 {
3032         int ret;
3033         u8 cpl;
3034
3035         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3036                 return emulate_gp(ctxt, 0);
3037         ctxt->_eip = tss->eip;
3038         ctxt->eflags = tss->eflags | 2;
3039
3040         /* General purpose registers */
3041         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3042         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3043         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3044         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3045         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3046         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3047         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3048         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3049
3050         /*
3051          * SDM says that segment selectors are loaded before segment
3052          * descriptors.  This is important because CPL checks will
3053          * use CS.RPL.
3054          */
3055         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3056         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3057         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3058         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3059         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3060         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3061         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3062
3063         /*
3064          * If we're switching between Protected Mode and VM86, we need to make
3065          * sure to update the mode before loading the segment descriptors so
3066          * that the selectors are interpreted correctly.
3067          */
3068         if (ctxt->eflags & X86_EFLAGS_VM) {
3069                 ctxt->mode = X86EMUL_MODE_VM86;
3070                 cpl = 3;
3071         } else {
3072                 ctxt->mode = X86EMUL_MODE_PROT32;
3073                 cpl = tss->cs & 3;
3074         }
3075
3076         /*
3077          * Now load segment descriptors. If fault happenes at this stage
3078          * it is handled in a context of new task
3079          */
3080         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3081                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3082         if (ret != X86EMUL_CONTINUE)
3083                 return ret;
3084         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3085                                         X86_TRANSFER_TASK_SWITCH, NULL);
3086         if (ret != X86EMUL_CONTINUE)
3087                 return ret;
3088         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3089                                         X86_TRANSFER_TASK_SWITCH, NULL);
3090         if (ret != X86EMUL_CONTINUE)
3091                 return ret;
3092         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3093                                         X86_TRANSFER_TASK_SWITCH, NULL);
3094         if (ret != X86EMUL_CONTINUE)
3095                 return ret;
3096         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3097                                         X86_TRANSFER_TASK_SWITCH, NULL);
3098         if (ret != X86EMUL_CONTINUE)
3099                 return ret;
3100         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3101                                         X86_TRANSFER_TASK_SWITCH, NULL);
3102         if (ret != X86EMUL_CONTINUE)
3103                 return ret;
3104         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3105                                         X86_TRANSFER_TASK_SWITCH, NULL);
3106
3107         return ret;
3108 }
3109
3110 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3111                           u16 tss_selector, u16 old_tss_sel,
3112                           ulong old_tss_base, struct desc_struct *new_desc)
3113 {
3114         const struct x86_emulate_ops *ops = ctxt->ops;
3115         struct tss_segment_32 tss_seg;
3116         int ret;
3117         u32 new_tss_base = get_desc_base(new_desc);
3118         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3119         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3120
3121         ret = ops->read_std(ctxt, old_tss_base, &tss_seg, sizeof tss_seg,
3122                             &ctxt->exception);
3123         if (ret != X86EMUL_CONTINUE)
3124                 return ret;
3125
3126         save_state_to_tss32(ctxt, &tss_seg);
3127
3128         /* Only GP registers and segment selectors are saved */
3129         ret = ops->write_std(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3130                              ldt_sel_offset - eip_offset, &ctxt->exception);
3131         if (ret != X86EMUL_CONTINUE)
3132                 return ret;
3133
3134         ret = ops->read_std(ctxt, new_tss_base, &tss_seg, sizeof tss_seg,
3135                             &ctxt->exception);
3136         if (ret != X86EMUL_CONTINUE)
3137                 return ret;
3138
3139         if (old_tss_sel != 0xffff) {
3140                 tss_seg.prev_task_link = old_tss_sel;
3141
3142                 ret = ops->write_std(ctxt, new_tss_base,
3143                                      &tss_seg.prev_task_link,
3144                                      sizeof tss_seg.prev_task_link,
3145                                      &ctxt->exception);
3146                 if (ret != X86EMUL_CONTINUE)
3147                         return ret;
3148         }
3149
3150         return load_state_from_tss32(ctxt, &tss_seg);
3151 }
3152
3153 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3154                                    u16 tss_selector, int idt_index, int reason,
3155                                    bool has_error_code, u32 error_code)
3156 {
3157         const struct x86_emulate_ops *ops = ctxt->ops;
3158         struct desc_struct curr_tss_desc, next_tss_desc;
3159         int ret;
3160         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3161         ulong old_tss_base =
3162                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3163         u32 desc_limit;
3164         ulong desc_addr, dr7;
3165
3166         /* FIXME: old_tss_base == ~0 ? */
3167
3168         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3169         if (ret != X86EMUL_CONTINUE)
3170                 return ret;
3171         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3172         if (ret != X86EMUL_CONTINUE)
3173                 return ret;
3174
3175         /* FIXME: check that next_tss_desc is tss */
3176
3177         /*
3178          * Check privileges. The three cases are task switch caused by...
3179          *
3180          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3181          * 2. Exception/IRQ/iret: No check is performed
3182          * 3. jmp/call to TSS/task-gate: No check is performed since the
3183          *    hardware checks it before exiting.
3184          */
3185         if (reason == TASK_SWITCH_GATE) {
3186                 if (idt_index != -1) {
3187                         /* Software interrupts */
3188                         struct desc_struct task_gate_desc;
3189                         int dpl;
3190
3191                         ret = read_interrupt_descriptor(ctxt, idt_index,
3192                                                         &task_gate_desc);
3193                         if (ret != X86EMUL_CONTINUE)
3194                                 return ret;
3195
3196                         dpl = task_gate_desc.dpl;
3197                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3198                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3199                 }
3200         }
3201
3202         desc_limit = desc_limit_scaled(&next_tss_desc);
3203         if (!next_tss_desc.p ||
3204             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3205              desc_limit < 0x2b)) {
3206                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3207         }
3208
3209         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3210                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3211                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3212         }
3213
3214         if (reason == TASK_SWITCH_IRET)
3215                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3216
3217         /* set back link to prev task only if NT bit is set in eflags
3218            note that old_tss_sel is not used after this point */
3219         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3220                 old_tss_sel = 0xffff;
3221
3222         if (next_tss_desc.type & 8)
3223                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3224                                      old_tss_base, &next_tss_desc);
3225         else
3226                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3227                                      old_tss_base, &next_tss_desc);
3228         if (ret != X86EMUL_CONTINUE)
3229                 return ret;
3230
3231         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3232                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3233
3234         if (reason != TASK_SWITCH_IRET) {
3235                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3236                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3237         }
3238
3239         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3240         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3241
3242         if (has_error_code) {
3243                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3244                 ctxt->lock_prefix = 0;
3245                 ctxt->src.val = (unsigned long) error_code;
3246                 ret = em_push(ctxt);
3247         }
3248
3249         ops->get_dr(ctxt, 7, &dr7);
3250         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3251
3252         return ret;
3253 }
3254
3255 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3256                          u16 tss_selector, int idt_index, int reason,
3257                          bool has_error_code, u32 error_code)
3258 {
3259         int rc;
3260
3261         invalidate_registers(ctxt);
3262         ctxt->_eip = ctxt->eip;
3263         ctxt->dst.type = OP_NONE;
3264
3265         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3266                                      has_error_code, error_code);
3267
3268         if (rc == X86EMUL_CONTINUE) {
3269                 ctxt->eip = ctxt->_eip;
3270                 writeback_registers(ctxt);
3271         }
3272
3273         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3274 }
3275
3276 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3277                 struct operand *op)
3278 {
3279         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3280
3281         register_address_increment(ctxt, reg, df * op->bytes);
3282         op->addr.mem.ea = register_address(ctxt, reg);
3283 }
3284
3285 static int em_das(struct x86_emulate_ctxt *ctxt)
3286 {
3287         u8 al, old_al;
3288         bool af, cf, old_cf;
3289
3290         cf = ctxt->eflags & X86_EFLAGS_CF;
3291         al = ctxt->dst.val;
3292
3293         old_al = al;
3294         old_cf = cf;
3295         cf = false;
3296         af = ctxt->eflags & X86_EFLAGS_AF;
3297         if ((al & 0x0f) > 9 || af) {
3298                 al -= 6;
3299                 cf = old_cf | (al >= 250);
3300                 af = true;
3301         } else {
3302                 af = false;
3303         }
3304         if (old_al > 0x99 || old_cf) {
3305                 al -= 0x60;
3306                 cf = true;
3307         }
3308
3309         ctxt->dst.val = al;
3310         /* Set PF, ZF, SF */
3311         ctxt->src.type = OP_IMM;
3312         ctxt->src.val = 0;
3313         ctxt->src.bytes = 1;
3314         fastop(ctxt, em_or);
3315         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3316         if (cf)
3317                 ctxt->eflags |= X86_EFLAGS_CF;
3318         if (af)
3319                 ctxt->eflags |= X86_EFLAGS_AF;
3320         return X86EMUL_CONTINUE;
3321 }
3322
3323 static int em_aam(struct x86_emulate_ctxt *ctxt)
3324 {
3325         u8 al, ah;
3326
3327         if (ctxt->src.val == 0)
3328                 return emulate_de(ctxt);
3329
3330         al = ctxt->dst.val & 0xff;
3331         ah = al / ctxt->src.val;
3332         al %= ctxt->src.val;
3333
3334         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3335
3336         /* Set PF, ZF, SF */
3337         ctxt->src.type = OP_IMM;
3338         ctxt->src.val = 0;
3339         ctxt->src.bytes = 1;
3340         fastop(ctxt, em_or);
3341
3342         return X86EMUL_CONTINUE;
3343 }
3344
3345 static int em_aad(struct x86_emulate_ctxt *ctxt)
3346 {
3347         u8 al = ctxt->dst.val & 0xff;
3348         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3349
3350         al = (al + (ah * ctxt->src.val)) & 0xff;
3351
3352         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3353
3354         /* Set PF, ZF, SF */
3355         ctxt->src.type = OP_IMM;
3356         ctxt->src.val = 0;
3357         ctxt->src.bytes = 1;
3358         fastop(ctxt, em_or);
3359
3360         return X86EMUL_CONTINUE;
3361 }
3362
3363 static int em_call(struct x86_emulate_ctxt *ctxt)
3364 {
3365         int rc;
3366         long rel = ctxt->src.val;
3367
3368         ctxt->src.val = (unsigned long)ctxt->_eip;
3369         rc = jmp_rel(ctxt, rel);
3370         if (rc != X86EMUL_CONTINUE)
3371                 return rc;
3372         return em_push(ctxt);
3373 }
3374
3375 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3376 {
3377         u16 sel, old_cs;
3378         ulong old_eip;
3379         int rc;
3380         struct desc_struct old_desc, new_desc;
3381         const struct x86_emulate_ops *ops = ctxt->ops;
3382         int cpl = ctxt->ops->cpl(ctxt);
3383         enum x86emul_mode prev_mode = ctxt->mode;
3384
3385         old_eip = ctxt->_eip;
3386         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3387
3388         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3389         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3390                                        X86_TRANSFER_CALL_JMP, &new_desc);
3391         if (rc != X86EMUL_CONTINUE)
3392                 return rc;
3393
3394         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3395         if (rc != X86EMUL_CONTINUE)
3396                 goto fail;
3397
3398         ctxt->src.val = old_cs;
3399         rc = em_push(ctxt);
3400         if (rc != X86EMUL_CONTINUE)
3401                 goto fail;
3402
3403         ctxt->src.val = old_eip;
3404         rc = em_push(ctxt);
3405         /* If we failed, we tainted the memory, but the very least we should
3406            restore cs */
3407         if (rc != X86EMUL_CONTINUE) {
3408                 pr_warn_once("faulting far call emulation tainted memory\n");
3409                 goto fail;
3410         }
3411         return rc;
3412 fail:
3413         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3414         ctxt->mode = prev_mode;
3415         return rc;
3416
3417 }
3418
3419 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3420 {
3421         int rc;
3422         unsigned long eip;
3423
3424         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3425         if (rc != X86EMUL_CONTINUE)
3426                 return rc;
3427         rc = assign_eip_near(ctxt, eip);
3428         if (rc != X86EMUL_CONTINUE)
3429                 return rc;
3430         rsp_increment(ctxt, ctxt->src.val);
3431         return X86EMUL_CONTINUE;
3432 }
3433
3434 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3435 {
3436         /* Write back the register source. */
3437         ctxt->src.val = ctxt->dst.val;
3438         write_register_operand(&ctxt->src);
3439
3440         /* Write back the memory destination with implicit LOCK prefix. */
3441         ctxt->dst.val = ctxt->src.orig_val;
3442         ctxt->lock_prefix = 1;
3443         return X86EMUL_CONTINUE;
3444 }
3445
3446 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3447 {
3448         ctxt->dst.val = ctxt->src2.val;
3449         return fastop(ctxt, em_imul);
3450 }
3451
3452 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3453 {
3454         ctxt->dst.type = OP_REG;
3455         ctxt->dst.bytes = ctxt->src.bytes;
3456         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3457         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3458
3459         return X86EMUL_CONTINUE;
3460 }
3461
3462 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3463 {
3464         u64 tsc = 0;
3465
3466         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3467         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3468         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3469         return X86EMUL_CONTINUE;
3470 }
3471
3472 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3473 {
3474         u64 pmc;
3475
3476         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3477                 return emulate_gp(ctxt, 0);
3478         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3479         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3480         return X86EMUL_CONTINUE;
3481 }
3482
3483 static int em_mov(struct x86_emulate_ctxt *ctxt)
3484 {
3485         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3486         return X86EMUL_CONTINUE;
3487 }
3488
3489 #define FFL(x) bit(X86_FEATURE_##x)
3490
3491 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3492 {
3493         u32 ebx, ecx, edx, eax = 1;
3494         u16 tmp;
3495
3496         /*
3497          * Check MOVBE is set in the guest-visible CPUID leaf.
3498          */
3499         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3500         if (!(ecx & FFL(MOVBE)))
3501                 return emulate_ud(ctxt);
3502
3503         switch (ctxt->op_bytes) {
3504         case 2:
3505                 /*
3506                  * From MOVBE definition: "...When the operand size is 16 bits,
3507                  * the upper word of the destination register remains unchanged
3508                  * ..."
3509                  *
3510                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3511                  * rules so we have to do the operation almost per hand.
3512                  */
3513                 tmp = (u16)ctxt->src.val;
3514                 ctxt->dst.val &= ~0xffffUL;
3515                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3516                 break;
3517         case 4:
3518                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3519                 break;
3520         case 8:
3521                 ctxt->dst.val = swab64(ctxt->src.val);
3522                 break;
3523         default:
3524                 BUG();
3525         }
3526         return X86EMUL_CONTINUE;
3527 }
3528
3529 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3530 {
3531         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3532                 return emulate_gp(ctxt, 0);
3533
3534         /* Disable writeback. */
3535         ctxt->dst.type = OP_NONE;
3536         return X86EMUL_CONTINUE;
3537 }
3538
3539 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3540 {
3541         unsigned long val;
3542
3543         if (ctxt->mode == X86EMUL_MODE_PROT64)
3544                 val = ctxt->src.val & ~0ULL;
3545         else
3546                 val = ctxt->src.val & ~0U;
3547
3548         /* #UD condition is already handled. */
3549         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3550                 return emulate_gp(ctxt, 0);
3551
3552         /* Disable writeback. */
3553         ctxt->dst.type = OP_NONE;
3554         return X86EMUL_CONTINUE;
3555 }
3556
3557 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3558 {
3559         u64 msr_data;
3560
3561         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3562                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3563         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3564                 return emulate_gp(ctxt, 0);
3565
3566         return X86EMUL_CONTINUE;
3567 }
3568
3569 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3570 {
3571         u64 msr_data;
3572
3573         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3574                 return emulate_gp(ctxt, 0);
3575
3576         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3577         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3578         return X86EMUL_CONTINUE;
3579 }
3580
3581 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3582 {
3583         if (ctxt->modrm_reg > VCPU_SREG_GS)
3584                 return emulate_ud(ctxt);
3585
3586         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3587         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3588                 ctxt->dst.bytes = 2;
3589         return X86EMUL_CONTINUE;
3590 }
3591
3592 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3593 {
3594         u16 sel = ctxt->src.val;
3595
3596         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3597                 return emulate_ud(ctxt);
3598
3599         if (ctxt->modrm_reg == VCPU_SREG_SS)
3600                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3601
3602         /* Disable writeback. */
3603         ctxt->dst.type = OP_NONE;
3604         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3605 }
3606
3607 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3608 {
3609         u16 sel = ctxt->src.val;
3610
3611         /* Disable writeback. */
3612         ctxt->dst.type = OP_NONE;
3613         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3614 }
3615
3616 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3617 {
3618         u16 sel = ctxt->src.val;
3619
3620         /* Disable writeback. */
3621         ctxt->dst.type = OP_NONE;
3622         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3623 }
3624
3625 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3626 {
3627         int rc;
3628         ulong linear;
3629
3630         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3631         if (rc == X86EMUL_CONTINUE)
3632                 ctxt->ops->invlpg(ctxt, linear);
3633         /* Disable writeback. */
3634         ctxt->dst.type = OP_NONE;
3635         return X86EMUL_CONTINUE;
3636 }
3637
3638 static int em_clts(struct x86_emulate_ctxt *ctxt)
3639 {
3640         ulong cr0;
3641
3642         cr0 = ctxt->ops->get_cr(ctxt, 0);
3643         cr0 &= ~X86_CR0_TS;
3644         ctxt->ops->set_cr(ctxt, 0, cr0);
3645         return X86EMUL_CONTINUE;
3646 }
3647
3648 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3649 {
3650         int rc = ctxt->ops->fix_hypercall(ctxt);
3651
3652         if (rc != X86EMUL_CONTINUE)
3653                 return rc;
3654
3655         /* Let the processor re-execute the fixed hypercall */
3656         ctxt->_eip = ctxt->eip;
3657         /* Disable writeback. */
3658         ctxt->dst.type = OP_NONE;
3659         return X86EMUL_CONTINUE;
3660 }
3661
3662 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3663                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3664                                               struct desc_ptr *ptr))
3665 {
3666         struct desc_ptr desc_ptr;
3667
3668         if (ctxt->mode == X86EMUL_MODE_PROT64)
3669                 ctxt->op_bytes = 8;
3670         get(ctxt, &desc_ptr);
3671         if (ctxt->op_bytes == 2) {
3672                 ctxt->op_bytes = 4;
3673                 desc_ptr.address &= 0x00ffffff;
3674         }
3675         /* Disable writeback. */
3676         ctxt->dst.type = OP_NONE;
3677         return segmented_write(ctxt, ctxt->dst.addr.mem,
3678                                &desc_ptr, 2 + ctxt->op_bytes);
3679 }
3680
3681 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3682 {
3683         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3684 }
3685
3686 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3687 {
3688         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3689 }
3690
3691 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3692 {
3693         struct desc_ptr desc_ptr;
3694         int rc;
3695
3696         if (ctxt->mode == X86EMUL_MODE_PROT64)
3697                 ctxt->op_bytes = 8;
3698         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3699                              &desc_ptr.size, &desc_ptr.address,
3700                              ctxt->op_bytes);
3701         if (rc != X86EMUL_CONTINUE)
3702                 return rc;
3703         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3704             is_noncanonical_address(desc_ptr.address))
3705                 return emulate_gp(ctxt, 0);
3706         if (lgdt)
3707                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3708         else
3709                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3710         /* Disable writeback. */
3711         ctxt->dst.type = OP_NONE;
3712         return X86EMUL_CONTINUE;
3713 }
3714
3715 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3716 {
3717         return em_lgdt_lidt(ctxt, true);
3718 }
3719
3720 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3721 {
3722         return em_lgdt_lidt(ctxt, false);
3723 }
3724
3725 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3726 {
3727         if (ctxt->dst.type == OP_MEM)
3728                 ctxt->dst.bytes = 2;
3729         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3730         return X86EMUL_CONTINUE;
3731 }
3732
3733 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3734 {
3735         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3736                           | (ctxt->src.val & 0x0f));
3737         ctxt->dst.type = OP_NONE;
3738         return X86EMUL_CONTINUE;
3739 }
3740
3741 static int em_loop(struct x86_emulate_ctxt *ctxt)
3742 {
3743         int rc = X86EMUL_CONTINUE;
3744
3745         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3746         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3747             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3748                 rc = jmp_rel(ctxt, ctxt->src.val);
3749
3750         return rc;
3751 }
3752
3753 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3754 {
3755         int rc = X86EMUL_CONTINUE;
3756
3757         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3758                 rc = jmp_rel(ctxt, ctxt->src.val);
3759
3760         return rc;
3761 }
3762
3763 static int em_in(struct x86_emulate_ctxt *ctxt)
3764 {
3765         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3766                              &ctxt->dst.val))
3767                 return X86EMUL_IO_NEEDED;
3768
3769         return X86EMUL_CONTINUE;
3770 }
3771
3772 static int em_out(struct x86_emulate_ctxt *ctxt)
3773 {
3774         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3775                                     &ctxt->src.val, 1);
3776         /* Disable writeback. */
3777         ctxt->dst.type = OP_NONE;
3778         return X86EMUL_CONTINUE;
3779 }
3780
3781 static int em_cli(struct x86_emulate_ctxt *ctxt)
3782 {
3783         if (emulator_bad_iopl(ctxt))
3784                 return emulate_gp(ctxt, 0);
3785
3786         ctxt->eflags &= ~X86_EFLAGS_IF;
3787         return X86EMUL_CONTINUE;
3788 }
3789
3790 static int em_sti(struct x86_emulate_ctxt *ctxt)
3791 {
3792         if (emulator_bad_iopl(ctxt))
3793                 return emulate_gp(ctxt, 0);
3794
3795         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3796         ctxt->eflags |= X86_EFLAGS_IF;
3797         return X86EMUL_CONTINUE;
3798 }
3799
3800 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3801 {
3802         u32 eax, ebx, ecx, edx;
3803
3804         eax = reg_read(ctxt, VCPU_REGS_RAX);
3805         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3806         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3807         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3808         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3809         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3810         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3811         return X86EMUL_CONTINUE;
3812 }
3813
3814 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3815 {
3816         u32 flags;
3817
3818         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3819                 X86_EFLAGS_SF;
3820         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3821
3822         ctxt->eflags &= ~0xffUL;
3823         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3824         return X86EMUL_CONTINUE;
3825 }
3826
3827 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3828 {
3829         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3830         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3831         return X86EMUL_CONTINUE;
3832 }
3833
3834 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3835 {
3836         switch (ctxt->op_bytes) {
3837 #ifdef CONFIG_X86_64
3838         case 8:
3839                 asm("bswap %0" : "+r"(ctxt->dst.val));
3840                 break;
3841 #endif
3842         default:
3843                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3844                 break;
3845         }
3846         return X86EMUL_CONTINUE;
3847 }
3848
3849 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3850 {
3851         /* emulating clflush regardless of cpuid */
3852         return X86EMUL_CONTINUE;
3853 }
3854
3855 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3856 {
3857         ctxt->dst.val = (s32) ctxt->src.val;
3858         return X86EMUL_CONTINUE;
3859 }
3860
3861 static bool valid_cr(int nr)
3862 {
3863         switch (nr) {
3864         case 0:
3865         case 2 ... 4:
3866         case 8:
3867                 return true;
3868         default:
3869                 return false;
3870         }
3871 }
3872
3873 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
3874 {
3875         if (!valid_cr(ctxt->modrm_reg))
3876                 return emulate_ud(ctxt);
3877
3878         return X86EMUL_CONTINUE;
3879 }
3880
3881 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
3882 {
3883         u64 new_val = ctxt->src.val64;
3884         int cr = ctxt->modrm_reg;
3885         u64 efer = 0;
3886
3887         static u64 cr_reserved_bits[] = {
3888                 0xffffffff00000000ULL,
3889                 0, 0, 0, /* CR3 checked later */
3890                 CR4_RESERVED_BITS,
3891                 0, 0, 0,
3892                 CR8_RESERVED_BITS,
3893         };
3894
3895         if (!valid_cr(cr))
3896                 return emulate_ud(ctxt);
3897
3898         if (new_val & cr_reserved_bits[cr])
3899                 return emulate_gp(ctxt, 0);
3900
3901         switch (cr) {
3902         case 0: {
3903                 u64 cr4;
3904                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
3905                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
3906                         return emulate_gp(ctxt, 0);
3907
3908                 cr4 = ctxt->ops->get_cr(ctxt, 4);
3909                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3910
3911                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
3912                     !(cr4 & X86_CR4_PAE))
3913                         return emulate_gp(ctxt, 0);
3914
3915                 break;
3916                 }
3917         case 3: {
3918                 u64 rsvd = 0;
3919
3920                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3921                 if (efer & EFER_LMA)
3922                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
3923
3924                 if (new_val & rsvd)
3925                         return emulate_gp(ctxt, 0);
3926
3927                 break;
3928                 }
3929         case 4: {
3930                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3931
3932                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
3933                         return emulate_gp(ctxt, 0);
3934
3935                 break;
3936                 }
3937         }
3938
3939         return X86EMUL_CONTINUE;
3940 }
3941
3942 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
3943 {
3944         unsigned long dr7;
3945
3946         ctxt->ops->get_dr(ctxt, 7, &dr7);
3947
3948         /* Check if DR7.Global_Enable is set */
3949         return dr7 & (1 << 13);
3950 }
3951
3952 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
3953 {
3954         int dr = ctxt->modrm_reg;
3955         u64 cr4;
3956
3957         if (dr > 7)
3958                 return emulate_ud(ctxt);
3959
3960         cr4 = ctxt->ops->get_cr(ctxt, 4);
3961         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
3962                 return emulate_ud(ctxt);
3963
3964         if (check_dr7_gd(ctxt)) {
3965                 ulong dr6;
3966
3967                 ctxt->ops->get_dr(ctxt, 6, &dr6);
3968                 dr6 &= ~15;
3969                 dr6 |= DR6_BD | DR6_RTM;
3970                 ctxt->ops->set_dr(ctxt, 6, dr6);
3971                 return emulate_db(ctxt);
3972         }
3973
3974         return X86EMUL_CONTINUE;
3975 }
3976
3977 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
3978 {
3979         u64 new_val = ctxt->src.val64;
3980         int dr = ctxt->modrm_reg;
3981
3982         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
3983                 return emulate_gp(ctxt, 0);
3984
3985         return check_dr_read(ctxt);
3986 }
3987
3988 static int check_svme(struct x86_emulate_ctxt *ctxt)
3989 {
3990         u64 efer;
3991
3992         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
3993
3994         if (!(efer & EFER_SVME))
3995                 return emulate_ud(ctxt);
3996
3997         return X86EMUL_CONTINUE;
3998 }
3999
4000 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4001 {
4002         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4003
4004         /* Valid physical address? */
4005         if (rax & 0xffff000000000000ULL)
4006                 return emulate_gp(ctxt, 0);
4007
4008         return check_svme(ctxt);
4009 }
4010
4011 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4012 {
4013         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4014
4015         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4016                 return emulate_ud(ctxt);
4017
4018         return X86EMUL_CONTINUE;
4019 }
4020
4021 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4022 {
4023         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4024         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4025
4026         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4027             ctxt->ops->check_pmc(ctxt, rcx))
4028                 return emulate_gp(ctxt, 0);
4029
4030         return X86EMUL_CONTINUE;
4031 }
4032
4033 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4034 {
4035         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4036         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4037                 return emulate_gp(ctxt, 0);
4038
4039         return X86EMUL_CONTINUE;
4040 }
4041
4042 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4043 {
4044         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4045         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4046                 return emulate_gp(ctxt, 0);
4047
4048         return X86EMUL_CONTINUE;
4049 }
4050
4051 #define D(_y) { .flags = (_y) }
4052 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4053 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4054                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4055 #define N    D(NotImpl)
4056 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4057 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4058 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4059 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4060 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4061 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4062 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4063 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4064 #define II(_f, _e, _i) \
4065         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4066 #define IIP(_f, _e, _i, _p) \
4067         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4068           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4069 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4070
4071 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4072 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4073 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4074 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4075 #define I2bvIP(_f, _e, _i, _p) \
4076         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4077
4078 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4079                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4080                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4081
4082 static const struct opcode group7_rm0[] = {
4083         N,
4084         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4085         N, N, N, N, N, N,
4086 };
4087
4088 static const struct opcode group7_rm1[] = {
4089         DI(SrcNone | Priv, monitor),
4090         DI(SrcNone | Priv, mwait),
4091         N, N, N, N, N, N,
4092 };
4093
4094 static const struct opcode group7_rm3[] = {
4095         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4096         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4097         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4098         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4099         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4100         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4101         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4102         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4103 };
4104
4105 static const struct opcode group7_rm7[] = {
4106         N,
4107         DIP(SrcNone, rdtscp, check_rdtsc),
4108         N, N, N, N, N, N,
4109 };
4110
4111 static const struct opcode group1[] = {
4112         F(Lock, em_add),
4113         F(Lock | PageTable, em_or),
4114         F(Lock, em_adc),
4115         F(Lock, em_sbb),
4116         F(Lock | PageTable, em_and),
4117         F(Lock, em_sub),
4118         F(Lock, em_xor),
4119         F(NoWrite, em_cmp),
4120 };
4121
4122 static const struct opcode group1A[] = {
4123         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
4124 };
4125
4126 static const struct opcode group2[] = {
4127         F(DstMem | ModRM, em_rol),
4128         F(DstMem | ModRM, em_ror),
4129         F(DstMem | ModRM, em_rcl),
4130         F(DstMem | ModRM, em_rcr),
4131         F(DstMem | ModRM, em_shl),
4132         F(DstMem | ModRM, em_shr),
4133         F(DstMem | ModRM, em_shl),
4134         F(DstMem | ModRM, em_sar),
4135 };
4136
4137 static const struct opcode group3[] = {
4138         F(DstMem | SrcImm | NoWrite, em_test),
4139         F(DstMem | SrcImm | NoWrite, em_test),
4140         F(DstMem | SrcNone | Lock, em_not),
4141         F(DstMem | SrcNone | Lock, em_neg),
4142         F(DstXacc | Src2Mem, em_mul_ex),
4143         F(DstXacc | Src2Mem, em_imul_ex),
4144         F(DstXacc | Src2Mem, em_div_ex),
4145         F(DstXacc | Src2Mem, em_idiv_ex),
4146 };
4147
4148 static const struct opcode group4[] = {
4149         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4150         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4151         N, N, N, N, N, N,
4152 };
4153
4154 static const struct opcode group5[] = {
4155         F(DstMem | SrcNone | Lock,              em_inc),
4156         F(DstMem | SrcNone | Lock,              em_dec),
4157         I(SrcMem | NearBranch,                  em_call_near_abs),
4158         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4159         I(SrcMem | NearBranch,                  em_jmp_abs),
4160         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4161         I(SrcMem | Stack,                       em_push), D(Undefined),
4162 };
4163
4164 static const struct opcode group6[] = {
4165         DI(Prot | DstMem,       sldt),
4166         DI(Prot | DstMem,       str),
4167         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4168         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4169         N, N, N, N,
4170 };
4171
4172 static const struct group_dual group7 = { {
4173         II(Mov | DstMem,                        em_sgdt, sgdt),
4174         II(Mov | DstMem,                        em_sidt, sidt),
4175         II(SrcMem | Priv,                       em_lgdt, lgdt),
4176         II(SrcMem | Priv,                       em_lidt, lidt),
4177         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4178         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4179         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4180 }, {
4181         EXT(0, group7_rm0),
4182         EXT(0, group7_rm1),
4183         N, EXT(0, group7_rm3),
4184         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4185         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4186         EXT(0, group7_rm7),
4187 } };
4188
4189 static const struct opcode group8[] = {
4190         N, N, N, N,
4191         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4192         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4193         F(DstMem | SrcImmByte | Lock,                   em_btr),
4194         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4195 };
4196
4197 static const struct group_dual group9 = { {
4198         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4199 }, {
4200         N, N, N, N, N, N, N, N,
4201 } };
4202
4203 static const struct opcode group11[] = {
4204         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4205         X7(D(Undefined)),
4206 };
4207
4208 static const struct gprefix pfx_0f_ae_7 = {
4209         I(SrcMem | ByteOp, em_clflush), N, N, N,
4210 };
4211
4212 static const struct group_dual group15 = { {
4213         N, N, N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4214 }, {
4215         N, N, N, N, N, N, N, N,
4216 } };
4217
4218 static const struct gprefix pfx_0f_6f_0f_7f = {
4219         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4220 };
4221
4222 static const struct instr_dual instr_dual_0f_2b = {
4223         I(0, em_mov), N
4224 };
4225
4226 static const struct gprefix pfx_0f_2b = {
4227         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4228 };
4229
4230 static const struct gprefix pfx_0f_28_0f_29 = {
4231         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4232 };
4233
4234 static const struct gprefix pfx_0f_e7 = {
4235         N, I(Sse, em_mov), N, N,
4236 };
4237
4238 static const struct escape escape_d9 = { {
4239         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4240 }, {
4241         /* 0xC0 - 0xC7 */
4242         N, N, N, N, N, N, N, N,
4243         /* 0xC8 - 0xCF */
4244         N, N, N, N, N, N, N, N,
4245         /* 0xD0 - 0xC7 */
4246         N, N, N, N, N, N, N, N,
4247         /* 0xD8 - 0xDF */
4248         N, N, N, N, N, N, N, N,
4249         /* 0xE0 - 0xE7 */
4250         N, N, N, N, N, N, N, N,
4251         /* 0xE8 - 0xEF */
4252         N, N, N, N, N, N, N, N,
4253         /* 0xF0 - 0xF7 */
4254         N, N, N, N, N, N, N, N,
4255         /* 0xF8 - 0xFF */
4256         N, N, N, N, N, N, N, N,
4257 } };
4258
4259 static const struct escape escape_db = { {
4260         N, N, N, N, N, N, N, N,
4261 }, {
4262         /* 0xC0 - 0xC7 */
4263         N, N, N, N, N, N, N, N,
4264         /* 0xC8 - 0xCF */
4265         N, N, N, N, N, N, N, N,
4266         /* 0xD0 - 0xC7 */
4267         N, N, N, N, N, N, N, N,
4268         /* 0xD8 - 0xDF */
4269         N, N, N, N, N, N, N, N,
4270         /* 0xE0 - 0xE7 */
4271         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4272         /* 0xE8 - 0xEF */
4273         N, N, N, N, N, N, N, N,
4274         /* 0xF0 - 0xF7 */
4275         N, N, N, N, N, N, N, N,
4276         /* 0xF8 - 0xFF */
4277         N, N, N, N, N, N, N, N,
4278 } };
4279
4280 static const struct escape escape_dd = { {
4281         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4282 }, {
4283         /* 0xC0 - 0xC7 */
4284         N, N, N, N, N, N, N, N,
4285         /* 0xC8 - 0xCF */
4286         N, N, N, N, N, N, N, N,
4287         /* 0xD0 - 0xC7 */
4288         N, N, N, N, N, N, N, N,
4289         /* 0xD8 - 0xDF */
4290         N, N, N, N, N, N, N, N,
4291         /* 0xE0 - 0xE7 */
4292         N, N, N, N, N, N, N, N,
4293         /* 0xE8 - 0xEF */
4294         N, N, N, N, N, N, N, N,
4295         /* 0xF0 - 0xF7 */
4296         N, N, N, N, N, N, N, N,
4297         /* 0xF8 - 0xFF */
4298         N, N, N, N, N, N, N, N,
4299 } };
4300
4301 static const struct instr_dual instr_dual_0f_c3 = {
4302         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4303 };
4304
4305 static const struct mode_dual mode_dual_63 = {
4306         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4307 };
4308
4309 static const struct opcode opcode_table[256] = {
4310         /* 0x00 - 0x07 */
4311         F6ALU(Lock, em_add),
4312         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4313         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4314         /* 0x08 - 0x0F */
4315         F6ALU(Lock | PageTable, em_or),
4316         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4317         N,
4318         /* 0x10 - 0x17 */
4319         F6ALU(Lock, em_adc),
4320         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4321         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4322         /* 0x18 - 0x1F */
4323         F6ALU(Lock, em_sbb),
4324         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4325         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4326         /* 0x20 - 0x27 */
4327         F6ALU(Lock | PageTable, em_and), N, N,
4328         /* 0x28 - 0x2F */
4329         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4330         /* 0x30 - 0x37 */
4331         F6ALU(Lock, em_xor), N, N,
4332         /* 0x38 - 0x3F */
4333         F6ALU(NoWrite, em_cmp), N, N,
4334         /* 0x40 - 0x4F */
4335         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4336         /* 0x50 - 0x57 */
4337         X8(I(SrcReg | Stack, em_push)),
4338         /* 0x58 - 0x5F */
4339         X8(I(DstReg | Stack, em_pop)),
4340         /* 0x60 - 0x67 */
4341         I(ImplicitOps | Stack | No64, em_pusha),
4342         I(ImplicitOps | Stack | No64, em_popa),
4343         N, MD(ModRM, &mode_dual_63),
4344         N, N, N, N,
4345         /* 0x68 - 0x6F */
4346         I(SrcImm | Mov | Stack, em_push),
4347         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4348         I(SrcImmByte | Mov | Stack, em_push),
4349         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4350         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4351         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4352         /* 0x70 - 0x7F */
4353         X16(D(SrcImmByte | NearBranch)),
4354         /* 0x80 - 0x87 */
4355         G(ByteOp | DstMem | SrcImm, group1),
4356         G(DstMem | SrcImm, group1),
4357         G(ByteOp | DstMem | SrcImm | No64, group1),
4358         G(DstMem | SrcImmByte, group1),
4359         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4360         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4361         /* 0x88 - 0x8F */
4362         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4363         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4364         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4365         D(ModRM | SrcMem | NoAccess | DstReg),
4366         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4367         G(0, group1A),
4368         /* 0x90 - 0x97 */
4369         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4370         /* 0x98 - 0x9F */
4371         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4372         I(SrcImmFAddr | No64, em_call_far), N,
4373         II(ImplicitOps | Stack, em_pushf, pushf),
4374         II(ImplicitOps | Stack, em_popf, popf),
4375         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4376         /* 0xA0 - 0xA7 */
4377         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4378         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4379         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4380         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4381         /* 0xA8 - 0xAF */
4382         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4383         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4384         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4385         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4386         /* 0xB0 - 0xB7 */
4387         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4388         /* 0xB8 - 0xBF */
4389         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4390         /* 0xC0 - 0xC7 */
4391         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4392         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4393         I(ImplicitOps | NearBranch, em_ret),
4394         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4395         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4396         G(ByteOp, group11), G(0, group11),
4397         /* 0xC8 - 0xCF */
4398         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4399         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4400         I(ImplicitOps, em_ret_far),
4401         D(ImplicitOps), DI(SrcImmByte, intn),
4402         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4403         /* 0xD0 - 0xD7 */
4404         G(Src2One | ByteOp, group2), G(Src2One, group2),
4405         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4406         I(DstAcc | SrcImmUByte | No64, em_aam),
4407         I(DstAcc | SrcImmUByte | No64, em_aad),
4408         F(DstAcc | ByteOp | No64, em_salc),
4409         I(DstAcc | SrcXLat | ByteOp, em_mov),
4410         /* 0xD8 - 0xDF */
4411         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4412         /* 0xE0 - 0xE7 */
4413         X3(I(SrcImmByte | NearBranch, em_loop)),
4414         I(SrcImmByte | NearBranch, em_jcxz),
4415         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4416         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4417         /* 0xE8 - 0xEF */
4418         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4419         I(SrcImmFAddr | No64, em_jmp_far),
4420         D(SrcImmByte | ImplicitOps | NearBranch),
4421         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4422         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4423         /* 0xF0 - 0xF7 */
4424         N, DI(ImplicitOps, icebp), N, N,
4425         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4426         G(ByteOp, group3), G(0, group3),
4427         /* 0xF8 - 0xFF */
4428         D(ImplicitOps), D(ImplicitOps),
4429         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4430         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4431 };
4432
4433 static const struct opcode twobyte_table[256] = {
4434         /* 0x00 - 0x0F */
4435         G(0, group6), GD(0, &group7), N, N,
4436         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4437         II(ImplicitOps | Priv, em_clts, clts), N,
4438         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4439         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4440         /* 0x10 - 0x1F */
4441         N, N, N, N, N, N, N, N,
4442         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4443         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4444         /* 0x20 - 0x2F */
4445         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4446         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4447         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4448                                                 check_cr_write),
4449         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4450                                                 check_dr_write),
4451         N, N, N, N,
4452         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4453         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4454         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4455         N, N, N, N,
4456         /* 0x30 - 0x3F */
4457         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4458         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4459         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4460         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4461         I(ImplicitOps | EmulateOnUD, em_sysenter),
4462         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4463         N, N,
4464         N, N, N, N, N, N, N, N,
4465         /* 0x40 - 0x4F */
4466         X16(D(DstReg | SrcMem | ModRM)),
4467         /* 0x50 - 0x5F */
4468         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4469         /* 0x60 - 0x6F */
4470         N, N, N, N,
4471         N, N, N, N,
4472         N, N, N, N,
4473         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4474         /* 0x70 - 0x7F */
4475         N, N, N, N,
4476         N, N, N, N,
4477         N, N, N, N,
4478         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4479         /* 0x80 - 0x8F */
4480         X16(D(SrcImm | NearBranch)),
4481         /* 0x90 - 0x9F */
4482         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4483         /* 0xA0 - 0xA7 */
4484         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4485         II(ImplicitOps, em_cpuid, cpuid),
4486         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4487         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4488         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4489         /* 0xA8 - 0xAF */
4490         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4491         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4492         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4493         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4494         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4495         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4496         /* 0xB0 - 0xB7 */
4497         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4498         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4499         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4500         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4501         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4502         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4503         /* 0xB8 - 0xBF */
4504         N, N,
4505         G(BitOp, group8),
4506         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4507         I(DstReg | SrcMem | ModRM, em_bsf_c),
4508         I(DstReg | SrcMem | ModRM, em_bsr_c),
4509         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4510         /* 0xC0 - 0xC7 */
4511         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4512         N, ID(0, &instr_dual_0f_c3),
4513         N, N, N, GD(0, &group9),
4514         /* 0xC8 - 0xCF */
4515         X8(I(DstReg, em_bswap)),
4516         /* 0xD0 - 0xDF */
4517         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4518         /* 0xE0 - 0xEF */
4519         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4520         N, N, N, N, N, N, N, N,
4521         /* 0xF0 - 0xFF */
4522         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4523 };
4524
4525 static const struct instr_dual instr_dual_0f_38_f0 = {
4526         I(DstReg | SrcMem | Mov, em_movbe), N
4527 };
4528
4529 static const struct instr_dual instr_dual_0f_38_f1 = {
4530         I(DstMem | SrcReg | Mov, em_movbe), N
4531 };
4532
4533 static const struct gprefix three_byte_0f_38_f0 = {
4534         ID(0, &instr_dual_0f_38_f0), N, N, N
4535 };
4536
4537 static const struct gprefix three_byte_0f_38_f1 = {
4538         ID(0, &instr_dual_0f_38_f1), N, N, N
4539 };
4540
4541 /*
4542  * Insns below are selected by the prefix which indexed by the third opcode
4543  * byte.
4544  */
4545 static const struct opcode opcode_map_0f_38[256] = {
4546         /* 0x00 - 0x7f */
4547         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4548         /* 0x80 - 0xef */
4549         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4550         /* 0xf0 - 0xf1 */
4551         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4552         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4553         /* 0xf2 - 0xff */
4554         N, N, X4(N), X8(N)
4555 };
4556
4557 #undef D
4558 #undef N
4559 #undef G
4560 #undef GD
4561 #undef I
4562 #undef GP
4563 #undef EXT
4564 #undef MD
4565 #undef ID
4566
4567 #undef D2bv
4568 #undef D2bvIP
4569 #undef I2bv
4570 #undef I2bvIP
4571 #undef I6ALU
4572
4573 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4574 {
4575         unsigned size;
4576
4577         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4578         if (size == 8)
4579                 size = 4;
4580         return size;
4581 }
4582
4583 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4584                       unsigned size, bool sign_extension)
4585 {
4586         int rc = X86EMUL_CONTINUE;
4587
4588         op->type = OP_IMM;
4589         op->bytes = size;
4590         op->addr.mem.ea = ctxt->_eip;
4591         /* NB. Immediates are sign-extended as necessary. */
4592         switch (op->bytes) {
4593         case 1:
4594                 op->val = insn_fetch(s8, ctxt);
4595                 break;
4596         case 2:
4597                 op->val = insn_fetch(s16, ctxt);
4598                 break;
4599         case 4:
4600                 op->val = insn_fetch(s32, ctxt);
4601                 break;
4602         case 8:
4603                 op->val = insn_fetch(s64, ctxt);
4604                 break;
4605         }
4606         if (!sign_extension) {
4607                 switch (op->bytes) {
4608                 case 1:
4609                         op->val &= 0xff;
4610                         break;
4611                 case 2:
4612                         op->val &= 0xffff;
4613                         break;
4614                 case 4:
4615                         op->val &= 0xffffffff;
4616                         break;
4617                 }
4618         }
4619 done:
4620         return rc;
4621 }
4622
4623 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4624                           unsigned d)
4625 {
4626         int rc = X86EMUL_CONTINUE;
4627
4628         switch (d) {
4629         case OpReg:
4630                 decode_register_operand(ctxt, op);
4631                 break;
4632         case OpImmUByte:
4633                 rc = decode_imm(ctxt, op, 1, false);
4634                 break;
4635         case OpMem:
4636                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4637         mem_common:
4638                 *op = ctxt->memop;
4639                 ctxt->memopp = op;
4640                 if (ctxt->d & BitOp)
4641                         fetch_bit_operand(ctxt);
4642                 op->orig_val = op->val;
4643                 break;
4644         case OpMem64:
4645                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4646                 goto mem_common;
4647         case OpAcc:
4648                 op->type = OP_REG;
4649                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4650                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4651                 fetch_register_operand(op);
4652                 op->orig_val = op->val;
4653                 break;
4654         case OpAccLo:
4655                 op->type = OP_REG;
4656                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4657                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4658                 fetch_register_operand(op);
4659                 op->orig_val = op->val;
4660                 break;
4661         case OpAccHi:
4662                 if (ctxt->d & ByteOp) {
4663                         op->type = OP_NONE;
4664                         break;
4665                 }
4666                 op->type = OP_REG;
4667                 op->bytes = ctxt->op_bytes;
4668                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4669                 fetch_register_operand(op);
4670                 op->orig_val = op->val;
4671                 break;
4672         case OpDI:
4673                 op->type = OP_MEM;
4674                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4675                 op->addr.mem.ea =
4676                         register_address(ctxt, VCPU_REGS_RDI);
4677                 op->addr.mem.seg = VCPU_SREG_ES;
4678                 op->val = 0;
4679                 op->count = 1;
4680                 break;
4681         case OpDX:
4682                 op->type = OP_REG;
4683                 op->bytes = 2;
4684                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4685                 fetch_register_operand(op);
4686                 break;
4687         case OpCL:
4688                 op->type = OP_IMM;
4689                 op->bytes = 1;
4690                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4691                 break;
4692         case OpImmByte:
4693                 rc = decode_imm(ctxt, op, 1, true);
4694                 break;
4695         case OpOne:
4696                 op->type = OP_IMM;
4697                 op->bytes = 1;
4698                 op->val = 1;
4699                 break;
4700         case OpImm:
4701                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4702                 break;
4703         case OpImm64:
4704                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4705                 break;
4706         case OpMem8:
4707                 ctxt->memop.bytes = 1;
4708                 if (ctxt->memop.type == OP_REG) {
4709                         ctxt->memop.addr.reg = decode_register(ctxt,
4710                                         ctxt->modrm_rm, true);
4711                         fetch_register_operand(&ctxt->memop);
4712                 }
4713                 goto mem_common;
4714         case OpMem16:
4715                 ctxt->memop.bytes = 2;
4716                 goto mem_common;
4717         case OpMem32:
4718                 ctxt->memop.bytes = 4;
4719                 goto mem_common;
4720         case OpImmU16:
4721                 rc = decode_imm(ctxt, op, 2, false);
4722                 break;
4723         case OpImmU:
4724                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4725                 break;
4726         case OpSI:
4727                 op->type = OP_MEM;
4728                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4729                 op->addr.mem.ea =
4730                         register_address(ctxt, VCPU_REGS_RSI);
4731                 op->addr.mem.seg = ctxt->seg_override;
4732                 op->val = 0;
4733                 op->count = 1;
4734                 break;
4735         case OpXLat:
4736                 op->type = OP_MEM;
4737                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4738                 op->addr.mem.ea =
4739                         address_mask(ctxt,
4740                                 reg_read(ctxt, VCPU_REGS_RBX) +
4741                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4742                 op->addr.mem.seg = ctxt->seg_override;
4743                 op->val = 0;
4744                 break;
4745         case OpImmFAddr:
4746                 op->type = OP_IMM;
4747                 op->addr.mem.ea = ctxt->_eip;
4748                 op->bytes = ctxt->op_bytes + 2;
4749                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4750                 break;
4751         case OpMemFAddr:
4752                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4753                 goto mem_common;
4754         case OpES:
4755                 op->type = OP_IMM;
4756                 op->val = VCPU_SREG_ES;
4757                 break;
4758         case OpCS:
4759                 op->type = OP_IMM;
4760                 op->val = VCPU_SREG_CS;
4761                 break;
4762         case OpSS:
4763                 op->type = OP_IMM;
4764                 op->val = VCPU_SREG_SS;
4765                 break;
4766         case OpDS:
4767                 op->type = OP_IMM;
4768                 op->val = VCPU_SREG_DS;
4769                 break;
4770         case OpFS:
4771                 op->type = OP_IMM;
4772                 op->val = VCPU_SREG_FS;
4773                 break;
4774         case OpGS:
4775                 op->type = OP_IMM;
4776                 op->val = VCPU_SREG_GS;
4777                 break;
4778         case OpImplicit:
4779                 /* Special instructions do their own operand decoding. */
4780         default:
4781                 op->type = OP_NONE; /* Disable writeback. */
4782                 break;
4783         }
4784
4785 done:
4786         return rc;
4787 }
4788
4789 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4790 {
4791         int rc = X86EMUL_CONTINUE;
4792         int mode = ctxt->mode;
4793         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4794         bool op_prefix = false;
4795         bool has_seg_override = false;
4796         struct opcode opcode;
4797
4798         ctxt->memop.type = OP_NONE;
4799         ctxt->memopp = NULL;
4800         ctxt->_eip = ctxt->eip;
4801         ctxt->fetch.ptr = ctxt->fetch.data;
4802         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4803         ctxt->opcode_len = 1;
4804         if (insn_len > 0)
4805                 memcpy(ctxt->fetch.data, insn, insn_len);
4806         else {
4807                 rc = __do_insn_fetch_bytes(ctxt, 1);
4808                 if (rc != X86EMUL_CONTINUE)
4809                         return rc;
4810         }
4811
4812         switch (mode) {
4813         case X86EMUL_MODE_REAL:
4814         case X86EMUL_MODE_VM86:
4815         case X86EMUL_MODE_PROT16:
4816                 def_op_bytes = def_ad_bytes = 2;
4817                 break;
4818         case X86EMUL_MODE_PROT32:
4819                 def_op_bytes = def_ad_bytes = 4;
4820                 break;
4821 #ifdef CONFIG_X86_64
4822         case X86EMUL_MODE_PROT64:
4823                 def_op_bytes = 4;
4824                 def_ad_bytes = 8;
4825                 break;
4826 #endif
4827         default:
4828                 return EMULATION_FAILED;
4829         }
4830
4831         ctxt->op_bytes = def_op_bytes;
4832         ctxt->ad_bytes = def_ad_bytes;
4833
4834         /* Legacy prefixes. */
4835         for (;;) {
4836                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
4837                 case 0x66:      /* operand-size override */
4838                         op_prefix = true;
4839                         /* switch between 2/4 bytes */
4840                         ctxt->op_bytes = def_op_bytes ^ 6;
4841                         break;
4842                 case 0x67:      /* address-size override */
4843                         if (mode == X86EMUL_MODE_PROT64)
4844                                 /* switch between 4/8 bytes */
4845                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
4846                         else
4847                                 /* switch between 2/4 bytes */
4848                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
4849                         break;
4850                 case 0x26:      /* ES override */
4851                 case 0x2e:      /* CS override */
4852                 case 0x36:      /* SS override */
4853                 case 0x3e:      /* DS override */
4854                         has_seg_override = true;
4855                         ctxt->seg_override = (ctxt->b >> 3) & 3;
4856                         break;
4857                 case 0x64:      /* FS override */
4858                 case 0x65:      /* GS override */
4859                         has_seg_override = true;
4860                         ctxt->seg_override = ctxt->b & 7;
4861                         break;
4862                 case 0x40 ... 0x4f: /* REX */
4863                         if (mode != X86EMUL_MODE_PROT64)
4864                                 goto done_prefixes;
4865                         ctxt->rex_prefix = ctxt->b;
4866                         continue;
4867                 case 0xf0:      /* LOCK */
4868                         ctxt->lock_prefix = 1;
4869                         break;
4870                 case 0xf2:      /* REPNE/REPNZ */
4871                 case 0xf3:      /* REP/REPE/REPZ */
4872                         ctxt->rep_prefix = ctxt->b;
4873                         break;
4874                 default:
4875                         goto done_prefixes;
4876                 }
4877
4878                 /* Any legacy prefix after a REX prefix nullifies its effect. */
4879
4880                 ctxt->rex_prefix = 0;
4881         }
4882
4883 done_prefixes:
4884
4885         /* REX prefix. */
4886         if (ctxt->rex_prefix & 8)
4887                 ctxt->op_bytes = 8;     /* REX.W */
4888
4889         /* Opcode byte(s). */
4890         opcode = opcode_table[ctxt->b];
4891         /* Two-byte opcode? */
4892         if (ctxt->b == 0x0f) {
4893                 ctxt->opcode_len = 2;
4894                 ctxt->b = insn_fetch(u8, ctxt);
4895                 opcode = twobyte_table[ctxt->b];
4896
4897                 /* 0F_38 opcode map */
4898                 if (ctxt->b == 0x38) {
4899                         ctxt->opcode_len = 3;
4900                         ctxt->b = insn_fetch(u8, ctxt);
4901                         opcode = opcode_map_0f_38[ctxt->b];
4902                 }
4903         }
4904         ctxt->d = opcode.flags;
4905
4906         if (ctxt->d & ModRM)
4907                 ctxt->modrm = insn_fetch(u8, ctxt);
4908
4909         /* vex-prefix instructions are not implemented */
4910         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
4911             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
4912                 ctxt->d = NotImpl;
4913         }
4914
4915         while (ctxt->d & GroupMask) {
4916                 switch (ctxt->d & GroupMask) {
4917                 case Group:
4918                         goffset = (ctxt->modrm >> 3) & 7;
4919                         opcode = opcode.u.group[goffset];
4920                         break;
4921                 case GroupDual:
4922                         goffset = (ctxt->modrm >> 3) & 7;
4923                         if ((ctxt->modrm >> 6) == 3)
4924                                 opcode = opcode.u.gdual->mod3[goffset];
4925                         else
4926                                 opcode = opcode.u.gdual->mod012[goffset];
4927                         break;
4928                 case RMExt:
4929                         goffset = ctxt->modrm & 7;
4930                         opcode = opcode.u.group[goffset];
4931                         break;
4932                 case Prefix:
4933                         if (ctxt->rep_prefix && op_prefix)
4934                                 return EMULATION_FAILED;
4935                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
4936                         switch (simd_prefix) {
4937                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
4938                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
4939                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
4940                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
4941                         }
4942                         break;
4943                 case Escape:
4944                         if (ctxt->modrm > 0xbf)
4945                                 opcode = opcode.u.esc->high[ctxt->modrm - 0xc0];
4946                         else
4947                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
4948                         break;
4949                 case InstrDual:
4950                         if ((ctxt->modrm >> 6) == 3)
4951                                 opcode = opcode.u.idual->mod3;
4952                         else
4953                                 opcode = opcode.u.idual->mod012;
4954                         break;
4955                 case ModeDual:
4956                         if (ctxt->mode == X86EMUL_MODE_PROT64)
4957                                 opcode = opcode.u.mdual->mode64;
4958                         else
4959                                 opcode = opcode.u.mdual->mode32;
4960                         break;
4961                 default:
4962                         return EMULATION_FAILED;
4963                 }
4964
4965                 ctxt->d &= ~(u64)GroupMask;
4966                 ctxt->d |= opcode.flags;
4967         }
4968
4969         /* Unrecognised? */
4970         if (ctxt->d == 0)
4971                 return EMULATION_FAILED;
4972
4973         ctxt->execute = opcode.u.execute;
4974
4975         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
4976                 return EMULATION_FAILED;
4977
4978         if (unlikely(ctxt->d &
4979             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
4980              No16))) {
4981                 /*
4982                  * These are copied unconditionally here, and checked unconditionally
4983                  * in x86_emulate_insn.
4984                  */
4985                 ctxt->check_perm = opcode.check_perm;
4986                 ctxt->intercept = opcode.intercept;
4987
4988                 if (ctxt->d & NotImpl)
4989                         return EMULATION_FAILED;
4990
4991                 if (mode == X86EMUL_MODE_PROT64) {
4992                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
4993                                 ctxt->op_bytes = 8;
4994                         else if (ctxt->d & NearBranch)
4995                                 ctxt->op_bytes = 8;
4996                 }
4997
4998                 if (ctxt->d & Op3264) {
4999                         if (mode == X86EMUL_MODE_PROT64)
5000                                 ctxt->op_bytes = 8;
5001                         else
5002                                 ctxt->op_bytes = 4;
5003                 }
5004
5005                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5006                         ctxt->op_bytes = 4;
5007
5008                 if (ctxt->d & Sse)
5009                         ctxt->op_bytes = 16;
5010                 else if (ctxt->d & Mmx)
5011                         ctxt->op_bytes = 8;
5012         }
5013
5014         /* ModRM and SIB bytes. */
5015         if (ctxt->d & ModRM) {
5016                 rc = decode_modrm(ctxt, &ctxt->memop);
5017                 if (!has_seg_override) {
5018                         has_seg_override = true;
5019                         ctxt->seg_override = ctxt->modrm_seg;
5020                 }
5021         } else if (ctxt->d & MemAbs)
5022                 rc = decode_abs(ctxt, &ctxt->memop);
5023         if (rc != X86EMUL_CONTINUE)
5024                 goto done;
5025
5026         if (!has_seg_override)
5027                 ctxt->seg_override = VCPU_SREG_DS;
5028
5029         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5030
5031         /*
5032          * Decode and fetch the source operand: register, memory
5033          * or immediate.
5034          */
5035         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5036         if (rc != X86EMUL_CONTINUE)
5037                 goto done;
5038
5039         /*
5040          * Decode and fetch the second source operand: register, memory
5041          * or immediate.
5042          */
5043         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5044         if (rc != X86EMUL_CONTINUE)
5045                 goto done;
5046
5047         /* Decode and fetch the destination operand: register or memory. */
5048         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5049
5050         if (ctxt->rip_relative && likely(ctxt->memopp))
5051                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5052                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5053
5054 done:
5055         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5056 }
5057
5058 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5059 {
5060         return ctxt->d & PageTable;
5061 }
5062
5063 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5064 {
5065         /* The second termination condition only applies for REPE
5066          * and REPNE. Test if the repeat string operation prefix is
5067          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5068          * corresponding termination condition according to:
5069          *      - if REPE/REPZ and ZF = 0 then done
5070          *      - if REPNE/REPNZ and ZF = 1 then done
5071          */
5072         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5073              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5074             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5075                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5076                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5077                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5078                 return true;
5079
5080         return false;
5081 }
5082
5083 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5084 {
5085         bool fault = false;
5086
5087         ctxt->ops->get_fpu(ctxt);
5088         asm volatile("1: fwait \n\t"
5089                      "2: \n\t"
5090                      ".pushsection .fixup,\"ax\" \n\t"
5091                      "3: \n\t"
5092                      "movb $1, %[fault] \n\t"
5093                      "jmp 2b \n\t"
5094                      ".popsection \n\t"
5095                      _ASM_EXTABLE(1b, 3b)
5096                      : [fault]"+qm"(fault));
5097         ctxt->ops->put_fpu(ctxt);
5098
5099         if (unlikely(fault))
5100                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5101
5102         return X86EMUL_CONTINUE;
5103 }
5104
5105 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5106                                        struct operand *op)
5107 {
5108         if (op->type == OP_MM)
5109                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5110 }
5111
5112 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5113 {
5114         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5115         if (!(ctxt->d & ByteOp))
5116                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5117         asm("push %[flags]; popf; call *%[fastop]; pushf; pop %[flags]\n"
5118             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5119               [fastop]"+S"(fop)
5120             : "c"(ctxt->src2.val));
5121         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5122         if (!fop) /* exception is returned in fop variable */
5123                 return emulate_de(ctxt);
5124         return X86EMUL_CONTINUE;
5125 }
5126
5127 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5128 {
5129         memset(&ctxt->rip_relative, 0,
5130                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5131
5132         ctxt->io_read.pos = 0;
5133         ctxt->io_read.end = 0;
5134         ctxt->mem_read.end = 0;
5135 }
5136
5137 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5138 {
5139         const struct x86_emulate_ops *ops = ctxt->ops;
5140         int rc = X86EMUL_CONTINUE;
5141         int saved_dst_type = ctxt->dst.type;
5142
5143         ctxt->mem_read.pos = 0;
5144
5145         /* LOCK prefix is allowed only with some instructions */
5146         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5147                 rc = emulate_ud(ctxt);
5148                 goto done;
5149         }
5150
5151         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5152                 rc = emulate_ud(ctxt);
5153                 goto done;
5154         }
5155
5156         if (unlikely(ctxt->d &
5157                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5158                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5159                                 (ctxt->d & Undefined)) {
5160                         rc = emulate_ud(ctxt);
5161                         goto done;
5162                 }
5163
5164                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5165                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5166                         rc = emulate_ud(ctxt);
5167                         goto done;
5168                 }
5169
5170                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5171                         rc = emulate_nm(ctxt);
5172                         goto done;
5173                 }
5174
5175                 if (ctxt->d & Mmx) {
5176                         rc = flush_pending_x87_faults(ctxt);
5177                         if (rc != X86EMUL_CONTINUE)
5178                                 goto done;
5179                         /*
5180                          * Now that we know the fpu is exception safe, we can fetch
5181                          * operands from it.
5182                          */
5183                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5184                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5185                         if (!(ctxt->d & Mov))
5186                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5187                 }
5188
5189                 if (unlikely(ctxt->emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5190                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5191                                                       X86_ICPT_PRE_EXCEPT);
5192                         if (rc != X86EMUL_CONTINUE)
5193                                 goto done;
5194                 }
5195
5196                 /* Instruction can only be executed in protected mode */
5197                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5198                         rc = emulate_ud(ctxt);
5199                         goto done;
5200                 }
5201
5202                 /* Privileged instruction can be executed only in CPL=0 */
5203                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5204                         if (ctxt->d & PrivUD)
5205                                 rc = emulate_ud(ctxt);
5206                         else
5207                                 rc = emulate_gp(ctxt, 0);
5208                         goto done;
5209                 }
5210
5211                 /* Do instruction specific permission checks */
5212                 if (ctxt->d & CheckPerm) {
5213                         rc = ctxt->check_perm(ctxt);
5214                         if (rc != X86EMUL_CONTINUE)
5215                                 goto done;
5216                 }
5217
5218                 if (unlikely(ctxt->emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5219                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5220                                                       X86_ICPT_POST_EXCEPT);
5221                         if (rc != X86EMUL_CONTINUE)
5222                                 goto done;
5223                 }
5224
5225                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5226                         /* All REP prefixes have the same first termination condition */
5227                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5228                                 string_registers_quirk(ctxt);
5229                                 ctxt->eip = ctxt->_eip;
5230                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5231                                 goto done;
5232                         }
5233                 }
5234         }
5235
5236         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5237                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5238                                     ctxt->src.valptr, ctxt->src.bytes);
5239                 if (rc != X86EMUL_CONTINUE)
5240                         goto done;
5241                 ctxt->src.orig_val64 = ctxt->src.val64;
5242         }
5243
5244         if (ctxt->src2.type == OP_MEM) {
5245                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5246                                     &ctxt->src2.val, ctxt->src2.bytes);
5247                 if (rc != X86EMUL_CONTINUE)
5248                         goto done;
5249         }
5250
5251         if ((ctxt->d & DstMask) == ImplicitOps)
5252                 goto special_insn;
5253
5254
5255         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5256                 /* optimisation - avoid slow emulated read if Mov */
5257                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5258                                    &ctxt->dst.val, ctxt->dst.bytes);
5259                 if (rc != X86EMUL_CONTINUE) {
5260                         if (!(ctxt->d & NoWrite) &&
5261                             rc == X86EMUL_PROPAGATE_FAULT &&
5262                             ctxt->exception.vector == PF_VECTOR)
5263                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5264                         goto done;
5265                 }
5266         }
5267         /* Copy full 64-bit value for CMPXCHG8B.  */
5268         ctxt->dst.orig_val64 = ctxt->dst.val64;
5269
5270 special_insn:
5271
5272         if (unlikely(ctxt->emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5273                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5274                                               X86_ICPT_POST_MEMACCESS);
5275                 if (rc != X86EMUL_CONTINUE)
5276                         goto done;
5277         }
5278
5279         if (ctxt->rep_prefix && (ctxt->d & String))
5280                 ctxt->eflags |= X86_EFLAGS_RF;
5281         else
5282                 ctxt->eflags &= ~X86_EFLAGS_RF;
5283
5284         if (ctxt->execute) {
5285                 if (ctxt->d & Fastop) {
5286                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5287                         rc = fastop(ctxt, fop);
5288                         if (rc != X86EMUL_CONTINUE)
5289                                 goto done;
5290                         goto writeback;
5291                 }
5292                 rc = ctxt->execute(ctxt);
5293                 if (rc != X86EMUL_CONTINUE)
5294                         goto done;
5295                 goto writeback;
5296         }
5297
5298         if (ctxt->opcode_len == 2)
5299                 goto twobyte_insn;
5300         else if (ctxt->opcode_len == 3)
5301                 goto threebyte_insn;
5302
5303         switch (ctxt->b) {
5304         case 0x70 ... 0x7f: /* jcc (short) */
5305                 if (test_cc(ctxt->b, ctxt->eflags))
5306                         rc = jmp_rel(ctxt, ctxt->src.val);
5307                 break;
5308         case 0x8d: /* lea r16/r32, m */
5309                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5310                 break;
5311         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5312                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5313                         ctxt->dst.type = OP_NONE;
5314                 else
5315                         rc = em_xchg(ctxt);
5316                 break;
5317         case 0x98: /* cbw/cwde/cdqe */
5318                 switch (ctxt->op_bytes) {
5319                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5320                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5321                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5322                 }
5323                 break;
5324         case 0xcc:              /* int3 */
5325                 rc = emulate_int(ctxt, 3);
5326                 break;
5327         case 0xcd:              /* int n */
5328                 rc = emulate_int(ctxt, ctxt->src.val);
5329                 break;
5330         case 0xce:              /* into */
5331                 if (ctxt->eflags & X86_EFLAGS_OF)
5332                         rc = emulate_int(ctxt, 4);
5333                 break;
5334         case 0xe9: /* jmp rel */
5335         case 0xeb: /* jmp rel short */
5336                 rc = jmp_rel(ctxt, ctxt->src.val);
5337                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5338                 break;
5339         case 0xf4:              /* hlt */
5340                 ctxt->ops->halt(ctxt);
5341                 break;
5342         case 0xf5:      /* cmc */
5343                 /* complement carry flag from eflags reg */
5344                 ctxt->eflags ^= X86_EFLAGS_CF;
5345                 break;
5346         case 0xf8: /* clc */
5347                 ctxt->eflags &= ~X86_EFLAGS_CF;
5348                 break;
5349         case 0xf9: /* stc */
5350                 ctxt->eflags |= X86_EFLAGS_CF;
5351                 break;
5352         case 0xfc: /* cld */
5353                 ctxt->eflags &= ~X86_EFLAGS_DF;
5354                 break;
5355         case 0xfd: /* std */
5356                 ctxt->eflags |= X86_EFLAGS_DF;
5357                 break;
5358         default:
5359                 goto cannot_emulate;
5360         }
5361
5362         if (rc != X86EMUL_CONTINUE)
5363                 goto done;
5364
5365 writeback:
5366         if (ctxt->d & SrcWrite) {
5367                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5368                 rc = writeback(ctxt, &ctxt->src);
5369                 if (rc != X86EMUL_CONTINUE)
5370                         goto done;
5371         }
5372         if (!(ctxt->d & NoWrite)) {
5373                 rc = writeback(ctxt, &ctxt->dst);
5374                 if (rc != X86EMUL_CONTINUE)
5375                         goto done;
5376         }
5377
5378         /*
5379          * restore dst type in case the decoding will be reused
5380          * (happens for string instruction )
5381          */
5382         ctxt->dst.type = saved_dst_type;
5383
5384         if ((ctxt->d & SrcMask) == SrcSI)
5385                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5386
5387         if ((ctxt->d & DstMask) == DstDI)
5388                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5389
5390         if (ctxt->rep_prefix && (ctxt->d & String)) {
5391                 unsigned int count;
5392                 struct read_cache *r = &ctxt->io_read;
5393                 if ((ctxt->d & SrcMask) == SrcSI)
5394                         count = ctxt->src.count;
5395                 else
5396                         count = ctxt->dst.count;
5397                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5398
5399                 if (!string_insn_completed(ctxt)) {
5400                         /*
5401                          * Re-enter guest when pio read ahead buffer is empty
5402                          * or, if it is not used, after each 1024 iteration.
5403                          */
5404                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5405                             (r->end == 0 || r->end != r->pos)) {
5406                                 /*
5407                                  * Reset read cache. Usually happens before
5408                                  * decode, but since instruction is restarted
5409                                  * we have to do it here.
5410                                  */
5411                                 ctxt->mem_read.end = 0;
5412                                 writeback_registers(ctxt);
5413                                 return EMULATION_RESTART;
5414                         }
5415                         goto done; /* skip rip writeback */
5416                 }
5417                 ctxt->eflags &= ~X86_EFLAGS_RF;
5418         }
5419
5420         ctxt->eip = ctxt->_eip;
5421
5422 done:
5423         if (rc == X86EMUL_PROPAGATE_FAULT) {
5424                 WARN_ON(ctxt->exception.vector > 0x1f);
5425                 ctxt->have_exception = true;
5426         }
5427         if (rc == X86EMUL_INTERCEPTED)
5428                 return EMULATION_INTERCEPTED;
5429
5430         if (rc == X86EMUL_CONTINUE)
5431                 writeback_registers(ctxt);
5432
5433         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5434
5435 twobyte_insn:
5436         switch (ctxt->b) {
5437         case 0x09:              /* wbinvd */
5438                 (ctxt->ops->wbinvd)(ctxt);
5439                 break;
5440         case 0x08:              /* invd */
5441         case 0x0d:              /* GrpP (prefetch) */
5442         case 0x18:              /* Grp16 (prefetch/nop) */
5443         case 0x1f:              /* nop */
5444                 break;
5445         case 0x20: /* mov cr, reg */
5446                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5447                 break;
5448         case 0x21: /* mov from dr to reg */
5449                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5450                 break;
5451         case 0x40 ... 0x4f:     /* cmov */
5452                 if (test_cc(ctxt->b, ctxt->eflags))
5453                         ctxt->dst.val = ctxt->src.val;
5454                 else if (ctxt->op_bytes != 4)
5455                         ctxt->dst.type = OP_NONE; /* no writeback */
5456                 break;
5457         case 0x80 ... 0x8f: /* jnz rel, etc*/
5458                 if (test_cc(ctxt->b, ctxt->eflags))
5459                         rc = jmp_rel(ctxt, ctxt->src.val);
5460                 break;
5461         case 0x90 ... 0x9f:     /* setcc r/m8 */
5462                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5463                 break;
5464         case 0xb6 ... 0xb7:     /* movzx */
5465                 ctxt->dst.bytes = ctxt->op_bytes;
5466                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5467                                                        : (u16) ctxt->src.val;
5468                 break;
5469         case 0xbe ... 0xbf:     /* movsx */
5470                 ctxt->dst.bytes = ctxt->op_bytes;
5471                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5472                                                         (s16) ctxt->src.val;
5473                 break;
5474         default:
5475                 goto cannot_emulate;
5476         }
5477
5478 threebyte_insn:
5479
5480         if (rc != X86EMUL_CONTINUE)
5481                 goto done;
5482
5483         goto writeback;
5484
5485 cannot_emulate:
5486         return EMULATION_FAILED;
5487 }
5488
5489 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5490 {
5491         invalidate_registers(ctxt);
5492 }
5493
5494 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5495 {
5496         writeback_registers(ctxt);
5497 }