arch/x86/kernel/cpu/common.c

   1 #include <linux/bootmem.h>
   2 #include <linux/linkage.h>
   3 #include <linux/bitops.h>
   4 #include <linux/kernel.h>
   5 #include <linux/module.h>
   6 #include <linux/percpu.h>
   7 #include <linux/string.h>
   8 #include <linux/delay.h>
   9 #include <linux/sched.h>
  10 #include <linux/init.h>
  11 #include <linux/kgdb.h>
  12 #include <linux/smp.h>
  13 #include <linux/io.h>
  14
  15 #include <asm/stackprotector.h>
  16 #include <asm/perf_event.h>
  17 #include <asm/mmu_context.h>
  18 #include <asm/archrandom.h>
  19 #include <asm/hypervisor.h>
  20 #include <asm/processor.h>
  21 #include <asm/debugreg.h>
  22 #include <asm/sections.h>
  23 #include <linux/topology.h>
  24 #include <linux/cpumask.h>
  25 #include <asm/pgtable.h>
  26 #include <linux/atomic.h>
  27 #include <asm/proto.h>
  28 #include <asm/setup.h>
  29 #include <asm/apic.h>
  30 #include <asm/desc.h>
  31 #include <asm/i387.h>
  32 #include <asm/fpu-internal.h>
  33 #include <asm/mtrr.h>
  34 #include <linux/numa.h>
  35 #include <asm/asm.h>
  36 #include <asm/cpu.h>
  37 #include <asm/mce.h>
  38 #include <asm/msr.h>
  39 #include <asm/pat.h>
  40 #include <asm/microcode.h>
  41 #include <asm/microcode_intel.h>
  42
  43 #ifdef CONFIG_X86_LOCAL_APIC
  44 #include <asm/uv/uv.h>
  45 #endif
  46
  47 #include "cpu.h"
  48
  49 /* all of these masks are initialized in setup_cpu_local_masks() */
  50 cpumask_var_t cpu_initialized_mask;
  51 cpumask_var_t cpu_callout_mask;
  52 cpumask_var_t cpu_callin_mask;
  53
  54 /* representing cpus for which sibling maps can be computed */
  55 cpumask_var_t cpu_sibling_setup_mask;
  56
  57 /* correctly size the local cpu masks */
  58 void __init setup_cpu_local_masks(void)
  59 {
  60         alloc_bootmem_cpumask_var(&cpu_initialized_mask);
  61         alloc_bootmem_cpumask_var(&cpu_callin_mask);
  62         alloc_bootmem_cpumask_var(&cpu_callout_mask);
  63         alloc_bootmem_cpumask_var(&cpu_sibling_setup_mask);
  64 }
  65
  66 static void __cpuinit default_init(struct cpuinfo_x86 *c)
  67 {
  68 #ifdef CONFIG_X86_64
  69         cpu_detect_cache_sizes(c);
  70 #else
  71         /* Not much we can do here... */
  72         /* Check if at least it has cpuid */
  73         if (c->cpuid_level == -1) {
  74                 /* No cpuid. It must be an ancient CPU */
  75                 if (c->x86 == 4)
  76                         strcpy(c->x86_model_id, "486");
  77                 else if (c->x86 == 3)
  78                         strcpy(c->x86_model_id, "386");
  79         }
  80 #endif
  81 }
  82
  83 static const struct cpu_dev __cpuinitconst default_cpu = {
  84         .c_init         = default_init,
  85         .c_vendor       = "Unknown",
  86         .c_x86_vendor   = X86_VENDOR_UNKNOWN,
  87 };
  88
  89 static const struct cpu_dev *this_cpu __cpuinitdata = &default_cpu;
  90
  91 DEFINE_PER_CPU_PAGE_ALIGNED(struct gdt_page, gdt_page) = { .gdt = {
  92 #ifdef CONFIG_X86_64
  93         /*
  94          * We need valid kernel segments for data and code in long mode too
  95          * IRET will check the segment types  kkeil 2000/10/28
  96          * Also sysret mandates a special GDT layout
  97          *
  98          * TLS descriptors are currently at a different place compared to i386.
  99          * Hopefully nobody expects them at a fixed place (Wine?)
 100          */
 101         [GDT_ENTRY_KERNEL32_CS]         = GDT_ENTRY_INIT(0xc09b, 0, 0xfffff),
 102         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xa09b, 0, 0xfffff),
 103         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc093, 0, 0xfffff),
 104         [GDT_ENTRY_DEFAULT_USER32_CS]   = GDT_ENTRY_INIT(0xc0fb, 0, 0xfffff),
 105         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f3, 0, 0xfffff),
 106         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xa0fb, 0, 0xfffff),
 107 #else
 108         [GDT_ENTRY_KERNEL_CS]           = GDT_ENTRY_INIT(0xc09a, 0, 0xfffff),
 109         [GDT_ENTRY_KERNEL_DS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 110         [GDT_ENTRY_DEFAULT_USER_CS]     = GDT_ENTRY_INIT(0xc0fa, 0, 0xfffff),
 111         [GDT_ENTRY_DEFAULT_USER_DS]     = GDT_ENTRY_INIT(0xc0f2, 0, 0xfffff),
 112         /*
 113          * Segments used for calling PnP BIOS have byte granularity.
 114          * They code segments and data segments have fixed 64k limits,
 115          * the transfer segment sizes are set at run time.
 116          */
 117         /* 32-bit code */
 118         [GDT_ENTRY_PNPBIOS_CS32]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 119         /* 16-bit code */
 120         [GDT_ENTRY_PNPBIOS_CS16]        = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 121         /* 16-bit data */
 122         [GDT_ENTRY_PNPBIOS_DS]          = GDT_ENTRY_INIT(0x0092, 0, 0xffff),
 123         /* 16-bit data */
 124         [GDT_ENTRY_PNPBIOS_TS1]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 125         /* 16-bit data */
 126         [GDT_ENTRY_PNPBIOS_TS2]         = GDT_ENTRY_INIT(0x0092, 0, 0),
 127         /*
 128          * The APM segments have byte granularity and their bases
 129          * are set at run time.  All have 64k limits.
 130          */
 131         /* 32-bit code */
 132         [GDT_ENTRY_APMBIOS_BASE]        = GDT_ENTRY_INIT(0x409a, 0, 0xffff),
 133         /* 16-bit code */
 134         [GDT_ENTRY_APMBIOS_BASE+1]      = GDT_ENTRY_INIT(0x009a, 0, 0xffff),
 135         /* data */
 136         [GDT_ENTRY_APMBIOS_BASE+2]      = GDT_ENTRY_INIT(0x4092, 0, 0xffff),
 137
 138         [GDT_ENTRY_ESPFIX_SS]           = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 139         [GDT_ENTRY_PERCPU]              = GDT_ENTRY_INIT(0xc092, 0, 0xfffff),
 140         GDT_STACK_CANARY_INIT
 141 #endif
 142 } };
 143 EXPORT_PER_CPU_SYMBOL_GPL(gdt_page);
 144
 145 static int __init x86_xsave_setup(char *s)
 146 {
 147         setup_clear_cpu_cap(X86_FEATURE_XSAVE);
 148         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 149         setup_clear_cpu_cap(X86_FEATURE_AVX);
 150         setup_clear_cpu_cap(X86_FEATURE_AVX2);
 151         return 1;
 152 }
 153 __setup("noxsave", x86_xsave_setup);
 154
 155 static int __init x86_xsaveopt_setup(char *s)
 156 {
 157         setup_clear_cpu_cap(X86_FEATURE_XSAVEOPT);
 158         return 1;
 159 }
 160 __setup("noxsaveopt", x86_xsaveopt_setup);
 161
 162 #ifdef CONFIG_X86_32
 163 static int cachesize_override __cpuinitdata = -1;
 164 static int disable_x86_serial_nr __cpuinitdata = 1;
 165
 166 static int __init cachesize_setup(char *str)
 167 {
 168         get_option(&str, &cachesize_override);
 169         return 1;
 170 }
 171 __setup("cachesize=", cachesize_setup);
 172
 173 static int __init x86_fxsr_setup(char *s)
 174 {
 175         setup_clear_cpu_cap(X86_FEATURE_FXSR);
 176         setup_clear_cpu_cap(X86_FEATURE_XMM);
 177         return 1;
 178 }
 179 __setup("nofxsr", x86_fxsr_setup);
 180
 181 static int __init x86_sep_setup(char *s)
 182 {
 183         setup_clear_cpu_cap(X86_FEATURE_SEP);
 184         return 1;
 185 }
 186 __setup("nosep", x86_sep_setup);
 187
 188 /* Standard macro to see if a specific flag is changeable */
 189 static inline int flag_is_changeable_p(u32 flag)
 190 {
 191         u32 f1, f2;
 192
 193         /*
 194          * Cyrix and IDT cpus allow disabling of CPUID
 195          * so the code below may return different results
 196          * when it is executed before and after enabling
 197          * the CPUID. Add "volatile" to not allow gcc to
 198          * optimize the subsequent calls to this function.
 199          */
 200         asm volatile ("pushfl           \n\t"
 201                       "pushfl           \n\t"
 202                       "popl %0          \n\t"
 203                       "movl %0, %1      \n\t"
 204                       "xorl %2, %0      \n\t"
 205                       "pushl %0         \n\t"
 206                       "popfl            \n\t"
 207                       "pushfl           \n\t"
 208                       "popl %0          \n\t"
 209                       "popfl            \n\t"
 210
 211                       : "=&r" (f1), "=&r" (f2)
 212                       : "ir" (flag));
 213
 214         return ((f1^f2) & flag) != 0;
 215 }
 216
 217 /* Probe for the CPUID instruction */
 218 int __cpuinit have_cpuid_p(void)
 219 {
 220         return flag_is_changeable_p(X86_EFLAGS_ID);
 221 }
 222
 223 static void __cpuinit squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 224 {
 225         unsigned long lo, hi;
 226
 227         if (!cpu_has(c, X86_FEATURE_PN) || !disable_x86_serial_nr)
 228                 return;
 229
 230         /* Disable processor serial number: */
 231
 232         rdmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 233         lo |= 0x200000;
 234         wrmsr(MSR_IA32_BBL_CR_CTL, lo, hi);
 235
 236         printk(KERN_NOTICE "CPU serial number disabled.\n");
 237         clear_cpu_cap(c, X86_FEATURE_PN);
 238
 239         /* Disabling the serial number may affect the cpuid level */
 240         c->cpuid_level = cpuid_eax(0);
 241 }
 242
 243 static int __init x86_serial_nr_setup(char *s)
 244 {
 245         disable_x86_serial_nr = 0;
 246         return 1;
 247 }
 248 __setup("serialnumber", x86_serial_nr_setup);
 249 #else
 250 static inline int flag_is_changeable_p(u32 flag)
 251 {
 252         return 1;
 253 }
 254 static inline void squash_the_stupid_serial_number(struct cpuinfo_x86 *c)
 255 {
 256 }
 257 #endif
 258
 259 static __init int setup_disable_smep(char *arg)
 260 {
 261         setup_clear_cpu_cap(X86_FEATURE_SMEP);
 262         return 1;
 263 }
 264 __setup("nosmep", setup_disable_smep);
 265
 266 static __always_inline void setup_smep(struct cpuinfo_x86 *c)
 267 {
 268         if (cpu_has(c, X86_FEATURE_SMEP))
 269                 set_in_cr4(X86_CR4_SMEP);
 270 }
 271
 272 static __init int setup_disable_smap(char *arg)
 273 {
 274         setup_clear_cpu_cap(X86_FEATURE_SMAP);
 275         return 1;
 276 }
 277 __setup("nosmap", setup_disable_smap);
 278
 279 static __always_inline void setup_smap(struct cpuinfo_x86 *c)
 280 {
 281         unsigned long eflags;
 282
 283         /* This should have been cleared long ago */
 284         raw_local_save_flags(eflags);
 285         BUG_ON(eflags & X86_EFLAGS_AC);
 286
 287         if (cpu_has(c, X86_FEATURE_SMAP)) {
 288 #ifdef CONFIG_X86_SMAP
 289                 set_in_cr4(X86_CR4_SMAP);
 290 #else
 291                 clear_in_cr4(X86_CR4_SMAP);
 292 #endif
 293         }
 294 }
 295
 296 /*
 297  * Some CPU features depend on higher CPUID levels, which may not always
 298  * be available due to CPUID level capping or broken virtualization
 299  * software.  Add those features to this table to auto-disable them.
 300  */
 301 struct cpuid_dependent_feature {
 302         u32 feature;
 303         u32 level;
 304 };
 305
 306 static const struct cpuid_dependent_feature __cpuinitconst
 307 cpuid_dependent_features[] = {
 308         { X86_FEATURE_MWAIT,            0x00000005 },
 309         { X86_FEATURE_DCA,              0x00000009 },
 310         { X86_FEATURE_XSAVE,            0x0000000d },
 311         { 0, 0 }
 312 };
 313
 314 static void __cpuinit filter_cpuid_features(struct cpuinfo_x86 *c, bool warn)
 315 {
 316         const struct cpuid_dependent_feature *df;
 317
 318         for (df = cpuid_dependent_features; df->feature; df++) {
 319
 320                 if (!cpu_has(c, df->feature))
 321                         continue;
 322                 /*
 323                  * Note: cpuid_level is set to -1 if unavailable, but
 324                  * extended_extended_level is set to 0 if unavailable
 325                  * and the legitimate extended levels are all negative
 326                  * when signed; hence the weird messing around with
 327                  * signs here...
 328                  */
 329                 if (!((s32)df->level < 0 ?
 330                      (u32)df->level > (u32)c->extended_cpuid_level :
 331                      (s32)df->level > (s32)c->cpuid_level))
 332                         continue;
 333
 334                 clear_cpu_cap(c, df->feature);
 335                 if (!warn)
 336                         continue;
 337
 338                 printk(KERN_WARNING
 339                        "CPU: CPU feature %s disabled, no CPUID level 0x%x\n",
 340                                 x86_cap_flags[df->feature], df->level);
 341         }
 342 }
 343
 344 /*
 345  * Naming convention should be: <Name> [(<Codename>)]
 346  * This table only is used unless init_<vendor>() below doesn't set it;
 347  * in particular, if CPUID levels 0x80000002..4 are supported, this
 348  * isn't used
 349  */
 350
 351 /* Look up CPU names by table lookup. */
 352 static const char *__cpuinit table_lookup_model(struct cpuinfo_x86 *c)
 353 {
 354         const struct cpu_model_info *info;
 355
 356         if (c->x86_model >= 16)
 357                 return NULL;    /* Range check */
 358
 359         if (!this_cpu)
 360                 return NULL;
 361
 362         info = this_cpu->c_models;
 363
 364         while (info && info->family) {
 365                 if (info->family == c->x86)
 366                         return info->model_names[c->x86_model];
 367                 info++;
 368         }
 369         return NULL;            /* Not found */
 370 }
 371
 372 __u32 cpu_caps_cleared[NCAPINTS] __cpuinitdata;
 373 __u32 cpu_caps_set[NCAPINTS] __cpuinitdata;
 374
 375 void load_percpu_segment(int cpu)
 376 {
 377 #ifdef CONFIG_X86_32
 378         loadsegment(fs, __KERNEL_PERCPU);
 379 #else
 380         loadsegment(gs, 0);
 381         wrmsrl(MSR_GS_BASE, (unsigned long)per_cpu(irq_stack_union.gs_base, cpu));
 382 #endif
 383         load_stack_canary_segment();
 384 }
 385
 386 /*
 387  * Current gdt points %fs at the "master" per-cpu area: after this,
 388  * it's on the real one.
 389  */
 390 void switch_to_new_gdt(int cpu)
 391 {
 392         struct desc_ptr gdt_descr;
 393
 394         gdt_descr.address = (long)get_cpu_gdt_table(cpu);
 395         gdt_descr.size = GDT_SIZE - 1;
 396         load_gdt(&gdt_descr);
 397         /* Reload the per-cpu base */
 398
 399         load_percpu_segment(cpu);
 400 }
 401
 402 static const struct cpu_dev *__cpuinitdata cpu_devs[X86_VENDOR_NUM] = {};
 403
 404 static void __cpuinit get_model_name(struct cpuinfo_x86 *c)
 405 {
 406         unsigned int *v;
 407         char *p, *q;
 408
 409         if (c->extended_cpuid_level < 0x80000004)
 410                 return;
 411
 412         v = (unsigned int *)c->x86_model_id;
 413         cpuid(0x80000002, &v[0], &v[1], &v[2], &v[3]);
 414         cpuid(0x80000003, &v[4], &v[5], &v[6], &v[7]);
 415         cpuid(0x80000004, &v[8], &v[9], &v[10], &v[11]);
 416         c->x86_model_id[48] = 0;
 417
 418         /*
 419          * Intel chips right-justify this string for some dumb reason;
 420          * undo that brain damage:
 421          */
 422         p = q = &c->x86_model_id[0];
 423         while (*p == ' ')
 424                 p++;
 425         if (p != q) {
 426                 while (*p)
 427                         *q++ = *p++;
 428                 while (q <= &c->x86_model_id[48])
 429                         *q++ = '\0';    /* Zero-pad the rest */
 430         }
 431 }
 432
 433 void __cpuinit cpu_detect_cache_sizes(struct cpuinfo_x86 *c)
 434 {
 435         unsigned int n, dummy, ebx, ecx, edx, l2size;
 436
 437         n = c->extended_cpuid_level;
 438
 439         if (n >= 0x80000005) {
 440                 cpuid(0x80000005, &dummy, &ebx, &ecx, &edx);
 441                 c->x86_cache_size = (ecx>>24) + (edx>>24);
 442 #ifdef CONFIG_X86_64
 443                 /* On K8 L1 TLB is inclusive, so don't count it */
 444                 c->x86_tlbsize = 0;
 445 #endif
 446         }
 447
 448         if (n < 0x80000006)     /* Some chips just has a large L1. */
 449                 return;
 450
 451         cpuid(0x80000006, &dummy, &ebx, &ecx, &edx);
 452         l2size = ecx >> 16;
 453
 454 #ifdef CONFIG_X86_64
 455         c->x86_tlbsize += ((ebx >> 16) & 0xfff) + (ebx & 0xfff);
 456 #else
 457         /* do processor-specific cache resizing */
 458         if (this_cpu->c_size_cache)
 459                 l2size = this_cpu->c_size_cache(c, l2size);
 460
 461         /* Allow user to override all this if necessary. */
 462         if (cachesize_override != -1)
 463                 l2size = cachesize_override;
 464
 465         if (l2size == 0)
 466                 return;         /* Again, no L2 cache is possible */
 467 #endif
 468
 469         c->x86_cache_size = l2size;
 470 }
 471
 472 u16 __read_mostly tlb_lli_4k[NR_INFO];
 473 u16 __read_mostly tlb_lli_2m[NR_INFO];
 474 u16 __read_mostly tlb_lli_4m[NR_INFO];
 475 u16 __read_mostly tlb_lld_4k[NR_INFO];
 476 u16 __read_mostly tlb_lld_2m[NR_INFO];
 477 u16 __read_mostly tlb_lld_4m[NR_INFO];
 478
 479 /*
 480  * tlb_flushall_shift shows the balance point in replacing cr3 write
 481  * with multiple 'invlpg'. It will do this replacement when
 482  *   flush_tlb_lines <= active_lines/2^tlb_flushall_shift.
 483  * If tlb_flushall_shift is -1, means the replacement will be disabled.
 484  */
 485 s8  __read_mostly tlb_flushall_shift = -1;
 486
 487 void __cpuinit cpu_detect_tlb(struct cpuinfo_x86 *c)
 488 {
 489         if (this_cpu->c_detect_tlb)
 490                 this_cpu->c_detect_tlb(c);
 491
 492         printk(KERN_INFO "Last level iTLB entries: 4KB %d, 2MB %d, 4MB %d\n" \
 493                 "Last level dTLB entries: 4KB %d, 2MB %d, 4MB %d\n"          \
 494                 "tlb_flushall_shift: %d\n",
 495                 tlb_lli_4k[ENTRIES], tlb_lli_2m[ENTRIES],
 496                 tlb_lli_4m[ENTRIES], tlb_lld_4k[ENTRIES],
 497                 tlb_lld_2m[ENTRIES], tlb_lld_4m[ENTRIES],
 498                 tlb_flushall_shift);
 499 }
 500
 501 void __cpuinit detect_ht(struct cpuinfo_x86 *c)
 502 {
 503 #ifdef CONFIG_X86_HT
 504         u32 eax, ebx, ecx, edx;
 505         int index_msb, core_bits;
 506         static bool printed;
 507
 508         if (!cpu_has(c, X86_FEATURE_HT))
 509                 return;
 510
 511         if (cpu_has(c, X86_FEATURE_CMP_LEGACY))
 512                 goto out;
 513
 514         if (cpu_has(c, X86_FEATURE_XTOPOLOGY))
 515                 return;
 516
 517         cpuid(1, &eax, &ebx, &ecx, &edx);
 518
 519         smp_num_siblings = (ebx & 0xff0000) >> 16;
 520
 521         if (smp_num_siblings == 1) {
 522                 printk_once(KERN_INFO "CPU0: Hyper-Threading is disabled\n");
 523                 goto out;
 524         }
 525
 526         if (smp_num_siblings <= 1)
 527                 goto out;
 528
 529         index_msb = get_count_order(smp_num_siblings);
 530         c->phys_proc_id = apic->phys_pkg_id(c->initial_apicid, index_msb);
 531
 532         smp_num_siblings = smp_num_siblings / c->x86_max_cores;
 533
 534         index_msb = get_count_order(smp_num_siblings);
 535
 536         core_bits = get_count_order(c->x86_max_cores);
 537
 538         c->cpu_core_id = apic->phys_pkg_id(c->initial_apicid, index_msb) &
 539                                        ((1 << core_bits) - 1);
 540
 541 out:
 542         if (!printed && (c->x86_max_cores * smp_num_siblings) > 1) {
 543                 printk(KERN_INFO  "CPU: Physical Processor ID: %d\n",
 544                        c->phys_proc_id);
 545                 printk(KERN_INFO  "CPU: Processor Core ID: %d\n",
 546                        c->cpu_core_id);
 547                 printed = 1;
 548         }
 549 #endif
 550 }
 551
 552 static void __cpuinit get_cpu_vendor(struct cpuinfo_x86 *c)
 553 {
 554         char *v = c->x86_vendor_id;
 555         int i;
 556
 557         for (i = 0; i < X86_VENDOR_NUM; i++) {
 558                 if (!cpu_devs[i])
 559                         break;
 560
 561                 if (!strcmp(v, cpu_devs[i]->c_ident[0]) ||
 562                     (cpu_devs[i]->c_ident[1] &&
 563                      !strcmp(v, cpu_devs[i]->c_ident[1]))) {
 564
 565                         this_cpu = cpu_devs[i];
 566                         c->x86_vendor = this_cpu->c_x86_vendor;
 567                         return;
 568                 }
 569         }
 570
 571         printk_once(KERN_ERR
 572                         "CPU: vendor_id '%s' unknown, using generic init.\n" \
 573                         "CPU: Your system may be unstable.\n", v);
 574
 575         c->x86_vendor = X86_VENDOR_UNKNOWN;
 576         this_cpu = &default_cpu;
 577 }
 578
 579 void __cpuinit cpu_detect(struct cpuinfo_x86 *c)
 580 {
 581         /* Get vendor name */
 582         cpuid(0x00000000, (unsigned int *)&c->cpuid_level,
 583               (unsigned int *)&c->x86_vendor_id[0],
 584               (unsigned int *)&c->x86_vendor_id[8],
 585               (unsigned int *)&c->x86_vendor_id[4]);
 586
 587         c->x86 = 4;
 588         /* Intel-defined flags: level 0x00000001 */
 589         if (c->cpuid_level >= 0x00000001) {
 590                 u32 junk, tfms, cap0, misc;
 591
 592                 cpuid(0x00000001, &tfms, &misc, &junk, &cap0);
 593                 c->x86 = (tfms >> 8) & 0xf;
 594                 c->x86_model = (tfms >> 4) & 0xf;
 595                 c->x86_mask = tfms & 0xf;
 596
 597                 if (c->x86 == 0xf)
 598                         c->x86 += (tfms >> 20) & 0xff;
 599                 if (c->x86 >= 0x6)
 600                         c->x86_model += ((tfms >> 16) & 0xf) << 4;
 601
 602                 if (cap0 & (1<<19)) {
 603                         c->x86_clflush_size = ((misc >> 8) & 0xff) * 8;
 604                         c->x86_cache_alignment = c->x86_clflush_size;
 605                 }
 606         }
 607 }
 608
 609 void __cpuinit get_cpu_cap(struct cpuinfo_x86 *c)
 610 {
 611         u32 tfms, xlvl;
 612         u32 ebx;
 613
 614         /* Intel-defined flags: level 0x00000001 */
 615         if (c->cpuid_level >= 0x00000001) {
 616                 u32 capability, excap;
 617
 618                 cpuid(0x00000001, &tfms, &ebx, &excap, &capability);
 619                 c->x86_capability[0] = capability;
 620                 c->x86_capability[4] = excap;
 621         }
 622
 623         /* Additional Intel-defined flags: level 0x00000007 */
 624         if (c->cpuid_level >= 0x00000007) {
 625                 u32 eax, ebx, ecx, edx;
 626
 627                 cpuid_count(0x00000007, 0, &eax, &ebx, &ecx, &edx);
 628
 629                 c->x86_capability[9] = ebx;
 630         }
 631
 632         /* AMD-defined flags: level 0x80000001 */
 633         xlvl = cpuid_eax(0x80000000);
 634         c->extended_cpuid_level = xlvl;
 635
 636         if ((xlvl & 0xffff0000) == 0x80000000) {
 637                 if (xlvl >= 0x80000001) {
 638                         c->x86_capability[1] = cpuid_edx(0x80000001);
 639                         c->x86_capability[6] = cpuid_ecx(0x80000001);
 640                 }
 641         }
 642
 643         if (c->extended_cpuid_level >= 0x80000008) {
 644                 u32 eax = cpuid_eax(0x80000008);
 645
 646                 c->x86_virt_bits = (eax >> 8) & 0xff;
 647                 c->x86_phys_bits = eax & 0xff;
 648         }
 649 #ifdef CONFIG_X86_32
 650         else if (cpu_has(c, X86_FEATURE_PAE) || cpu_has(c, X86_FEATURE_PSE36))
 651                 c->x86_phys_bits = 36;
 652 #endif
 653
 654         if (c->extended_cpuid_level >= 0x80000007)
 655                 c->x86_power = cpuid_edx(0x80000007);
 656
 657         init_scattered_cpuid_features(c);
 658 }
 659
 660 static void __cpuinit identify_cpu_without_cpuid(struct cpuinfo_x86 *c)
 661 {
 662 #ifdef CONFIG_X86_32
 663         int i;
 664
 665         /*
 666          * First of all, decide if this is a 486 or higher
 667          * It's a 486 if we can modify the AC flag
 668          */
 669         if (flag_is_changeable_p(X86_EFLAGS_AC))
 670                 c->x86 = 4;
 671         else
 672                 c->x86 = 3;
 673
 674         for (i = 0; i < X86_VENDOR_NUM; i++)
 675                 if (cpu_devs[i] && cpu_devs[i]->c_identify) {
 676                         c->x86_vendor_id[0] = 0;
 677                         cpu_devs[i]->c_identify(c);
 678                         if (c->x86_vendor_id[0]) {
 679                                 get_cpu_vendor(c);
 680                                 break;
 681                         }
 682                 }
 683 #endif
 684 }
 685
 686 /*
 687  * Do minimum CPU detection early.
 688  * Fields really needed: vendor, cpuid_level, family, model, mask,
 689  * cache alignment.
 690  * The others are not touched to avoid unwanted side effects.
 691  *
 692  * WARNING: this function is only called on the BP.  Don't add code here
 693  * that is supposed to run on all CPUs.
 694  */
 695 static void __init early_identify_cpu(struct cpuinfo_x86 *c)
 696 {
 697 #ifdef CONFIG_X86_64
 698         c->x86_clflush_size = 64;
 699         c->x86_phys_bits = 36;
 700         c->x86_virt_bits = 48;
 701 #else
 702         c->x86_clflush_size = 32;
 703         c->x86_phys_bits = 32;
 704         c->x86_virt_bits = 32;
 705 #endif
 706         c->x86_cache_alignment = c->x86_clflush_size;
 707
 708         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 709         c->extended_cpuid_level = 0;
 710
 711         if (!have_cpuid_p())
 712                 identify_cpu_without_cpuid(c);
 713
 714         /* cyrix could have cpuid enabled via c_identify()*/
 715         if (!have_cpuid_p())
 716                 return;
 717
 718         cpu_detect(c);
 719
 720         get_cpu_vendor(c);
 721
 722         get_cpu_cap(c);
 723
 724         if (this_cpu->c_early_init)
 725                 this_cpu->c_early_init(c);
 726
 727         c->cpu_index = 0;
 728         filter_cpuid_features(c, false);
 729
 730         if (this_cpu->c_bsp_init)
 731                 this_cpu->c_bsp_init(c);
 732 }
 733
 734 void __init early_cpu_init(void)
 735 {
 736         const struct cpu_dev *const *cdev;
 737         int count = 0;
 738
 739 #ifdef CONFIG_PROCESSOR_SELECT
 740         printk(KERN_INFO "KERNEL supported cpus:\n");
 741 #endif
 742
 743         for (cdev = __x86_cpu_dev_start; cdev < __x86_cpu_dev_end; cdev++) {
 744                 const struct cpu_dev *cpudev = *cdev;
 745
 746                 if (count >= X86_VENDOR_NUM)
 747                         break;
 748                 cpu_devs[count] = cpudev;
 749                 count++;
 750
 751 #ifdef CONFIG_PROCESSOR_SELECT
 752                 {
 753                         unsigned int j;
 754
 755                         for (j = 0; j < 2; j++) {
 756                                 if (!cpudev->c_ident[j])
 757                                         continue;
 758                                 printk(KERN_INFO "  %s %s\n", cpudev->c_vendor,
 759                                         cpudev->c_ident[j]);
 760                         }
 761                 }
 762 #endif
 763         }
 764         early_identify_cpu(&boot_cpu_data);
 765 }
 766
 767 /*
 768  * The NOPL instruction is supposed to exist on all CPUs of family >= 6;
 769  * unfortunately, that's not true in practice because of early VIA
 770  * chips and (more importantly) broken virtualizers that are not easy
 771  * to detect. In the latter case it doesn't even *fail* reliably, so
 772  * probing for it doesn't even work. Disable it completely on 32-bit
 773  * unless we can find a reliable way to detect all the broken cases.
 774  * Enable it explicitly on 64-bit for non-constant inputs of cpu_has().
 775  */
 776 static void __cpuinit detect_nopl(struct cpuinfo_x86 *c)
 777 {
 778 #ifdef CONFIG_X86_32
 779         clear_cpu_cap(c, X86_FEATURE_NOPL);
 780 #else
 781         set_cpu_cap(c, X86_FEATURE_NOPL);
 782 #endif
 783 }
 784
 785 static void __cpuinit generic_identify(struct cpuinfo_x86 *c)
 786 {
 787         c->extended_cpuid_level = 0;
 788
 789         if (!have_cpuid_p())
 790                 identify_cpu_without_cpuid(c);
 791
 792         /* cyrix could have cpuid enabled via c_identify()*/
 793         if (!have_cpuid_p())
 794                 return;
 795
 796         cpu_detect(c);
 797
 798         get_cpu_vendor(c);
 799
 800         get_cpu_cap(c);
 801
 802         if (c->cpuid_level >= 0x00000001) {
 803                 c->initial_apicid = (cpuid_ebx(1) >> 24) & 0xFF;
 804 #ifdef CONFIG_X86_32
 805 # ifdef CONFIG_X86_HT
 806                 c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 807 # else
 808                 c->apicid = c->initial_apicid;
 809 # endif
 810 #endif
 811                 c->phys_proc_id = c->initial_apicid;
 812         }
 813
 814         get_model_name(c); /* Default name */
 815
 816         detect_nopl(c);
 817 }
 818
 819 /*
 820  * This does the hard work of actually picking apart the CPU stuff...
 821  */
 822 static void __cpuinit identify_cpu(struct cpuinfo_x86 *c)
 823 {
 824         int i;
 825
 826         c->loops_per_jiffy = loops_per_jiffy;
 827         c->x86_cache_size = -1;
 828         c->x86_vendor = X86_VENDOR_UNKNOWN;
 829         c->x86_model = c->x86_mask = 0; /* So far unknown... */
 830         c->x86_vendor_id[0] = '\0'; /* Unset */
 831         c->x86_model_id[0] = '\0';  /* Unset */
 832         c->x86_max_cores = 1;
 833         c->x86_coreid_bits = 0;
 834 #ifdef CONFIG_X86_64
 835         c->x86_clflush_size = 64;
 836         c->x86_phys_bits = 36;
 837         c->x86_virt_bits = 48;
 838 #else
 839         c->cpuid_level = -1;    /* CPUID not detected */
 840         c->x86_clflush_size = 32;
 841         c->x86_phys_bits = 32;
 842         c->x86_virt_bits = 32;
 843 #endif
 844         c->x86_cache_alignment = c->x86_clflush_size;
 845         memset(&c->x86_capability, 0, sizeof c->x86_capability);
 846
 847         generic_identify(c);
 848
 849         if (this_cpu->c_identify)
 850                 this_cpu->c_identify(c);
 851
 852         /* Clear/Set all flags overriden by options, after probe */
 853         for (i = 0; i < NCAPINTS; i++) {
 854                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 855                 c->x86_capability[i] |= cpu_caps_set[i];
 856         }
 857
 858 #ifdef CONFIG_X86_64
 859         c->apicid = apic->phys_pkg_id(c->initial_apicid, 0);
 860 #endif
 861
 862         /*
 863          * Vendor-specific initialization.  In this section we
 864          * canonicalize the feature flags, meaning if there are
 865          * features a certain CPU supports which CPUID doesn't
 866          * tell us, CPUID claiming incorrect flags, or other bugs,
 867          * we handle them here.
 868          *
 869          * At the end of this section, c->x86_capability better
 870          * indicate the features this CPU genuinely supports!
 871          */
 872         if (this_cpu->c_init)
 873                 this_cpu->c_init(c);
 874
 875         /* Disable the PN if appropriate */
 876         squash_the_stupid_serial_number(c);
 877
 878         /* Set up SMEP/SMAP */
 879         setup_smep(c);
 880         setup_smap(c);
 881
 882         /*
 883          * The vendor-specific functions might have changed features.
 884          * Now we do "generic changes."
 885          */
 886
 887         /* Filter out anything that depends on CPUID levels we don't have */
 888         filter_cpuid_features(c, true);
 889
 890         /* If the model name is still unset, do table lookup. */
 891         if (!c->x86_model_id[0]) {
 892                 const char *p;
 893                 p = table_lookup_model(c);
 894                 if (p)
 895                         strcpy(c->x86_model_id, p);
 896                 else
 897                         /* Last resort... */
 898                         sprintf(c->x86_model_id, "%02x/%02x",
 899                                 c->x86, c->x86_model);
 900         }
 901
 902 #ifdef CONFIG_X86_64
 903         detect_ht(c);
 904 #endif
 905
 906         init_hypervisor(c);
 907         x86_init_rdrand(c);
 908
 909         /*
 910          * Clear/Set all flags overriden by options, need do it
 911          * before following smp all cpus cap AND.
 912          */
 913         for (i = 0; i < NCAPINTS; i++) {
 914                 c->x86_capability[i] &= ~cpu_caps_cleared[i];
 915                 c->x86_capability[i] |= cpu_caps_set[i];
 916         }
 917
 918         /*
 919          * On SMP, boot_cpu_data holds the common feature set between
 920          * all CPUs; so make sure that we indicate which features are
 921          * common between the CPUs.  The first time this routine gets
 922          * executed, c == &boot_cpu_data.
 923          */
 924         if (c != &boot_cpu_data) {
 925                 /* AND the already accumulated flags with these */
 926                 for (i = 0; i < NCAPINTS; i++)
 927                         boot_cpu_data.x86_capability[i] &= c->x86_capability[i];
 928
 929                 /* OR, i.e. replicate the bug flags */
 930                 for (i = NCAPINTS; i < NCAPINTS + NBUGINTS; i++)
 931                         c->x86_capability[i] |= boot_cpu_data.x86_capability[i];
 932         }
 933
 934         /* Init Machine Check Exception if available. */
 935         mcheck_cpu_init(c);
 936
 937         select_idle_routine(c);
 938
 939 #ifdef CONFIG_NUMA
 940         numa_add_cpu(smp_processor_id());
 941 #endif
 942 }
 943
 944 #ifdef CONFIG_X86_64
 945 static void vgetcpu_set_mode(void)
 946 {
 947         if (cpu_has(&boot_cpu_data, X86_FEATURE_RDTSCP))
 948                 vgetcpu_mode = VGETCPU_RDTSCP;
 949         else
 950                 vgetcpu_mode = VGETCPU_LSL;
 951 }
 952 #endif
 953
 954 void __init identify_boot_cpu(void)
 955 {
 956         identify_cpu(&boot_cpu_data);
 957         init_amd_e400_c1e_mask();
 958 #ifdef CONFIG_X86_32
 959         sysenter_setup();
 960         enable_sep_cpu();
 961 #else
 962         vgetcpu_set_mode();
 963 #endif
 964         cpu_detect_tlb(&boot_cpu_data);
 965 }
 966
 967 void __cpuinit identify_secondary_cpu(struct cpuinfo_x86 *c)
 968 {
 969         BUG_ON(c == &boot_cpu_data);
 970         identify_cpu(c);
 971 #ifdef CONFIG_X86_32
 972         enable_sep_cpu();
 973 #endif
 974         mtrr_ap_init();
 975 }
 976
 977 struct msr_range {
 978         unsigned        min;
 979         unsigned        max;
 980 };
 981
 982 static const struct msr_range msr_range_array[] __cpuinitconst = {
 983         { 0x00000000, 0x00000418},
 984         { 0xc0000000, 0xc000040b},
 985         { 0xc0010000, 0xc0010142},
 986         { 0xc0011000, 0xc001103b},
 987 };
 988
 989 static void __cpuinit __print_cpu_msr(void)
 990 {
 991         unsigned index_min, index_max;
 992         unsigned index;
 993         u64 val;
 994         int i;
 995
 996         for (i = 0; i < ARRAY_SIZE(msr_range_array); i++) {
 997                 index_min = msr_range_array[i].min;
 998                 index_max = msr_range_array[i].max;
 999
1000                 for (index = index_min; index < index_max; index++) {
1001                         if (rdmsrl_safe(index, &val))
1002                                 continue;
1003                         printk(KERN_INFO " MSR%08x: %016llx\n", index, val);
1004                 }
1005         }
1006 }
1007
1008 static int show_msr __cpuinitdata;
1009
1010 static __init int setup_show_msr(char *arg)
1011 {
1012         int num;
1013
1014         get_option(&arg, &num);
1015
1016         if (num > 0)
1017                 show_msr = num;
1018         return 1;
1019 }
1020 __setup("show_msr=", setup_show_msr);
1021
1022 static __init int setup_noclflush(char *arg)
1023 {
1024         setup_clear_cpu_cap(X86_FEATURE_CLFLSH);
1025         return 1;
1026 }
1027 __setup("noclflush", setup_noclflush);
1028
1029 void __cpuinit print_cpu_info(struct cpuinfo_x86 *c)
1030 {
1031         const char *vendor = NULL;
1032
1033         if (c->x86_vendor < X86_VENDOR_NUM) {
1034                 vendor = this_cpu->c_vendor;
1035         } else {
1036                 if (c->cpuid_level >= 0)
1037                         vendor = c->x86_vendor_id;
1038         }
1039
1040         if (vendor && !strstr(c->x86_model_id, vendor))
1041                 printk(KERN_CONT "%s ", vendor);
1042
1043         if (c->x86_model_id[0])
1044                 printk(KERN_CONT "%s", strim(c->x86_model_id));
1045         else
1046                 printk(KERN_CONT "%d86", c->x86);
1047
1048         printk(KERN_CONT " (fam: %02x, model: %02x", c->x86, c->x86_model);
1049
1050         if (c->x86_mask || c->cpuid_level >= 0)
1051                 printk(KERN_CONT ", stepping: %02x)\n", c->x86_mask);
1052         else
1053                 printk(KERN_CONT ")\n");
1054
1055         print_cpu_msr(c);
1056 }
1057
1058 void __cpuinit print_cpu_msr(struct cpuinfo_x86 *c)
1059 {
1060         if (c->cpu_index < show_msr)
1061                 __print_cpu_msr();
1062 }
1063
1064 static __init int setup_disablecpuid(char *arg)
1065 {
1066         int bit;
1067
1068         if (get_option(&arg, &bit) && bit < NCAPINTS*32)
1069                 setup_clear_cpu_cap(bit);
1070         else
1071                 return 0;
1072
1073         return 1;
1074 }
1075 __setup("clearcpuid=", setup_disablecpuid);
1076
1077 #ifdef CONFIG_X86_64
1078 struct desc_ptr idt_descr = { NR_VECTORS * 16 - 1, (unsigned long) idt_table };
1079 struct desc_ptr nmi_idt_descr = { NR_VECTORS * 16 - 1,
1080                                     (unsigned long) nmi_idt_table };
1081
1082 DEFINE_PER_CPU_FIRST(union irq_stack_union,
1083                      irq_stack_union) __aligned(PAGE_SIZE);
1084
1085 /*
1086  * The following four percpu variables are hot.  Align current_task to
1087  * cacheline size such that all four fall in the same cacheline.
1088  */
1089 DEFINE_PER_CPU(struct task_struct *, current_task) ____cacheline_aligned =
1090         &init_task;
1091 EXPORT_PER_CPU_SYMBOL(current_task);
1092
1093 DEFINE_PER_CPU(unsigned long, kernel_stack) =
1094         (unsigned long)&init_thread_union - KERNEL_STACK_OFFSET + THREAD_SIZE;
1095 EXPORT_PER_CPU_SYMBOL(kernel_stack);
1096
1097 DEFINE_PER_CPU(char *, irq_stack_ptr) =
1098         init_per_cpu_var(irq_stack_union.irq_stack) + IRQ_STACK_SIZE - 64;
1099
1100 DEFINE_PER_CPU(unsigned int, irq_count) = -1;
1101
1102 DEFINE_PER_CPU(struct task_struct *, fpu_owner_task);
1103
1104 /*
1105  * Special IST stacks which the CPU switches to when it calls
1106  * an IST-marked descriptor entry. Up to 7 stacks (hardware
1107  * limit), all of them are 4K, except the debug stack which
1108  * is 8K.
1109  */
1110 static const unsigned int exception_stack_sizes[N_EXCEPTION_STACKS] = {
1111           [0 ... N_EXCEPTION_STACKS - 1]        = EXCEPTION_STKSZ,
1112           [DEBUG_STACK - 1]                     = DEBUG_STKSZ
1113 };
1114
1115 static DEFINE_PER_CPU_PAGE_ALIGNED(char, exception_stacks
1116         [(N_EXCEPTION_STACKS - 1) * EXCEPTION_STKSZ + DEBUG_STKSZ]);
1117
1118 /* May not be marked __init: used by software suspend */
1119 void syscall_init(void)
1120 {
1121         /*
1122          * LSTAR and STAR live in a bit strange symbiosis.
1123          * They both write to the same internal register. STAR allows to
1124          * set CS/DS but only a 32bit target. LSTAR sets the 64bit rip.
1125          */
1126         wrmsrl(MSR_STAR,  ((u64)__USER32_CS)<<48  | ((u64)__KERNEL_CS)<<32);
1127         wrmsrl(MSR_LSTAR, system_call);
1128         wrmsrl(MSR_CSTAR, ignore_sysret);
1129
1130 #ifdef CONFIG_IA32_EMULATION
1131         syscall32_cpu_init();
1132 #endif
1133
1134         /* Flags to clear on syscall */
1135         wrmsrl(MSR_SYSCALL_MASK,
1136                X86_EFLAGS_TF|X86_EFLAGS_DF|X86_EFLAGS_IF|
1137                X86_EFLAGS_IOPL|X86_EFLAGS_AC);
1138 }
1139
1140 /*
1141  * Copies of the original ist values from the tss are only accessed during
1142  * debugging, no special alignment required.
1143  */
1144 DEFINE_PER_CPU(struct orig_ist, orig_ist);
1145
1146 static DEFINE_PER_CPU(unsigned long, debug_stack_addr);
1147 DEFINE_PER_CPU(int, debug_stack_usage);
1148
1149 int is_debug_stack(unsigned long addr)
1150 {
1151         return __get_cpu_var(debug_stack_usage) ||
1152                 (addr <= __get_cpu_var(debug_stack_addr) &&
1153                  addr > (__get_cpu_var(debug_stack_addr) - DEBUG_STKSZ));
1154 }
1155
1156 static DEFINE_PER_CPU(u32, debug_stack_use_ctr);
1157
1158 void debug_stack_set_zero(void)
1159 {
1160         this_cpu_inc(debug_stack_use_ctr);
1161         load_idt((const struct desc_ptr *)&nmi_idt_descr);
1162 }
1163
1164 void debug_stack_reset(void)
1165 {
1166         if (WARN_ON(!this_cpu_read(debug_stack_use_ctr)))
1167                 return;
1168         if (this_cpu_dec_return(debug_stack_use_ctr) == 0)
1169                 load_idt((const struct desc_ptr *)&idt_descr);
1170 }
1171
1172 #else   /* CONFIG_X86_64 */
1173
1174 DEFINE_PER_CPU(struct task_struct *, current_task) = &init_task;
1175 EXPORT_PER_CPU_SYMBOL(current_task);
1176 DEFINE_PER_CPU(struct task_struct *, fpu_owner_task);
1177
1178 #ifdef CONFIG_CC_STACKPROTECTOR
1179 DEFINE_PER_CPU_ALIGNED(struct stack_canary, stack_canary);
1180 #endif
1181
1182 #endif  /* CONFIG_X86_64 */
1183
1184 /*
1185  * Clear all 6 debug registers:
1186  */
1187 static void clear_all_debug_regs(void)
1188 {
1189         int i;
1190
1191         for (i = 0; i < 8; i++) {
1192                 /* Ignore db4, db5 */
1193                 if ((i == 4) || (i == 5))
1194                         continue;
1195
1196                 set_debugreg(0, i);
1197         }
1198 }
1199
1200 #ifdef CONFIG_KGDB
1201 /*
1202  * Restore debug regs if using kgdbwait and you have a kernel debugger
1203  * connection established.
1204  */
1205 static void dbg_restore_debug_regs(void)
1206 {
1207         if (unlikely(kgdb_connected && arch_kgdb_ops.correct_hw_break))
1208                 arch_kgdb_ops.correct_hw_break();
1209 }
1210 #else /* ! CONFIG_KGDB */
1211 #define dbg_restore_debug_regs()
1212 #endif /* ! CONFIG_KGDB */
1213
1214 /*
1215  * cpu_init() initializes state that is per-CPU. Some data is already
1216  * initialized (naturally) in the bootstrap process, such as the GDT
1217  * and IDT. We reload them nevertheless, this function acts as a
1218  * 'CPU state barrier', nothing should get across.
1219  * A lot of state is already set up in PDA init for 64 bit
1220  */
1221 #ifdef CONFIG_X86_64
1222
1223 void __cpuinit cpu_init(void)
1224 {
1225         struct orig_ist *oist;
1226         struct task_struct *me;
1227         struct tss_struct *t;
1228         unsigned long v;
1229         int cpu;
1230         int i;
1231
1232         /*
1233          * Load microcode on this cpu if a valid microcode is available.
1234          * This is early microcode loading procedure.
1235          */
1236         load_ucode_ap();
1237
1238         cpu = stack_smp_processor_id();
1239         t = &per_cpu(init_tss, cpu);
1240         oist = &per_cpu(orig_ist, cpu);
1241
1242 #ifdef CONFIG_NUMA
1243         if (this_cpu_read(numa_node) == 0 &&
1244             early_cpu_to_node(cpu) != NUMA_NO_NODE)
1245                 set_numa_node(early_cpu_to_node(cpu));
1246 #endif
1247
1248         me = current;
1249
1250         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask))
1251                 panic("CPU#%d already initialized!\n", cpu);
1252
1253         pr_debug("Initializing CPU#%d\n", cpu);
1254
1255         clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1256
1257         /*
1258          * Initialize the per-CPU GDT with the boot GDT,
1259          * and set up the GDT descriptor:
1260          */
1261
1262         switch_to_new_gdt(cpu);
1263         loadsegment(fs, 0);
1264
1265         load_idt((const struct desc_ptr *)&idt_descr);
1266
1267         memset(me->thread.tls_array, 0, GDT_ENTRY_TLS_ENTRIES * 8);
1268         syscall_init();
1269
1270         wrmsrl(MSR_FS_BASE, 0);
1271         wrmsrl(MSR_KERNEL_GS_BASE, 0);
1272         barrier();
1273
1274         x86_configure_nx();
1275         enable_x2apic();
1276
1277         /*
1278          * set up and load the per-CPU TSS
1279          */
1280         if (!oist->ist[0]) {
1281                 char *estacks = per_cpu(exception_stacks, cpu);
1282
1283                 for (v = 0; v < N_EXCEPTION_STACKS; v++) {
1284                         estacks += exception_stack_sizes[v];
1285                         oist->ist[v] = t->x86_tss.ist[v] =
1286                                         (unsigned long)estacks;
1287                         if (v == DEBUG_STACK-1)
1288                                 per_cpu(debug_stack_addr, cpu) = (unsigned long)estacks;
1289                 }
1290         }
1291
1292         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1293
1294         /*
1295          * <= is required because the CPU will access up to
1296          * 8 bits beyond the end of the IO permission bitmap.
1297          */
1298         for (i = 0; i <= IO_BITMAP_LONGS; i++)
1299                 t->io_bitmap[i] = ~0UL;
1300
1301         atomic_inc(&init_mm.mm_count);
1302         me->active_mm = &init_mm;
1303         BUG_ON(me->mm);
1304         enter_lazy_tlb(&init_mm, me);
1305
1306         load_sp0(t, &current->thread);
1307         set_tss_desc(cpu, t);
1308         load_TR_desc();
1309         load_LDT(&init_mm.context);
1310
1311         clear_all_debug_regs();
1312         dbg_restore_debug_regs();
1313
1314         fpu_init();
1315
1316         if (is_uv_system())
1317                 uv_cpu_init();
1318 }
1319
1320 #else
1321
1322 void __cpuinit cpu_init(void)
1323 {
1324         int cpu = smp_processor_id();
1325         struct task_struct *curr = current;
1326         struct tss_struct *t = &per_cpu(init_tss, cpu);
1327         struct thread_struct *thread = &curr->thread;
1328
1329         show_ucode_info_early();
1330
1331         if (cpumask_test_and_set_cpu(cpu, cpu_initialized_mask)) {
1332                 printk(KERN_WARNING "CPU#%d already initialized!\n", cpu);
1333                 for (;;)
1334                         local_irq_enable();
1335         }
1336
1337         printk(KERN_INFO "Initializing CPU#%d\n", cpu);
1338
1339         if (cpu_has_vme || cpu_has_tsc || cpu_has_de)
1340                 clear_in_cr4(X86_CR4_VME|X86_CR4_PVI|X86_CR4_TSD|X86_CR4_DE);
1341
1342         load_idt(&idt_descr);
1343         switch_to_new_gdt(cpu);
1344
1345         /*
1346          * Set up and load the per-CPU TSS and LDT
1347          */
1348         atomic_inc(&init_mm.mm_count);
1349         curr->active_mm = &init_mm;
1350         BUG_ON(curr->mm);
1351         enter_lazy_tlb(&init_mm, curr);
1352
1353         load_sp0(t, thread);
1354         set_tss_desc(cpu, t);
1355         load_TR_desc();
1356         load_LDT(&init_mm.context);
1357
1358         t->x86_tss.io_bitmap_base = offsetof(struct tss_struct, io_bitmap);
1359
1360 #ifdef CONFIG_DOUBLEFAULT
1361         /* Set up doublefault TSS pointer in the GDT */
1362         __set_tss_desc(cpu, GDT_ENTRY_DOUBLEFAULT_TSS, &doublefault_tss);
1363 #endif
1364
1365         clear_all_debug_regs();
1366         dbg_restore_debug_regs();
1367
1368         fpu_init();
1369 }
1370 #endif