arch/powerpc/kernel/tm.S

   1 /*
   2  * Transactional memory support routines to reclaim and recheckpoint
   3  * transactional process state.
   4  *
   5  * Copyright 2012 Matt Evans & Michael Neuling, IBM Corporation.
   6  */
   7
   8 #include <asm/asm-offsets.h>
   9 #include <asm/ppc_asm.h>
  10 #include <asm/ppc-opcode.h>
  11 #include <asm/ptrace.h>
  12 #include <asm/reg.h>
  13
  14 #ifdef CONFIG_VSX
  15 /* See fpu.S, this is very similar but to save/restore checkpointed FPRs/VSRs */
  16 #define __SAVE_32FPRS_VSRS_TRANSACT(n,c,base)   \
  17 BEGIN_FTR_SECTION                               \
  18         b       2f;                             \
  19 END_FTR_SECTION_IFSET(CPU_FTR_VSX);             \
  20         SAVE_32FPRS_TRANSACT(n,base);           \
  21         b       3f;                             \
  22 2:      SAVE_32VSRS_TRANSACT(n,c,base);         \
  23 3:
  24 /* ...and this is just plain borrowed from there. */
  25 #define __REST_32FPRS_VSRS(n,c,base)            \
  26 BEGIN_FTR_SECTION                               \
  27         b       2f;                             \
  28 END_FTR_SECTION_IFSET(CPU_FTR_VSX);             \
  29         REST_32FPRS(n,base);                    \
  30         b       3f;                             \
  31 2:      REST_32VSRS(n,c,base);                  \
  32 3:
  33 #else
  34 #define __SAVE_32FPRS_VSRS_TRANSACT(n,c,base) SAVE_32FPRS_TRANSACT(n, base)
  35 #define __REST_32FPRS_VSRS(n,c,base)          REST_32FPRS(n, base)
  36 #endif
  37 #define SAVE_32FPRS_VSRS_TRANSACT(n,c,base) \
  38         __SAVE_32FPRS_VSRS_TRANSACT(n,__REG_##c,__REG_##base)
  39 #define REST_32FPRS_VSRS(n,c,base) \
  40         __REST_32FPRS_VSRS(n,__REG_##c,__REG_##base)
  41
  42 /* Stack frame offsets for local variables. */
  43 #define TM_FRAME_L0     TM_FRAME_SIZE-16
  44 #define TM_FRAME_L1     TM_FRAME_SIZE-8
  45 #define STACK_PARAM(x)  (48+((x)*8))
  46
  47
  48 /* In order to access the TM SPRs, TM must be enabled.  So, do so: */
  49 _GLOBAL(tm_enable)
  50         mfmsr   r4
  51         li      r3, MSR_TM >> 32
  52         sldi    r3, r3, 32
  53         and.    r0, r4, r3
  54         bne     1f
  55         or      r4, r4, r3
  56         mtmsrd  r4
  57 1:      blr
  58
  59 _GLOBAL(tm_save_sprs)
  60         mfspr   r0, SPRN_TFHAR
  61         std     r0, THREAD_TM_TFHAR(r3)
  62         mfspr   r0, SPRN_TEXASR
  63         std     r0, THREAD_TM_TEXASR(r3)
  64         mfspr   r0, SPRN_TFIAR
  65         std     r0, THREAD_TM_TFIAR(r3)
  66         blr
  67
  68 _GLOBAL(tm_restore_sprs)
  69         ld      r0, THREAD_TM_TFHAR(r3)
  70         mtspr   SPRN_TFHAR, r0
  71         ld      r0, THREAD_TM_TEXASR(r3)
  72         mtspr   SPRN_TEXASR, r0
  73         ld      r0, THREAD_TM_TFIAR(r3)
  74         mtspr   SPRN_TFIAR, r0
  75         blr
  76
  77         /* Passed an 8-bit failure cause as first argument. */
  78 _GLOBAL(tm_abort)
  79         TABORT(R3)
  80         blr
  81
  82         .section        ".toc","aw"
  83 DSCR_DEFAULT:
  84         .tc dscr_default[TC],dscr_default
  85
  86         .section        ".text"
  87
  88 /* void tm_reclaim(struct thread_struct *thread,
  89  *                 unsigned long orig_msr,
  90  *                 uint8_t cause)
  91  *
  92  *      - Performs a full reclaim.  This destroys outstanding
  93  *        transactions and updates thread->regs.tm_ckpt_* with the
  94  *        original checkpointed state.  Note that thread->regs is
  95  *        unchanged.
  96  *      - FP regs are written back to thread->transact_fpr before
  97  *        reclaiming.  These are the transactional (current) versions.
  98  *
  99  * Purpose is to both abort transactions of, and preserve the state of,
 100  * a transactions at a context switch. We preserve/restore both sets of process
 101  * state to restore them when the thread's scheduled again.  We continue in
 102  * userland as though nothing happened, but when the transaction is resumed
 103  * they will abort back to the checkpointed state we save out here.
 104  *
 105  * Call with IRQs off, stacks get all out of sync for some periods in here!
 106  */
 107 _GLOBAL(tm_reclaim)
 108         mfcr    r6
 109         mflr    r0
 110         std     r6, 8(r1)
 111         std     r0, 16(r1)
 112         std     r2, 40(r1)
 113         stdu    r1, -TM_FRAME_SIZE(r1)
 114
 115         /* We've a struct pt_regs at [r1+STACK_FRAME_OVERHEAD]. */
 116
 117         std     r3, STACK_PARAM(0)(r1)
 118         SAVE_NVGPRS(r1)
 119
 120         mfmsr   r14
 121         mr      r15, r14
 122         ori     r15, r15, MSR_FP
 123         oris    r15, r15, MSR_VEC@h
 124 #ifdef CONFIG_VSX
 125         BEGIN_FTR_SECTION
 126         oris    r15,r15, MSR_VSX@h
 127         END_FTR_SECTION_IFSET(CPU_FTR_VSX)
 128 #endif
 129         mtmsrd  r15
 130         std     r14, TM_FRAME_L0(r1)
 131
 132         /* Stash the stack pointer away for use after reclaim */
 133         std     r1, PACAR1(r13)
 134
 135         /* ******************** FPR/VR/VSRs ************
 136          * Before reclaiming, capture the current/transactional FPR/VR
 137         * versions /if used/.
 138          *
 139          * (If VSX used, FP and VMX are implied.  Or, we don't need to look
 140          * at MSR.VSX as copying FP regs if .FP, vector regs if .VMX covers it.)
 141          *
 142          * We're passed the thread's MSR as parameter 2.
 143          *
 144          * We enabled VEC/FP/VSX in the msr above, so we can execute these
 145          * instructions!
 146          */
 147         andis.          r0, r4, MSR_VEC@h
 148         beq     dont_backup_vec
 149
 150         SAVE_32VRS_TRANSACT(0, r6, r3)  /* r6 scratch, r3 thread */
 151         mfvscr  vr0
 152         li      r6, THREAD_TRANSACT_VSCR
 153         stvx    vr0, r3, r6
 154         mfspr   r0, SPRN_VRSAVE
 155         std     r0, THREAD_TRANSACT_VRSAVE(r3)
 156
 157 dont_backup_vec:
 158         andi.   r0, r4, MSR_FP
 159         beq     dont_backup_fp
 160
 161         SAVE_32FPRS_VSRS_TRANSACT(0, R6, R3)    /* r6 scratch, r3 thread */
 162
 163         mffs    fr0
 164         stfd    fr0,THREAD_TRANSACT_FPSCR(r3)
 165
 166 dont_backup_fp:
 167         /* The moment we treclaim, ALL of our GPRs will switch
 168          * to user register state.  (FPRs, CCR etc. also!)
 169          * Use an sprg and a tm_scratch in the PACA to shuffle.
 170          */
 171         TRECLAIM(R5)                            /* Cause in r5 */
 172
 173         /* ******************** GPRs ******************** */
 174         /* Stash the checkpointed r13 away in the scratch SPR and get the real
 175          *  paca
 176          */
 177         SET_SCRATCH0(r13)
 178         GET_PACA(r13)
 179
 180         /* Stash the checkpointed r1 away in paca tm_scratch and get the real
 181          * stack pointer back
 182          */
 183         std     r1, PACATMSCRATCH(r13)
 184         ld      r1, PACAR1(r13)
 185
 186         /* Store the PPR in r11 and reset to decent value */
 187         std     r11, GPR11(r1)                  /* Temporary stash */
 188         mfspr   r11, SPRN_PPR
 189         HMT_MEDIUM
 190
 191         /* Now get some more GPRS free */
 192         std     r7, GPR7(r1)                    /* Temporary stash */
 193         std     r12, GPR12(r1)                  /* ''   ''    ''   */
 194         ld      r12, STACK_PARAM(0)(r1)         /* Param 0, thread_struct * */
 195
 196         std     r11, THREAD_TM_PPR(r12)         /* Store PPR and free r11 */
 197
 198         addi    r7, r12, PT_CKPT_REGS           /* Thread's ckpt_regs */
 199
 200         /* Make r7 look like an exception frame so that we
 201          * can use the neat GPRx(n) macros.  r7 is NOT a pt_regs ptr!
 202          */
 203         subi    r7, r7, STACK_FRAME_OVERHEAD
 204
 205         /* Sync the userland GPRs 2-12, 14-31 to thread->regs: */
 206         SAVE_GPR(0, r7)                         /* user r0 */
 207         SAVE_GPR(2, r7)                 /* user r2 */
 208         SAVE_4GPRS(3, r7)                       /* user r3-r6 */
 209         SAVE_GPR(8, r7)                         /* user r8 */
 210         SAVE_GPR(9, r7)                         /* user r9 */
 211         SAVE_GPR(10, r7)                        /* user r10 */
 212         ld      r3, PACATMSCRATCH(r13)          /* user r1 */
 213         ld      r4, GPR7(r1)                    /* user r7 */
 214         ld      r5, GPR11(r1)                   /* user r11 */
 215         ld      r6, GPR12(r1)                   /* user r12 */
 216         GET_SCRATCH0(8)                         /* user r13 */
 217         std     r3, GPR1(r7)
 218         std     r4, GPR7(r7)
 219         std     r5, GPR11(r7)
 220         std     r6, GPR12(r7)
 221         std     r8, GPR13(r7)
 222
 223         SAVE_NVGPRS(r7)                         /* user r14-r31 */
 224
 225         /* ******************** NIP ******************** */
 226         mfspr   r3, SPRN_TFHAR
 227         std     r3, _NIP(r7)                    /* Returns to failhandler */
 228         /* The checkpointed NIP is ignored when rescheduling/rechkpting,
 229          * but is used in signal return to 'wind back' to the abort handler.
 230          */
 231
 232         /* ******************** CR,LR,CCR,MSR ********** */
 233         mfctr   r3
 234         mflr    r4
 235         mfcr    r5
 236         mfxer   r6
 237
 238         std     r3, _CTR(r7)
 239         std     r4, _LINK(r7)
 240         std     r5, _CCR(r7)
 241         std     r6, _XER(r7)
 242
 243
 244         /* ******************** TAR, DSCR ********** */
 245         mfspr   r3, SPRN_TAR
 246         mfspr   r4, SPRN_DSCR
 247
 248         std     r3, THREAD_TM_TAR(r12)
 249         std     r4, THREAD_TM_DSCR(r12)
 250
 251         /* MSR and flags:  We don't change CRs, and we don't need to alter
 252          * MSR.
 253          */
 254
 255         /* TM regs, incl TEXASR -- these live in thread_struct.  Note they've
 256          * been updated by the treclaim, to explain to userland the failure
 257          * cause (aborted).
 258          */
 259         mfspr   r0, SPRN_TEXASR
 260         mfspr   r3, SPRN_TFHAR
 261         mfspr   r4, SPRN_TFIAR
 262         std     r0, THREAD_TM_TEXASR(r12)
 263         std     r3, THREAD_TM_TFHAR(r12)
 264         std     r4, THREAD_TM_TFIAR(r12)
 265
 266         /* AMR is checkpointed too, but is unsupported by Linux. */
 267
 268         /* Restore original MSR/IRQ state & clear TM mode */
 269         ld      r14, TM_FRAME_L0(r1)            /* Orig MSR */
 270         li      r15, 0
 271         rldimi  r14, r15, MSR_TS_LG, (63-MSR_TS_LG)-1
 272         mtmsrd  r14
 273
 274         REST_NVGPRS(r1)
 275
 276         addi    r1, r1, TM_FRAME_SIZE
 277         ld      r4, 8(r1)
 278         ld      r0, 16(r1)
 279         mtcr    r4
 280         mtlr    r0
 281         ld      r2, 40(r1)
 282
 283         /* Load system default DSCR */
 284         ld      r4, DSCR_DEFAULT@toc(r2)
 285         ld      r0, 0(r4)
 286         mtspr   SPRN_DSCR, r0
 287
 288         blr
 289
 290
 291         /* void tm_recheckpoint(struct thread_struct *thread,
 292          *                      unsigned long orig_msr)
 293          *      - Restore the checkpointed register state saved by tm_reclaim
 294          *        when we switch_to a process.
 295          *
 296          *      Call with IRQs off, stacks get all out of sync for
 297          *      some periods in here!
 298          */
 299 _GLOBAL(__tm_recheckpoint)
 300         mfcr    r5
 301         mflr    r0
 302         std     r5, 8(r1)
 303         std     r0, 16(r1)
 304         std     r2, 40(r1)
 305         stdu    r1, -TM_FRAME_SIZE(r1)
 306
 307         /* We've a struct pt_regs at [r1+STACK_FRAME_OVERHEAD].
 308          * This is used for backing up the NVGPRs:
 309          */
 310         SAVE_NVGPRS(r1)
 311
 312         std     r1, PACAR1(r13)
 313
 314         /* Load complete register state from ts_ckpt* registers */
 315
 316         addi    r7, r3, PT_CKPT_REGS            /* Thread's ckpt_regs */
 317
 318         /* Make r7 look like an exception frame so that we
 319          * can use the neat GPRx(n) macros.  r7 is now NOT a pt_regs ptr!
 320          */
 321         subi    r7, r7, STACK_FRAME_OVERHEAD
 322
 323         SET_SCRATCH0(r1)
 324
 325         mfmsr   r6
 326         /* R4 = original MSR to indicate whether thread used FP/Vector etc. */
 327
 328         /* Enable FP/vec in MSR if necessary! */
 329         lis     r5, MSR_VEC@h
 330         ori     r5, r5, MSR_FP
 331         and.    r5, r4, r5
 332         beq     restore_gprs                    /* if neither, skip both */
 333
 334 #ifdef CONFIG_VSX
 335         BEGIN_FTR_SECTION
 336         oris    r5, r5, MSR_VSX@h
 337         END_FTR_SECTION_IFSET(CPU_FTR_VSX)
 338 #endif
 339         or      r5, r6, r5                      /* Set MSR.FP+.VSX/.VEC */
 340         mtmsr   r5
 341
 342 #ifdef CONFIG_ALTIVEC
 343         /* FP and VEC registers:  These are recheckpointed from thread.fpr[]
 344          * and thread.vr[] respectively.  The thread.transact_fpr[] version
 345          * is more modern, and will be loaded subsequently by any FPUnavailable
 346          * trap.
 347          */
 348         andis.  r0, r4, MSR_VEC@h
 349         beq     dont_restore_vec
 350
 351         li      r5, THREAD_VSCR
 352         lvx     vr0, r3, r5
 353         mtvscr  vr0
 354         REST_32VRS(0, r5, r3)                   /* r5 scratch, r3 THREAD ptr */
 355         ld      r5, THREAD_VRSAVE(r3)
 356         mtspr   SPRN_VRSAVE, r5
 357 #endif
 358
 359 dont_restore_vec:
 360         andi.   r0, r4, MSR_FP
 361         beq     dont_restore_fp
 362
 363         lfd     fr0, THREAD_FPSCR(r3)
 364         MTFSF_L(fr0)
 365         REST_32FPRS_VSRS(0, R4, R3)
 366
 367 dont_restore_fp:
 368         mtmsr   r6                              /* FP/Vec off again! */
 369
 370 restore_gprs:
 371
 372         /* ******************** CR,LR,CCR,MSR ********** */
 373         ld      r4, _CTR(r7)
 374         ld      r5, _LINK(r7)
 375         ld      r6, _CCR(r7)
 376         ld      r8, _XER(r7)
 377
 378         mtctr   r4
 379         mtlr    r5
 380         mtcr    r6
 381         mtxer   r8
 382
 383         /* ******************** TAR ******************** */
 384         ld      r4, THREAD_TM_TAR(r3)
 385         mtspr   SPRN_TAR,       r4
 386
 387         /* Load up the PPR and DSCR in GPRs only at this stage */
 388         ld      r5, THREAD_TM_DSCR(r3)
 389         ld      r6, THREAD_TM_PPR(r3)
 390
 391         /* MSR and flags:  We don't change CRs, and we don't need to alter
 392          * MSR.
 393          */
 394
 395         REST_4GPRS(0, r7)                       /* GPR0-3 */
 396         REST_GPR(4, r7)                         /* GPR4 */
 397         REST_4GPRS(8, r7)                       /* GPR8-11 */
 398         REST_2GPRS(12, r7)                      /* GPR12-13 */
 399
 400         REST_NVGPRS(r7)                         /* GPR14-31 */
 401
 402         /* Load up PPR and DSCR here so we don't run with user values for long
 403          */
 404         mtspr   SPRN_DSCR, r5
 405         mtspr   SPRN_PPR, r6
 406
 407         REST_GPR(5, r7)                         /* GPR5-7 */
 408         REST_GPR(6, r7)
 409         ld      r7, GPR7(r7)
 410
 411         /* Commit register state as checkpointed state: */
 412         TRECHKPT
 413
 414         HMT_MEDIUM
 415
 416         /* Our transactional state has now changed.
 417          *
 418          * Now just get out of here.  Transactional (current) state will be
 419          * updated once restore is called on the return path in the _switch-ed
 420          * -to process.
 421          */
 422
 423         GET_PACA(r13)
 424         GET_SCRATCH0(r1)
 425
 426         REST_NVGPRS(r1)
 427
 428         addi    r1, r1, TM_FRAME_SIZE
 429         ld      r4, 8(r1)
 430         ld      r0, 16(r1)
 431         mtcr    r4
 432         mtlr    r0
 433         ld      r2, 40(r1)
 434
 435         /* Load system default DSCR */
 436         ld      r4, DSCR_DEFAULT@toc(r2)
 437         ld      r0, 0(r4)
 438         mtspr   SPRN_DSCR, r0
 439
 440         blr
 441
 442         /* ****************************************************************** */