arch/arm64/kernel/entry.S

   1 /*
   2  * Low-level exception handling code
   3  *
   4  * Copyright (C) 2012 ARM Ltd.
   5  * Authors:     Catalin Marinas <catalin.marinas@arm.com>
   6  *              Will Deacon <will.deacon@arm.com>
   7  *
   8  * This program is free software; you can redistribute it and/or modify
   9  * it under the terms of the GNU General Public License version 2 as
  10  * published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  15  * GNU General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program.  If not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #include <linux/init.h>
  22 #include <linux/linkage.h>
  23
  24 #include <asm/alternative.h>
  25 #include <asm/assembler.h>
  26 #include <asm/asm-offsets.h>
  27 #include <asm/cpufeature.h>
  28 #include <asm/errno.h>
  29 #include <asm/esr.h>
  30 #include <asm/irq.h>
  31 #include <asm/memory.h>
  32 #include <asm/ptrace.h>
  33 #include <asm/thread_info.h>
  34 #include <asm/uaccess.h>
  35 #include <asm/unistd.h>
  36
  37 /*
  38  * Context tracking subsystem.  Used to instrument transitions
  39  * between user and kernel mode.
  40  */
  41         .macro ct_user_exit, syscall = 0
  42 #ifdef CONFIG_CONTEXT_TRACKING
  43         bl      context_tracking_user_exit
  44         .if \syscall == 1
  45         /*
  46          * Save/restore needed during syscalls.  Restore syscall arguments from
  47          * the values already saved on stack during kernel_entry.
  48          */
  49         ldp     x0, x1, [sp]
  50         ldp     x2, x3, [sp, #S_X2]
  51         ldp     x4, x5, [sp, #S_X4]
  52         ldp     x6, x7, [sp, #S_X6]
  53         .endif
  54 #endif
  55         .endm
  56
  57         .macro ct_user_enter
  58 #ifdef CONFIG_CONTEXT_TRACKING
  59         bl      context_tracking_user_enter
  60 #endif
  61         .endm
  62
  63 /*
  64  * Bad Abort numbers
  65  *-----------------
  66  */
  67 #define BAD_SYNC        0
  68 #define BAD_IRQ         1
  69 #define BAD_FIQ         2
  70 #define BAD_ERROR       3
  71
  72         .macro  kernel_entry, el, regsize = 64
  73         sub     sp, sp, #S_FRAME_SIZE
  74         .if     \regsize == 32
  75         mov     w0, w0                          // zero upper 32 bits of x0
  76         .endif
  77         stp     x0, x1, [sp, #16 * 0]
  78         stp     x2, x3, [sp, #16 * 1]
  79         stp     x4, x5, [sp, #16 * 2]
  80         stp     x6, x7, [sp, #16 * 3]
  81         stp     x8, x9, [sp, #16 * 4]
  82         stp     x10, x11, [sp, #16 * 5]
  83         stp     x12, x13, [sp, #16 * 6]
  84         stp     x14, x15, [sp, #16 * 7]
  85         stp     x16, x17, [sp, #16 * 8]
  86         stp     x18, x19, [sp, #16 * 9]
  87         stp     x20, x21, [sp, #16 * 10]
  88         stp     x22, x23, [sp, #16 * 11]
  89         stp     x24, x25, [sp, #16 * 12]
  90         stp     x26, x27, [sp, #16 * 13]
  91         stp     x28, x29, [sp, #16 * 14]
  92
  93         .if     \el == 0
  94         mrs     x21, sp_el0
  95         mov     tsk, sp
  96         and     tsk, tsk, #~(THREAD_SIZE - 1)   // Ensure MDSCR_EL1.SS is clear,
  97         ldr     x19, [tsk, #TI_FLAGS]           // since we can unmask debug
  98         disable_step_tsk x19, x20               // exceptions when scheduling.
  99
 100         mov     x29, xzr                        // fp pointed to user-space
 101         .else
 102         add     x21, sp, #S_FRAME_SIZE
 103         get_thread_info tsk
 104         /* Save the task's original addr_limit and set USER_DS (TASK_SIZE_64) */
 105         ldr     x20, [tsk, #TI_ADDR_LIMIT]
 106         str     x20, [sp, #S_ORIG_ADDR_LIMIT]
 107         mov     x20, #TASK_SIZE_64
 108         str     x20, [tsk, #TI_ADDR_LIMIT]
 109         .endif /* \el == 0 */
 110         mrs     x22, elr_el1
 111         mrs     x23, spsr_el1
 112         stp     lr, x21, [sp, #S_LR]
 113
 114 #ifdef CONFIG_ARM64_SW_TTBR0_PAN
 115         /*
 116          * Set the TTBR0 PAN bit in SPSR. When the exception is taken from
 117          * EL0, there is no need to check the state of TTBR0_EL1 since
 118          * accesses are always enabled.
 119          * Note that the meaning of this bit differs from the ARMv8.1 PAN
 120          * feature as all TTBR0_EL1 accesses are disabled, not just those to
 121          * user mappings.
 122          */
 123 alternative_if ARM64_HAS_PAN
 124         b       1f                              // skip TTBR0 PAN
 125 alternative_else_nop_endif
 126
 127         .if     \el != 0
 128         mrs     x21, ttbr0_el1
 129         tst     x21, #0xffff << 48              // Check for the reserved ASID
 130         orr     x23, x23, #PSR_PAN_BIT          // Set the emulated PAN in the saved SPSR
 131         b.eq    1f                              // TTBR0 access already disabled
 132         and     x23, x23, #~PSR_PAN_BIT         // Clear the emulated PAN in the saved SPSR
 133         .endif
 134
 135         __uaccess_ttbr0_disable x21
 136 1:
 137 #endif
 138
 139         stp     x22, x23, [sp, #S_PC]
 140
 141         /*
 142          * Set syscallno to -1 by default (overridden later if real syscall).
 143          */
 144         .if     \el == 0
 145         mvn     x21, xzr
 146         str     x21, [sp, #S_SYSCALLNO]
 147         .endif
 148
 149         /*
 150          * Set sp_el0 to current thread_info.
 151          */
 152         .if     \el == 0
 153         msr     sp_el0, tsk
 154         .endif
 155
 156         /*
 157          * Registers that may be useful after this macro is invoked:
 158          *
 159          * x21 - aborted SP
 160          * x22 - aborted PC
 161          * x23 - aborted PSTATE
 162         */
 163         .endm
 164
 165         .macro  kernel_exit, el
 166         .if     \el != 0
 167         /* Restore the task's original addr_limit. */
 168         ldr     x20, [sp, #S_ORIG_ADDR_LIMIT]
 169         str     x20, [tsk, #TI_ADDR_LIMIT]
 170         .endif
 171
 172         ldp     x21, x22, [sp, #S_PC]           // load ELR, SPSR
 173         .if     \el == 0
 174         ct_user_enter
 175         .endif
 176
 177 #ifdef CONFIG_ARM64_SW_TTBR0_PAN
 178         /*
 179          * Restore access to TTBR0_EL1. If returning to EL0, no need for SPSR
 180          * PAN bit checking.
 181          */
 182 alternative_if ARM64_HAS_PAN
 183         b       2f                              // skip TTBR0 PAN
 184 alternative_else_nop_endif
 185
 186         .if     \el != 0
 187         tbnz    x22, #22, 1f                    // Skip re-enabling TTBR0 access if the PSR_PAN_BIT is set
 188         .endif
 189
 190         __uaccess_ttbr0_enable x0
 191
 192         .if     \el == 0
 193         /*
 194          * Enable errata workarounds only if returning to user. The only
 195          * workaround currently required for TTBR0_EL1 changes are for the
 196          * Cavium erratum 27456 (broadcast TLBI instructions may cause I-cache
 197          * corruption).
 198          */
 199         post_ttbr0_update_workaround
 200         .endif
 201 1:
 202         .if     \el != 0
 203         and     x22, x22, #~PSR_PAN_BIT         // ARMv8.0 CPUs do not understand this bit
 204         .endif
 205 2:
 206 #endif
 207
 208         .if     \el == 0
 209         ldr     x23, [sp, #S_SP]                // load return stack pointer
 210         msr     sp_el0, x23
 211 #ifdef CONFIG_ARM64_ERRATUM_845719
 212 alternative_if_not ARM64_WORKAROUND_845719
 213         nop
 214         nop
 215 #ifdef CONFIG_PID_IN_CONTEXTIDR
 216         nop
 217 #endif
 218 alternative_else
 219         tbz     x22, #4, 1f
 220 #ifdef CONFIG_PID_IN_CONTEXTIDR
 221         mrs     x29, contextidr_el1
 222         msr     contextidr_el1, x29
 223 #else
 224         msr contextidr_el1, xzr
 225 #endif
 226 1:
 227 alternative_endif
 228 #endif
 229         .endif
 230
 231         msr     elr_el1, x21                    // set up the return data
 232         msr     spsr_el1, x22
 233         ldp     x0, x1, [sp, #16 * 0]
 234         ldp     x2, x3, [sp, #16 * 1]
 235         ldp     x4, x5, [sp, #16 * 2]
 236         ldp     x6, x7, [sp, #16 * 3]
 237         ldp     x8, x9, [sp, #16 * 4]
 238         ldp     x10, x11, [sp, #16 * 5]
 239         ldp     x12, x13, [sp, #16 * 6]
 240         ldp     x14, x15, [sp, #16 * 7]
 241         ldp     x16, x17, [sp, #16 * 8]
 242         ldp     x18, x19, [sp, #16 * 9]
 243         ldp     x20, x21, [sp, #16 * 10]
 244         ldp     x22, x23, [sp, #16 * 11]
 245         ldp     x24, x25, [sp, #16 * 12]
 246         ldp     x26, x27, [sp, #16 * 13]
 247         ldp     x28, x29, [sp, #16 * 14]
 248         ldr     lr, [sp, #S_LR]
 249         add     sp, sp, #S_FRAME_SIZE           // restore sp
 250         eret                                    // return to kernel
 251         .endm
 252
 253         .macro  irq_stack_entry
 254         mov     x19, sp                 // preserve the original sp
 255
 256         /*
 257          * Compare sp with the current thread_info, if the top
 258          * ~(THREAD_SIZE - 1) bits match, we are on a task stack, and
 259          * should switch to the irq stack.
 260          */
 261         and     x25, x19, #~(THREAD_SIZE - 1)
 262         cmp     x25, tsk
 263         b.ne    9998f
 264
 265         this_cpu_ptr irq_stack, x25, x26
 266         mov     x26, #IRQ_STACK_START_SP
 267         add     x26, x25, x26
 268
 269         /* switch to the irq stack */
 270         mov     sp, x26
 271
 272         /*
 273          * Add a dummy stack frame, this non-standard format is fixed up
 274          * by unwind_frame()
 275          */
 276         stp     x29, x19, [sp, #-16]!
 277         mov     x29, sp
 278
 279 9998:
 280         .endm
 281
 282         /*
 283          * x19 should be preserved between irq_stack_entry and
 284          * irq_stack_exit.
 285          */
 286         .macro  irq_stack_exit
 287         mov     sp, x19
 288         .endm
 289
 290 /*
 291  * These are the registers used in the syscall handler, and allow us to
 292  * have in theory up to 7 arguments to a function - x0 to x6.
 293  *
 294  * x7 is reserved for the system call number in 32-bit mode.
 295  */
 296 sc_nr   .req    x25             // number of system calls
 297 scno    .req    x26             // syscall number
 298 stbl    .req    x27             // syscall table pointer
 299 tsk     .req    x28             // current thread_info
 300
 301 /*
 302  * Interrupt handling.
 303  */
 304         .macro  irq_handler
 305         ldr_l   x1, handle_arch_irq
 306         mov     x0, sp
 307         irq_stack_entry
 308         blr     x1
 309         irq_stack_exit
 310         .endm
 311
 312         .text
 313
 314 /*
 315  * Exception vectors.
 316  */
 317         .pushsection ".entry.text", "ax"
 318
 319         .align  11
 320 ENTRY(vectors)
 321         ventry  el1_sync_invalid                // Synchronous EL1t
 322         ventry  el1_irq_invalid                 // IRQ EL1t
 323         ventry  el1_fiq_invalid                 // FIQ EL1t
 324         ventry  el1_error_invalid               // Error EL1t
 325
 326         ventry  el1_sync                        // Synchronous EL1h
 327         ventry  el1_irq                         // IRQ EL1h
 328         ventry  el1_fiq_invalid                 // FIQ EL1h
 329         ventry  el1_error_invalid               // Error EL1h
 330
 331         ventry  el0_sync                        // Synchronous 64-bit EL0
 332         ventry  el0_irq                         // IRQ 64-bit EL0
 333         ventry  el0_fiq_invalid                 // FIQ 64-bit EL0
 334         ventry  el0_error_invalid               // Error 64-bit EL0
 335
 336 #ifdef CONFIG_COMPAT
 337         ventry  el0_sync_compat                 // Synchronous 32-bit EL0
 338         ventry  el0_irq_compat                  // IRQ 32-bit EL0
 339         ventry  el0_fiq_invalid_compat          // FIQ 32-bit EL0
 340         ventry  el0_error_invalid_compat        // Error 32-bit EL0
 341 #else
 342         ventry  el0_sync_invalid                // Synchronous 32-bit EL0
 343         ventry  el0_irq_invalid                 // IRQ 32-bit EL0
 344         ventry  el0_fiq_invalid                 // FIQ 32-bit EL0
 345         ventry  el0_error_invalid               // Error 32-bit EL0
 346 #endif
 347 END(vectors)
 348
 349 /*
 350  * Invalid mode handlers
 351  */
 352         .macro  inv_entry, el, reason, regsize = 64
 353         kernel_entry \el, \regsize
 354         mov     x0, sp
 355         mov     x1, #\reason
 356         mrs     x2, esr_el1
 357         b       bad_mode
 358         .endm
 359
 360 el0_sync_invalid:
 361         inv_entry 0, BAD_SYNC
 362 ENDPROC(el0_sync_invalid)
 363
 364 el0_irq_invalid:
 365         inv_entry 0, BAD_IRQ
 366 ENDPROC(el0_irq_invalid)
 367
 368 el0_fiq_invalid:
 369         inv_entry 0, BAD_FIQ
 370 ENDPROC(el0_fiq_invalid)
 371
 372 el0_error_invalid:
 373         inv_entry 0, BAD_ERROR
 374 ENDPROC(el0_error_invalid)
 375
 376 #ifdef CONFIG_COMPAT
 377 el0_fiq_invalid_compat:
 378         inv_entry 0, BAD_FIQ, 32
 379 ENDPROC(el0_fiq_invalid_compat)
 380
 381 el0_error_invalid_compat:
 382         inv_entry 0, BAD_ERROR, 32
 383 ENDPROC(el0_error_invalid_compat)
 384 #endif
 385
 386 el1_sync_invalid:
 387         inv_entry 1, BAD_SYNC
 388 ENDPROC(el1_sync_invalid)
 389
 390 el1_irq_invalid:
 391         inv_entry 1, BAD_IRQ
 392 ENDPROC(el1_irq_invalid)
 393
 394 el1_fiq_invalid:
 395         inv_entry 1, BAD_FIQ
 396 ENDPROC(el1_fiq_invalid)
 397
 398 el1_error_invalid:
 399         inv_entry 1, BAD_ERROR
 400 ENDPROC(el1_error_invalid)
 401
 402 /*
 403  * EL1 mode handlers.
 404  */
 405         .align  6
 406 el1_sync:
 407         kernel_entry 1
 408         mrs     x1, esr_el1                     // read the syndrome register
 409         lsr     x24, x1, #ESR_ELx_EC_SHIFT      // exception class
 410         cmp     x24, #ESR_ELx_EC_DABT_CUR       // data abort in EL1
 411         b.eq    el1_da
 412         cmp     x24, #ESR_ELx_EC_IABT_CUR       // instruction abort in EL1
 413         b.eq    el1_ia
 414         cmp     x24, #ESR_ELx_EC_SYS64          // configurable trap
 415         b.eq    el1_undef
 416         cmp     x24, #ESR_ELx_EC_SP_ALIGN       // stack alignment exception
 417         b.eq    el1_sp_pc
 418         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 419         b.eq    el1_sp_pc
 420         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL1
 421         b.eq    el1_undef
 422         cmp     x24, #ESR_ELx_EC_BREAKPT_CUR    // debug exception in EL1
 423         b.ge    el1_dbg
 424         b       el1_inv
 425
 426 el1_ia:
 427         /*
 428          * Fall through to the Data abort case
 429          */
 430 el1_da:
 431         /*
 432          * Data abort handling
 433          */
 434         mrs     x0, far_el1
 435         enable_dbg
 436         // re-enable interrupts if they were enabled in the aborted context
 437         tbnz    x23, #7, 1f                     // PSR_I_BIT
 438         enable_irq
 439 1:
 440         mov     x2, sp                          // struct pt_regs
 441         bl      do_mem_abort
 442
 443         // disable interrupts before pulling preserved data off the stack
 444         disable_irq
 445         kernel_exit 1
 446 el1_sp_pc:
 447         /*
 448          * Stack or PC alignment exception handling
 449          */
 450         mrs     x0, far_el1
 451         enable_dbg
 452         mov     x2, sp
 453         b       do_sp_pc_abort
 454 el1_undef:
 455         /*
 456          * Undefined instruction
 457          */
 458         enable_dbg
 459         mov     x0, sp
 460         b       do_undefinstr
 461 el1_dbg:
 462         /*
 463          * Debug exception handling
 464          */
 465         cmp     x24, #ESR_ELx_EC_BRK64          // if BRK64
 466         cinc    x24, x24, eq                    // set bit '0'
 467         tbz     x24, #0, el1_inv                // EL1 only
 468         mrs     x0, far_el1
 469         mov     x2, sp                          // struct pt_regs
 470         bl      do_debug_exception
 471         kernel_exit 1
 472 el1_inv:
 473         // TODO: add support for undefined instructions in kernel mode
 474         enable_dbg
 475         mov     x0, sp
 476         mov     x2, x1
 477         mov     x1, #BAD_SYNC
 478         b       bad_mode
 479 ENDPROC(el1_sync)
 480
 481         .align  6
 482 el1_irq:
 483         kernel_entry 1
 484         enable_dbg
 485 #ifdef CONFIG_TRACE_IRQFLAGS
 486         bl      trace_hardirqs_off
 487 #endif
 488
 489         get_thread_info tsk
 490         irq_handler
 491
 492 #ifdef CONFIG_PREEMPT
 493         ldr     w24, [tsk, #TI_PREEMPT]         // get preempt count
 494         cbnz    w24, 1f                         // preempt count != 0
 495         ldr     x0, [tsk, #TI_FLAGS]            // get flags
 496         tbz     x0, #TIF_NEED_RESCHED, 1f       // needs rescheduling?
 497         bl      el1_preempt
 498 1:
 499 #endif
 500 #ifdef CONFIG_TRACE_IRQFLAGS
 501         bl      trace_hardirqs_on
 502 #endif
 503         kernel_exit 1
 504 ENDPROC(el1_irq)
 505
 506 #ifdef CONFIG_PREEMPT
 507 el1_preempt:
 508         mov     x24, lr
 509 1:      bl      preempt_schedule_irq            // irq en/disable is done inside
 510         ldr     x0, [tsk, #TI_FLAGS]            // get new tasks TI_FLAGS
 511         tbnz    x0, #TIF_NEED_RESCHED, 1b       // needs rescheduling?
 512         ret     x24
 513 #endif
 514
 515 /*
 516  * EL0 mode handlers.
 517  */
 518         .align  6
 519 el0_sync:
 520         kernel_entry 0
 521         mrs     x25, esr_el1                    // read the syndrome register
 522         lsr     x24, x25, #ESR_ELx_EC_SHIFT     // exception class
 523         cmp     x24, #ESR_ELx_EC_SVC64          // SVC in 64-bit state
 524         b.eq    el0_svc
 525         cmp     x24, #ESR_ELx_EC_DABT_LOW       // data abort in EL0
 526         b.eq    el0_da
 527         cmp     x24, #ESR_ELx_EC_IABT_LOW       // instruction abort in EL0
 528         b.eq    el0_ia
 529         cmp     x24, #ESR_ELx_EC_FP_ASIMD       // FP/ASIMD access
 530         b.eq    el0_fpsimd_acc
 531         cmp     x24, #ESR_ELx_EC_FP_EXC64       // FP/ASIMD exception
 532         b.eq    el0_fpsimd_exc
 533         cmp     x24, #ESR_ELx_EC_SYS64          // configurable trap
 534         b.eq    el0_undef
 535         cmp     x24, #ESR_ELx_EC_SP_ALIGN       // stack alignment exception
 536         b.eq    el0_sp_pc
 537         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 538         b.eq    el0_sp_pc
 539         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL0
 540         b.eq    el0_undef
 541         cmp     x24, #ESR_ELx_EC_BREAKPT_LOW    // debug exception in EL0
 542         b.ge    el0_dbg
 543         b       el0_inv
 544
 545 #ifdef CONFIG_COMPAT
 546         .align  6
 547 el0_sync_compat:
 548         kernel_entry 0, 32
 549         mrs     x25, esr_el1                    // read the syndrome register
 550         lsr     x24, x25, #ESR_ELx_EC_SHIFT     // exception class
 551         cmp     x24, #ESR_ELx_EC_SVC32          // SVC in 32-bit state
 552         b.eq    el0_svc_compat
 553         cmp     x24, #ESR_ELx_EC_DABT_LOW       // data abort in EL0
 554         b.eq    el0_da
 555         cmp     x24, #ESR_ELx_EC_IABT_LOW       // instruction abort in EL0
 556         b.eq    el0_ia
 557         cmp     x24, #ESR_ELx_EC_FP_ASIMD       // FP/ASIMD access
 558         b.eq    el0_fpsimd_acc
 559         cmp     x24, #ESR_ELx_EC_FP_EXC32       // FP/ASIMD exception
 560         b.eq    el0_fpsimd_exc
 561         cmp     x24, #ESR_ELx_EC_PC_ALIGN       // pc alignment exception
 562         b.eq    el0_sp_pc
 563         cmp     x24, #ESR_ELx_EC_UNKNOWN        // unknown exception in EL0
 564         b.eq    el0_undef
 565         cmp     x24, #ESR_ELx_EC_CP15_32        // CP15 MRC/MCR trap
 566         b.eq    el0_undef
 567         cmp     x24, #ESR_ELx_EC_CP15_64        // CP15 MRRC/MCRR trap
 568         b.eq    el0_undef
 569         cmp     x24, #ESR_ELx_EC_CP14_MR        // CP14 MRC/MCR trap
 570         b.eq    el0_undef
 571         cmp     x24, #ESR_ELx_EC_CP14_LS        // CP14 LDC/STC trap
 572         b.eq    el0_undef
 573         cmp     x24, #ESR_ELx_EC_CP14_64        // CP14 MRRC/MCRR trap
 574         b.eq    el0_undef
 575         cmp     x24, #ESR_ELx_EC_BREAKPT_LOW    // debug exception in EL0
 576         b.ge    el0_dbg
 577         b       el0_inv
 578 el0_svc_compat:
 579         /*
 580          * AArch32 syscall handling
 581          */
 582         adrp    stbl, compat_sys_call_table     // load compat syscall table pointer
 583         uxtw    scno, w7                        // syscall number in w7 (r7)
 584         mov     sc_nr, #__NR_compat_syscalls
 585         b       el0_svc_naked
 586
 587         .align  6
 588 el0_irq_compat:
 589         kernel_entry 0, 32
 590         b       el0_irq_naked
 591 #endif
 592
 593 el0_da:
 594         /*
 595          * Data abort handling
 596          */
 597         mrs     x26, far_el1
 598         // enable interrupts before calling the main handler
 599         enable_dbg_and_irq
 600         ct_user_exit
 601         bic     x0, x26, #(0xff << 56)
 602         mov     x1, x25
 603         mov     x2, sp
 604         bl      do_mem_abort
 605         b       ret_to_user
 606 el0_ia:
 607         /*
 608          * Instruction abort handling
 609          */
 610         mrs     x26, far_el1
 611         // enable interrupts before calling the main handler
 612         enable_dbg_and_irq
 613         ct_user_exit
 614         mov     x0, x26
 615         mov     x1, x25
 616         mov     x2, sp
 617         bl      do_mem_abort
 618         b       ret_to_user
 619 el0_fpsimd_acc:
 620         /*
 621          * Floating Point or Advanced SIMD access
 622          */
 623         enable_dbg
 624         ct_user_exit
 625         mov     x0, x25
 626         mov     x1, sp
 627         bl      do_fpsimd_acc
 628         b       ret_to_user
 629 el0_fpsimd_exc:
 630         /*
 631          * Floating Point or Advanced SIMD exception
 632          */
 633         enable_dbg
 634         ct_user_exit
 635         mov     x0, x25
 636         mov     x1, sp
 637         bl      do_fpsimd_exc
 638         b       ret_to_user
 639 el0_sp_pc:
 640         /*
 641          * Stack or PC alignment exception handling
 642          */
 643         mrs     x26, far_el1
 644         // enable interrupts before calling the main handler
 645         enable_dbg_and_irq
 646         ct_user_exit
 647         mov     x0, x26
 648         mov     x1, x25
 649         mov     x2, sp
 650         bl      do_sp_pc_abort
 651         b       ret_to_user
 652 el0_undef:
 653         /*
 654          * Undefined instruction
 655          */
 656         // enable interrupts before calling the main handler
 657         enable_dbg_and_irq
 658         ct_user_exit
 659         mov     x0, sp
 660         bl      do_undefinstr
 661         b       ret_to_user
 662 el0_dbg:
 663         /*
 664          * Debug exception handling
 665          */
 666         tbnz    x24, #0, el0_inv                // EL0 only
 667         mrs     x0, far_el1
 668         mov     x1, x25
 669         mov     x2, sp
 670         bl      do_debug_exception
 671         enable_dbg
 672         ct_user_exit
 673         b       ret_to_user
 674 el0_inv:
 675         enable_dbg
 676         ct_user_exit
 677         mov     x0, sp
 678         mov     x1, #BAD_SYNC
 679         mov     x2, x25
 680         bl      bad_el0_sync
 681         b       ret_to_user
 682 ENDPROC(el0_sync)
 683
 684         .align  6
 685 el0_irq:
 686         kernel_entry 0
 687 el0_irq_naked:
 688         enable_dbg
 689 #ifdef CONFIG_TRACE_IRQFLAGS
 690         bl      trace_hardirqs_off
 691 #endif
 692
 693         ct_user_exit
 694         irq_handler
 695
 696 #ifdef CONFIG_TRACE_IRQFLAGS
 697         bl      trace_hardirqs_on
 698 #endif
 699         b       ret_to_user
 700 ENDPROC(el0_irq)
 701
 702 /*
 703  * Register switch for AArch64. The callee-saved registers need to be saved
 704  * and restored. On entry:
 705  *   x0 = previous task_struct (must be preserved across the switch)
 706  *   x1 = next task_struct
 707  * Previous and next are guaranteed not to be the same.
 708  *
 709  */
 710 ENTRY(cpu_switch_to)
 711         mov     x10, #THREAD_CPU_CONTEXT
 712         add     x8, x0, x10
 713         mov     x9, sp
 714         stp     x19, x20, [x8], #16             // store callee-saved registers
 715         stp     x21, x22, [x8], #16
 716         stp     x23, x24, [x8], #16
 717         stp     x25, x26, [x8], #16
 718         stp     x27, x28, [x8], #16
 719         stp     x29, x9, [x8], #16
 720         str     lr, [x8]
 721         add     x8, x1, x10
 722         ldp     x19, x20, [x8], #16             // restore callee-saved registers
 723         ldp     x21, x22, [x8], #16
 724         ldp     x23, x24, [x8], #16
 725         ldp     x25, x26, [x8], #16
 726         ldp     x27, x28, [x8], #16
 727         ldp     x29, x9, [x8], #16
 728         ldr     lr, [x8]
 729         mov     sp, x9
 730         and     x9, x9, #~(THREAD_SIZE - 1)
 731         msr     sp_el0, x9
 732         ret
 733 ENDPROC(cpu_switch_to)
 734
 735 /*
 736  * This is the fast syscall return path.  We do as little as possible here,
 737  * and this includes saving x0 back into the kernel stack.
 738  */
 739 ret_fast_syscall:
 740         disable_irq                             // disable interrupts
 741         str     x0, [sp, #S_X0]                 // returned x0
 742         ldr     x1, [tsk, #TI_FLAGS]            // re-check for syscall tracing
 743         and     x2, x1, #_TIF_SYSCALL_WORK
 744         cbnz    x2, ret_fast_syscall_trace
 745         and     x2, x1, #_TIF_WORK_MASK
 746         cbnz    x2, work_pending
 747         enable_step_tsk x1, x2
 748         kernel_exit 0
 749 ret_fast_syscall_trace:
 750         enable_irq                              // enable interrupts
 751         b       __sys_trace_return_skipped      // we already saved x0
 752
 753 /*
 754  * Ok, we need to do extra processing, enter the slow path.
 755  */
 756 work_pending:
 757         tbnz    x1, #TIF_NEED_RESCHED, work_resched
 758         /* TIF_SIGPENDING, TIF_NOTIFY_RESUME or TIF_FOREIGN_FPSTATE case */
 759         mov     x0, sp                          // 'regs'
 760         enable_irq                              // enable interrupts for do_notify_resume()
 761         bl      do_notify_resume
 762         b       ret_to_user
 763 work_resched:
 764 #ifdef CONFIG_TRACE_IRQFLAGS
 765         bl      trace_hardirqs_off              // the IRQs are off here, inform the tracing code
 766 #endif
 767         bl      schedule
 768
 769 /*
 770  * "slow" syscall return path.
 771  */
 772 ret_to_user:
 773         disable_irq                             // disable interrupts
 774         ldr     x1, [tsk, #TI_FLAGS]
 775         and     x2, x1, #_TIF_WORK_MASK
 776         cbnz    x2, work_pending
 777         enable_step_tsk x1, x2
 778         kernel_exit 0
 779 ENDPROC(ret_to_user)
 780
 781 /*
 782  * This is how we return from a fork.
 783  */
 784 ENTRY(ret_from_fork)
 785         bl      schedule_tail
 786         cbz     x19, 1f                         // not a kernel thread
 787         mov     x0, x20
 788         blr     x19
 789 1:      get_thread_info tsk
 790         b       ret_to_user
 791 ENDPROC(ret_from_fork)
 792
 793 /*
 794  * SVC handler.
 795  */
 796         .align  6
 797 el0_svc:
 798         adrp    stbl, sys_call_table            // load syscall table pointer
 799         uxtw    scno, w8                        // syscall number in w8
 800         mov     sc_nr, #__NR_syscalls
 801 el0_svc_naked:                                  // compat entry point
 802         stp     x0, scno, [sp, #S_ORIG_X0]      // save the original x0 and syscall number
 803         enable_dbg_and_irq
 804         ct_user_exit 1
 805
 806         ldr     x16, [tsk, #TI_FLAGS]           // check for syscall hooks
 807         tst     x16, #_TIF_SYSCALL_WORK
 808         b.ne    __sys_trace
 809         cmp     scno, sc_nr                     // check upper syscall limit
 810         b.hs    ni_sys
 811         ldr     x16, [stbl, scno, lsl #3]       // address in the syscall table
 812         blr     x16                             // call sys_* routine
 813         b       ret_fast_syscall
 814 ni_sys:
 815         mov     x0, sp
 816         bl      do_ni_syscall
 817         b       ret_fast_syscall
 818 ENDPROC(el0_svc)
 819
 820         /*
 821          * This is the really slow path.  We're going to be doing context
 822          * switches, and waiting for our parent to respond.
 823          */
 824 __sys_trace:
 825         mov     w0, #-1                         // set default errno for
 826         cmp     scno, x0                        // user-issued syscall(-1)
 827         b.ne    1f
 828         mov     x0, #-ENOSYS
 829         str     x0, [sp, #S_X0]
 830 1:      mov     x0, sp
 831         bl      syscall_trace_enter
 832         cmp     w0, #-1                         // skip the syscall?
 833         b.eq    __sys_trace_return_skipped
 834         uxtw    scno, w0                        // syscall number (possibly new)
 835         mov     x1, sp                          // pointer to regs
 836         cmp     scno, sc_nr                     // check upper syscall limit
 837         b.hs    __ni_sys_trace
 838         ldp     x0, x1, [sp]                    // restore the syscall args
 839         ldp     x2, x3, [sp, #S_X2]
 840         ldp     x4, x5, [sp, #S_X4]
 841         ldp     x6, x7, [sp, #S_X6]
 842         ldr     x16, [stbl, scno, lsl #3]       // address in the syscall table
 843         blr     x16                             // call sys_* routine
 844
 845 __sys_trace_return:
 846         str     x0, [sp, #S_X0]                 // save returned x0
 847 __sys_trace_return_skipped:
 848         mov     x0, sp
 849         bl      syscall_trace_exit
 850         b       ret_to_user
 851
 852 __ni_sys_trace:
 853         mov     x0, sp
 854         bl      do_ni_syscall
 855         b       __sys_trace_return
 856
 857         .popsection                             // .entry.text
 858
 859 /*
 860  * Special system call wrappers.
 861  */
 862 ENTRY(sys_rt_sigreturn_wrapper)
 863         mov     x0, sp
 864         b       sys_rt_sigreturn
 865 ENDPROC(sys_rt_sigreturn_wrapper)