arch/arm64/boot/dts/rockchip/rk3399-box-rev2-disvr.dts

   1 /*
   2  * Copyright (c) 2016 Fuzhou Rockchip Electronics Co., Ltd
   3  *
   4  * This file is dual-licensed: you can use it either under the terms
   5  * of the GPL or the X11 license, at your option. Note that this dual
   6  * licensing only applies to this file, and not this project as a
   7  * whole.
   8  *
   9  *  a) This file is free software; you can redistribute it and/or
  10  *     modify it under the terms of the GNU General Public License as
  11  *     published by the Free Software Foundation; either version 2 of the
  12  *     License, or (at your option) any later version.
  13  *
  14  *     This file is distributed in the hope that it will be useful,
  15  *     but WITHOUT ANY WARRANTY; without even the implied warranty of
  16  *     MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  17  *     GNU General Public License for more details.
  18  *
  19  * Or, alternatively,
  20  *
  21  *  b) Permission is hereby granted, free of charge, to any person
  22  *     obtaining a copy of this software and associated documentation
  23  *     files (the "Software"), to deal in the Software without
  24  *     restriction, including without limitation the rights to use,
  25  *     copy, modify, merge, publish, distribute, sublicense, and/or
  26  *     sell copies of the Software, and to permit persons to whom the
  27  *     Software is furnished to do so, subject to the following
  28  *     conditions:
  29  *
  30  *     The above copyright notice and this permission notice shall be
  31  *     included in all copies or substantial portions of the Software.
  32  *
  33  *     THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  34  *     EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES
  35  *     OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND
  36  *     NONINFRINGEMENT. IN NO EVENT SHALL THE AUTHORS OR COPYRIGHT
  37  *     HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
  38  *     WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
  39  *     FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR
  40  *     OTHER DEALINGS IN THE SOFTWARE.
  41  */
  42
  43 /dts-v1/;
  44 #include "rk3399-box-android-6.0.dtsi"
  45
  46 / {
  47         model = "Rockchip RK3399 Board rev2 (BOX)";
  48         compatible = "rockchip-box-rev2","rockchip,rk3399-box";
  49
  50         mpu6500_hid {
  51                 status = "okay";
  52                 compatible = "inv-hid,mpu6500";
  53         };
  54 };
  55
  56 &pinctrl {
  57         pinctrl-names = "default";
  58         pinctrl-0 = <&cpt_gpio>;
  59
  60         sdio0 {
  61                 sdio0_bus1: sdio0-bus1 {
  62                         rockchip,pins =
  63                                 <2 20 RK_FUNC_1 &pcfg_pull_up_20ma>;
  64                 };
  65
  66                 sdio0_bus4: sdio0-bus4 {
  67                         rockchip,pins =
  68                                 <2 20 RK_FUNC_1 &pcfg_pull_up_20ma>,
  69                                 <2 21 RK_FUNC_1 &pcfg_pull_up_20ma>,
  70                                 <2 22 RK_FUNC_1 &pcfg_pull_up_20ma>,
  71                                 <2 23 RK_FUNC_1 &pcfg_pull_up_20ma>;
  72                 };
  73
  74                 sdio0_cmd: sdio0-cmd {
  75                         rockchip,pins =
  76                                 <2 24 RK_FUNC_1 &pcfg_pull_up_20ma>;
  77                 };
  78
  79                 sdio0_clk: sdio0-clk {
  80                         rockchip,pins =
  81                                 <2 25 RK_FUNC_1 &pcfg_pull_none_20ma>;
  82                 };
  83         };
  84
  85         sdmmc {
  86                 sdmmc_bus1: sdmmc-bus1 {
  87                         rockchip,pins =
  88                                 <4 8 RK_FUNC_1 &pcfg_pull_up_8ma>;
  89                 };
  90
  91                 sdmmc_bus4: sdmmc-bus4 {
  92                         rockchip,pins =
  93                                 <4 8 RK_FUNC_1 &pcfg_pull_up_8ma>,
  94                                 <4 9 RK_FUNC_1 &pcfg_pull_up_8ma>,
  95                                 <4 10 RK_FUNC_1 &pcfg_pull_up_8ma>,
  96                                 <4 11 RK_FUNC_1 &pcfg_pull_up_8ma>;
  97                 };
  98
  99                 sdmmc_clk: sdmmc-clk {
 100                         rockchip,pins =
 101                                 <4 12 RK_FUNC_1 &pcfg_pull_none_18ma>;
 102                 };
 103
 104                 sdmmc_cmd: sdmmc-cmd {
 105                         rockchip,pins =
 106                                 <4 13 RK_FUNC_1 &pcfg_pull_up_8ma>;
 107                 };
 108         };
 109
 110         fusb30x {
 111                 fusb0_int: fusb0-int {
 112                         rockchip,pins =
 113                                 <1 2 RK_FUNC_GPIO &pcfg_pull_up>;
 114                 };
 115         };
 116
 117         compat {
 118                 cpt_gpio: cpt-gpio {
 119                         rockchip,pins =
 120                                 <1 18 RK_FUNC_GPIO &pcfg_output_low>;
 121                 };
 122         };
 123 };
 124
 125 &i2c4 {
 126         status = "okay";
 127         fusb0: fusb30x@22 {
 128                 compatible = "fairchild,fusb302";
 129                 reg = <0x22>;
 130                 pinctrl-names = "default";
 131                 pinctrl-0 = <&fusb0_int>;
 132                 vbus-5v-gpios = <&gpio1 3 GPIO_ACTIVE_LOW>;
 133                 int-n-gpios = <&gpio1 2 GPIO_ACTIVE_HIGH>;
 134                 status = "okay";
 135         };
 136 };
 137
 138 &u2phy0 {
 139         rockchip,u2phy-tuning;
 140 };
 141
 142 &u2phy1 {
 143         rockchip,u2phy-tuning;
 144 };
 145
 146 /*
 147  * if your hardware board have two typec port, you should define
 148  * fusb1 and tcphy1, such as:
 149  *&tcphy1 {
 150  *      status = "okay";
 151  *      extcon = <&fusb1>;
 152  *};
 153  *&cdn_dp_fb {
 154  *      status = "okay";
 155  *      extcon = <&fusb0>, <&fusb1>;
 156  *      dp_vop_sel = <DISPLAY_SOURCE_LCDC0>;
 157  *      dp_defaultmode = <0>;
 158  *};
 159  */
 160
 161 &tcphy0 {
 162         status = "okay";
 163         extcon = <&fusb0>;
 164 };
 165
 166 &cdn_dp_fb {
 167         status = "okay";
 168         extcon = <&fusb0>;
 169         dp_vop_sel = <DISPLAY_SOURCE_LCDC0>;
 170         dp_defaultmode = <0>;
 171         dp_edid_auto_support = <1>;
 172         dp_edid_prop_value =
 173         /*
 174         * vid, pid, sn, xres, yres, vic, width, height, x_w,
 175         * x_h, hwrotation, orientation, vsync, panel, scan
 176         */
 177         <
 178         /* rayken */
 179         0x6252 0x0532 0x00000005 1440 2560 0x805 68 120 1152 2048 0 0 0 0 0
 180         /* auo */
 181         0x6252 0x0532 0x00000003 2160 1200 0x803 120 68 1728 1080 0 0 0 1 0
 182         /* pico */
 183         0x6252 0x8888 0x88888800 1440 2560 0x806 68 120 1152 2048 90 0 0 0 0
 184         >;
 185 };
 186
 187 &cdn_dp_sound {
 188         status = "disabled";
 189 };
 190
 191 &hdmi_rk_fb {
 192         status = "okay";
 193         rockchip,hdmi_video_source = <DISPLAY_SOURCE_LCDC1>;
 194         hdmi_edid_auto_support = <1>;
 195         hdmi_edid_prop_value =
 196         /*
 197         * vid, pid, sn, xres, yres, vic, width, height, x_w,
 198         * x_h, hwrotation, orientation, vsync, panel, scan
 199         */
 200         <
 201         /* pico */
 202         0x6252 0x8888 0x88888800 2160 1200 0x80f 120 68 2160 1200 90 180 0 0 0
 203         >;
 204 };
 205
 206 &hdmi_sound {
 207         status = "okay";
 208 };
 209
 210 &vopb_rk_fb {
 211         assigned-clocks = <&cru DCLK_VOP0_DIV>;
 212         assigned-clock-parents = <&cru PLL_CPLL>;
 213         status = "okay";
 214 };
 215
 216 &vopl_rk_fb {
 217         assigned-clocks = <&cru DCLK_VOP1_DIV>;
 218         assigned-clock-parents = <&cru PLL_VPLL>;
 219         status = "okay";
 220 };
 221
 222 &disp_timings {
 223         /* for rayken dp */
 224         native-mode = <&timing1>;
 225         timing1 {
 226                 screen-width = <68>;
 227                 screen-hight = <120>;
 228         };
 229 };
 230
 231 /*
 232  * if the screen of vr helmet has a high screen resolution or
 233  * high refresh rate,please increase the lowest gpu(gpu_opp_table)
 234  * and cpu(cluster1_opp) frequence.
 235  */
 236 &gpu_opp_table {
 237         opp@200000000 {
 238                 status = "disabled";
 239         };
 240         opp@297000000 {
 241                 status = "disabled";
 242         };
 243 };
 244
 245 &cluster1_opp {
 246         opp@408000000 {
 247                 status = "disabled";
 248         };
 249         opp@600000000 {
 250                 status = "disabled";
 251         };
 252         opp@816000000 {
 253                 status = "disabled";
 254         };
 255 };