arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARM_AMBA
  17         select ARM_ARCH_TIMER
  18         select ARM_GIC
  19         select AUDIT_ARCH_COMPAT_GENERIC
  20         select ARM_GIC_V2M if PCI_MSI
  21         select ARM_GIC_V3
  22         select ARM_GIC_V3_ITS if PCI_MSI
  23         select ARM_PSCI_FW
  24         select BUILDTIME_EXTABLE_SORT
  25         select CLONE_BACKWARDS
  26         select COMMON_CLK
  27         select CPU_PM if (SUSPEND || CPU_IDLE)
  28         select DCACHE_WORD_ACCESS
  29         select EDAC_SUPPORT
  30         select FRAME_POINTER
  31         select GENERIC_ALLOCATOR
  32         select GENERIC_CLOCKEVENTS
  33         select GENERIC_CLOCKEVENTS_BROADCAST
  34         select GENERIC_CPU_AUTOPROBE
  35         select GENERIC_EARLY_IOREMAP
  36         select GENERIC_IDLE_POLL_SETUP
  37         select GENERIC_IRQ_PROBE
  38         select GENERIC_IRQ_SHOW
  39         select GENERIC_IRQ_SHOW_LEVEL
  40         select GENERIC_PCI_IOMAP
  41         select GENERIC_SCHED_CLOCK
  42         select GENERIC_SMP_IDLE_THREAD
  43         select GENERIC_STRNCPY_FROM_USER
  44         select GENERIC_STRNLEN_USER
  45         select GENERIC_TIME_VSYSCALL
  46         select HANDLE_DOMAIN_IRQ
  47         select HARDIRQS_SW_RESEND
  48         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  49         select HAVE_ARCH_AUDITSYSCALL
  50         select HAVE_ARCH_BITREVERSE
  51         select HAVE_ARCH_JUMP_LABEL
  52         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  53         select HAVE_ARCH_KGDB
  54         select HAVE_ARCH_SECCOMP_FILTER
  55         select HAVE_ARCH_TRACEHOOK
  56         select HAVE_BPF_JIT
  57         select HAVE_C_RECORDMCOUNT
  58         select HAVE_CC_STACKPROTECTOR
  59         select HAVE_CMPXCHG_DOUBLE
  60         select HAVE_CMPXCHG_LOCAL
  61         select HAVE_DEBUG_BUGVERBOSE
  62         select HAVE_DEBUG_KMEMLEAK
  63         select HAVE_DMA_API_DEBUG
  64         select HAVE_DMA_ATTRS
  65         select HAVE_DMA_CONTIGUOUS
  66         select HAVE_DYNAMIC_FTRACE
  67         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  68         select HAVE_FTRACE_MCOUNT_RECORD
  69         select HAVE_FUNCTION_TRACER
  70         select HAVE_FUNCTION_GRAPH_TRACER
  71         select HAVE_GENERIC_DMA_COHERENT
  72         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  73         select HAVE_MEMBLOCK
  74         select HAVE_PATA_PLATFORM
  75         select HAVE_PERF_EVENTS
  76         select HAVE_PERF_REGS
  77         select HAVE_PERF_USER_STACK_DUMP
  78         select HAVE_REGS_AND_STACK_ACCESS_API
  79         select HAVE_RCU_TABLE_FREE
  80         select HAVE_SYSCALL_TRACEPOINTS
  81         select IOMMU_DMA if IOMMU_SUPPORT
  82         select IRQ_DOMAIN
  83         select IRQ_FORCED_THREADING
  84         select MODULES_USE_ELF_RELA
  85         select NO_BOOTMEM
  86         select OF
  87         select OF_EARLY_FLATTREE
  88         select OF_RESERVED_MEM
  89         select PERF_USE_VMALLOC
  90         select POWER_RESET
  91         select POWER_SUPPLY
  92         select RTC_LIB
  93         select SPARSE_IRQ
  94         select SYSCTL_EXCEPTION_TRACE
  95         select HAVE_CONTEXT_TRACKING
  96         help
  97           ARM 64-bit (AArch64) Linux support.
  98
  99 config 64BIT
 100         def_bool y
 101
 102 config ARCH_PHYS_ADDR_T_64BIT
 103         def_bool y
 104
 105 config MMU
 106         def_bool y
 107
 108 config NO_IOPORT_MAP
 109         def_bool y if !PCI
 110
 111 config STACKTRACE_SUPPORT
 112         def_bool y
 113
 114 config ILLEGAL_POINTER_VALUE
 115         hex
 116         default 0xdead000000000000
 117
 118 config LOCKDEP_SUPPORT
 119         def_bool y
 120
 121 config TRACE_IRQFLAGS_SUPPORT
 122         def_bool y
 123
 124 config RWSEM_XCHGADD_ALGORITHM
 125         def_bool y
 126
 127 config GENERIC_BUG
 128         def_bool y
 129         depends on BUG
 130
 131 config GENERIC_BUG_RELATIVE_POINTERS
 132         def_bool y
 133         depends on GENERIC_BUG
 134
 135 config GENERIC_HWEIGHT
 136         def_bool y
 137
 138 config GENERIC_CSUM
 139         def_bool y
 140
 141 config GENERIC_CALIBRATE_DELAY
 142         def_bool y
 143
 144 config ZONE_DMA
 145         def_bool y
 146
 147 config HAVE_GENERIC_RCU_GUP
 148         def_bool y
 149
 150 config ARCH_DMA_ADDR_T_64BIT
 151         def_bool y
 152
 153 config NEED_DMA_MAP_STATE
 154         def_bool y
 155
 156 config NEED_SG_DMA_LENGTH
 157         def_bool y
 158
 159 config SMP
 160         def_bool y
 161
 162 config SWIOTLB
 163         def_bool y
 164
 165 config IOMMU_HELPER
 166         def_bool SWIOTLB
 167
 168 config KERNEL_MODE_NEON
 169         def_bool y
 170
 171 config FIX_EARLYCON_MEM
 172         def_bool y
 173
 174 config PGTABLE_LEVELS
 175         int
 176         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 177         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 178         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 179         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 180         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 181         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 182
 183 source "init/Kconfig"
 184
 185 source "kernel/Kconfig.freezer"
 186
 187 source "arch/arm64/Kconfig.platforms"
 188
 189 menu "Bus support"
 190
 191 config PCI
 192         bool "PCI support"
 193         help
 194           This feature enables support for PCI bus system. If you say Y
 195           here, the kernel will include drivers and infrastructure code
 196           to support PCI bus devices.
 197
 198 config PCI_DOMAINS
 199         def_bool PCI
 200
 201 config PCI_DOMAINS_GENERIC
 202         def_bool PCI
 203
 204 config PCI_SYSCALL
 205         def_bool PCI
 206
 207 source "drivers/pci/Kconfig"
 208 source "drivers/pci/pcie/Kconfig"
 209 source "drivers/pci/hotplug/Kconfig"
 210
 211 endmenu
 212
 213 menu "Kernel Features"
 214
 215 menu "ARM errata workarounds via the alternatives framework"
 216
 217 config ARM64_ERRATUM_826319
 218         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 219         default y
 220         help
 221           This option adds an alternative code sequence to work around ARM
 222           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 223           AXI master interface and an L2 cache.
 224
 225           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 226           and is unable to accept a certain write via this interface, it will
 227           not progress on read data presented on the read data channel and the
 228           system can deadlock.
 229
 230           The workaround promotes data cache clean instructions to
 231           data cache clean-and-invalidate.
 232           Please note that this does not necessarily enable the workaround,
 233           as it depends on the alternative framework, which will only patch
 234           the kernel if an affected CPU is detected.
 235
 236           If unsure, say Y.
 237
 238 config ARM64_ERRATUM_827319
 239         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 240         default y
 241         help
 242           This option adds an alternative code sequence to work around ARM
 243           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 244           master interface and an L2 cache.
 245
 246           Under certain conditions this erratum can cause a clean line eviction
 247           to occur at the same time as another transaction to the same address
 248           on the AMBA 5 CHI interface, which can cause data corruption if the
 249           interconnect reorders the two transactions.
 250
 251           The workaround promotes data cache clean instructions to
 252           data cache clean-and-invalidate.
 253           Please note that this does not necessarily enable the workaround,
 254           as it depends on the alternative framework, which will only patch
 255           the kernel if an affected CPU is detected.
 256
 257           If unsure, say Y.
 258
 259 config ARM64_ERRATUM_824069
 260         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 261         default y
 262         help
 263           This option adds an alternative code sequence to work around ARM
 264           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 265           to a coherent interconnect.
 266
 267           If a Cortex-A53 processor is executing a store or prefetch for
 268           write instruction at the same time as a processor in another
 269           cluster is executing a cache maintenance operation to the same
 270           address, then this erratum might cause a clean cache line to be
 271           incorrectly marked as dirty.
 272
 273           The workaround promotes data cache clean instructions to
 274           data cache clean-and-invalidate.
 275           Please note that this option does not necessarily enable the
 276           workaround, as it depends on the alternative framework, which will
 277           only patch the kernel if an affected CPU is detected.
 278
 279           If unsure, say Y.
 280
 281 config ARM64_ERRATUM_819472
 282         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 283         default y
 284         help
 285           This option adds an alternative code sequence to work around ARM
 286           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 287           present when it is connected to a coherent interconnect.
 288
 289           If the processor is executing a load and store exclusive sequence at
 290           the same time as a processor in another cluster is executing a cache
 291           maintenance operation to the same address, then this erratum might
 292           cause data corruption.
 293
 294           The workaround promotes data cache clean instructions to
 295           data cache clean-and-invalidate.
 296           Please note that this does not necessarily enable the workaround,
 297           as it depends on the alternative framework, which will only patch
 298           the kernel if an affected CPU is detected.
 299
 300           If unsure, say Y.
 301
 302 config ARM64_ERRATUM_832075
 303         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 304         default y
 305         help
 306           This option adds an alternative code sequence to work around ARM
 307           erratum 832075 on Cortex-A57 parts up to r1p2.
 308
 309           Affected Cortex-A57 parts might deadlock when exclusive load/store
 310           instructions to Write-Back memory are mixed with Device loads.
 311
 312           The workaround is to promote device loads to use Load-Acquire
 313           semantics.
 314           Please note that this does not necessarily enable the workaround,
 315           as it depends on the alternative framework, which will only patch
 316           the kernel if an affected CPU is detected.
 317
 318           If unsure, say Y.
 319
 320 config ARM64_ERRATUM_834220
 321         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 322         depends on KVM
 323         default y
 324         help
 325           This option adds an alternative code sequence to work around ARM
 326           erratum 834220 on Cortex-A57 parts up to r1p2.
 327
 328           Affected Cortex-A57 parts might report a Stage 2 translation
 329           fault as the result of a Stage 1 fault for load crossing a
 330           page boundary when there is a permission or device memory
 331           alignment fault at Stage 1 and a translation fault at Stage 2.
 332
 333           The workaround is to verify that the Stage 1 translation
 334           doesn't generate a fault before handling the Stage 2 fault.
 335           Please note that this does not necessarily enable the workaround,
 336           as it depends on the alternative framework, which will only patch
 337           the kernel if an affected CPU is detected.
 338
 339           If unsure, say Y.
 340
 341 config ARM64_ERRATUM_845719
 342         bool "Cortex-A53: 845719: a load might read incorrect data"
 343         depends on COMPAT
 344         default y
 345         help
 346           This option adds an alternative code sequence to work around ARM
 347           erratum 845719 on Cortex-A53 parts up to r0p4.
 348
 349           When running a compat (AArch32) userspace on an affected Cortex-A53
 350           part, a load at EL0 from a virtual address that matches the bottom 32
 351           bits of the virtual address used by a recent load at (AArch64) EL1
 352           might return incorrect data.
 353
 354           The workaround is to write the contextidr_el1 register on exception
 355           return to a 32-bit task.
 356           Please note that this does not necessarily enable the workaround,
 357           as it depends on the alternative framework, which will only patch
 358           the kernel if an affected CPU is detected.
 359
 360           If unsure, say Y.
 361
 362 config ARM64_ERRATUM_843419
 363         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 364         depends on MODULES
 365         default y
 366         help
 367           This option builds kernel modules using the large memory model in
 368           order to avoid the use of the ADRP instruction, which can cause
 369           a subsequent memory access to use an incorrect address on Cortex-A53
 370           parts up to r0p4.
 371
 372           Note that the kernel itself must be linked with a version of ld
 373           which fixes potentially affected ADRP instructions through the
 374           use of veneers.
 375
 376           If unsure, say Y.
 377
 378 config CAVIUM_ERRATUM_22375
 379         bool "Cavium erratum 22375, 24313"
 380         default y
 381         help
 382           Enable workaround for erratum 22375, 24313.
 383
 384           This implements two gicv3-its errata workarounds for ThunderX. Both
 385           with small impact affecting only ITS table allocation.
 386
 387             erratum 22375: only alloc 8MB table size
 388             erratum 24313: ignore memory access type
 389
 390           The fixes are in ITS initialization and basically ignore memory access
 391           type and table size provided by the TYPER and BASER registers.
 392
 393           If unsure, say Y.
 394
 395 config CAVIUM_ERRATUM_23144
 396         bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 397         depends on NUMA
 398         default y
 399         help
 400           ITS SYNC command hang for cross node io and collections/cpu mapping.
 401
 402           If unsure, say Y.
 403
 404 config CAVIUM_ERRATUM_23154
 405         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 406         default y
 407         help
 408           The gicv3 of ThunderX requires a modified version for
 409           reading the IAR status to ensure data synchronization
 410           (access to icc_iar1_el1 is not sync'ed before and after).
 411
 412           If unsure, say Y.
 413
 414 config CAVIUM_ERRATUM_27456
 415         bool "Cavium erratum 27456: Broadcast TLBI instructions may cause icache corruption"
 416         default y
 417         help
 418           On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
 419           instructions may cause the icache to become corrupted if it
 420           contains data for a non-current ASID.  The fix is to
 421           invalidate the icache when changing the mm context.
 422
 423           If unsure, say Y.
 424
 425 endmenu
 426
 427
 428 choice
 429         prompt "Page size"
 430         default ARM64_4K_PAGES
 431         help
 432           Page size (translation granule) configuration.
 433
 434 config ARM64_4K_PAGES
 435         bool "4KB"
 436         help
 437           This feature enables 4KB pages support.
 438
 439 config ARM64_16K_PAGES
 440         bool "16KB"
 441         help
 442           The system will use 16KB pages support. AArch32 emulation
 443           requires applications compiled with 16K (or a multiple of 16K)
 444           aligned segments.
 445
 446 config ARM64_64K_PAGES
 447         bool "64KB"
 448         help
 449           This feature enables 64KB pages support (4KB by default)
 450           allowing only two levels of page tables and faster TLB
 451           look-up. AArch32 emulation requires applications compiled
 452           with 64K aligned segments.
 453
 454 endchoice
 455
 456 choice
 457         prompt "Virtual address space size"
 458         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 459         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 460         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 461         help
 462           Allows choosing one of multiple possible virtual address
 463           space sizes. The level of translation table is determined by
 464           a combination of page size and virtual address space size.
 465
 466 config ARM64_VA_BITS_36
 467         bool "36-bit" if EXPERT
 468         depends on ARM64_16K_PAGES
 469
 470 config ARM64_VA_BITS_39
 471         bool "39-bit"
 472         depends on ARM64_4K_PAGES
 473
 474 config ARM64_VA_BITS_42
 475         bool "42-bit"
 476         depends on ARM64_64K_PAGES
 477
 478 config ARM64_VA_BITS_47
 479         bool "47-bit"
 480         depends on ARM64_16K_PAGES
 481
 482 config ARM64_VA_BITS_48
 483         bool "48-bit"
 484
 485 endchoice
 486
 487 config ARM64_VA_BITS
 488         int
 489         default 36 if ARM64_VA_BITS_36
 490         default 39 if ARM64_VA_BITS_39
 491         default 42 if ARM64_VA_BITS_42
 492         default 47 if ARM64_VA_BITS_47
 493         default 48 if ARM64_VA_BITS_48
 494
 495 config CPU_BIG_ENDIAN
 496        bool "Build big-endian kernel"
 497        help
 498          Say Y if you plan on running a kernel in big-endian mode.
 499
 500 config SCHED_MC
 501         bool "Multi-core scheduler support"
 502         help
 503           Multi-core scheduler support improves the CPU scheduler's decision
 504           making when dealing with multi-core CPU chips at a cost of slightly
 505           increased overhead in some places. If unsure say N here.
 506
 507 config SCHED_SMT
 508         bool "SMT scheduler support"
 509         help
 510           Improves the CPU scheduler's decision making when dealing with
 511           MultiThreading at a cost of slightly increased overhead in some
 512           places. If unsure say N here.
 513
 514 config NR_CPUS
 515         int "Maximum number of CPUs (2-4096)"
 516         range 2 4096
 517         # These have to remain sorted largest to smallest
 518         default "64"
 519
 520 config HOTPLUG_CPU
 521         bool "Support for hot-pluggable CPUs"
 522         select GENERIC_IRQ_MIGRATION
 523         help
 524           Say Y here to experiment with turning CPUs off and on.  CPUs
 525           can be controlled through /sys/devices/system/cpu.
 526
 527 source kernel/Kconfig.preempt
 528 source kernel/Kconfig.hz
 529
 530 config ARCH_HAS_HOLES_MEMORYMODEL
 531         def_bool y if SPARSEMEM
 532
 533 config ARCH_SPARSEMEM_ENABLE
 534         def_bool y
 535         select SPARSEMEM_VMEMMAP_ENABLE
 536
 537 config ARCH_SPARSEMEM_DEFAULT
 538         def_bool ARCH_SPARSEMEM_ENABLE
 539
 540 config ARCH_SELECT_MEMORY_MODEL
 541         def_bool ARCH_SPARSEMEM_ENABLE
 542
 543 config HAVE_ARCH_PFN_VALID
 544         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 545
 546 config HW_PERF_EVENTS
 547         def_bool y
 548         depends on ARM_PMU
 549
 550 config SYS_SUPPORTS_HUGETLBFS
 551         def_bool y
 552
 553 config ARCH_WANT_GENERAL_HUGETLB
 554         def_bool y
 555
 556 config ARCH_WANT_HUGE_PMD_SHARE
 557         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 558
 559 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 560         def_bool y
 561
 562 config ARCH_HAS_CACHE_LINE_SIZE
 563         def_bool y
 564
 565 source "mm/Kconfig"
 566
 567 config SECCOMP
 568         bool "Enable seccomp to safely compute untrusted bytecode"
 569         ---help---
 570           This kernel feature is useful for number crunching applications
 571           that may need to compute untrusted bytecode during their
 572           execution. By using pipes or other transports made available to
 573           the process as file descriptors supporting the read/write
 574           syscalls, it's possible to isolate those applications in
 575           their own address space using seccomp. Once seccomp is
 576           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 577           and the task is only allowed to execute a few safe syscalls
 578           defined by each seccomp mode.
 579
 580 config XEN_DOM0
 581         def_bool y
 582         depends on XEN
 583
 584 config XEN
 585         bool "Xen guest support on ARM64"
 586         depends on ARM64 && OF
 587         select SWIOTLB_XEN
 588         help
 589           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 590
 591 config FORCE_MAX_ZONEORDER
 592         int
 593         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 594         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 595         default "11"
 596         help
 597           The kernel memory allocator divides physically contiguous memory
 598           blocks into "zones", where each zone is a power of two number of
 599           pages.  This option selects the largest power of two that the kernel
 600           keeps in the memory allocator.  If you need to allocate very large
 601           blocks of physically contiguous memory, then you may need to
 602           increase this value.
 603
 604           This config option is actually maximum order plus one. For example,
 605           a value of 11 means that the largest free memory block is 2^10 pages.
 606
 607           We make sure that we can allocate upto a HugePage size for each configuration.
 608           Hence we have :
 609                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 610
 611           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 612           4M allocations matching the default size used by generic code.
 613
 614 menuconfig ARMV8_DEPRECATED
 615         bool "Emulate deprecated/obsolete ARMv8 instructions"
 616         depends on COMPAT
 617         help
 618           Legacy software support may require certain instructions
 619           that have been deprecated or obsoleted in the architecture.
 620
 621           Enable this config to enable selective emulation of these
 622           features.
 623
 624           If unsure, say Y
 625
 626 if ARMV8_DEPRECATED
 627
 628 config SWP_EMULATION
 629         bool "Emulate SWP/SWPB instructions"
 630         help
 631           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 632           they are always undefined. Say Y here to enable software
 633           emulation of these instructions for userspace using LDXR/STXR.
 634
 635           In some older versions of glibc [<=2.8] SWP is used during futex
 636           trylock() operations with the assumption that the code will not
 637           be preempted. This invalid assumption may be more likely to fail
 638           with SWP emulation enabled, leading to deadlock of the user
 639           application.
 640
 641           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 642           on an external transaction monitoring block called a global
 643           monitor to maintain update atomicity. If your system does not
 644           implement a global monitor, this option can cause programs that
 645           perform SWP operations to uncached memory to deadlock.
 646
 647           If unsure, say Y
 648
 649 config CP15_BARRIER_EMULATION
 650         bool "Emulate CP15 Barrier instructions"
 651         help
 652           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 653           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 654           strongly recommended to use the ISB, DSB, and DMB
 655           instructions instead.
 656
 657           Say Y here to enable software emulation of these
 658           instructions for AArch32 userspace code. When this option is
 659           enabled, CP15 barrier usage is traced which can help
 660           identify software that needs updating.
 661
 662           If unsure, say Y
 663
 664 config SETEND_EMULATION
 665         bool "Emulate SETEND instruction"
 666         help
 667           The SETEND instruction alters the data-endianness of the
 668           AArch32 EL0, and is deprecated in ARMv8.
 669
 670           Say Y here to enable software emulation of the instruction
 671           for AArch32 userspace code.
 672
 673           Note: All the cpus on the system must have mixed endian support at EL0
 674           for this feature to be enabled. If a new CPU - which doesn't support mixed
 675           endian - is hotplugged in after this feature has been enabled, there could
 676           be unexpected results in the applications.
 677
 678           If unsure, say Y
 679 endif
 680
 681 menu "ARMv8.1 architectural features"
 682
 683 config ARM64_HW_AFDBM
 684         bool "Support for hardware updates of the Access and Dirty page flags"
 685         default y
 686         help
 687           The ARMv8.1 architecture extensions introduce support for
 688           hardware updates of the access and dirty information in page
 689           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 690           capable processors, accesses to pages with PTE_AF cleared will
 691           set this bit instead of raising an access flag fault.
 692           Similarly, writes to read-only pages with the DBM bit set will
 693           clear the read-only bit (AP[2]) instead of raising a
 694           permission fault.
 695
 696           Kernels built with this configuration option enabled continue
 697           to work on pre-ARMv8.1 hardware and the performance impact is
 698           minimal. If unsure, say Y.
 699
 700 config ARM64_PAN
 701         bool "Enable support for Privileged Access Never (PAN)"
 702         default y
 703         help
 704          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 705          prevents the kernel or hypervisor from accessing user-space (EL0)
 706          memory directly.
 707
 708          Choosing this option will cause any unprotected (not using
 709          copy_to_user et al) memory access to fail with a permission fault.
 710
 711          The feature is detected at runtime, and will remain as a 'nop'
 712          instruction if the cpu does not implement the feature.
 713
 714 config ARM64_LSE_ATOMICS
 715         bool "Atomic instructions"
 716         help
 717           As part of the Large System Extensions, ARMv8.1 introduces new
 718           atomic instructions that are designed specifically to scale in
 719           very large systems.
 720
 721           Say Y here to make use of these instructions for the in-kernel
 722           atomic routines. This incurs a small overhead on CPUs that do
 723           not support these instructions and requires the kernel to be
 724           built with binutils >= 2.25.
 725
 726 endmenu
 727
 728 endmenu
 729
 730 menu "Boot options"
 731
 732 config CMDLINE
 733         string "Default kernel command string"
 734         default ""
 735         help
 736           Provide a set of default command-line options at build time by
 737           entering them here. As a minimum, you should specify the the
 738           root device (e.g. root=/dev/nfs).
 739
 740 config CMDLINE_FORCE
 741         bool "Always use the default kernel command string"
 742         help
 743           Always use the default kernel command string, even if the boot
 744           loader passes other arguments to the kernel.
 745           This is useful if you cannot or don't want to change the
 746           command-line options your boot loader passes to the kernel.
 747
 748 config EFI_STUB
 749         bool
 750
 751 config EFI
 752         bool "UEFI runtime support"
 753         depends on OF && !CPU_BIG_ENDIAN
 754         select LIBFDT
 755         select UCS2_STRING
 756         select EFI_PARAMS_FROM_FDT
 757         select EFI_RUNTIME_WRAPPERS
 758         select EFI_STUB
 759         select EFI_ARMSTUB
 760         default y
 761         help
 762           This option provides support for runtime services provided
 763           by UEFI firmware (such as non-volatile variables, realtime
 764           clock, and platform reset). A UEFI stub is also provided to
 765           allow the kernel to be booted as an EFI application. This
 766           is only useful on systems that have UEFI firmware.
 767
 768 config DMI
 769         bool "Enable support for SMBIOS (DMI) tables"
 770         depends on EFI
 771         default y
 772         help
 773           This enables SMBIOS/DMI feature for systems.
 774
 775           This option is only useful on systems that have UEFI firmware.
 776           However, even with this option, the resultant kernel should
 777           continue to boot on existing non-UEFI platforms.
 778
 779 endmenu
 780
 781 menu "Userspace binary formats"
 782
 783 source "fs/Kconfig.binfmt"
 784
 785 config COMPAT
 786         bool "Kernel support for 32-bit EL0"
 787         depends on ARM64_4K_PAGES || EXPERT
 788         select COMPAT_BINFMT_ELF
 789         select HAVE_UID16
 790         select OLD_SIGSUSPEND3
 791         select COMPAT_OLD_SIGACTION
 792         help
 793           This option enables support for a 32-bit EL0 running under a 64-bit
 794           kernel at EL1. AArch32-specific components such as system calls,
 795           the user helper functions, VFP support and the ptrace interface are
 796           handled appropriately by the kernel.
 797
 798           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 799           that you will only be able to execute AArch32 binaries that were compiled
 800           with page size aligned segments.
 801
 802           If you want to execute 32-bit userspace applications, say Y.
 803
 804 config SYSVIPC_COMPAT
 805         def_bool y
 806         depends on COMPAT && SYSVIPC
 807
 808 endmenu
 809
 810 menu "Power management options"
 811
 812 source "kernel/power/Kconfig"
 813
 814 config ARCH_SUSPEND_POSSIBLE
 815         def_bool y
 816
 817 endmenu
 818
 819 menu "CPU Power Management"
 820
 821 source "drivers/cpuidle/Kconfig"
 822
 823 source "drivers/cpufreq/Kconfig"
 824
 825 endmenu
 826
 827 source "net/Kconfig"
 828
 829 source "drivers/Kconfig"
 830
 831 source "drivers/firmware/Kconfig"
 832
 833 source "drivers/acpi/Kconfig"
 834
 835 source "fs/Kconfig"
 836
 837 source "arch/arm64/kvm/Kconfig"
 838
 839 source "arch/arm64/Kconfig.debug"
 840
 841 source "security/Kconfig"
 842
 843 source "crypto/Kconfig"
 844 if CRYPTO
 845 source "arch/arm64/crypto/Kconfig"
 846 endif
 847
 848 source "lib/Kconfig"