arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARM_AMBA
  17         select ARM_ARCH_TIMER
  18         select ARM_GIC
  19         select AUDIT_ARCH_COMPAT_GENERIC
  20         select ARM_GIC_V2M if PCI_MSI
  21         select ARM_GIC_V3
  22         select ARM_GIC_V3_ITS if PCI_MSI
  23         select ARM_PSCI_FW
  24         select BUILDTIME_EXTABLE_SORT
  25         select CLONE_BACKWARDS
  26         select COMMON_CLK
  27         select CPU_PM if (SUSPEND || CPU_IDLE)
  28         select DCACHE_WORD_ACCESS
  29         select EDAC_SUPPORT
  30         select FRAME_POINTER
  31         select GENERIC_ALLOCATOR
  32         select GENERIC_CLOCKEVENTS
  33         select GENERIC_CLOCKEVENTS_BROADCAST
  34         select GENERIC_CPU_AUTOPROBE
  35         select GENERIC_EARLY_IOREMAP
  36         select GENERIC_IDLE_POLL_SETUP
  37         select GENERIC_IRQ_PROBE
  38         select GENERIC_IRQ_SHOW
  39         select GENERIC_IRQ_SHOW_LEVEL
  40         select GENERIC_PCI_IOMAP
  41         select GENERIC_SCHED_CLOCK
  42         select GENERIC_SMP_IDLE_THREAD
  43         select GENERIC_STRNCPY_FROM_USER
  44         select GENERIC_STRNLEN_USER
  45         select GENERIC_TIME_VSYSCALL
  46         select HANDLE_DOMAIN_IRQ
  47         select HARDIRQS_SW_RESEND
  48         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  49         select HAVE_ARCH_AUDITSYSCALL
  50         select HAVE_ARCH_BITREVERSE
  51         select HAVE_ARCH_JUMP_LABEL
  52         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  53         select HAVE_ARCH_KGDB
  54         select HAVE_ARCH_SECCOMP_FILTER
  55         select HAVE_ARCH_TRACEHOOK
  56         select HAVE_BPF_JIT
  57         select HAVE_C_RECORDMCOUNT
  58         select HAVE_CC_STACKPROTECTOR
  59         select HAVE_CMPXCHG_DOUBLE
  60         select HAVE_CMPXCHG_LOCAL
  61         select HAVE_DEBUG_BUGVERBOSE
  62         select HAVE_DEBUG_KMEMLEAK
  63         select HAVE_DMA_API_DEBUG
  64         select HAVE_DMA_ATTRS
  65         select HAVE_DMA_CONTIGUOUS
  66         select HAVE_DYNAMIC_FTRACE
  67         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  68         select HAVE_FTRACE_MCOUNT_RECORD
  69         select HAVE_FUNCTION_TRACER
  70         select HAVE_FUNCTION_GRAPH_TRACER
  71         select HAVE_GENERIC_DMA_COHERENT
  72         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  73         select HAVE_MEMBLOCK
  74         select HAVE_PATA_PLATFORM
  75         select HAVE_PERF_EVENTS
  76         select HAVE_PERF_REGS
  77         select HAVE_PERF_USER_STACK_DUMP
  78         select HAVE_REGS_AND_STACK_ACCESS_API
  79         select HAVE_RCU_TABLE_FREE
  80         select HAVE_SYSCALL_TRACEPOINTS
  81         select HAVE_KPROBES
  82         select HAVE_KRETPROBES if HAVE_KPROBES
  83         select IOMMU_DMA if IOMMU_SUPPORT
  84         select IRQ_DOMAIN
  85         select IRQ_FORCED_THREADING
  86         select MODULES_USE_ELF_RELA
  87         select NO_BOOTMEM
  88         select OF
  89         select OF_EARLY_FLATTREE
  90         select OF_RESERVED_MEM
  91         select PERF_USE_VMALLOC
  92         select POWER_RESET
  93         select POWER_SUPPLY
  94         select RTC_LIB
  95         select SPARSE_IRQ
  96         select SYSCTL_EXCEPTION_TRACE
  97         select HAVE_CONTEXT_TRACKING
  98         select HAVE_ARM_SMCCC
  99         help
 100           ARM 64-bit (AArch64) Linux support.
 101
 102 config 64BIT
 103         def_bool y
 104
 105 config ARCH_PHYS_ADDR_T_64BIT
 106         def_bool y
 107
 108 config MMU
 109         def_bool y
 110
 111 config NO_IOPORT_MAP
 112         def_bool y if !PCI
 113
 114 config STACKTRACE_SUPPORT
 115         def_bool y
 116
 117 config ILLEGAL_POINTER_VALUE
 118         hex
 119         default 0xdead000000000000
 120
 121 config LOCKDEP_SUPPORT
 122         def_bool y
 123
 124 config TRACE_IRQFLAGS_SUPPORT
 125         def_bool y
 126
 127 config RWSEM_XCHGADD_ALGORITHM
 128         def_bool y
 129
 130 config GENERIC_BUG
 131         def_bool y
 132         depends on BUG
 133
 134 config GENERIC_BUG_RELATIVE_POINTERS
 135         def_bool y
 136         depends on GENERIC_BUG
 137
 138 config GENERIC_HWEIGHT
 139         def_bool y
 140
 141 config GENERIC_CSUM
 142         def_bool y
 143
 144 config GENERIC_CALIBRATE_DELAY
 145         def_bool y
 146
 147 config ZONE_DMA
 148         def_bool y
 149
 150 config HAVE_GENERIC_RCU_GUP
 151         def_bool y
 152
 153 config ARCH_DMA_ADDR_T_64BIT
 154         def_bool y
 155
 156 config NEED_DMA_MAP_STATE
 157         def_bool y
 158
 159 config NEED_SG_DMA_LENGTH
 160         def_bool y
 161
 162 config SMP
 163         def_bool y
 164
 165 config SWIOTLB
 166         def_bool y
 167
 168 config IOMMU_HELPER
 169         def_bool SWIOTLB
 170
 171 config KERNEL_MODE_NEON
 172         def_bool y
 173
 174 config FIX_EARLYCON_MEM
 175         def_bool y
 176
 177 config PGTABLE_LEVELS
 178         int
 179         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 180         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 181         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 182         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 183         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 184         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 185
 186 source "init/Kconfig"
 187
 188 source "kernel/Kconfig.freezer"
 189
 190 source "arch/arm64/Kconfig.platforms"
 191
 192 menu "Bus support"
 193
 194 config PCI
 195         bool "PCI support"
 196         help
 197           This feature enables support for PCI bus system. If you say Y
 198           here, the kernel will include drivers and infrastructure code
 199           to support PCI bus devices.
 200
 201 config PCI_DOMAINS
 202         def_bool PCI
 203
 204 config PCI_DOMAINS_GENERIC
 205         def_bool PCI
 206
 207 config PCI_SYSCALL
 208         def_bool PCI
 209
 210 source "drivers/pci/Kconfig"
 211 source "drivers/pci/pcie/Kconfig"
 212 source "drivers/pci/hotplug/Kconfig"
 213
 214 endmenu
 215
 216 menu "Kernel Features"
 217
 218 menu "ARM errata workarounds via the alternatives framework"
 219
 220 config ARM64_ERRATUM_826319
 221         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 222         default y
 223         help
 224           This option adds an alternative code sequence to work around ARM
 225           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 226           AXI master interface and an L2 cache.
 227
 228           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 229           and is unable to accept a certain write via this interface, it will
 230           not progress on read data presented on the read data channel and the
 231           system can deadlock.
 232
 233           The workaround promotes data cache clean instructions to
 234           data cache clean-and-invalidate.
 235           Please note that this does not necessarily enable the workaround,
 236           as it depends on the alternative framework, which will only patch
 237           the kernel if an affected CPU is detected.
 238
 239           If unsure, say Y.
 240
 241 config ARM64_ERRATUM_827319
 242         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 243         default y
 244         help
 245           This option adds an alternative code sequence to work around ARM
 246           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 247           master interface and an L2 cache.
 248
 249           Under certain conditions this erratum can cause a clean line eviction
 250           to occur at the same time as another transaction to the same address
 251           on the AMBA 5 CHI interface, which can cause data corruption if the
 252           interconnect reorders the two transactions.
 253
 254           The workaround promotes data cache clean instructions to
 255           data cache clean-and-invalidate.
 256           Please note that this does not necessarily enable the workaround,
 257           as it depends on the alternative framework, which will only patch
 258           the kernel if an affected CPU is detected.
 259
 260           If unsure, say Y.
 261
 262 config ARM64_ERRATUM_824069
 263         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 264         default y
 265         help
 266           This option adds an alternative code sequence to work around ARM
 267           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 268           to a coherent interconnect.
 269
 270           If a Cortex-A53 processor is executing a store or prefetch for
 271           write instruction at the same time as a processor in another
 272           cluster is executing a cache maintenance operation to the same
 273           address, then this erratum might cause a clean cache line to be
 274           incorrectly marked as dirty.
 275
 276           The workaround promotes data cache clean instructions to
 277           data cache clean-and-invalidate.
 278           Please note that this option does not necessarily enable the
 279           workaround, as it depends on the alternative framework, which will
 280           only patch the kernel if an affected CPU is detected.
 281
 282           If unsure, say Y.
 283
 284 config ARM64_ERRATUM_819472
 285         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 286         default y
 287         help
 288           This option adds an alternative code sequence to work around ARM
 289           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 290           present when it is connected to a coherent interconnect.
 291
 292           If the processor is executing a load and store exclusive sequence at
 293           the same time as a processor in another cluster is executing a cache
 294           maintenance operation to the same address, then this erratum might
 295           cause data corruption.
 296
 297           The workaround promotes data cache clean instructions to
 298           data cache clean-and-invalidate.
 299           Please note that this does not necessarily enable the workaround,
 300           as it depends on the alternative framework, which will only patch
 301           the kernel if an affected CPU is detected.
 302
 303           If unsure, say Y.
 304
 305 config ARM64_ERRATUM_832075
 306         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 307         default y
 308         help
 309           This option adds an alternative code sequence to work around ARM
 310           erratum 832075 on Cortex-A57 parts up to r1p2.
 311
 312           Affected Cortex-A57 parts might deadlock when exclusive load/store
 313           instructions to Write-Back memory are mixed with Device loads.
 314
 315           The workaround is to promote device loads to use Load-Acquire
 316           semantics.
 317           Please note that this does not necessarily enable the workaround,
 318           as it depends on the alternative framework, which will only patch
 319           the kernel if an affected CPU is detected.
 320
 321           If unsure, say Y.
 322
 323 config ARM64_ERRATUM_834220
 324         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 325         depends on KVM
 326         default y
 327         help
 328           This option adds an alternative code sequence to work around ARM
 329           erratum 834220 on Cortex-A57 parts up to r1p2.
 330
 331           Affected Cortex-A57 parts might report a Stage 2 translation
 332           fault as the result of a Stage 1 fault for load crossing a
 333           page boundary when there is a permission or device memory
 334           alignment fault at Stage 1 and a translation fault at Stage 2.
 335
 336           The workaround is to verify that the Stage 1 translation
 337           doesn't generate a fault before handling the Stage 2 fault.
 338           Please note that this does not necessarily enable the workaround,
 339           as it depends on the alternative framework, which will only patch
 340           the kernel if an affected CPU is detected.
 341
 342           If unsure, say Y.
 343
 344 config ARM64_ERRATUM_845719
 345         bool "Cortex-A53: 845719: a load might read incorrect data"
 346         depends on COMPAT
 347         default y
 348         help
 349           This option adds an alternative code sequence to work around ARM
 350           erratum 845719 on Cortex-A53 parts up to r0p4.
 351
 352           When running a compat (AArch32) userspace on an affected Cortex-A53
 353           part, a load at EL0 from a virtual address that matches the bottom 32
 354           bits of the virtual address used by a recent load at (AArch64) EL1
 355           might return incorrect data.
 356
 357           The workaround is to write the contextidr_el1 register on exception
 358           return to a 32-bit task.
 359           Please note that this does not necessarily enable the workaround,
 360           as it depends on the alternative framework, which will only patch
 361           the kernel if an affected CPU is detected.
 362
 363           If unsure, say Y.
 364
 365 config ARM64_ERRATUM_843419
 366         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 367         depends on MODULES
 368         default y
 369         help
 370           This option builds kernel modules using the large memory model in
 371           order to avoid the use of the ADRP instruction, which can cause
 372           a subsequent memory access to use an incorrect address on Cortex-A53
 373           parts up to r0p4.
 374
 375           Note that the kernel itself must be linked with a version of ld
 376           which fixes potentially affected ADRP instructions through the
 377           use of veneers.
 378
 379           If unsure, say Y.
 380
 381 config CAVIUM_ERRATUM_22375
 382         bool "Cavium erratum 22375, 24313"
 383         default y
 384         help
 385           Enable workaround for erratum 22375, 24313.
 386
 387           This implements two gicv3-its errata workarounds for ThunderX. Both
 388           with small impact affecting only ITS table allocation.
 389
 390             erratum 22375: only alloc 8MB table size
 391             erratum 24313: ignore memory access type
 392
 393           The fixes are in ITS initialization and basically ignore memory access
 394           type and table size provided by the TYPER and BASER registers.
 395
 396           If unsure, say Y.
 397
 398 config CAVIUM_ERRATUM_23144
 399         bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 400         depends on NUMA
 401         default y
 402         help
 403           ITS SYNC command hang for cross node io and collections/cpu mapping.
 404
 405           If unsure, say Y.
 406
 407 config CAVIUM_ERRATUM_23154
 408         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 409         default y
 410         help
 411           The gicv3 of ThunderX requires a modified version for
 412           reading the IAR status to ensure data synchronization
 413           (access to icc_iar1_el1 is not sync'ed before and after).
 414
 415           If unsure, say Y.
 416
 417 config CAVIUM_ERRATUM_27456
 418         bool "Cavium erratum 27456: Broadcast TLBI instructions may cause icache corruption"
 419         default y
 420         help
 421           On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
 422           instructions may cause the icache to become corrupted if it
 423           contains data for a non-current ASID.  The fix is to
 424           invalidate the icache when changing the mm context.
 425
 426           If unsure, say Y.
 427
 428 endmenu
 429
 430
 431 choice
 432         prompt "Page size"
 433         default ARM64_4K_PAGES
 434         help
 435           Page size (translation granule) configuration.
 436
 437 config ARM64_4K_PAGES
 438         bool "4KB"
 439         help
 440           This feature enables 4KB pages support.
 441
 442 config ARM64_16K_PAGES
 443         bool "16KB"
 444         help
 445           The system will use 16KB pages support. AArch32 emulation
 446           requires applications compiled with 16K (or a multiple of 16K)
 447           aligned segments.
 448
 449 config ARM64_64K_PAGES
 450         bool "64KB"
 451         help
 452           This feature enables 64KB pages support (4KB by default)
 453           allowing only two levels of page tables and faster TLB
 454           look-up. AArch32 emulation requires applications compiled
 455           with 64K aligned segments.
 456
 457 endchoice
 458
 459 choice
 460         prompt "Virtual address space size"
 461         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 462         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 463         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 464         help
 465           Allows choosing one of multiple possible virtual address
 466           space sizes. The level of translation table is determined by
 467           a combination of page size and virtual address space size.
 468
 469 config ARM64_VA_BITS_36
 470         bool "36-bit" if EXPERT
 471         depends on ARM64_16K_PAGES
 472
 473 config ARM64_VA_BITS_39
 474         bool "39-bit"
 475         depends on ARM64_4K_PAGES
 476
 477 config ARM64_VA_BITS_42
 478         bool "42-bit"
 479         depends on ARM64_64K_PAGES
 480
 481 config ARM64_VA_BITS_47
 482         bool "47-bit"
 483         depends on ARM64_16K_PAGES
 484
 485 config ARM64_VA_BITS_48
 486         bool "48-bit"
 487
 488 endchoice
 489
 490 config ARM64_VA_BITS
 491         int
 492         default 36 if ARM64_VA_BITS_36
 493         default 39 if ARM64_VA_BITS_39
 494         default 42 if ARM64_VA_BITS_42
 495         default 47 if ARM64_VA_BITS_47
 496         default 48 if ARM64_VA_BITS_48
 497
 498 config CPU_BIG_ENDIAN
 499        bool "Build big-endian kernel"
 500        help
 501          Say Y if you plan on running a kernel in big-endian mode.
 502
 503 config SCHED_MC
 504         bool "Multi-core scheduler support"
 505         help
 506           Multi-core scheduler support improves the CPU scheduler's decision
 507           making when dealing with multi-core CPU chips at a cost of slightly
 508           increased overhead in some places. If unsure say N here.
 509
 510 config SCHED_SMT
 511         bool "SMT scheduler support"
 512         help
 513           Improves the CPU scheduler's decision making when dealing with
 514           MultiThreading at a cost of slightly increased overhead in some
 515           places. If unsure say N here.
 516
 517 config NR_CPUS
 518         int "Maximum number of CPUs (2-4096)"
 519         range 2 4096
 520         # These have to remain sorted largest to smallest
 521         default "64"
 522
 523 config HOTPLUG_CPU
 524         bool "Support for hot-pluggable CPUs"
 525         select GENERIC_IRQ_MIGRATION
 526         help
 527           Say Y here to experiment with turning CPUs off and on.  CPUs
 528           can be controlled through /sys/devices/system/cpu.
 529
 530 source kernel/Kconfig.preempt
 531 source kernel/Kconfig.hz
 532
 533 config ARCH_HAS_HOLES_MEMORYMODEL
 534         def_bool y if SPARSEMEM
 535
 536 config ARCH_SPARSEMEM_ENABLE
 537         def_bool y
 538         select SPARSEMEM_VMEMMAP_ENABLE
 539
 540 config ARCH_SPARSEMEM_DEFAULT
 541         def_bool ARCH_SPARSEMEM_ENABLE
 542
 543 config ARCH_SELECT_MEMORY_MODEL
 544         def_bool ARCH_SPARSEMEM_ENABLE
 545
 546 config HAVE_ARCH_PFN_VALID
 547         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 548
 549 config HW_PERF_EVENTS
 550         def_bool y
 551         depends on ARM_PMU
 552
 553 config SYS_SUPPORTS_HUGETLBFS
 554         def_bool y
 555
 556 config ARCH_WANT_GENERAL_HUGETLB
 557         def_bool y
 558
 559 config ARCH_WANT_HUGE_PMD_SHARE
 560         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 561
 562 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 563         def_bool y
 564
 565 config ARCH_HAS_CACHE_LINE_SIZE
 566         def_bool y
 567
 568 source "mm/Kconfig"
 569
 570 config SECCOMP
 571         bool "Enable seccomp to safely compute untrusted bytecode"
 572         ---help---
 573           This kernel feature is useful for number crunching applications
 574           that may need to compute untrusted bytecode during their
 575           execution. By using pipes or other transports made available to
 576           the process as file descriptors supporting the read/write
 577           syscalls, it's possible to isolate those applications in
 578           their own address space using seccomp. Once seccomp is
 579           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 580           and the task is only allowed to execute a few safe syscalls
 581           defined by each seccomp mode.
 582
 583 config XEN_DOM0
 584         def_bool y
 585         depends on XEN
 586
 587 config XEN
 588         bool "Xen guest support on ARM64"
 589         depends on ARM64 && OF
 590         select SWIOTLB_XEN
 591         help
 592           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 593
 594 config FORCE_MAX_ZONEORDER
 595         int
 596         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 597         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 598         default "11"
 599         help
 600           The kernel memory allocator divides physically contiguous memory
 601           blocks into "zones", where each zone is a power of two number of
 602           pages.  This option selects the largest power of two that the kernel
 603           keeps in the memory allocator.  If you need to allocate very large
 604           blocks of physically contiguous memory, then you may need to
 605           increase this value.
 606
 607           This config option is actually maximum order plus one. For example,
 608           a value of 11 means that the largest free memory block is 2^10 pages.
 609
 610           We make sure that we can allocate upto a HugePage size for each configuration.
 611           Hence we have :
 612                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 613
 614           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 615           4M allocations matching the default size used by generic code.
 616
 617 menuconfig ARMV8_DEPRECATED
 618         bool "Emulate deprecated/obsolete ARMv8 instructions"
 619         depends on COMPAT
 620         help
 621           Legacy software support may require certain instructions
 622           that have been deprecated or obsoleted in the architecture.
 623
 624           Enable this config to enable selective emulation of these
 625           features.
 626
 627           If unsure, say Y
 628
 629 if ARMV8_DEPRECATED
 630
 631 config SWP_EMULATION
 632         bool "Emulate SWP/SWPB instructions"
 633         help
 634           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 635           they are always undefined. Say Y here to enable software
 636           emulation of these instructions for userspace using LDXR/STXR.
 637
 638           In some older versions of glibc [<=2.8] SWP is used during futex
 639           trylock() operations with the assumption that the code will not
 640           be preempted. This invalid assumption may be more likely to fail
 641           with SWP emulation enabled, leading to deadlock of the user
 642           application.
 643
 644           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 645           on an external transaction monitoring block called a global
 646           monitor to maintain update atomicity. If your system does not
 647           implement a global monitor, this option can cause programs that
 648           perform SWP operations to uncached memory to deadlock.
 649
 650           If unsure, say Y
 651
 652 config CP15_BARRIER_EMULATION
 653         bool "Emulate CP15 Barrier instructions"
 654         help
 655           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 656           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 657           strongly recommended to use the ISB, DSB, and DMB
 658           instructions instead.
 659
 660           Say Y here to enable software emulation of these
 661           instructions for AArch32 userspace code. When this option is
 662           enabled, CP15 barrier usage is traced which can help
 663           identify software that needs updating.
 664
 665           If unsure, say Y
 666
 667 config SETEND_EMULATION
 668         bool "Emulate SETEND instruction"
 669         help
 670           The SETEND instruction alters the data-endianness of the
 671           AArch32 EL0, and is deprecated in ARMv8.
 672
 673           Say Y here to enable software emulation of the instruction
 674           for AArch32 userspace code.
 675
 676           Note: All the cpus on the system must have mixed endian support at EL0
 677           for this feature to be enabled. If a new CPU - which doesn't support mixed
 678           endian - is hotplugged in after this feature has been enabled, there could
 679           be unexpected results in the applications.
 680
 681           If unsure, say Y
 682 endif
 683
 684 menu "ARMv8.1 architectural features"
 685
 686 config ARM64_HW_AFDBM
 687         bool "Support for hardware updates of the Access and Dirty page flags"
 688         default y
 689         help
 690           The ARMv8.1 architecture extensions introduce support for
 691           hardware updates of the access and dirty information in page
 692           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 693           capable processors, accesses to pages with PTE_AF cleared will
 694           set this bit instead of raising an access flag fault.
 695           Similarly, writes to read-only pages with the DBM bit set will
 696           clear the read-only bit (AP[2]) instead of raising a
 697           permission fault.
 698
 699           Kernels built with this configuration option enabled continue
 700           to work on pre-ARMv8.1 hardware and the performance impact is
 701           minimal. If unsure, say Y.
 702
 703 config ARM64_PAN
 704         bool "Enable support for Privileged Access Never (PAN)"
 705         default y
 706         help
 707          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 708          prevents the kernel or hypervisor from accessing user-space (EL0)
 709          memory directly.
 710
 711          Choosing this option will cause any unprotected (not using
 712          copy_to_user et al) memory access to fail with a permission fault.
 713
 714          The feature is detected at runtime, and will remain as a 'nop'
 715          instruction if the cpu does not implement the feature.
 716
 717 config ARM64_LSE_ATOMICS
 718         bool "Atomic instructions"
 719         help
 720           As part of the Large System Extensions, ARMv8.1 introduces new
 721           atomic instructions that are designed specifically to scale in
 722           very large systems.
 723
 724           Say Y here to make use of these instructions for the in-kernel
 725           atomic routines. This incurs a small overhead on CPUs that do
 726           not support these instructions and requires the kernel to be
 727           built with binutils >= 2.25.
 728
 729 endmenu
 730
 731 endmenu
 732
 733 menu "Boot options"
 734
 735 config CMDLINE
 736         string "Default kernel command string"
 737         default ""
 738         help
 739           Provide a set of default command-line options at build time by
 740           entering them here. As a minimum, you should specify the the
 741           root device (e.g. root=/dev/nfs).
 742
 743 config CMDLINE_FORCE
 744         bool "Always use the default kernel command string"
 745         help
 746           Always use the default kernel command string, even if the boot
 747           loader passes other arguments to the kernel.
 748           This is useful if you cannot or don't want to change the
 749           command-line options your boot loader passes to the kernel.
 750
 751 config EFI_STUB
 752         bool
 753
 754 config EFI
 755         bool "UEFI runtime support"
 756         depends on OF && !CPU_BIG_ENDIAN
 757         select LIBFDT
 758         select UCS2_STRING
 759         select EFI_PARAMS_FROM_FDT
 760         select EFI_RUNTIME_WRAPPERS
 761         select EFI_STUB
 762         select EFI_ARMSTUB
 763         default y
 764         help
 765           This option provides support for runtime services provided
 766           by UEFI firmware (such as non-volatile variables, realtime
 767           clock, and platform reset). A UEFI stub is also provided to
 768           allow the kernel to be booted as an EFI application. This
 769           is only useful on systems that have UEFI firmware.
 770
 771 config DMI
 772         bool "Enable support for SMBIOS (DMI) tables"
 773         depends on EFI
 774         default y
 775         help
 776           This enables SMBIOS/DMI feature for systems.
 777
 778           This option is only useful on systems that have UEFI firmware.
 779           However, even with this option, the resultant kernel should
 780           continue to boot on existing non-UEFI platforms.
 781
 782 endmenu
 783
 784 menu "Userspace binary formats"
 785
 786 source "fs/Kconfig.binfmt"
 787
 788 config COMPAT
 789         bool "Kernel support for 32-bit EL0"
 790         depends on ARM64_4K_PAGES || EXPERT
 791         select COMPAT_BINFMT_ELF
 792         select HAVE_UID16
 793         select OLD_SIGSUSPEND3
 794         select COMPAT_OLD_SIGACTION
 795         help
 796           This option enables support for a 32-bit EL0 running under a 64-bit
 797           kernel at EL1. AArch32-specific components such as system calls,
 798           the user helper functions, VFP support and the ptrace interface are
 799           handled appropriately by the kernel.
 800
 801           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 802           that you will only be able to execute AArch32 binaries that were compiled
 803           with page size aligned segments.
 804
 805           If you want to execute 32-bit userspace applications, say Y.
 806
 807 config SYSVIPC_COMPAT
 808         def_bool y
 809         depends on COMPAT && SYSVIPC
 810
 811 endmenu
 812
 813 menu "Power management options"
 814
 815 source "kernel/power/Kconfig"
 816
 817 config ARCH_HIBERNATION_POSSIBLE
 818         def_bool y
 819         depends on CPU_PM
 820
 821 config ARCH_HIBERNATION_HEADER
 822         def_bool y
 823         depends on HIBERNATION
 824
 825 config ARCH_SUSPEND_POSSIBLE
 826         def_bool y
 827
 828 endmenu
 829
 830 menu "CPU Power Management"
 831
 832 source "drivers/cpuidle/Kconfig"
 833
 834 source "drivers/cpufreq/Kconfig"
 835
 836 endmenu
 837
 838 source "net/Kconfig"
 839
 840 source "drivers/Kconfig"
 841
 842 source "drivers/firmware/Kconfig"
 843
 844 source "drivers/acpi/Kconfig"
 845
 846 source "fs/Kconfig"
 847
 848 source "arch/arm64/kvm/Kconfig"
 849
 850 source "arch/arm64/Kconfig.debug"
 851
 852 source "security/Kconfig"
 853
 854 source "crypto/Kconfig"
 855 if CRYPTO
 856 source "arch/arm64/crypto/Kconfig"
 857 endif
 858
 859 source "lib/Kconfig"