arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARM_AMBA
  17         select ARM_ARCH_TIMER
  18         select ARM_GIC
  19         select AUDIT_ARCH_COMPAT_GENERIC
  20         select ARM_GIC_V2M if PCI_MSI
  21         select ARM_GIC_V3
  22         select ARM_GIC_V3_ITS if PCI_MSI
  23         select ARM_PSCI_FW
  24         select BUILDTIME_EXTABLE_SORT
  25         select CLONE_BACKWARDS
  26         select COMMON_CLK
  27         select CPU_PM if (SUSPEND || CPU_IDLE)
  28         select DCACHE_WORD_ACCESS
  29         select EDAC_SUPPORT
  30         select FRAME_POINTER
  31         select GENERIC_ALLOCATOR
  32         select GENERIC_CLOCKEVENTS
  33         select GENERIC_CLOCKEVENTS_BROADCAST
  34         select GENERIC_CPU_AUTOPROBE
  35         select GENERIC_EARLY_IOREMAP
  36         select GENERIC_IDLE_POLL_SETUP
  37         select GENERIC_IRQ_PROBE
  38         select GENERIC_IRQ_SHOW
  39         select GENERIC_IRQ_SHOW_LEVEL
  40         select GENERIC_PCI_IOMAP
  41         select GENERIC_SCHED_CLOCK
  42         select GENERIC_SMP_IDLE_THREAD
  43         select GENERIC_STRNCPY_FROM_USER
  44         select GENERIC_STRNLEN_USER
  45         select GENERIC_TIME_VSYSCALL
  46         select HANDLE_DOMAIN_IRQ
  47         select HARDIRQS_SW_RESEND
  48         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  49         select HAVE_ARCH_AUDITSYSCALL
  50         select HAVE_ARCH_BITREVERSE
  51         select HAVE_ARCH_JUMP_LABEL
  52         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  53         select HAVE_ARCH_KGDB
  54         select HAVE_ARCH_SECCOMP_FILTER
  55         select HAVE_ARCH_TRACEHOOK
  56         select HAVE_BPF_JIT
  57         select HAVE_C_RECORDMCOUNT
  58         select HAVE_CC_STACKPROTECTOR
  59         select HAVE_CMPXCHG_DOUBLE
  60         select HAVE_CMPXCHG_LOCAL
  61         select HAVE_DEBUG_BUGVERBOSE
  62         select HAVE_DEBUG_KMEMLEAK
  63         select HAVE_DMA_API_DEBUG
  64         select HAVE_DMA_ATTRS
  65         select HAVE_DMA_CONTIGUOUS
  66         select HAVE_DYNAMIC_FTRACE
  67         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  68         select HAVE_FTRACE_MCOUNT_RECORD
  69         select HAVE_FUNCTION_TRACER
  70         select HAVE_FUNCTION_GRAPH_TRACER
  71         select HAVE_GENERIC_DMA_COHERENT
  72         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  73         select HAVE_MEMBLOCK
  74         select HAVE_PATA_PLATFORM
  75         select HAVE_PERF_EVENTS
  76         select HAVE_PERF_REGS
  77         select HAVE_PERF_USER_STACK_DUMP
  78         select HAVE_RCU_TABLE_FREE
  79         select HAVE_SYSCALL_TRACEPOINTS
  80         select IOMMU_DMA if IOMMU_SUPPORT
  81         select IRQ_DOMAIN
  82         select IRQ_FORCED_THREADING
  83         select MODULES_USE_ELF_RELA
  84         select NO_BOOTMEM
  85         select OF
  86         select OF_EARLY_FLATTREE
  87         select OF_RESERVED_MEM
  88         select PERF_USE_VMALLOC
  89         select POWER_RESET
  90         select POWER_SUPPLY
  91         select RTC_LIB
  92         select SPARSE_IRQ
  93         select SYSCTL_EXCEPTION_TRACE
  94         select HAVE_CONTEXT_TRACKING
  95         help
  96           ARM 64-bit (AArch64) Linux support.
  97
  98 config 64BIT
  99         def_bool y
 100
 101 config ARCH_PHYS_ADDR_T_64BIT
 102         def_bool y
 103
 104 config MMU
 105         def_bool y
 106
 107 config NO_IOPORT_MAP
 108         def_bool y if !PCI
 109
 110 config STACKTRACE_SUPPORT
 111         def_bool y
 112
 113 config ILLEGAL_POINTER_VALUE
 114         hex
 115         default 0xdead000000000000
 116
 117 config LOCKDEP_SUPPORT
 118         def_bool y
 119
 120 config TRACE_IRQFLAGS_SUPPORT
 121         def_bool y
 122
 123 config RWSEM_XCHGADD_ALGORITHM
 124         def_bool y
 125
 126 config GENERIC_BUG
 127         def_bool y
 128         depends on BUG
 129
 130 config GENERIC_BUG_RELATIVE_POINTERS
 131         def_bool y
 132         depends on GENERIC_BUG
 133
 134 config GENERIC_HWEIGHT
 135         def_bool y
 136
 137 config GENERIC_CSUM
 138         def_bool y
 139
 140 config GENERIC_CALIBRATE_DELAY
 141         def_bool y
 142
 143 config ZONE_DMA
 144         def_bool y
 145
 146 config HAVE_GENERIC_RCU_GUP
 147         def_bool y
 148
 149 config ARCH_DMA_ADDR_T_64BIT
 150         def_bool y
 151
 152 config NEED_DMA_MAP_STATE
 153         def_bool y
 154
 155 config NEED_SG_DMA_LENGTH
 156         def_bool y
 157
 158 config SMP
 159         def_bool y
 160
 161 config SWIOTLB
 162         def_bool y
 163
 164 config IOMMU_HELPER
 165         def_bool SWIOTLB
 166
 167 config KERNEL_MODE_NEON
 168         def_bool y
 169
 170 config FIX_EARLYCON_MEM
 171         def_bool y
 172
 173 config PGTABLE_LEVELS
 174         int
 175         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 176         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 177         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 178         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 179         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 180         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 181
 182 source "init/Kconfig"
 183
 184 source "kernel/Kconfig.freezer"
 185
 186 source "arch/arm64/Kconfig.platforms"
 187
 188 menu "Bus support"
 189
 190 config PCI
 191         bool "PCI support"
 192         help
 193           This feature enables support for PCI bus system. If you say Y
 194           here, the kernel will include drivers and infrastructure code
 195           to support PCI bus devices.
 196
 197 config PCI_DOMAINS
 198         def_bool PCI
 199
 200 config PCI_DOMAINS_GENERIC
 201         def_bool PCI
 202
 203 config PCI_SYSCALL
 204         def_bool PCI
 205
 206 source "drivers/pci/Kconfig"
 207 source "drivers/pci/pcie/Kconfig"
 208 source "drivers/pci/hotplug/Kconfig"
 209
 210 endmenu
 211
 212 menu "Kernel Features"
 213
 214 menu "ARM errata workarounds via the alternatives framework"
 215
 216 config ARM64_ERRATUM_826319
 217         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 218         default y
 219         help
 220           This option adds an alternative code sequence to work around ARM
 221           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 222           AXI master interface and an L2 cache.
 223
 224           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 225           and is unable to accept a certain write via this interface, it will
 226           not progress on read data presented on the read data channel and the
 227           system can deadlock.
 228
 229           The workaround promotes data cache clean instructions to
 230           data cache clean-and-invalidate.
 231           Please note that this does not necessarily enable the workaround,
 232           as it depends on the alternative framework, which will only patch
 233           the kernel if an affected CPU is detected.
 234
 235           If unsure, say Y.
 236
 237 config ARM64_ERRATUM_827319
 238         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 239         default y
 240         help
 241           This option adds an alternative code sequence to work around ARM
 242           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 243           master interface and an L2 cache.
 244
 245           Under certain conditions this erratum can cause a clean line eviction
 246           to occur at the same time as another transaction to the same address
 247           on the AMBA 5 CHI interface, which can cause data corruption if the
 248           interconnect reorders the two transactions.
 249
 250           The workaround promotes data cache clean instructions to
 251           data cache clean-and-invalidate.
 252           Please note that this does not necessarily enable the workaround,
 253           as it depends on the alternative framework, which will only patch
 254           the kernel if an affected CPU is detected.
 255
 256           If unsure, say Y.
 257
 258 config ARM64_ERRATUM_824069
 259         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 260         default y
 261         help
 262           This option adds an alternative code sequence to work around ARM
 263           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 264           to a coherent interconnect.
 265
 266           If a Cortex-A53 processor is executing a store or prefetch for
 267           write instruction at the same time as a processor in another
 268           cluster is executing a cache maintenance operation to the same
 269           address, then this erratum might cause a clean cache line to be
 270           incorrectly marked as dirty.
 271
 272           The workaround promotes data cache clean instructions to
 273           data cache clean-and-invalidate.
 274           Please note that this option does not necessarily enable the
 275           workaround, as it depends on the alternative framework, which will
 276           only patch the kernel if an affected CPU is detected.
 277
 278           If unsure, say Y.
 279
 280 config ARM64_ERRATUM_819472
 281         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 282         default y
 283         help
 284           This option adds an alternative code sequence to work around ARM
 285           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 286           present when it is connected to a coherent interconnect.
 287
 288           If the processor is executing a load and store exclusive sequence at
 289           the same time as a processor in another cluster is executing a cache
 290           maintenance operation to the same address, then this erratum might
 291           cause data corruption.
 292
 293           The workaround promotes data cache clean instructions to
 294           data cache clean-and-invalidate.
 295           Please note that this does not necessarily enable the workaround,
 296           as it depends on the alternative framework, which will only patch
 297           the kernel if an affected CPU is detected.
 298
 299           If unsure, say Y.
 300
 301 config ARM64_ERRATUM_832075
 302         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 303         default y
 304         help
 305           This option adds an alternative code sequence to work around ARM
 306           erratum 832075 on Cortex-A57 parts up to r1p2.
 307
 308           Affected Cortex-A57 parts might deadlock when exclusive load/store
 309           instructions to Write-Back memory are mixed with Device loads.
 310
 311           The workaround is to promote device loads to use Load-Acquire
 312           semantics.
 313           Please note that this does not necessarily enable the workaround,
 314           as it depends on the alternative framework, which will only patch
 315           the kernel if an affected CPU is detected.
 316
 317           If unsure, say Y.
 318
 319 config ARM64_ERRATUM_834220
 320         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 321         depends on KVM
 322         default y
 323         help
 324           This option adds an alternative code sequence to work around ARM
 325           erratum 834220 on Cortex-A57 parts up to r1p2.
 326
 327           Affected Cortex-A57 parts might report a Stage 2 translation
 328           fault as the result of a Stage 1 fault for load crossing a
 329           page boundary when there is a permission or device memory
 330           alignment fault at Stage 1 and a translation fault at Stage 2.
 331
 332           The workaround is to verify that the Stage 1 translation
 333           doesn't generate a fault before handling the Stage 2 fault.
 334           Please note that this does not necessarily enable the workaround,
 335           as it depends on the alternative framework, which will only patch
 336           the kernel if an affected CPU is detected.
 337
 338           If unsure, say Y.
 339
 340 config ARM64_ERRATUM_845719
 341         bool "Cortex-A53: 845719: a load might read incorrect data"
 342         depends on COMPAT
 343         default y
 344         help
 345           This option adds an alternative code sequence to work around ARM
 346           erratum 845719 on Cortex-A53 parts up to r0p4.
 347
 348           When running a compat (AArch32) userspace on an affected Cortex-A53
 349           part, a load at EL0 from a virtual address that matches the bottom 32
 350           bits of the virtual address used by a recent load at (AArch64) EL1
 351           might return incorrect data.
 352
 353           The workaround is to write the contextidr_el1 register on exception
 354           return to a 32-bit task.
 355           Please note that this does not necessarily enable the workaround,
 356           as it depends on the alternative framework, which will only patch
 357           the kernel if an affected CPU is detected.
 358
 359           If unsure, say Y.
 360
 361 config ARM64_ERRATUM_843419
 362         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 363         depends on MODULES
 364         default y
 365         help
 366           This option builds kernel modules using the large memory model in
 367           order to avoid the use of the ADRP instruction, which can cause
 368           a subsequent memory access to use an incorrect address on Cortex-A53
 369           parts up to r0p4.
 370
 371           Note that the kernel itself must be linked with a version of ld
 372           which fixes potentially affected ADRP instructions through the
 373           use of veneers.
 374
 375           If unsure, say Y.
 376
 377 config CAVIUM_ERRATUM_22375
 378         bool "Cavium erratum 22375, 24313"
 379         default y
 380         help
 381           Enable workaround for erratum 22375, 24313.
 382
 383           This implements two gicv3-its errata workarounds for ThunderX. Both
 384           with small impact affecting only ITS table allocation.
 385
 386             erratum 22375: only alloc 8MB table size
 387             erratum 24313: ignore memory access type
 388
 389           The fixes are in ITS initialization and basically ignore memory access
 390           type and table size provided by the TYPER and BASER registers.
 391
 392           If unsure, say Y.
 393
 394 config CAVIUM_ERRATUM_23144
 395         bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 396         depends on NUMA
 397         default y
 398         help
 399           ITS SYNC command hang for cross node io and collections/cpu mapping.
 400
 401           If unsure, say Y.
 402
 403 config CAVIUM_ERRATUM_23154
 404         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 405         default y
 406         help
 407           The gicv3 of ThunderX requires a modified version for
 408           reading the IAR status to ensure data synchronization
 409           (access to icc_iar1_el1 is not sync'ed before and after).
 410
 411           If unsure, say Y.
 412
 413 config CAVIUM_ERRATUM_27456
 414         bool "Cavium erratum 27456: Broadcast TLBI instructions may cause icache corruption"
 415         default y
 416         help
 417           On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
 418           instructions may cause the icache to become corrupted if it
 419           contains data for a non-current ASID.  The fix is to
 420           invalidate the icache when changing the mm context.
 421
 422           If unsure, say Y.
 423
 424 endmenu
 425
 426
 427 choice
 428         prompt "Page size"
 429         default ARM64_4K_PAGES
 430         help
 431           Page size (translation granule) configuration.
 432
 433 config ARM64_4K_PAGES
 434         bool "4KB"
 435         help
 436           This feature enables 4KB pages support.
 437
 438 config ARM64_16K_PAGES
 439         bool "16KB"
 440         help
 441           The system will use 16KB pages support. AArch32 emulation
 442           requires applications compiled with 16K (or a multiple of 16K)
 443           aligned segments.
 444
 445 config ARM64_64K_PAGES
 446         bool "64KB"
 447         help
 448           This feature enables 64KB pages support (4KB by default)
 449           allowing only two levels of page tables and faster TLB
 450           look-up. AArch32 emulation requires applications compiled
 451           with 64K aligned segments.
 452
 453 endchoice
 454
 455 choice
 456         prompt "Virtual address space size"
 457         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 458         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 459         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 460         help
 461           Allows choosing one of multiple possible virtual address
 462           space sizes. The level of translation table is determined by
 463           a combination of page size and virtual address space size.
 464
 465 config ARM64_VA_BITS_36
 466         bool "36-bit" if EXPERT
 467         depends on ARM64_16K_PAGES
 468
 469 config ARM64_VA_BITS_39
 470         bool "39-bit"
 471         depends on ARM64_4K_PAGES
 472
 473 config ARM64_VA_BITS_42
 474         bool "42-bit"
 475         depends on ARM64_64K_PAGES
 476
 477 config ARM64_VA_BITS_47
 478         bool "47-bit"
 479         depends on ARM64_16K_PAGES
 480
 481 config ARM64_VA_BITS_48
 482         bool "48-bit"
 483
 484 endchoice
 485
 486 config ARM64_VA_BITS
 487         int
 488         default 36 if ARM64_VA_BITS_36
 489         default 39 if ARM64_VA_BITS_39
 490         default 42 if ARM64_VA_BITS_42
 491         default 47 if ARM64_VA_BITS_47
 492         default 48 if ARM64_VA_BITS_48
 493
 494 config CPU_BIG_ENDIAN
 495        bool "Build big-endian kernel"
 496        help
 497          Say Y if you plan on running a kernel in big-endian mode.
 498
 499 config SCHED_MC
 500         bool "Multi-core scheduler support"
 501         help
 502           Multi-core scheduler support improves the CPU scheduler's decision
 503           making when dealing with multi-core CPU chips at a cost of slightly
 504           increased overhead in some places. If unsure say N here.
 505
 506 config SCHED_SMT
 507         bool "SMT scheduler support"
 508         help
 509           Improves the CPU scheduler's decision making when dealing with
 510           MultiThreading at a cost of slightly increased overhead in some
 511           places. If unsure say N here.
 512
 513 config NR_CPUS
 514         int "Maximum number of CPUs (2-4096)"
 515         range 2 4096
 516         # These have to remain sorted largest to smallest
 517         default "64"
 518
 519 config HOTPLUG_CPU
 520         bool "Support for hot-pluggable CPUs"
 521         select GENERIC_IRQ_MIGRATION
 522         help
 523           Say Y here to experiment with turning CPUs off and on.  CPUs
 524           can be controlled through /sys/devices/system/cpu.
 525
 526 source kernel/Kconfig.preempt
 527 source kernel/Kconfig.hz
 528
 529 config ARCH_HAS_HOLES_MEMORYMODEL
 530         def_bool y if SPARSEMEM
 531
 532 config ARCH_SPARSEMEM_ENABLE
 533         def_bool y
 534         select SPARSEMEM_VMEMMAP_ENABLE
 535
 536 config ARCH_SPARSEMEM_DEFAULT
 537         def_bool ARCH_SPARSEMEM_ENABLE
 538
 539 config ARCH_SELECT_MEMORY_MODEL
 540         def_bool ARCH_SPARSEMEM_ENABLE
 541
 542 config HAVE_ARCH_PFN_VALID
 543         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 544
 545 config HW_PERF_EVENTS
 546         def_bool y
 547         depends on ARM_PMU
 548
 549 config SYS_SUPPORTS_HUGETLBFS
 550         def_bool y
 551
 552 config ARCH_WANT_GENERAL_HUGETLB
 553         def_bool y
 554
 555 config ARCH_WANT_HUGE_PMD_SHARE
 556         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 557
 558 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 559         def_bool y
 560
 561 config ARCH_HAS_CACHE_LINE_SIZE
 562         def_bool y
 563
 564 source "mm/Kconfig"
 565
 566 config SECCOMP
 567         bool "Enable seccomp to safely compute untrusted bytecode"
 568         ---help---
 569           This kernel feature is useful for number crunching applications
 570           that may need to compute untrusted bytecode during their
 571           execution. By using pipes or other transports made available to
 572           the process as file descriptors supporting the read/write
 573           syscalls, it's possible to isolate those applications in
 574           their own address space using seccomp. Once seccomp is
 575           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 576           and the task is only allowed to execute a few safe syscalls
 577           defined by each seccomp mode.
 578
 579 config XEN_DOM0
 580         def_bool y
 581         depends on XEN
 582
 583 config XEN
 584         bool "Xen guest support on ARM64"
 585         depends on ARM64 && OF
 586         select SWIOTLB_XEN
 587         help
 588           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 589
 590 config FORCE_MAX_ZONEORDER
 591         int
 592         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 593         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 594         default "11"
 595         help
 596           The kernel memory allocator divides physically contiguous memory
 597           blocks into "zones", where each zone is a power of two number of
 598           pages.  This option selects the largest power of two that the kernel
 599           keeps in the memory allocator.  If you need to allocate very large
 600           blocks of physically contiguous memory, then you may need to
 601           increase this value.
 602
 603           This config option is actually maximum order plus one. For example,
 604           a value of 11 means that the largest free memory block is 2^10 pages.
 605
 606           We make sure that we can allocate upto a HugePage size for each configuration.
 607           Hence we have :
 608                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 609
 610           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 611           4M allocations matching the default size used by generic code.
 612
 613 menuconfig ARMV8_DEPRECATED
 614         bool "Emulate deprecated/obsolete ARMv8 instructions"
 615         depends on COMPAT
 616         help
 617           Legacy software support may require certain instructions
 618           that have been deprecated or obsoleted in the architecture.
 619
 620           Enable this config to enable selective emulation of these
 621           features.
 622
 623           If unsure, say Y
 624
 625 if ARMV8_DEPRECATED
 626
 627 config SWP_EMULATION
 628         bool "Emulate SWP/SWPB instructions"
 629         help
 630           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 631           they are always undefined. Say Y here to enable software
 632           emulation of these instructions for userspace using LDXR/STXR.
 633
 634           In some older versions of glibc [<=2.8] SWP is used during futex
 635           trylock() operations with the assumption that the code will not
 636           be preempted. This invalid assumption may be more likely to fail
 637           with SWP emulation enabled, leading to deadlock of the user
 638           application.
 639
 640           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 641           on an external transaction monitoring block called a global
 642           monitor to maintain update atomicity. If your system does not
 643           implement a global monitor, this option can cause programs that
 644           perform SWP operations to uncached memory to deadlock.
 645
 646           If unsure, say Y
 647
 648 config CP15_BARRIER_EMULATION
 649         bool "Emulate CP15 Barrier instructions"
 650         help
 651           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 652           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 653           strongly recommended to use the ISB, DSB, and DMB
 654           instructions instead.
 655
 656           Say Y here to enable software emulation of these
 657           instructions for AArch32 userspace code. When this option is
 658           enabled, CP15 barrier usage is traced which can help
 659           identify software that needs updating.
 660
 661           If unsure, say Y
 662
 663 config SETEND_EMULATION
 664         bool "Emulate SETEND instruction"
 665         help
 666           The SETEND instruction alters the data-endianness of the
 667           AArch32 EL0, and is deprecated in ARMv8.
 668
 669           Say Y here to enable software emulation of the instruction
 670           for AArch32 userspace code.
 671
 672           Note: All the cpus on the system must have mixed endian support at EL0
 673           for this feature to be enabled. If a new CPU - which doesn't support mixed
 674           endian - is hotplugged in after this feature has been enabled, there could
 675           be unexpected results in the applications.
 676
 677           If unsure, say Y
 678 endif
 679
 680 menu "ARMv8.1 architectural features"
 681
 682 config ARM64_HW_AFDBM
 683         bool "Support for hardware updates of the Access and Dirty page flags"
 684         default y
 685         help
 686           The ARMv8.1 architecture extensions introduce support for
 687           hardware updates of the access and dirty information in page
 688           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 689           capable processors, accesses to pages with PTE_AF cleared will
 690           set this bit instead of raising an access flag fault.
 691           Similarly, writes to read-only pages with the DBM bit set will
 692           clear the read-only bit (AP[2]) instead of raising a
 693           permission fault.
 694
 695           Kernels built with this configuration option enabled continue
 696           to work on pre-ARMv8.1 hardware and the performance impact is
 697           minimal. If unsure, say Y.
 698
 699 config ARM64_PAN
 700         bool "Enable support for Privileged Access Never (PAN)"
 701         default y
 702         help
 703          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 704          prevents the kernel or hypervisor from accessing user-space (EL0)
 705          memory directly.
 706
 707          Choosing this option will cause any unprotected (not using
 708          copy_to_user et al) memory access to fail with a permission fault.
 709
 710          The feature is detected at runtime, and will remain as a 'nop'
 711          instruction if the cpu does not implement the feature.
 712
 713 config ARM64_LSE_ATOMICS
 714         bool "Atomic instructions"
 715         help
 716           As part of the Large System Extensions, ARMv8.1 introduces new
 717           atomic instructions that are designed specifically to scale in
 718           very large systems.
 719
 720           Say Y here to make use of these instructions for the in-kernel
 721           atomic routines. This incurs a small overhead on CPUs that do
 722           not support these instructions and requires the kernel to be
 723           built with binutils >= 2.25.
 724
 725 endmenu
 726
 727 endmenu
 728
 729 menu "Boot options"
 730
 731 config CMDLINE
 732         string "Default kernel command string"
 733         default ""
 734         help
 735           Provide a set of default command-line options at build time by
 736           entering them here. As a minimum, you should specify the the
 737           root device (e.g. root=/dev/nfs).
 738
 739 config CMDLINE_FORCE
 740         bool "Always use the default kernel command string"
 741         help
 742           Always use the default kernel command string, even if the boot
 743           loader passes other arguments to the kernel.
 744           This is useful if you cannot or don't want to change the
 745           command-line options your boot loader passes to the kernel.
 746
 747 config EFI_STUB
 748         bool
 749
 750 config EFI
 751         bool "UEFI runtime support"
 752         depends on OF && !CPU_BIG_ENDIAN
 753         select LIBFDT
 754         select UCS2_STRING
 755         select EFI_PARAMS_FROM_FDT
 756         select EFI_RUNTIME_WRAPPERS
 757         select EFI_STUB
 758         select EFI_ARMSTUB
 759         default y
 760         help
 761           This option provides support for runtime services provided
 762           by UEFI firmware (such as non-volatile variables, realtime
 763           clock, and platform reset). A UEFI stub is also provided to
 764           allow the kernel to be booted as an EFI application. This
 765           is only useful on systems that have UEFI firmware.
 766
 767 config DMI
 768         bool "Enable support for SMBIOS (DMI) tables"
 769         depends on EFI
 770         default y
 771         help
 772           This enables SMBIOS/DMI feature for systems.
 773
 774           This option is only useful on systems that have UEFI firmware.
 775           However, even with this option, the resultant kernel should
 776           continue to boot on existing non-UEFI platforms.
 777
 778 endmenu
 779
 780 menu "Userspace binary formats"
 781
 782 source "fs/Kconfig.binfmt"
 783
 784 config COMPAT
 785         bool "Kernel support for 32-bit EL0"
 786         depends on ARM64_4K_PAGES || EXPERT
 787         select COMPAT_BINFMT_ELF
 788         select HAVE_UID16
 789         select OLD_SIGSUSPEND3
 790         select COMPAT_OLD_SIGACTION
 791         help
 792           This option enables support for a 32-bit EL0 running under a 64-bit
 793           kernel at EL1. AArch32-specific components such as system calls,
 794           the user helper functions, VFP support and the ptrace interface are
 795           handled appropriately by the kernel.
 796
 797           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 798           that you will only be able to execute AArch32 binaries that were compiled
 799           with page size aligned segments.
 800
 801           If you want to execute 32-bit userspace applications, say Y.
 802
 803 config SYSVIPC_COMPAT
 804         def_bool y
 805         depends on COMPAT && SYSVIPC
 806
 807 endmenu
 808
 809 menu "Power management options"
 810
 811 source "kernel/power/Kconfig"
 812
 813 config ARCH_SUSPEND_POSSIBLE
 814         def_bool y
 815
 816 endmenu
 817
 818 menu "CPU Power Management"
 819
 820 source "drivers/cpuidle/Kconfig"
 821
 822 source "drivers/cpufreq/Kconfig"
 823
 824 endmenu
 825
 826 source "net/Kconfig"
 827
 828 source "drivers/Kconfig"
 829
 830 source "drivers/firmware/Kconfig"
 831
 832 source "drivers/acpi/Kconfig"
 833
 834 source "fs/Kconfig"
 835
 836 source "arch/arm64/kvm/Kconfig"
 837
 838 source "arch/arm64/Kconfig.debug"
 839
 840 source "security/Kconfig"
 841
 842 source "crypto/Kconfig"
 843 if CRYPTO
 844 source "arch/arm64/crypto/Kconfig"
 845 endif
 846
 847 source "lib/Kconfig"