arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ARCH_HAS_ATOMIC64_DEC_IF_POSITIVE
   7         select ARCH_HAS_ELF_RANDOMIZE
   8         select ARCH_HAS_GCOV_PROFILE_ALL
   9         select ARCH_HAS_SG_CHAIN
  10         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  11         select ARCH_USE_CMPXCHG_LOCKREF
  12         select ARCH_SUPPORTS_ATOMIC_RMW
  13         select ARCH_WANT_OPTIONAL_GPIOLIB
  14         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  15         select ARCH_WANT_FRAME_POINTERS
  16         select ARCH_HAS_UBSAN_SANITIZE_ALL
  17         select ARM_AMBA
  18         select ARM_ARCH_TIMER
  19         select ARM_GIC
  20         select AUDIT_ARCH_COMPAT_GENERIC
  21         select ARM_GIC_V2M if PCI_MSI
  22         select ARM_GIC_V3
  23         select ARM_GIC_V3_ITS if PCI_MSI
  24         select ARM_PSCI_FW
  25         select BUILDTIME_EXTABLE_SORT
  26         select CLONE_BACKWARDS
  27         select COMMON_CLK
  28         select CPU_PM if (SUSPEND || CPU_IDLE)
  29         select DCACHE_WORD_ACCESS
  30         select EDAC_SUPPORT
  31         select FRAME_POINTER
  32         select GENERIC_ALLOCATOR
  33         select GENERIC_CLOCKEVENTS
  34         select GENERIC_CLOCKEVENTS_BROADCAST
  35         select GENERIC_CPU_AUTOPROBE
  36         select GENERIC_EARLY_IOREMAP
  37         select GENERIC_IDLE_POLL_SETUP
  38         select GENERIC_IRQ_PROBE
  39         select GENERIC_IRQ_SHOW
  40         select GENERIC_IRQ_SHOW_LEVEL
  41         select GENERIC_PCI_IOMAP
  42         select GENERIC_SCHED_CLOCK
  43         select GENERIC_SMP_IDLE_THREAD
  44         select GENERIC_STRNCPY_FROM_USER
  45         select GENERIC_STRNLEN_USER
  46         select GENERIC_TIME_VSYSCALL
  47         select HANDLE_DOMAIN_IRQ
  48         select HARDIRQS_SW_RESEND
  49         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  50         select HAVE_ARCH_AUDITSYSCALL
  51         select HAVE_ARCH_BITREVERSE
  52         select HAVE_ARCH_HUGE_VMAP
  53         select HAVE_ARCH_JUMP_LABEL
  54         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  55         select HAVE_ARCH_KGDB
  56         select HAVE_ARCH_SECCOMP_FILTER
  57         select HAVE_ARCH_TRACEHOOK
  58         select HAVE_BPF_JIT
  59         select HAVE_C_RECORDMCOUNT
  60         select HAVE_CC_STACKPROTECTOR
  61         select HAVE_CMPXCHG_DOUBLE
  62         select HAVE_CMPXCHG_LOCAL
  63         select HAVE_DEBUG_BUGVERBOSE
  64         select HAVE_DEBUG_KMEMLEAK
  65         select HAVE_DMA_API_DEBUG
  66         select HAVE_DMA_ATTRS
  67         select HAVE_DMA_CONTIGUOUS
  68         select HAVE_DYNAMIC_FTRACE
  69         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  70         select HAVE_FTRACE_MCOUNT_RECORD
  71         select HAVE_FUNCTION_TRACER
  72         select HAVE_FUNCTION_GRAPH_TRACER
  73         select HAVE_GENERIC_DMA_COHERENT
  74         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  75         select HAVE_IRQ_TIME_ACCOUNTING
  76         select HAVE_MEMBLOCK
  77         select HAVE_PATA_PLATFORM
  78         select HAVE_PERF_EVENTS
  79         select HAVE_PERF_REGS
  80         select HAVE_PERF_USER_STACK_DUMP
  81         select HAVE_RCU_TABLE_FREE
  82         select HAVE_SYSCALL_TRACEPOINTS
  83         select IOMMU_DMA if IOMMU_SUPPORT
  84         select IRQ_DOMAIN
  85         select IRQ_FORCED_THREADING
  86         select MODULES_USE_ELF_RELA
  87         select NO_BOOTMEM
  88         select OF
  89         select OF_EARLY_FLATTREE
  90         select OF_RESERVED_MEM
  91         select PERF_USE_VMALLOC
  92         select POWER_RESET
  93         select POWER_SUPPLY
  94         select RTC_LIB
  95         select SPARSE_IRQ
  96         select SYSCTL_EXCEPTION_TRACE
  97         select HAVE_CONTEXT_TRACKING
  98         help
  99           ARM 64-bit (AArch64) Linux support.
 100
 101 config 64BIT
 102         def_bool y
 103
 104 config ARCH_PHYS_ADDR_T_64BIT
 105         def_bool y
 106
 107 config MMU
 108         def_bool y
 109
 110 config NO_IOPORT_MAP
 111         def_bool y if !PCI
 112
 113 config STACKTRACE_SUPPORT
 114         def_bool y
 115
 116 config ILLEGAL_POINTER_VALUE
 117         hex
 118         default 0xdead000000000000
 119
 120 config LOCKDEP_SUPPORT
 121         def_bool y
 122
 123 config TRACE_IRQFLAGS_SUPPORT
 124         def_bool y
 125
 126 config RWSEM_XCHGADD_ALGORITHM
 127         def_bool y
 128
 129 config GENERIC_BUG
 130         def_bool y
 131         depends on BUG
 132
 133 config GENERIC_BUG_RELATIVE_POINTERS
 134         def_bool y
 135         depends on GENERIC_BUG
 136
 137 config GENERIC_HWEIGHT
 138         def_bool y
 139
 140 config GENERIC_CSUM
 141         def_bool y
 142
 143 config GENERIC_CALIBRATE_DELAY
 144         def_bool y
 145
 146 config ZONE_DMA
 147         def_bool y
 148
 149 config HAVE_GENERIC_RCU_GUP
 150         def_bool y
 151
 152 config ARCH_DMA_ADDR_T_64BIT
 153         def_bool y
 154
 155 config NEED_DMA_MAP_STATE
 156         def_bool y
 157
 158 config NEED_SG_DMA_LENGTH
 159         def_bool y
 160
 161 config SMP
 162         def_bool y
 163
 164 config SWIOTLB
 165         def_bool y
 166
 167 config IOMMU_HELPER
 168         def_bool SWIOTLB
 169
 170 config KERNEL_MODE_NEON
 171         def_bool y
 172
 173 config FIX_EARLYCON_MEM
 174         def_bool y
 175
 176 config PGTABLE_LEVELS
 177         int
 178         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 179         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 180         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 181         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 182         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 183         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 184
 185 source "init/Kconfig"
 186
 187 source "kernel/Kconfig.freezer"
 188
 189 source "arch/arm64/Kconfig.platforms"
 190
 191 menu "Bus support"
 192
 193 config PCI
 194         bool "PCI support"
 195         help
 196           This feature enables support for PCI bus system. If you say Y
 197           here, the kernel will include drivers and infrastructure code
 198           to support PCI bus devices.
 199
 200 config PCI_DOMAINS
 201         def_bool PCI
 202
 203 config PCI_DOMAINS_GENERIC
 204         def_bool PCI
 205
 206 config PCI_SYSCALL
 207         def_bool PCI
 208
 209 source "drivers/pci/Kconfig"
 210 source "drivers/pci/pcie/Kconfig"
 211 source "drivers/pci/hotplug/Kconfig"
 212
 213 endmenu
 214
 215 menu "Kernel Features"
 216
 217 menu "ARM errata workarounds via the alternatives framework"
 218
 219 config ARM64_ERRATUM_826319
 220         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 221         default y
 222         help
 223           This option adds an alternative code sequence to work around ARM
 224           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 225           AXI master interface and an L2 cache.
 226
 227           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 228           and is unable to accept a certain write via this interface, it will
 229           not progress on read data presented on the read data channel and the
 230           system can deadlock.
 231
 232           The workaround promotes data cache clean instructions to
 233           data cache clean-and-invalidate.
 234           Please note that this does not necessarily enable the workaround,
 235           as it depends on the alternative framework, which will only patch
 236           the kernel if an affected CPU is detected.
 237
 238           If unsure, say Y.
 239
 240 config ARM64_ERRATUM_827319
 241         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 242         default y
 243         help
 244           This option adds an alternative code sequence to work around ARM
 245           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 246           master interface and an L2 cache.
 247
 248           Under certain conditions this erratum can cause a clean line eviction
 249           to occur at the same time as another transaction to the same address
 250           on the AMBA 5 CHI interface, which can cause data corruption if the
 251           interconnect reorders the two transactions.
 252
 253           The workaround promotes data cache clean instructions to
 254           data cache clean-and-invalidate.
 255           Please note that this does not necessarily enable the workaround,
 256           as it depends on the alternative framework, which will only patch
 257           the kernel if an affected CPU is detected.
 258
 259           If unsure, say Y.
 260
 261 config ARM64_ERRATUM_824069
 262         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 263         default y
 264         help
 265           This option adds an alternative code sequence to work around ARM
 266           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 267           to a coherent interconnect.
 268
 269           If a Cortex-A53 processor is executing a store or prefetch for
 270           write instruction at the same time as a processor in another
 271           cluster is executing a cache maintenance operation to the same
 272           address, then this erratum might cause a clean cache line to be
 273           incorrectly marked as dirty.
 274
 275           The workaround promotes data cache clean instructions to
 276           data cache clean-and-invalidate.
 277           Please note that this option does not necessarily enable the
 278           workaround, as it depends on the alternative framework, which will
 279           only patch the kernel if an affected CPU is detected.
 280
 281           If unsure, say Y.
 282
 283 config ARM64_ERRATUM_819472
 284         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 285         default y
 286         help
 287           This option adds an alternative code sequence to work around ARM
 288           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 289           present when it is connected to a coherent interconnect.
 290
 291           If the processor is executing a load and store exclusive sequence at
 292           the same time as a processor in another cluster is executing a cache
 293           maintenance operation to the same address, then this erratum might
 294           cause data corruption.
 295
 296           The workaround promotes data cache clean instructions to
 297           data cache clean-and-invalidate.
 298           Please note that this does not necessarily enable the workaround,
 299           as it depends on the alternative framework, which will only patch
 300           the kernel if an affected CPU is detected.
 301
 302           If unsure, say Y.
 303
 304 config ARM64_ERRATUM_832075
 305         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 306         default y
 307         help
 308           This option adds an alternative code sequence to work around ARM
 309           erratum 832075 on Cortex-A57 parts up to r1p2.
 310
 311           Affected Cortex-A57 parts might deadlock when exclusive load/store
 312           instructions to Write-Back memory are mixed with Device loads.
 313
 314           The workaround is to promote device loads to use Load-Acquire
 315           semantics.
 316           Please note that this does not necessarily enable the workaround,
 317           as it depends on the alternative framework, which will only patch
 318           the kernel if an affected CPU is detected.
 319
 320           If unsure, say Y.
 321
 322 config ARM64_ERRATUM_834220
 323         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 324         depends on KVM
 325         default y
 326         help
 327           This option adds an alternative code sequence to work around ARM
 328           erratum 834220 on Cortex-A57 parts up to r1p2.
 329
 330           Affected Cortex-A57 parts might report a Stage 2 translation
 331           fault as the result of a Stage 1 fault for load crossing a
 332           page boundary when there is a permission or device memory
 333           alignment fault at Stage 1 and a translation fault at Stage 2.
 334
 335           The workaround is to verify that the Stage 1 translation
 336           doesn't generate a fault before handling the Stage 2 fault.
 337           Please note that this does not necessarily enable the workaround,
 338           as it depends on the alternative framework, which will only patch
 339           the kernel if an affected CPU is detected.
 340
 341           If unsure, say Y.
 342
 343 config ARM64_ERRATUM_845719
 344         bool "Cortex-A53: 845719: a load might read incorrect data"
 345         depends on COMPAT
 346         default y
 347         help
 348           This option adds an alternative code sequence to work around ARM
 349           erratum 845719 on Cortex-A53 parts up to r0p4.
 350
 351           When running a compat (AArch32) userspace on an affected Cortex-A53
 352           part, a load at EL0 from a virtual address that matches the bottom 32
 353           bits of the virtual address used by a recent load at (AArch64) EL1
 354           might return incorrect data.
 355
 356           The workaround is to write the contextidr_el1 register on exception
 357           return to a 32-bit task.
 358           Please note that this does not necessarily enable the workaround,
 359           as it depends on the alternative framework, which will only patch
 360           the kernel if an affected CPU is detected.
 361
 362           If unsure, say Y.
 363
 364 config ARM64_ERRATUM_843419
 365         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 366         depends on MODULES
 367         default y
 368         select ARM64_MODULE_CMODEL_LARGE
 369         help
 370           This option builds kernel modules using the large memory model in
 371           order to avoid the use of the ADRP instruction, which can cause
 372           a subsequent memory access to use an incorrect address on Cortex-A53
 373           parts up to r0p4.
 374
 375           Note that the kernel itself must be linked with a version of ld
 376           which fixes potentially affected ADRP instructions through the
 377           use of veneers.
 378
 379           If unsure, say Y.
 380
 381 config CAVIUM_ERRATUM_22375
 382         bool "Cavium erratum 22375, 24313"
 383         default y
 384         help
 385           Enable workaround for erratum 22375, 24313.
 386
 387           This implements two gicv3-its errata workarounds for ThunderX. Both
 388           with small impact affecting only ITS table allocation.
 389
 390             erratum 22375: only alloc 8MB table size
 391             erratum 24313: ignore memory access type
 392
 393           The fixes are in ITS initialization and basically ignore memory access
 394           type and table size provided by the TYPER and BASER registers.
 395
 396           If unsure, say Y.
 397
 398 config CAVIUM_ERRATUM_23154
 399         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 400         default y
 401         help
 402           The gicv3 of ThunderX requires a modified version for
 403           reading the IAR status to ensure data synchronization
 404           (access to icc_iar1_el1 is not sync'ed before and after).
 405
 406           If unsure, say Y.
 407
 408 endmenu
 409
 410
 411 choice
 412         prompt "Page size"
 413         default ARM64_4K_PAGES
 414         help
 415           Page size (translation granule) configuration.
 416
 417 config ARM64_4K_PAGES
 418         bool "4KB"
 419         help
 420           This feature enables 4KB pages support.
 421
 422 config ARM64_16K_PAGES
 423         bool "16KB"
 424         help
 425           The system will use 16KB pages support. AArch32 emulation
 426           requires applications compiled with 16K (or a multiple of 16K)
 427           aligned segments.
 428
 429 config ARM64_64K_PAGES
 430         bool "64KB"
 431         help
 432           This feature enables 64KB pages support (4KB by default)
 433           allowing only two levels of page tables and faster TLB
 434           look-up. AArch32 emulation requires applications compiled
 435           with 64K aligned segments.
 436
 437 endchoice
 438
 439 choice
 440         prompt "Virtual address space size"
 441         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 442         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 443         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 444         help
 445           Allows choosing one of multiple possible virtual address
 446           space sizes. The level of translation table is determined by
 447           a combination of page size and virtual address space size.
 448
 449 config ARM64_VA_BITS_36
 450         bool "36-bit" if EXPERT
 451         depends on ARM64_16K_PAGES
 452
 453 config ARM64_VA_BITS_39
 454         bool "39-bit"
 455         depends on ARM64_4K_PAGES
 456
 457 config ARM64_VA_BITS_42
 458         bool "42-bit"
 459         depends on ARM64_64K_PAGES
 460
 461 config ARM64_VA_BITS_47
 462         bool "47-bit"
 463         depends on ARM64_16K_PAGES
 464
 465 config ARM64_VA_BITS_48
 466         bool "48-bit"
 467
 468 endchoice
 469
 470 config ARM64_VA_BITS
 471         int
 472         default 36 if ARM64_VA_BITS_36
 473         default 39 if ARM64_VA_BITS_39
 474         default 42 if ARM64_VA_BITS_42
 475         default 47 if ARM64_VA_BITS_47
 476         default 48 if ARM64_VA_BITS_48
 477
 478 config CPU_BIG_ENDIAN
 479        bool "Build big-endian kernel"
 480        help
 481          Say Y if you plan on running a kernel in big-endian mode.
 482
 483 config SCHED_MC
 484         bool "Multi-core scheduler support"
 485         help
 486           Multi-core scheduler support improves the CPU scheduler's decision
 487           making when dealing with multi-core CPU chips at a cost of slightly
 488           increased overhead in some places. If unsure say N here.
 489
 490 config SCHED_SMT
 491         bool "SMT scheduler support"
 492         help
 493           Improves the CPU scheduler's decision making when dealing with
 494           MultiThreading at a cost of slightly increased overhead in some
 495           places. If unsure say N here.
 496
 497 config NR_CPUS
 498         int "Maximum number of CPUs (2-4096)"
 499         range 2 4096
 500         # These have to remain sorted largest to smallest
 501         default "64"
 502
 503 config HOTPLUG_CPU
 504         bool "Support for hot-pluggable CPUs"
 505         select GENERIC_IRQ_MIGRATION
 506         help
 507           Say Y here to experiment with turning CPUs off and on.  CPUs
 508           can be controlled through /sys/devices/system/cpu.
 509
 510 source kernel/Kconfig.preempt
 511 source kernel/Kconfig.hz
 512
 513 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
 514         def_bool y
 515
 516 config ARCH_HAS_HOLES_MEMORYMODEL
 517         def_bool y if SPARSEMEM
 518
 519 config ARCH_SPARSEMEM_ENABLE
 520         def_bool y
 521         select SPARSEMEM_VMEMMAP_ENABLE
 522
 523 config ARCH_SPARSEMEM_DEFAULT
 524         def_bool ARCH_SPARSEMEM_ENABLE
 525
 526 config ARCH_SELECT_MEMORY_MODEL
 527         def_bool ARCH_SPARSEMEM_ENABLE
 528
 529 config HAVE_ARCH_PFN_VALID
 530         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 531
 532 config HW_PERF_EVENTS
 533         def_bool y
 534         depends on ARM_PMU
 535
 536 config SYS_SUPPORTS_HUGETLBFS
 537         def_bool y
 538
 539 config ARCH_WANT_HUGE_PMD_SHARE
 540         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 541
 542 config HAVE_ARCH_TRANSPARENT_HUGEPAGE
 543         def_bool y
 544
 545 config ARCH_HAS_CACHE_LINE_SIZE
 546         def_bool y
 547
 548 source "mm/Kconfig"
 549
 550 config SECCOMP
 551         bool "Enable seccomp to safely compute untrusted bytecode"
 552         ---help---
 553           This kernel feature is useful for number crunching applications
 554           that may need to compute untrusted bytecode during their
 555           execution. By using pipes or other transports made available to
 556           the process as file descriptors supporting the read/write
 557           syscalls, it's possible to isolate those applications in
 558           their own address space using seccomp. Once seccomp is
 559           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 560           and the task is only allowed to execute a few safe syscalls
 561           defined by each seccomp mode.
 562
 563 config XEN_DOM0
 564         def_bool y
 565         depends on XEN
 566
 567 config XEN
 568         bool "Xen guest support on ARM64"
 569         depends on ARM64 && OF
 570         select SWIOTLB_XEN
 571         help
 572           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 573
 574 config FORCE_MAX_ZONEORDER
 575         int
 576         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 577         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 578         default "11"
 579         help
 580           The kernel memory allocator divides physically contiguous memory
 581           blocks into "zones", where each zone is a power of two number of
 582           pages.  This option selects the largest power of two that the kernel
 583           keeps in the memory allocator.  If you need to allocate very large
 584           blocks of physically contiguous memory, then you may need to
 585           increase this value.
 586
 587           This config option is actually maximum order plus one. For example,
 588           a value of 11 means that the largest free memory block is 2^10 pages.
 589
 590           We make sure that we can allocate upto a HugePage size for each configuration.
 591           Hence we have :
 592                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 593
 594           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 595           4M allocations matching the default size used by generic code.
 596
 597 menuconfig ARMV8_DEPRECATED
 598         bool "Emulate deprecated/obsolete ARMv8 instructions"
 599         depends on COMPAT
 600         help
 601           Legacy software support may require certain instructions
 602           that have been deprecated or obsoleted in the architecture.
 603
 604           Enable this config to enable selective emulation of these
 605           features.
 606
 607           If unsure, say Y
 608
 609 if ARMV8_DEPRECATED
 610
 611 config SWP_EMULATION
 612         bool "Emulate SWP/SWPB instructions"
 613         help
 614           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 615           they are always undefined. Say Y here to enable software
 616           emulation of these instructions for userspace using LDXR/STXR.
 617
 618           In some older versions of glibc [<=2.8] SWP is used during futex
 619           trylock() operations with the assumption that the code will not
 620           be preempted. This invalid assumption may be more likely to fail
 621           with SWP emulation enabled, leading to deadlock of the user
 622           application.
 623
 624           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 625           on an external transaction monitoring block called a global
 626           monitor to maintain update atomicity. If your system does not
 627           implement a global monitor, this option can cause programs that
 628           perform SWP operations to uncached memory to deadlock.
 629
 630           If unsure, say Y
 631
 632 config CP15_BARRIER_EMULATION
 633         bool "Emulate CP15 Barrier instructions"
 634         help
 635           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 636           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 637           strongly recommended to use the ISB, DSB, and DMB
 638           instructions instead.
 639
 640           Say Y here to enable software emulation of these
 641           instructions for AArch32 userspace code. When this option is
 642           enabled, CP15 barrier usage is traced which can help
 643           identify software that needs updating.
 644
 645           If unsure, say Y
 646
 647 config SETEND_EMULATION
 648         bool "Emulate SETEND instruction"
 649         help
 650           The SETEND instruction alters the data-endianness of the
 651           AArch32 EL0, and is deprecated in ARMv8.
 652
 653           Say Y here to enable software emulation of the instruction
 654           for AArch32 userspace code.
 655
 656           Note: All the cpus on the system must have mixed endian support at EL0
 657           for this feature to be enabled. If a new CPU - which doesn't support mixed
 658           endian - is hotplugged in after this feature has been enabled, there could
 659           be unexpected results in the applications.
 660
 661           If unsure, say Y
 662 endif
 663
 664 menu "ARMv8.1 architectural features"
 665
 666 config ARM64_HW_AFDBM
 667         bool "Support for hardware updates of the Access and Dirty page flags"
 668         default y
 669         help
 670           The ARMv8.1 architecture extensions introduce support for
 671           hardware updates of the access and dirty information in page
 672           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 673           capable processors, accesses to pages with PTE_AF cleared will
 674           set this bit instead of raising an access flag fault.
 675           Similarly, writes to read-only pages with the DBM bit set will
 676           clear the read-only bit (AP[2]) instead of raising a
 677           permission fault.
 678
 679           Kernels built with this configuration option enabled continue
 680           to work on pre-ARMv8.1 hardware and the performance impact is
 681           minimal. If unsure, say Y.
 682
 683 config ARM64_PAN
 684         bool "Enable support for Privileged Access Never (PAN)"
 685         default y
 686         help
 687          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 688          prevents the kernel or hypervisor from accessing user-space (EL0)
 689          memory directly.
 690
 691          Choosing this option will cause any unprotected (not using
 692          copy_to_user et al) memory access to fail with a permission fault.
 693
 694          The feature is detected at runtime, and will remain as a 'nop'
 695          instruction if the cpu does not implement the feature.
 696
 697 config ARM64_LSE_ATOMICS
 698         bool "Atomic instructions"
 699         help
 700           As part of the Large System Extensions, ARMv8.1 introduces new
 701           atomic instructions that are designed specifically to scale in
 702           very large systems.
 703
 704           Say Y here to make use of these instructions for the in-kernel
 705           atomic routines. This incurs a small overhead on CPUs that do
 706           not support these instructions and requires the kernel to be
 707           built with binutils >= 2.25.
 708
 709 endmenu
 710
 711 config ARM64_UAO
 712         bool "Enable support for User Access Override (UAO)"
 713         default y
 714         help
 715           User Access Override (UAO; part of the ARMv8.2 Extensions)
 716           causes the 'unprivileged' variant of the load/store instructions to
 717           be overriden to be privileged.
 718
 719           This option changes get_user() and friends to use the 'unprivileged'
 720           variant of the load/store instructions. This ensures that user-space
 721           really did have access to the supplied memory. When addr_limit is
 722           set to kernel memory the UAO bit will be set, allowing privileged
 723           access to kernel memory.
 724
 725           Choosing this option will cause copy_to_user() et al to use user-space
 726           memory permissions.
 727
 728           The feature is detected at runtime, the kernel will use the
 729           regular load/store instructions if the cpu does not implement the
 730           feature.
 731
 732 config ARM64_MODULE_CMODEL_LARGE
 733         bool
 734
 735 config ARM64_MODULE_PLTS
 736         bool
 737         select ARM64_MODULE_CMODEL_LARGE
 738         select HAVE_MOD_ARCH_SPECIFIC
 739
 740 config RELOCATABLE
 741         bool
 742         help
 743           This builds the kernel as a Position Independent Executable (PIE),
 744           which retains all relocation metadata required to relocate the
 745           kernel binary at runtime to a different virtual address than the
 746           address it was linked at.
 747           Since AArch64 uses the RELA relocation format, this requires a
 748           relocation pass at runtime even if the kernel is loaded at the
 749           same address it was linked at.
 750
 751 config RANDOMIZE_BASE
 752         bool "Randomize the address of the kernel image"
 753         select ARM64_MODULE_PLTS
 754         select RELOCATABLE
 755         help
 756           Randomizes the virtual address at which the kernel image is
 757           loaded, as a security feature that deters exploit attempts
 758           relying on knowledge of the location of kernel internals.
 759
 760           It is the bootloader's job to provide entropy, by passing a
 761           random u64 value in /chosen/kaslr-seed at kernel entry.
 762
 763           When booting via the UEFI stub, it will invoke the firmware's
 764           EFI_RNG_PROTOCOL implementation (if available) to supply entropy
 765           to the kernel proper. In addition, it will randomise the physical
 766           location of the kernel Image as well.
 767
 768           If unsure, say N.
 769
 770 config RANDOMIZE_MODULE_REGION_FULL
 771         bool "Randomize the module region independently from the core kernel"
 772         depends on RANDOMIZE_BASE
 773         default y
 774         help
 775           Randomizes the location of the module region without considering the
 776           location of the core kernel. This way, it is impossible for modules
 777           to leak information about the location of core kernel data structures
 778           but it does imply that function calls between modules and the core
 779           kernel will need to be resolved via veneers in the module PLT.
 780
 781           When this option is not set, the module region will be randomized over
 782           a limited range that contains the [_stext, _etext] interval of the
 783           core kernel, so branch relocations are always in range.
 784
 785 endmenu
 786
 787 menu "Boot options"
 788
 789 config ARM64_ACPI_PARKING_PROTOCOL
 790         bool "Enable support for the ARM64 ACPI parking protocol"
 791         depends on ACPI
 792         help
 793           Enable support for the ARM64 ACPI parking protocol. If disabled
 794           the kernel will not allow booting through the ARM64 ACPI parking
 795           protocol even if the corresponding data is present in the ACPI
 796           MADT table.
 797
 798 config CMDLINE
 799         string "Default kernel command string"
 800         default ""
 801         help
 802           Provide a set of default command-line options at build time by
 803           entering them here. As a minimum, you should specify the the
 804           root device (e.g. root=/dev/nfs).
 805
 806 config CMDLINE_FORCE
 807         bool "Always use the default kernel command string"
 808         help
 809           Always use the default kernel command string, even if the boot
 810           loader passes other arguments to the kernel.
 811           This is useful if you cannot or don't want to change the
 812           command-line options your boot loader passes to the kernel.
 813
 814 config EFI_STUB
 815         bool
 816
 817 config EFI
 818         bool "UEFI runtime support"
 819         depends on OF && !CPU_BIG_ENDIAN
 820         select LIBFDT
 821         select UCS2_STRING
 822         select EFI_PARAMS_FROM_FDT
 823         select EFI_RUNTIME_WRAPPERS
 824         select EFI_STUB
 825         select EFI_ARMSTUB
 826         default y
 827         help
 828           This option provides support for runtime services provided
 829           by UEFI firmware (such as non-volatile variables, realtime
 830           clock, and platform reset). A UEFI stub is also provided to
 831           allow the kernel to be booted as an EFI application. This
 832           is only useful on systems that have UEFI firmware.
 833
 834 config DMI
 835         bool "Enable support for SMBIOS (DMI) tables"
 836         depends on EFI
 837         default y
 838         help
 839           This enables SMBIOS/DMI feature for systems.
 840
 841           This option is only useful on systems that have UEFI firmware.
 842           However, even with this option, the resultant kernel should
 843           continue to boot on existing non-UEFI platforms.
 844
 845 endmenu
 846
 847 menu "Userspace binary formats"
 848
 849 source "fs/Kconfig.binfmt"
 850
 851 config COMPAT
 852         bool "Kernel support for 32-bit EL0"
 853         depends on ARM64_4K_PAGES || EXPERT
 854         select COMPAT_BINFMT_ELF
 855         select HAVE_UID16
 856         select OLD_SIGSUSPEND3
 857         select COMPAT_OLD_SIGACTION
 858         help
 859           This option enables support for a 32-bit EL0 running under a 64-bit
 860           kernel at EL1. AArch32-specific components such as system calls,
 861           the user helper functions, VFP support and the ptrace interface are
 862           handled appropriately by the kernel.
 863
 864           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
 865           that you will only be able to execute AArch32 binaries that were compiled
 866           with page size aligned segments.
 867
 868           If you want to execute 32-bit userspace applications, say Y.
 869
 870 config SYSVIPC_COMPAT
 871         def_bool y
 872         depends on COMPAT && SYSVIPC
 873
 874 endmenu
 875
 876 menu "Power management options"
 877
 878 source "kernel/power/Kconfig"
 879
 880 config ARCH_SUSPEND_POSSIBLE
 881         def_bool y
 882
 883 endmenu
 884
 885 menu "CPU Power Management"
 886
 887 source "drivers/cpuidle/Kconfig"
 888
 889 source "drivers/cpufreq/Kconfig"
 890
 891 endmenu
 892
 893 source "net/Kconfig"
 894
 895 source "drivers/Kconfig"
 896
 897 source "drivers/firmware/Kconfig"
 898
 899 source "drivers/acpi/Kconfig"
 900
 901 source "fs/Kconfig"
 902
 903 source "arch/arm64/kvm/Kconfig"
 904
 905 source "arch/arm64/Kconfig.debug"
 906
 907 source "security/Kconfig"
 908
 909 source "crypto/Kconfig"
 910 if CRYPTO
 911 source "arch/arm64/crypto/Kconfig"
 912 endif
 913
 914 source "lib/Kconfig"