arch/arm/mach-rk2928/include/mach/board.h

   1 #ifndef __MACH_BOARD_H
   2 #define __MACH_BOARD_H
   3
   4 #include <linux/device.h>
   5 #include <linux/platform_device.h>
   6 #include <linux/i2c.h>
   7 #include <linux/types.h>
   8 #include <linux/timer.h>
   9 #include <linux/notifier.h>
  10 #include <asm/setup.h>
  11 #include <plat/board.h>
  12 #include <mach/sram.h>
  13 #include <linux/i2c-gpio.h>
  14
  15 #define GPIO_SWPORTA_DR  0x0000
  16 #define GPIO_SWPORTA_DDR 0x0004
  17
  18 void __init rk2928_map_common_io(void);
  19 void __init rk2928_init_irq(void);
  20 void __init rk2928_map_io(void);
  21 struct machine_desc;
  22 void __init rk2928_fixup(struct machine_desc *desc, struct tag *tags, char **cmdline, struct meminfo *mi);
  23 void __init rk2928_clock_data_init(unsigned long gpll,unsigned long cpll,u32 flags);
  24 void __init rk2928_iomux_init(void);
  25 extern struct sys_timer rk2928_timer;
  26
  27 enum _periph_pll {
  28         periph_pll_1485mhz = 148500000,
  29         periph_pll_297mhz = 297000000,
  30         periph_pll_300mhz = 300000000,
  31         periph_pll_1188mhz = 1188000000, /* for box*/
  32 };
  33 enum _codec_pll {
  34         codec_pll_360mhz = 360000000, /* for HDMI */
  35         codec_pll_408mhz = 408000000,
  36         codec_pll_456mhz = 456000000,
  37         codec_pll_504mhz = 504000000,
  38         codec_pll_552mhz = 552000000, /* for HDMI */
  39         codec_pll_600mhz = 600000000,
  40         codec_pll_742_5khz = 742500000,
  41         codec_pll_798mhz = 798000000,
  42         codec_pll_1064mhz = 1064000000,
  43         codec_pll_1188mhz = 1188000000,
  44 };
  45
  46 //max i2s rate
  47 #define CLK_FLG_MAX_I2S_12288KHZ        (1<<1)
  48 #define CLK_FLG_MAX_I2S_22579_2KHZ      (1<<2)
  49 #define CLK_FLG_MAX_I2S_24576KHZ        (1<<3)
  50 #define CLK_FLG_MAX_I2S_49152KHZ        (1<<4)
  51
  52 #define RK30_CLOCKS_DEFAULT_FLAGS (CLK_FLG_MAX_I2S_12288KHZ/*|CLK_FLG_EXT_27MHZ*/)
  53 #define periph_pll_default periph_pll_297mhz
  54 #define codec_pll_default codec_pll_798mhz
  55 //#define codec_pll_default codec_pll_1064mhz
  56
  57
  58 #endif