arch/arm/mach-mvebu/headsmp.S

   1 /*
   2  * SMP support: Entry point for secondary CPUs
   3  *
   4  * Copyright (C) 2012 Marvell
   5  *
   6  * Yehuda Yitschak <yehuday@marvell.com>
   7  * Gregory CLEMENT <gregory.clement@free-electrons.com>
   8  * Thomas Petazzoni <thomas.petazzoni@free-electrons.com>
   9  *
  10  * This file is licensed under the terms of the GNU General Public
  11  * License version 2.  This program is licensed "as is" without any
  12  * warranty of any kind, whether express or implied.
  13  *
  14  * This file implements the assembly entry point for secondary CPUs in
  15  * an SMP kernel. The only thing we need to do is to add the CPU to
  16  * the coherency fabric by writing to 2 registers. Currently the base
  17  * register addresses are hard coded due to the early initialisation
  18  * problems.
  19  */
  20
  21 #include <linux/linkage.h>
  22 #include <linux/init.h>
  23
  24 #include <asm/assembler.h>
  25
  26 /*
  27  * At this stage the secondary CPUs don't have acces yet to the MMU, so
  28  * we have to provide physical addresses
  29  */
  30 #define ARMADA_XP_CFB_BASE           0xD0020200
  31
  32         __CPUINIT
  33
  34 /*
  35  * Armada XP specific entry point for secondary CPUs.
  36  * We add the CPU to the coherency fabric and then jump to secondary
  37  * startup
  38  */
  39 ENTRY(armada_xp_secondary_startup)
  40  ARM_BE8(setend be )                    @ go BE8 if entered LE
  41
  42         /* Read CPU id */
  43         mrc     p15, 0, r1, c0, c0, 5
  44         and     r1, r1, #0xF
  45
  46         /* Add CPU to coherency fabric */
  47         ldr     r0, =ARMADA_XP_CFB_BASE
  48
  49         bl      ll_set_cpu_coherent
  50         b       secondary_startup
  51
  52 ENDPROC(armada_xp_secondary_startup)