arch/arm/include/asm/assembler.h

   1 /*
   2  *  arch/arm/include/asm/assembler.h
   3  *
   4  *  Copyright (C) 1996-2000 Russell King
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  *
  10  *  This file contains arm architecture specific defines
  11  *  for the different processors.
  12  *
  13  *  Do not include any C declarations in this file - it is included by
  14  *  assembler source.
  15  */
  16 #ifndef __ASM_ASSEMBLER_H__
  17 #define __ASM_ASSEMBLER_H__
  18
  19 #ifndef __ASSEMBLY__
  20 #error "Only include this from assembly code"
  21 #endif
  22
  23 #include <asm/ptrace.h>
  24 #include <asm/domain.h>
  25 #include <asm/opcodes-virt.h>
  26
  27 #define IOMEM(x)        (x)
  28
  29 /*
  30  * Endian independent macros for shifting bytes within registers.
  31  */
  32 #ifndef __ARMEB__
  33 #define pull            lsr
  34 #define push            lsl
  35 #define get_byte_0      lsl #0
  36 #define get_byte_1      lsr #8
  37 #define get_byte_2      lsr #16
  38 #define get_byte_3      lsr #24
  39 #define put_byte_0      lsl #0
  40 #define put_byte_1      lsl #8
  41 #define put_byte_2      lsl #16
  42 #define put_byte_3      lsl #24
  43 #else
  44 #define pull            lsl
  45 #define push            lsr
  46 #define get_byte_0      lsr #24
  47 #define get_byte_1      lsr #16
  48 #define get_byte_2      lsr #8
  49 #define get_byte_3      lsl #0
  50 #define put_byte_0      lsl #24
  51 #define put_byte_1      lsl #16
  52 #define put_byte_2      lsl #8
  53 #define put_byte_3      lsl #0
  54 #endif
  55
  56 /* Select code for any configuration running in BE8 mode */
  57 #ifdef CONFIG_CPU_ENDIAN_BE8
  58 #define ARM_BE8(code...) code
  59 #else
  60 #define ARM_BE8(code...)
  61 #endif
  62
  63 /*
  64  * Data preload for architectures that support it
  65  */
  66 #if __LINUX_ARM_ARCH__ >= 5
  67 #define PLD(code...)    code
  68 #else
  69 #define PLD(code...)
  70 #endif
  71
  72 /*
  73  * This can be used to enable code to cacheline align the destination
  74  * pointer when bulk writing to memory.  Experiments on StrongARM and
  75  * XScale didn't show this a worthwhile thing to do when the cache is not
  76  * set to write-allocate (this would need further testing on XScale when WA
  77  * is used).
  78  *
  79  * On Feroceon there is much to gain however, regardless of cache mode.
  80  */
  81 #ifdef CONFIG_CPU_FEROCEON
  82 #define CALGN(code...) code
  83 #else
  84 #define CALGN(code...)
  85 #endif
  86
  87 /*
  88  * Enable and disable interrupts
  89  */
  90 #if __LINUX_ARM_ARCH__ >= 6
  91         .macro  disable_irq_notrace
  92         cpsid   i
  93         .endm
  94
  95         .macro  enable_irq_notrace
  96         cpsie   i
  97         .endm
  98 #else
  99         .macro  disable_irq_notrace
 100         msr     cpsr_c, #PSR_I_BIT | SVC_MODE
 101         .endm
 102
 103         .macro  enable_irq_notrace
 104         msr     cpsr_c, #SVC_MODE
 105         .endm
 106 #endif
 107
 108         .macro asm_trace_hardirqs_off
 109 #if defined(CONFIG_TRACE_IRQFLAGS)
 110         stmdb   sp!, {r0-r3, ip, lr}
 111         bl      trace_hardirqs_off
 112         ldmia   sp!, {r0-r3, ip, lr}
 113 #endif
 114         .endm
 115
 116         .macro asm_trace_hardirqs_on_cond, cond
 117 #if defined(CONFIG_TRACE_IRQFLAGS)
 118         /*
 119          * actually the registers should be pushed and pop'd conditionally, but
 120          * after bl the flags are certainly clobbered
 121          */
 122         stmdb   sp!, {r0-r3, ip, lr}
 123         bl\cond trace_hardirqs_on
 124         ldmia   sp!, {r0-r3, ip, lr}
 125 #endif
 126         .endm
 127
 128         .macro asm_trace_hardirqs_on
 129         asm_trace_hardirqs_on_cond al
 130         .endm
 131
 132         .macro disable_irq
 133         disable_irq_notrace
 134         asm_trace_hardirqs_off
 135         .endm
 136
 137         .macro enable_irq
 138         asm_trace_hardirqs_on
 139         enable_irq_notrace
 140         .endm
 141 /*
 142  * Save the current IRQ state and disable IRQs.  Note that this macro
 143  * assumes FIQs are enabled, and that the processor is in SVC mode.
 144  */
 145         .macro  save_and_disable_irqs, oldcpsr
 146         mrs     \oldcpsr, cpsr
 147         disable_irq
 148         .endm
 149
 150         .macro  save_and_disable_irqs_notrace, oldcpsr
 151         mrs     \oldcpsr, cpsr
 152         disable_irq_notrace
 153         .endm
 154
 155 /*
 156  * Restore interrupt state previously stored in a register.  We don't
 157  * guarantee that this will preserve the flags.
 158  */
 159         .macro  restore_irqs_notrace, oldcpsr
 160         msr     cpsr_c, \oldcpsr
 161         .endm
 162
 163         .macro restore_irqs, oldcpsr
 164         tst     \oldcpsr, #PSR_I_BIT
 165         asm_trace_hardirqs_on_cond eq
 166         restore_irqs_notrace \oldcpsr
 167         .endm
 168
 169 #define USER(x...)                              \
 170 9999:   x;                                      \
 171         .pushsection __ex_table,"a";            \
 172         .align  3;                              \
 173         .long   9999b,9001f;                    \
 174         .popsection
 175
 176 #ifdef CONFIG_SMP
 177 #define ALT_SMP(instr...)                                       \
 178 9998:   instr
 179 /*
 180  * Note: if you get assembler errors from ALT_UP() when building with
 181  * CONFIG_THUMB2_KERNEL, you almost certainly need to use
 182  * ALT_SMP( W(instr) ... )
 183  */
 184 #define ALT_UP(instr...)                                        \
 185         .pushsection ".alt.smp.init", "a"                       ;\
 186         .long   9998b                                           ;\
 187 9997:   instr                                                   ;\
 188         .if . - 9997b != 4                                      ;\
 189                 .error "ALT_UP() content must assemble to exactly 4 bytes";\
 190         .endif                                                  ;\
 191         .popsection
 192 #define ALT_UP_B(label)                                 \
 193         .equ    up_b_offset, label - 9998b                      ;\
 194         .pushsection ".alt.smp.init", "a"                       ;\
 195         .long   9998b                                           ;\
 196         W(b)    . + up_b_offset                                 ;\
 197         .popsection
 198 #else
 199 #define ALT_SMP(instr...)
 200 #define ALT_UP(instr...) instr
 201 #define ALT_UP_B(label) b label
 202 #endif
 203
 204 /*
 205  * Instruction barrier
 206  */
 207         .macro  instr_sync
 208 #if __LINUX_ARM_ARCH__ >= 7
 209         isb
 210 #elif __LINUX_ARM_ARCH__ == 6
 211         mcr     p15, 0, r0, c7, c5, 4
 212 #endif
 213         .endm
 214
 215 /*
 216  * SMP data memory barrier
 217  */
 218         .macro  smp_dmb mode
 219 #ifdef CONFIG_SMP
 220 #if __LINUX_ARM_ARCH__ >= 7
 221         .ifeqs "\mode","arm"
 222         ALT_SMP(dmb)
 223         .else
 224         ALT_SMP(W(dmb))
 225         .endif
 226 #elif __LINUX_ARM_ARCH__ == 6
 227         ALT_SMP(mcr     p15, 0, r0, c7, c10, 5) @ dmb
 228 #else
 229 #error Incompatible SMP platform
 230 #endif
 231         .ifeqs "\mode","arm"
 232         ALT_UP(nop)
 233         .else
 234         ALT_UP(W(nop))
 235         .endif
 236 #endif
 237         .endm
 238
 239 #ifdef CONFIG_THUMB2_KERNEL
 240         .macro  setmode, mode, reg
 241         mov     \reg, #\mode
 242         msr     cpsr_c, \reg
 243         .endm
 244 #else
 245         .macro  setmode, mode, reg
 246         msr     cpsr_c, #\mode
 247         .endm
 248 #endif
 249
 250 /*
 251  * Helper macro to enter SVC mode cleanly and mask interrupts. reg is
 252  * a scratch register for the macro to overwrite.
 253  *
 254  * This macro is intended for forcing the CPU into SVC mode at boot time.
 255  * you cannot return to the original mode.
 256  */
 257 .macro safe_svcmode_maskall reg:req
 258 #if __LINUX_ARM_ARCH__ >= 6
 259         mrs     \reg , cpsr
 260         eor     \reg, \reg, #HYP_MODE
 261         tst     \reg, #MODE_MASK
 262         bic     \reg , \reg , #MODE_MASK
 263         orr     \reg , \reg , #PSR_I_BIT | PSR_F_BIT | SVC_MODE
 264 THUMB(  orr     \reg , \reg , #PSR_T_BIT        )
 265         bne     1f
 266         orr     \reg, \reg, #PSR_A_BIT
 267         adr     lr, BSYM(2f)
 268         msr     spsr_cxsf, \reg
 269         __MSR_ELR_HYP(14)
 270         __ERET
 271 1:      msr     cpsr_c, \reg
 272 2:
 273 #else
 274 /*
 275  * workaround for possibly broken pre-v6 hardware
 276  * (akita, Sharp Zaurus C-1000, PXA270-based)
 277  */
 278         setmode PSR_F_BIT | PSR_I_BIT | SVC_MODE, \reg
 279 #endif
 280 .endm
 281
 282 /*
 283  * STRT/LDRT access macros with ARM and Thumb-2 variants
 284  */
 285 #ifdef CONFIG_THUMB2_KERNEL
 286
 287         .macro  usraccoff, instr, reg, ptr, inc, off, cond, abort, t=TUSER()
 288 9999:
 289         .if     \inc == 1
 290         \instr\cond\()b\()\t\().w \reg, [\ptr, #\off]
 291         .elseif \inc == 4
 292         \instr\cond\()\t\().w \reg, [\ptr, #\off]
 293         .else
 294         .error  "Unsupported inc macro argument"
 295         .endif
 296
 297         .pushsection __ex_table,"a"
 298         .align  3
 299         .long   9999b, \abort
 300         .popsection
 301         .endm
 302
 303         .macro  usracc, instr, reg, ptr, inc, cond, rept, abort
 304         @ explicit IT instruction needed because of the label
 305         @ introduced by the USER macro
 306         .ifnc   \cond,al
 307         .if     \rept == 1
 308         itt     \cond
 309         .elseif \rept == 2
 310         ittt    \cond
 311         .else
 312         .error  "Unsupported rept macro argument"
 313         .endif
 314         .endif
 315
 316         @ Slightly optimised to avoid incrementing the pointer twice
 317         usraccoff \instr, \reg, \ptr, \inc, 0, \cond, \abort
 318         .if     \rept == 2
 319         usraccoff \instr, \reg, \ptr, \inc, \inc, \cond, \abort
 320         .endif
 321
 322         add\cond \ptr, #\rept * \inc
 323         .endm
 324
 325 #else   /* !CONFIG_THUMB2_KERNEL */
 326
 327         .macro  usracc, instr, reg, ptr, inc, cond, rept, abort, t=TUSER()
 328         .rept   \rept
 329 9999:
 330         .if     \inc == 1
 331         \instr\cond\()b\()\t \reg, [\ptr], #\inc
 332         .elseif \inc == 4
 333         \instr\cond\()\t \reg, [\ptr], #\inc
 334         .else
 335         .error  "Unsupported inc macro argument"
 336         .endif
 337
 338         .pushsection __ex_table,"a"
 339         .align  3
 340         .long   9999b, \abort
 341         .popsection
 342         .endr
 343         .endm
 344
 345 #endif  /* CONFIG_THUMB2_KERNEL */
 346
 347         .macro  strusr, reg, ptr, inc, cond=al, rept=1, abort=9001f
 348         usracc  str, \reg, \ptr, \inc, \cond, \rept, \abort
 349         .endm
 350
 351         .macro  ldrusr, reg, ptr, inc, cond=al, rept=1, abort=9001f
 352         usracc  ldr, \reg, \ptr, \inc, \cond, \rept, \abort
 353         .endm
 354
 355 /* Utility macro for declaring string literals */
 356         .macro  string name:req, string
 357         .type \name , #object
 358 \name:
 359         .asciz "\string"
 360         .size \name , . - \name
 361         .endm
 362
 363         .macro check_uaccess, addr:req, size:req, limit:req, tmp:req, bad:req
 364 #ifndef CONFIG_CPU_USE_DOMAINS
 365         adds    \tmp, \addr, #\size - 1
 366         sbcccs  \tmp, \tmp, \limit
 367         bcs     \bad
 368 #endif
 369         .endm
 370
 371 #endif /* __ASM_ASSEMBLER_H__ */