[SystemZ] Extend integer absolute selection
[oota-llvm.git] / test / CodeGen / SystemZ / spill-01.ll
index d48e9827f52f59b89c9a2b8a3aea80807347a5bd..c1f780c55d3c47219fcaa156856fd53ddc393c2e 100644 (file)
@@ -1,6 +1,7 @@
-; Test spilling using MVC.
+; Test spilling using MVC.  The tests here assume z10 register pressure,
+; without the high words being available.
 ;
-; RUN: llc < %s -mtriple=s390x-linux-gnu | FileCheck %s
+; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z10 | FileCheck %s
 
 declare void @foo()
 
@@ -28,7 +29,7 @@ declare void @foo()
 
 ; This function shouldn't spill anything
 define void @f1(i32 *%ptr0) {
-; CHECK: f1:
+; CHECK-LABEL: f1:
 ; CHECK: stmg
 ; CHECK: aghi %r15, -160
 ; CHECK-NOT: %r15
@@ -67,7 +68,7 @@ define void @f1(i32 *%ptr0) {
 ; Test a case where at least one i32 load and at least one i32 store
 ; need spills.
 define void @f2(i32 *%ptr0) {
-; CHECK: f2:
+; CHECK-LABEL: f2:
 ; CHECK: mvc [[OFFSET1:16[04]]](4,%r15), [[OFFSET2:[0-9]+]]({{%r[0-9]+}})
 ; CHECK: brasl %r14, foo@PLT
 ; CHECK: mvc [[OFFSET2]](4,{{%r[0-9]+}}), [[OFFSET1]](%r15)
@@ -109,7 +110,7 @@ define void @f2(i32 *%ptr0) {
 ; Test a case where at least one i64 load and at least one i64 store
 ; need spills.
 define void @f3(i64 *%ptr0) {
-; CHECK: f3:
+; CHECK-LABEL: f3:
 ; CHECK: mvc 160(8,%r15), [[OFFSET:[0-9]+]]({{%r[0-9]+}})
 ; CHECK: brasl %r14, foo@PLT
 ; CHECK: mvc [[OFFSET]](8,{{%r[0-9]+}}), 160(%r15)
@@ -154,7 +155,7 @@ define void @f3(i64 *%ptr0) {
 ; (and are at the time of writing), but it would really be better to use
 ; MVC for all 10.
 define void @f4(float *%ptr0) {
-; CHECK: f4:
+; CHECK-LABEL: f4:
 ; CHECK: mvc [[OFFSET1:16[04]]](4,%r15), [[OFFSET2:[0-9]+]]({{%r[0-9]+}})
 ; CHECK: brasl %r14, foo@PLT
 ; CHECK: mvc [[OFFSET2]](4,{{%r[0-9]+}}), [[OFFSET1]](%r15)
@@ -198,7 +199,7 @@ define void @f4(float *%ptr0) {
 
 ; Similarly for f64.
 define void @f5(double *%ptr0) {
-; CHECK: f5:
+; CHECK-LABEL: f5:
 ; CHECK: mvc 160(8,%r15), [[OFFSET:[0-9]+]]({{%r[0-9]+}})
 ; CHECK: brasl %r14, foo@PLT
 ; CHECK: mvc [[OFFSET]](8,{{%r[0-9]+}}), 160(%r15)
@@ -242,7 +243,7 @@ define void @f5(double *%ptr0) {
 
 ; Repeat f2 with atomic accesses.  We shouldn't use MVC here.
 define void @f6(i32 *%ptr0) {
-; CHECK: f6:
+; CHECK-LABEL: f6:
 ; CHECK-NOT: mvc
 ; CHECK: br %r14
   %ptr1 = getelementptr i32 *%ptr0, i64 2
@@ -281,7 +282,7 @@ define void @f6(i32 *%ptr0) {
 
 ; ...likewise volatile accesses.
 define void @f7(i32 *%ptr0) {
-; CHECK: f7:
+; CHECK-LABEL: f7:
 ; CHECK-NOT: mvc
 ; CHECK: br %r14
   %ptr1 = getelementptr i32 *%ptr0, i64 2
@@ -320,7 +321,7 @@ define void @f7(i32 *%ptr0) {
 
 ; Check that LRL and STRL are not converted.
 define void @f8() {
-; CHECK: f8:
+; CHECK-LABEL: f8:
 ; CHECK-NOT: mvc
 ; CHECK: br %r14
   %val0 = load i32 *@g0
@@ -352,7 +353,7 @@ define void @f8() {
 
 ; Likewise LGRL and STGRL.
 define void @f9() {
-; CHECK: f9:
+; CHECK-LABEL: f9:
 ; CHECK-NOT: mvc
 ; CHECK: br %r14
   %val0 = load i64 *@h0
@@ -388,7 +389,7 @@ define void @f9() {
 ; [FI0, FI1] -> [FI1, FI2], but applied it in the form FI0 -> FI1 -> FI2,
 ; so that both operands ended up being the same.
 define void @f10() {
-; CHECK: f10:
+; CHECK-LABEL: f10:
 ; CHECK: lgrl [[REG:%r[0-9]+]], h9
 ; CHECK: stg [[REG]], [[VAL9:[0-9]+]](%r15)
 ; CHECK: brasl %r14, foo@PLT
@@ -399,6 +400,7 @@ define void @f10() {
 ; CHECK: stgrl [[REG]], h8
 ; CHECK: br %r14
 entry:
+  %val8 = load volatile i64 *@h8
   %val0 = load volatile i64 *@h0
   %val1 = load volatile i64 *@h1
   %val2 = load volatile i64 *@h2
@@ -407,7 +409,6 @@ entry:
   %val5 = load volatile i64 *@h5
   %val6 = load volatile i64 *@h6
   %val7 = load volatile i64 *@h7
-  %val8 = load volatile i64 *@h8
   %val9 = load volatile i64 *@h9
 
   call void @foo()
@@ -459,7 +460,7 @@ skip:
 
 ; This used to generate a no-op MVC.  It is very sensitive to spill heuristics.
 define void @f11() {
-; CHECK: f11:
+; CHECK-LABEL: f11:
 ; CHECK-NOT: mvc [[OFFSET:[0-9]+]](8,%r15), [[OFFSET]](%r15)
 ; CHECK: br %r14
 entry: