MIR Parser: Implicit register verifier should accept unexpected implicit
[oota-llvm.git] / test / CodeGen / MIR / X86 / stack-object-operands.mir
index b1c078eb6a354d46b7d1f4bb9f4cda288d94db53..fce5bf717d1a71041ed932379bba3e58da5887d0 100644 (file)
@@ -29,20 +29,17 @@ fixedStack:
 stack:
   - { id: 0, name: b, size: 4, alignment: 4 }
   - { id: 1, size: 4, alignment: 4 }
-body:
-  # CHECK: name: entry
-  # CHECK: instructions:
-  # CHECK-NEXT: - '%0 = MOV32rm %fixed-stack.0, 1, _, 0, _'
-  # CHECK-NEXT: - 'MOV32mr %stack.0.b, 1, _, 0, _, %0'
-  # CHECK-NEXT: - 'MOV32mi %stack.1, 1, _, 0, _, 2'
-  # CHECK-NEXT: - '%1 = MOV32rm %stack.0.b, 1, _, 0, _'
-  - id:          0
-    name:        entry
-    instructions:
-      - '%0 = MOV32rm %fixed-stack.0, 1, _, 0, _'
-      - 'MOV32mr %stack.0.b, 1, _, 0, _, %0'
-      - 'MOV32mi %stack.1, 1, _, 0, _, 2'
-      - '%1 = MOV32rm %stack.0, 1, _, 0, _'
-      - '%eax = COPY %1'
-      - 'RETL %eax'
+body: |
+  ; CHECK: bb.0.entry:
+  ; CHECK-NEXT: %0 = MOV32rm %fixed-stack.0, 1, _, 0, _
+  ; CHECK-NEXT: MOV32mr %stack.0.b, 1, _, 0, _, %0
+  ; CHECK-NEXT: MOV32mi %stack.1, 1, _, 0, _, 2
+  ; CHECK-NEXT: %1 = MOV32rm %stack.0.b, 1, _, 0, _
+  bb.0.entry:
+    %0 = MOV32rm %fixed-stack.0, 1, _, 0, _
+    MOV32mr %stack.0.b, 1, _, 0, _, %0
+    MOV32mi %stack.1, 1, _, 0, _, 2
+    %1 = MOV32rm %stack.0, 1, _, 0, _
+    %eax = COPY %1
+    RETL %eax
 ...