utils/TableGen/X86RecognizableInstr.cpp

   1 //===- X86RecognizableInstr.cpp - Disassembler instruction spec --*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file is part of the X86 Disassembler Emitter.
  11 // It contains the implementation of a single recognizable instruction.
  12 // Documentation for the disassembler emitter in general can be found in
  13 //  X86DisasemblerEmitter.h.
  14 //
  15 //===----------------------------------------------------------------------===//
  16
  17 #include "X86RecognizableInstr.h"
  18 #include "X86DisassemblerShared.h"
  19 #include "X86ModRMFilters.h"
  20 #include "llvm/Support/ErrorHandling.h"
  21 #include <string>
  22
  23 using namespace llvm;
  24
  25 #define MRM_MAPPING     \
  26   MAP(C1, 33)           \
  27   MAP(C2, 34)           \
  28   MAP(C3, 35)           \
  29   MAP(C4, 36)           \
  30   MAP(C8, 37)           \
  31   MAP(C9, 38)           \
  32   MAP(CA, 39)           \
  33   MAP(CB, 40)           \
  34   MAP(E8, 41)           \
  35   MAP(F0, 42)           \
  36   MAP(F8, 45)           \
  37   MAP(F9, 46)           \
  38   MAP(D0, 47)           \
  39   MAP(D1, 48)           \
  40   MAP(D4, 49)           \
  41   MAP(D5, 50)           \
  42   MAP(D6, 51)           \
  43   MAP(D8, 52)           \
  44   MAP(D9, 53)           \
  45   MAP(DA, 54)           \
  46   MAP(DB, 55)           \
  47   MAP(DC, 56)           \
  48   MAP(DD, 57)           \
  49   MAP(DE, 58)           \
  50   MAP(DF, 59)
  51
  52 // A clone of X86 since we can't depend on something that is generated.
  53 namespace X86Local {
  54   enum {
  55     Pseudo      = 0,
  56     RawFrm      = 1,
  57     AddRegFrm   = 2,
  58     MRMDestReg  = 3,
  59     MRMDestMem  = 4,
  60     MRMSrcReg   = 5,
  61     MRMSrcMem   = 6,
  62     MRM0r = 16, MRM1r = 17, MRM2r = 18, MRM3r = 19,
  63     MRM4r = 20, MRM5r = 21, MRM6r = 22, MRM7r = 23,
  64     MRM0m = 24, MRM1m = 25, MRM2m = 26, MRM3m = 27,
  65     MRM4m = 28, MRM5m = 29, MRM6m = 30, MRM7m = 31,
  66     MRMInitReg  = 32,
  67     RawFrmImm8  = 43,
  68     RawFrmImm16 = 44,
  69 #define MAP(from, to) MRM_##from = to,
  70     MRM_MAPPING
  71 #undef MAP
  72     lastMRM
  73   };
  74
  75   enum {
  76     TB  = 1,
  77     REP = 2,
  78     D8 = 3, D9 = 4, DA = 5, DB = 6,
  79     DC = 7, DD = 8, DE = 9, DF = 10,
  80     XD = 11,  XS = 12,
  81     T8 = 13,  P_TA = 14,
  82     A6 = 15,  A7 = 16, T8XD = 17, T8XS = 18, TAXD = 19,
  83     XOP8 = 20, XOP9 = 21, XOPA = 22
  84   };
  85 }
  86
  87 // If rows are added to the opcode extension tables, then corresponding entries
  88 // must be added here.
  89 //
  90 // If the row corresponds to a single byte (i.e., 8f), then add an entry for
  91 // that byte to ONE_BYTE_EXTENSION_TABLES.
  92 //
  93 // If the row corresponds to two bytes where the first is 0f, add an entry for
  94 // the second byte to TWO_BYTE_EXTENSION_TABLES.
  95 //
  96 // If the row corresponds to some other set of bytes, you will need to modify
  97 // the code in RecognizableInstr::emitDecodePath() as well, and add new prefixes
  98 // to the X86 TD files, except in two cases: if the first two bytes of such a
  99 // new combination are 0f 38 or 0f 3a, you just have to add maps called
 100 // THREE_BYTE_38_EXTENSION_TABLES and THREE_BYTE_3A_EXTENSION_TABLES and add a
 101 // switch(Opcode) just below the case X86Local::T8: or case X86Local::TA: line
 102 // in RecognizableInstr::emitDecodePath().
 103
 104 #define ONE_BYTE_EXTENSION_TABLES \
 105   EXTENSION_TABLE(80)             \
 106   EXTENSION_TABLE(81)             \
 107   EXTENSION_TABLE(82)             \
 108   EXTENSION_TABLE(83)             \
 109   EXTENSION_TABLE(8f)             \
 110   EXTENSION_TABLE(c0)             \
 111   EXTENSION_TABLE(c1)             \
 112   EXTENSION_TABLE(c6)             \
 113   EXTENSION_TABLE(c7)             \
 114   EXTENSION_TABLE(d0)             \
 115   EXTENSION_TABLE(d1)             \
 116   EXTENSION_TABLE(d2)             \
 117   EXTENSION_TABLE(d3)             \
 118   EXTENSION_TABLE(f6)             \
 119   EXTENSION_TABLE(f7)             \
 120   EXTENSION_TABLE(fe)             \
 121   EXTENSION_TABLE(ff)
 122
 123 #define TWO_BYTE_EXTENSION_TABLES \
 124   EXTENSION_TABLE(00)             \
 125   EXTENSION_TABLE(01)             \
 126   EXTENSION_TABLE(0d)             \
 127   EXTENSION_TABLE(18)             \
 128   EXTENSION_TABLE(71)             \
 129   EXTENSION_TABLE(72)             \
 130   EXTENSION_TABLE(73)             \
 131   EXTENSION_TABLE(ae)             \
 132   EXTENSION_TABLE(ba)             \
 133   EXTENSION_TABLE(c7)
 134
 135 #define THREE_BYTE_38_EXTENSION_TABLES \
 136   EXTENSION_TABLE(F3)
 137
 138 #define XOP9_MAP_EXTENSION_TABLES \
 139   EXTENSION_TABLE(01)             \
 140   EXTENSION_TABLE(02)
 141
 142 using namespace X86Disassembler;
 143
 144 /// needsModRMForDecode - Indicates whether a particular instruction requires a
 145 ///   ModR/M byte for the instruction to be properly decoded.  For example, a
 146 ///   MRMDestReg instruction needs the Mod field in the ModR/M byte to be set to
 147 ///   0b11.
 148 ///
 149 /// @param form - The form of the instruction.
 150 /// @return     - true if the form implies that a ModR/M byte is required, false
 151 ///               otherwise.
 152 static bool needsModRMForDecode(uint8_t form) {
 153   if (form == X86Local::MRMDestReg    ||
 154      form == X86Local::MRMDestMem    ||
 155      form == X86Local::MRMSrcReg     ||
 156      form == X86Local::MRMSrcMem     ||
 157      (form >= X86Local::MRM0r && form <= X86Local::MRM7r) ||
 158      (form >= X86Local::MRM0m && form <= X86Local::MRM7m))
 159     return true;
 160   else
 161     return false;
 162 }
 163
 164 /// isRegFormat - Indicates whether a particular form requires the Mod field of
 165 ///   the ModR/M byte to be 0b11.
 166 ///
 167 /// @param form - The form of the instruction.
 168 /// @return     - true if the form implies that Mod must be 0b11, false
 169 ///               otherwise.
 170 static bool isRegFormat(uint8_t form) {
 171   if (form == X86Local::MRMDestReg ||
 172      form == X86Local::MRMSrcReg  ||
 173      (form >= X86Local::MRM0r && form <= X86Local::MRM7r))
 174     return true;
 175   else
 176     return false;
 177 }
 178
 179 /// byteFromBitsInit - Extracts a value at most 8 bits in width from a BitsInit.
 180 ///   Useful for switch statements and the like.
 181 ///
 182 /// @param init - A reference to the BitsInit to be decoded.
 183 /// @return     - The field, with the first bit in the BitsInit as the lowest
 184 ///               order bit.
 185 static uint8_t byteFromBitsInit(BitsInit &init) {
 186   int width = init.getNumBits();
 187
 188   assert(width <= 8 && "Field is too large for uint8_t!");
 189
 190   int     index;
 191   uint8_t mask = 0x01;
 192
 193   uint8_t ret = 0;
 194
 195   for (index = 0; index < width; index++) {
 196     if (static_cast<BitInit*>(init.getBit(index))->getValue())
 197       ret |= mask;
 198
 199     mask <<= 1;
 200   }
 201
 202   return ret;
 203 }
 204
 205 /// byteFromRec - Extract a value at most 8 bits in with from a Record given the
 206 ///   name of the field.
 207 ///
 208 /// @param rec  - The record from which to extract the value.
 209 /// @param name - The name of the field in the record.
 210 /// @return     - The field, as translated by byteFromBitsInit().
 211 static uint8_t byteFromRec(const Record* rec, const std::string &name) {
 212   BitsInit* bits = rec->getValueAsBitsInit(name);
 213   return byteFromBitsInit(*bits);
 214 }
 215
 216 RecognizableInstr::RecognizableInstr(DisassemblerTables &tables,
 217                                      const CodeGenInstruction &insn,
 218                                      InstrUID uid) {
 219   UID = uid;
 220
 221   Rec = insn.TheDef;
 222   Name = Rec->getName();
 223   Spec = &tables.specForUID(UID);
 224
 225   if (!Rec->isSubClassOf("X86Inst")) {
 226     ShouldBeEmitted = false;
 227     return;
 228   }
 229
 230   Prefix   = byteFromRec(Rec, "Prefix");
 231   Opcode   = byteFromRec(Rec, "Opcode");
 232   Form     = byteFromRec(Rec, "FormBits");
 233   SegOvr   = byteFromRec(Rec, "SegOvrBits");
 234
 235   HasOpSizePrefix  = Rec->getValueAsBit("hasOpSizePrefix");
 236   HasAdSizePrefix  = Rec->getValueAsBit("hasAdSizePrefix");
 237   HasREX_WPrefix   = Rec->getValueAsBit("hasREX_WPrefix");
 238   HasVEXPrefix     = Rec->getValueAsBit("hasVEXPrefix");
 239   HasVEX_4VPrefix  = Rec->getValueAsBit("hasVEX_4VPrefix");
 240   HasVEX_4VOp3Prefix = Rec->getValueAsBit("hasVEX_4VOp3Prefix");
 241   HasVEX_WPrefix   = Rec->getValueAsBit("hasVEX_WPrefix");
 242   HasMemOp4Prefix  = Rec->getValueAsBit("hasMemOp4Prefix");
 243   IgnoresVEX_L     = Rec->getValueAsBit("ignoresVEX_L");
 244   HasEVEXPrefix    = Rec->getValueAsBit("hasEVEXPrefix");
 245   HasEVEX_L2Prefix = Rec->getValueAsBit("hasEVEX_L2");
 246   HasEVEX_K        = Rec->getValueAsBit("hasEVEX_K");
 247   HasEVEX_B        = Rec->getValueAsBit("hasEVEX_B");
 248   HasLockPrefix    = Rec->getValueAsBit("hasLockPrefix");
 249   IsCodeGenOnly    = Rec->getValueAsBit("isCodeGenOnly");
 250
 251   Name      = Rec->getName();
 252   AsmString = Rec->getValueAsString("AsmString");
 253
 254   Operands = &insn.Operands.OperandList;
 255
 256   IsSSE            = (HasOpSizePrefix && (Name.find("16") == Name.npos)) ||
 257                      (Name.find("CRC32") != Name.npos);
 258   HasFROperands    = hasFROperands();
 259   HasVEX_LPrefix   = Rec->getValueAsBit("hasVEX_L");
 260
 261   // Check for 64-bit inst which does not require REX
 262   Is32Bit = false;
 263   Is64Bit = false;
 264   // FIXME: Is there some better way to check for In64BitMode?
 265   std::vector<Record*> Predicates = Rec->getValueAsListOfDefs("Predicates");
 266   for (unsigned i = 0, e = Predicates.size(); i != e; ++i) {
 267     if (Predicates[i]->getName().find("32Bit") != Name.npos) {
 268       Is32Bit = true;
 269       break;
 270     }
 271     if (Predicates[i]->getName().find("64Bit") != Name.npos) {
 272       Is64Bit = true;
 273       break;
 274     }
 275   }
 276   // FIXME: These instructions aren't marked as 64-bit in any way
 277   Is64Bit |= Rec->getName() == "JMP64pcrel32" ||
 278              Rec->getName() == "MASKMOVDQU64" ||
 279              Rec->getName() == "POPFS64" ||
 280              Rec->getName() == "POPGS64" ||
 281              Rec->getName() == "PUSHFS64" ||
 282              Rec->getName() == "PUSHGS64" ||
 283              Rec->getName() == "REX64_PREFIX" ||
 284              Rec->getName().find("MOV64") != Name.npos ||
 285              Rec->getName().find("PUSH64") != Name.npos ||
 286              Rec->getName().find("POP64") != Name.npos;
 287
 288   ShouldBeEmitted  = true;
 289 }
 290
 291 void RecognizableInstr::processInstr(DisassemblerTables &tables,
 292                                      const CodeGenInstruction &insn,
 293                                      InstrUID uid)
 294 {
 295   // Ignore "asm parser only" instructions.
 296   if (insn.TheDef->getValueAsBit("isAsmParserOnly"))
 297     return;
 298
 299   RecognizableInstr recogInstr(tables, insn, uid);
 300
 301   recogInstr.emitInstructionSpecifier(tables);
 302
 303   if (recogInstr.shouldBeEmitted())
 304     recogInstr.emitDecodePath(tables);
 305 }
 306
 307 #define EVEX_KB(n) (HasEVEX_K && HasEVEX_B? n##_K_B : \
 308                     (HasEVEX_K? n##_K : (HasEVEX_B ? n##_B : n)))
 309
 310 InstructionContext RecognizableInstr::insnContext() const {
 311   InstructionContext insnContext;
 312
 313   if (HasEVEXPrefix) {
 314     if (HasVEX_LPrefix && HasEVEX_L2Prefix) {
 315       errs() << "Don't support VEX.L if EVEX_L2 is enabled: " << Name << "\n";
 316       llvm_unreachable("Don't support VEX.L if EVEX_L2 is enabled");
 317     }
 318     // VEX_L & VEX_W
 319     if (HasVEX_LPrefix && HasVEX_WPrefix) {
 320       if (HasOpSizePrefix)
 321         insnContext = EVEX_KB(IC_EVEX_L_W_OPSIZE);
 322       else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 323         insnContext = EVEX_KB(IC_EVEX_L_W_XS);
 324       else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 325                Prefix == X86Local::TAXD)
 326         insnContext = EVEX_KB(IC_EVEX_L_W_XD);
 327       else
 328         insnContext = EVEX_KB(IC_EVEX_L_W);
 329     } else if (HasVEX_LPrefix) {
 330       // VEX_L
 331       if (HasOpSizePrefix)
 332         insnContext = EVEX_KB(IC_EVEX_L_OPSIZE);
 333       else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 334         insnContext = EVEX_KB(IC_EVEX_L_XS);
 335       else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 336                Prefix == X86Local::TAXD)
 337         insnContext = EVEX_KB(IC_EVEX_L_XD);
 338       else
 339         insnContext = EVEX_KB(IC_EVEX_L);
 340     }
 341     else if (HasEVEX_L2Prefix && HasVEX_WPrefix) {
 342       // EVEX_L2 & VEX_W
 343       if (HasOpSizePrefix)
 344         insnContext = EVEX_KB(IC_EVEX_L2_W_OPSIZE);
 345       else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 346         insnContext = EVEX_KB(IC_EVEX_L2_W_XS);
 347       else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 348                Prefix == X86Local::TAXD)
 349         insnContext = EVEX_KB(IC_EVEX_L2_W_XD);
 350       else
 351         insnContext = EVEX_KB(IC_EVEX_L2_W);
 352     } else if (HasEVEX_L2Prefix) {
 353       // EVEX_L2
 354       if (HasOpSizePrefix)
 355         insnContext = EVEX_KB(IC_EVEX_L2_OPSIZE);
 356       else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 357           Prefix == X86Local::TAXD)
 358         insnContext = EVEX_KB(IC_EVEX_L2_XD);
 359       else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 360         insnContext = EVEX_KB(IC_EVEX_L2_XS);
 361       else
 362         insnContext = EVEX_KB(IC_EVEX_L2);
 363     }
 364     else if (HasVEX_WPrefix) {
 365       // VEX_W
 366       if (HasOpSizePrefix)
 367         insnContext = EVEX_KB(IC_EVEX_W_OPSIZE);
 368       else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 369         insnContext = EVEX_KB(IC_EVEX_W_XS);
 370       else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 371                Prefix == X86Local::TAXD)
 372         insnContext = EVEX_KB(IC_EVEX_W_XD);
 373       else
 374         insnContext = EVEX_KB(IC_EVEX_W);
 375     }
 376     // No L, no W
 377     else if (HasOpSizePrefix)
 378       insnContext = EVEX_KB(IC_EVEX_OPSIZE);
 379     else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 380              Prefix == X86Local::TAXD)
 381       insnContext = EVEX_KB(IC_EVEX_XD);
 382     else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 383       insnContext = EVEX_KB(IC_EVEX_XS);
 384     else
 385       insnContext = EVEX_KB(IC_EVEX);
 386     /// eof EVEX
 387   } else if (HasVEX_4VPrefix || HasVEX_4VOp3Prefix|| HasVEXPrefix) {
 388     if (HasVEX_LPrefix && HasVEX_WPrefix) {
 389       if (HasOpSizePrefix)
 390         insnContext = IC_VEX_L_W_OPSIZE;
 391       else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 392         insnContext = IC_VEX_L_W_XS;
 393       else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 394                Prefix == X86Local::TAXD)
 395         insnContext = IC_VEX_L_W_XD;
 396       else
 397         insnContext = IC_VEX_L_W;
 398     } else if (HasOpSizePrefix && HasVEX_LPrefix)
 399       insnContext = IC_VEX_L_OPSIZE;
 400     else if (HasOpSizePrefix && HasVEX_WPrefix)
 401       insnContext = IC_VEX_W_OPSIZE;
 402     else if (HasOpSizePrefix)
 403       insnContext = IC_VEX_OPSIZE;
 404     else if (HasVEX_LPrefix &&
 405              (Prefix == X86Local::XS || Prefix == X86Local::T8XS))
 406       insnContext = IC_VEX_L_XS;
 407     else if (HasVEX_LPrefix && (Prefix == X86Local::XD ||
 408                                 Prefix == X86Local::T8XD ||
 409                                 Prefix == X86Local::TAXD))
 410       insnContext = IC_VEX_L_XD;
 411     else if (HasVEX_WPrefix &&
 412              (Prefix == X86Local::XS || Prefix == X86Local::T8XS))
 413       insnContext = IC_VEX_W_XS;
 414     else if (HasVEX_WPrefix && (Prefix == X86Local::XD ||
 415                                 Prefix == X86Local::T8XD ||
 416                                 Prefix == X86Local::TAXD))
 417       insnContext = IC_VEX_W_XD;
 418     else if (HasVEX_WPrefix)
 419       insnContext = IC_VEX_W;
 420     else if (HasVEX_LPrefix)
 421       insnContext = IC_VEX_L;
 422     else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 423              Prefix == X86Local::TAXD)
 424       insnContext = IC_VEX_XD;
 425     else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 426       insnContext = IC_VEX_XS;
 427     else
 428       insnContext = IC_VEX;
 429   } else if (Is64Bit || HasREX_WPrefix) {
 430     if (HasREX_WPrefix && HasOpSizePrefix)
 431       insnContext = IC_64BIT_REXW_OPSIZE;
 432     else if (HasOpSizePrefix && (Prefix == X86Local::XD ||
 433                                  Prefix == X86Local::T8XD ||
 434                                  Prefix == X86Local::TAXD))
 435       insnContext = IC_64BIT_XD_OPSIZE;
 436     else if (HasOpSizePrefix &&
 437              (Prefix == X86Local::XS || Prefix == X86Local::T8XS))
 438       insnContext = IC_64BIT_XS_OPSIZE;
 439     else if (HasOpSizePrefix)
 440       insnContext = IC_64BIT_OPSIZE;
 441     else if (HasAdSizePrefix)
 442       insnContext = IC_64BIT_ADSIZE;
 443     else if (HasREX_WPrefix &&
 444              (Prefix == X86Local::XS || Prefix == X86Local::T8XS))
 445       insnContext = IC_64BIT_REXW_XS;
 446     else if (HasREX_WPrefix && (Prefix == X86Local::XD ||
 447                                 Prefix == X86Local::T8XD ||
 448                                 Prefix == X86Local::TAXD))
 449       insnContext = IC_64BIT_REXW_XD;
 450     else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 451              Prefix == X86Local::TAXD)
 452       insnContext = IC_64BIT_XD;
 453     else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS)
 454       insnContext = IC_64BIT_XS;
 455     else if (HasREX_WPrefix)
 456       insnContext = IC_64BIT_REXW;
 457     else
 458       insnContext = IC_64BIT;
 459   } else {
 460     if (HasOpSizePrefix && (Prefix == X86Local::XD ||
 461                             Prefix == X86Local::T8XD ||
 462                             Prefix == X86Local::TAXD))
 463       insnContext = IC_XD_OPSIZE;
 464     else if (HasOpSizePrefix &&
 465              (Prefix == X86Local::XS || Prefix == X86Local::T8XS))
 466       insnContext = IC_XS_OPSIZE;
 467     else if (HasOpSizePrefix)
 468       insnContext = IC_OPSIZE;
 469     else if (HasAdSizePrefix)
 470       insnContext = IC_ADSIZE;
 471     else if (Prefix == X86Local::XD || Prefix == X86Local::T8XD ||
 472              Prefix == X86Local::TAXD)
 473       insnContext = IC_XD;
 474     else if (Prefix == X86Local::XS || Prefix == X86Local::T8XS ||
 475              Prefix == X86Local::REP)
 476       insnContext = IC_XS;
 477     else
 478       insnContext = IC;
 479   }
 480
 481   return insnContext;
 482 }
 483
 484 RecognizableInstr::filter_ret RecognizableInstr::filter() const {
 485   ///////////////////
 486   // FILTER_STRONG
 487   //
 488
 489   // Filter out intrinsics
 490
 491   assert(Rec->isSubClassOf("X86Inst") && "Can only filter X86 instructions");
 492
 493   if (Form == X86Local::Pseudo ||
 494       (IsCodeGenOnly && Name.find("_REV") == Name.npos &&
 495        Name.find("INC32") == Name.npos && Name.find("DEC32") == Name.npos))
 496     return FILTER_STRONG;
 497
 498
 499   // Filter out artificial instructions but leave in the LOCK_PREFIX so it is
 500   // printed as a separate "instruction".
 501
 502   if (Name.find("_Int") != Name.npos       ||
 503       Name.find("Int_") != Name.npos)
 504     return FILTER_STRONG;
 505
 506   // Filter out instructions with segment override prefixes.
 507   // They're too messy to handle now and we'll special case them if needed.
 508
 509   if (SegOvr)
 510     return FILTER_STRONG;
 511
 512
 513   /////////////////
 514   // FILTER_WEAK
 515   //
 516
 517
 518   // Filter out instructions with a LOCK prefix;
 519   //   prefer forms that do not have the prefix
 520   if (HasLockPrefix)
 521     return FILTER_WEAK;
 522
 523   // Filter out alternate forms of AVX instructions
 524   if (Name.find("_alt") != Name.npos ||
 525       Name.find("XrYr") != Name.npos ||
 526       (Name.find("r64r") != Name.npos && Name.find("r64r64") == Name.npos) ||
 527       Name.find("_64mr") != Name.npos ||
 528       Name.find("Xrr") != Name.npos ||
 529       Name.find("rr64") != Name.npos)
 530     return FILTER_WEAK;
 531
 532   // Special cases.
 533
 534   if (Name.find("MOV") != Name.npos && Name.find("r0") != Name.npos)
 535     return FILTER_WEAK;
 536   if (Name.find("MOVZ") != Name.npos && Name.find("MOVZX") == Name.npos &&
 537       Name != "MOVZPQILo2PQIrr")
 538     return FILTER_WEAK;
 539   if (Name.find("Fs") != Name.npos)
 540     return FILTER_WEAK;
 541   if (Name == "PUSH64i16"         ||
 542       Name == "MOVPQI2QImr"       ||
 543       Name == "VMOVPQI2QImr"      ||
 544       Name == "VMASKMOVDQU64"     ||
 545       Name == "VEXTRACTPSrr64")
 546     return FILTER_WEAK;
 547
 548   // XACQUIRE and XRELEASE reuse REPNE and REP respectively.
 549   // For now, just prefer the REP versions.
 550   if (Name == "XACQUIRE_PREFIX" ||
 551       Name == "XRELEASE_PREFIX")
 552     return FILTER_WEAK;
 553
 554   if (HasFROperands && Name.find("MOV") != Name.npos &&
 555      ((Name.find("2") != Name.npos && Name.find("32") == Name.npos) ||
 556       (Name.find("to") != Name.npos)))
 557     return FILTER_STRONG;
 558
 559   return FILTER_NORMAL;
 560 }
 561
 562 bool RecognizableInstr::hasFROperands() const {
 563   const std::vector<CGIOperandList::OperandInfo> &OperandList = *Operands;
 564   unsigned numOperands = OperandList.size();
 565
 566   for (unsigned operandIndex = 0; operandIndex < numOperands; ++operandIndex) {
 567     const std::string &recName = OperandList[operandIndex].Rec->getName();
 568
 569     if (recName.find("FR") != recName.npos)
 570       return true;
 571   }
 572   return false;
 573 }
 574
 575 void RecognizableInstr::handleOperand(bool optional, unsigned &operandIndex,
 576                                       unsigned &physicalOperandIndex,
 577                                       unsigned &numPhysicalOperands,
 578                                       const unsigned *operandMapping,
 579                                       OperandEncoding (*encodingFromString)
 580                                         (const std::string&,
 581                                          bool hasOpSizePrefix)) {
 582   if (optional) {
 583     if (physicalOperandIndex >= numPhysicalOperands)
 584       return;
 585   } else {
 586     assert(physicalOperandIndex < numPhysicalOperands);
 587   }
 588
 589   while (operandMapping[operandIndex] != operandIndex) {
 590     Spec->operands[operandIndex].encoding = ENCODING_DUP;
 591     Spec->operands[operandIndex].type =
 592       (OperandType)(TYPE_DUP0 + operandMapping[operandIndex]);
 593     ++operandIndex;
 594   }
 595
 596   const std::string &typeName = (*Operands)[operandIndex].Rec->getName();
 597
 598   Spec->operands[operandIndex].encoding = encodingFromString(typeName,
 599                                                               HasOpSizePrefix);
 600   Spec->operands[operandIndex].type = typeFromString(typeName,
 601                                                      IsSSE,
 602                                                      HasREX_WPrefix,
 603                                                      HasOpSizePrefix);
 604
 605   ++operandIndex;
 606   ++physicalOperandIndex;
 607 }
 608
 609 void RecognizableInstr::emitInstructionSpecifier(DisassemblerTables &tables) {
 610   Spec->name       = Name;
 611
 612   if (!ShouldBeEmitted)
 613     return;
 614
 615   switch (filter()) {
 616   case FILTER_WEAK:
 617     Spec->filtered = true;
 618     break;
 619   case FILTER_STRONG:
 620     ShouldBeEmitted = false;
 621     return;
 622   case FILTER_NORMAL:
 623     break;
 624   }
 625
 626   Spec->insnContext = insnContext();
 627
 628   const std::vector<CGIOperandList::OperandInfo> &OperandList = *Operands;
 629
 630   unsigned numOperands = OperandList.size();
 631   unsigned numPhysicalOperands = 0;
 632
 633   // operandMapping maps from operands in OperandList to their originals.
 634   // If operandMapping[i] != i, then the entry is a duplicate.
 635   unsigned operandMapping[X86_MAX_OPERANDS];
 636   assert(numOperands <= X86_MAX_OPERANDS && "X86_MAX_OPERANDS is not large enough");
 637
 638   for (unsigned operandIndex = 0; operandIndex < numOperands; ++operandIndex) {
 639     if (OperandList[operandIndex].Constraints.size()) {
 640       const CGIOperandList::ConstraintInfo &Constraint =
 641         OperandList[operandIndex].Constraints[0];
 642       if (Constraint.isTied()) {
 643         operandMapping[operandIndex] = operandIndex;
 644         operandMapping[Constraint.getTiedOperand()] = operandIndex;
 645       } else {
 646         ++numPhysicalOperands;
 647         operandMapping[operandIndex] = operandIndex;
 648       }
 649     } else {
 650       ++numPhysicalOperands;
 651       operandMapping[operandIndex] = operandIndex;
 652     }
 653   }
 654
 655 #define HANDLE_OPERAND(class)               \
 656   handleOperand(false,                      \
 657                 operandIndex,               \
 658                 physicalOperandIndex,       \
 659                 numPhysicalOperands,        \
 660                 operandMapping,             \
 661                 class##EncodingFromString);
 662
 663 #define HANDLE_OPTIONAL(class)              \
 664   handleOperand(true,                       \
 665                 operandIndex,               \
 666                 physicalOperandIndex,       \
 667                 numPhysicalOperands,        \
 668                 operandMapping,             \
 669                 class##EncodingFromString);
 670
 671   // operandIndex should always be < numOperands
 672   unsigned operandIndex = 0;
 673   // physicalOperandIndex should always be < numPhysicalOperands
 674   unsigned physicalOperandIndex = 0;
 675
 676   switch (Form) {
 677   case X86Local::RawFrm:
 678     // Operand 1 (optional) is an address or immediate.
 679     // Operand 2 (optional) is an immediate.
 680     assert(numPhysicalOperands <= 2 &&
 681            "Unexpected number of operands for RawFrm");
 682     HANDLE_OPTIONAL(relocation)
 683     HANDLE_OPTIONAL(immediate)
 684     break;
 685   case X86Local::AddRegFrm:
 686     // Operand 1 is added to the opcode.
 687     // Operand 2 (optional) is an address.
 688     assert(numPhysicalOperands >= 1 && numPhysicalOperands <= 2 &&
 689            "Unexpected number of operands for AddRegFrm");
 690     HANDLE_OPERAND(opcodeModifier)
 691     HANDLE_OPTIONAL(relocation)
 692     break;
 693   case X86Local::MRMDestReg:
 694     // Operand 1 is a register operand in the R/M field.
 695     // Operand 2 is a register operand in the Reg/Opcode field.
 696     // - In AVX, there is a register operand in the VEX.vvvv field here -
 697     // Operand 3 (optional) is an immediate.
 698     if (HasVEX_4VPrefix)
 699       assert(numPhysicalOperands >= 3 && numPhysicalOperands <= 4 &&
 700              "Unexpected number of operands for MRMDestRegFrm with VEX_4V");
 701     else
 702       assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 703              "Unexpected number of operands for MRMDestRegFrm");
 704
 705     HANDLE_OPERAND(rmRegister)
 706
 707     if (HasVEX_4VPrefix)
 708       // FIXME: In AVX, the register below becomes the one encoded
 709       // in ModRMVEX and the one above the one in the VEX.VVVV field
 710       HANDLE_OPERAND(vvvvRegister)
 711
 712     HANDLE_OPERAND(roRegister)
 713     HANDLE_OPTIONAL(immediate)
 714     break;
 715   case X86Local::MRMDestMem:
 716     // Operand 1 is a memory operand (possibly SIB-extended)
 717     // Operand 2 is a register operand in the Reg/Opcode field.
 718     // - In AVX, there is a register operand in the VEX.vvvv field here -
 719     // Operand 3 (optional) is an immediate.
 720     if (HasVEX_4VPrefix)
 721       assert(numPhysicalOperands >= 3 && numPhysicalOperands <= 4 &&
 722              "Unexpected number of operands for MRMDestMemFrm with VEX_4V");
 723     else
 724       assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 725              "Unexpected number of operands for MRMDestMemFrm");
 726     HANDLE_OPERAND(memory)
 727
 728     if (HasEVEX_K)
 729       HANDLE_OPERAND(writemaskRegister)
 730
 731     if (HasVEX_4VPrefix)
 732       // FIXME: In AVX, the register below becomes the one encoded
 733       // in ModRMVEX and the one above the one in the VEX.VVVV field
 734       HANDLE_OPERAND(vvvvRegister)
 735
 736     HANDLE_OPERAND(roRegister)
 737     HANDLE_OPTIONAL(immediate)
 738     break;
 739   case X86Local::MRMSrcReg:
 740     // Operand 1 is a register operand in the Reg/Opcode field.
 741     // Operand 2 is a register operand in the R/M field.
 742     // - In AVX, there is a register operand in the VEX.vvvv field here -
 743     // Operand 3 (optional) is an immediate.
 744     // Operand 4 (optional) is an immediate.
 745
 746     if (HasVEX_4VPrefix || HasVEX_4VOp3Prefix)
 747       assert(numPhysicalOperands >= 3 && numPhysicalOperands <= 5 &&
 748              "Unexpected number of operands for MRMSrcRegFrm with VEX_4V");
 749     else
 750       assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 4 &&
 751              "Unexpected number of operands for MRMSrcRegFrm");
 752
 753     HANDLE_OPERAND(roRegister)
 754
 755     if (HasEVEX_K)
 756       HANDLE_OPERAND(writemaskRegister)
 757
 758     if (HasVEX_4VPrefix)
 759       // FIXME: In AVX, the register below becomes the one encoded
 760       // in ModRMVEX and the one above the one in the VEX.VVVV field
 761       HANDLE_OPERAND(vvvvRegister)
 762
 763     if (HasMemOp4Prefix)
 764       HANDLE_OPERAND(immediate)
 765
 766     HANDLE_OPERAND(rmRegister)
 767
 768     if (HasVEX_4VOp3Prefix)
 769       HANDLE_OPERAND(vvvvRegister)
 770
 771     if (!HasMemOp4Prefix)
 772       HANDLE_OPTIONAL(immediate)
 773     HANDLE_OPTIONAL(immediate) // above might be a register in 7:4
 774     HANDLE_OPTIONAL(immediate)
 775     break;
 776   case X86Local::MRMSrcMem:
 777     // Operand 1 is a register operand in the Reg/Opcode field.
 778     // Operand 2 is a memory operand (possibly SIB-extended)
 779     // - In AVX, there is a register operand in the VEX.vvvv field here -
 780     // Operand 3 (optional) is an immediate.
 781
 782     if (HasVEX_4VPrefix || HasVEX_4VOp3Prefix)
 783       assert(numPhysicalOperands >= 3 && numPhysicalOperands <= 5 &&
 784              "Unexpected number of operands for MRMSrcMemFrm with VEX_4V");
 785     else
 786       assert(numPhysicalOperands >= 2 && numPhysicalOperands <= 3 &&
 787              "Unexpected number of operands for MRMSrcMemFrm");
 788
 789     HANDLE_OPERAND(roRegister)
 790
 791     if (HasEVEX_K)
 792       HANDLE_OPERAND(writemaskRegister)
 793
 794     if (HasVEX_4VPrefix)
 795       // FIXME: In AVX, the register below becomes the one encoded
 796       // in ModRMVEX and the one above the one in the VEX.VVVV field
 797       HANDLE_OPERAND(vvvvRegister)
 798
 799     if (HasMemOp4Prefix)
 800       HANDLE_OPERAND(immediate)
 801
 802     HANDLE_OPERAND(memory)
 803
 804     if (HasVEX_4VOp3Prefix)
 805       HANDLE_OPERAND(vvvvRegister)
 806
 807     if (!HasMemOp4Prefix)
 808       HANDLE_OPTIONAL(immediate)
 809     HANDLE_OPTIONAL(immediate) // above might be a register in 7:4
 810     break;
 811   case X86Local::MRM0r:
 812   case X86Local::MRM1r:
 813   case X86Local::MRM2r:
 814   case X86Local::MRM3r:
 815   case X86Local::MRM4r:
 816   case X86Local::MRM5r:
 817   case X86Local::MRM6r:
 818   case X86Local::MRM7r:
 819     {
 820       // Operand 1 is a register operand in the R/M field.
 821       // Operand 2 (optional) is an immediate or relocation.
 822       // Operand 3 (optional) is an immediate.
 823       unsigned kOp = (HasEVEX_K) ? 1:0;
 824       unsigned Op4v = (HasVEX_4VPrefix) ? 1:0;
 825       if (numPhysicalOperands > 3 + kOp + Op4v)
 826         llvm_unreachable("Unexpected number of operands for MRMnr");
 827     }
 828     if (HasVEX_4VPrefix)
 829       HANDLE_OPERAND(vvvvRegister)
 830
 831     if (HasEVEX_K)
 832       HANDLE_OPERAND(writemaskRegister)
 833     HANDLE_OPTIONAL(rmRegister)
 834     HANDLE_OPTIONAL(relocation)
 835     HANDLE_OPTIONAL(immediate)
 836     break;
 837   case X86Local::MRM0m:
 838   case X86Local::MRM1m:
 839   case X86Local::MRM2m:
 840   case X86Local::MRM3m:
 841   case X86Local::MRM4m:
 842   case X86Local::MRM5m:
 843   case X86Local::MRM6m:
 844   case X86Local::MRM7m:
 845     {
 846       // Operand 1 is a memory operand (possibly SIB-extended)
 847       // Operand 2 (optional) is an immediate or relocation.
 848       unsigned kOp = (HasEVEX_K) ? 1:0;
 849       unsigned Op4v = (HasVEX_4VPrefix) ? 1:0;
 850       if (numPhysicalOperands < 1 + kOp + Op4v ||
 851           numPhysicalOperands > 2 + kOp + Op4v)
 852         llvm_unreachable("Unexpected number of operands for MRMnm");
 853     }
 854     if (HasVEX_4VPrefix)
 855       HANDLE_OPERAND(vvvvRegister)
 856     if (HasEVEX_K)
 857       HANDLE_OPERAND(writemaskRegister)
 858     HANDLE_OPERAND(memory)
 859     HANDLE_OPTIONAL(relocation)
 860     break;
 861   case X86Local::RawFrmImm8:
 862     // operand 1 is a 16-bit immediate
 863     // operand 2 is an 8-bit immediate
 864     assert(numPhysicalOperands == 2 &&
 865            "Unexpected number of operands for X86Local::RawFrmImm8");
 866     HANDLE_OPERAND(immediate)
 867     HANDLE_OPERAND(immediate)
 868     break;
 869   case X86Local::RawFrmImm16:
 870     // operand 1 is a 16-bit immediate
 871     // operand 2 is a 16-bit immediate
 872     HANDLE_OPERAND(immediate)
 873     HANDLE_OPERAND(immediate)
 874     break;
 875   case X86Local::MRM_F8:
 876     if (Opcode == 0xc6) {
 877       assert(numPhysicalOperands == 1 &&
 878              "Unexpected number of operands for X86Local::MRM_F8");
 879       HANDLE_OPERAND(immediate)
 880     } else if (Opcode == 0xc7) {
 881       assert(numPhysicalOperands == 1 &&
 882              "Unexpected number of operands for X86Local::MRM_F8");
 883       HANDLE_OPERAND(relocation)
 884     }
 885     break;
 886   case X86Local::MRMInitReg:
 887     // Ignored.
 888     break;
 889   }
 890
 891   #undef HANDLE_OPERAND
 892   #undef HANDLE_OPTIONAL
 893 }
 894
 895 void RecognizableInstr::emitDecodePath(DisassemblerTables &tables) const {
 896   // Special cases where the LLVM tables are not complete
 897
 898 #define MAP(from, to)                     \
 899   case X86Local::MRM_##from:              \
 900     filter = new ExactFilter(0x##from);   \
 901     break;
 902
 903   OpcodeType    opcodeType  = (OpcodeType)-1;
 904
 905   ModRMFilter*  filter      = NULL;
 906   uint8_t       opcodeToSet = 0;
 907
 908   switch (Prefix) {
 909   default: llvm_unreachable("Invalid prefix!");
 910   // Extended two-byte opcodes can start with f2 0f, f3 0f, or 0f
 911   case X86Local::XD:
 912   case X86Local::XS:
 913   case X86Local::TB:
 914     opcodeType = TWOBYTE;
 915
 916     switch (Opcode) {
 917     default:
 918       if (needsModRMForDecode(Form))
 919         filter = new ModFilter(isRegFormat(Form));
 920       else
 921         filter = new DumbFilter();
 922       break;
 923 #define EXTENSION_TABLE(n) case 0x##n:
 924     TWO_BYTE_EXTENSION_TABLES
 925 #undef EXTENSION_TABLE
 926       switch (Form) {
 927       default:
 928         llvm_unreachable("Unhandled two-byte extended opcode");
 929       case X86Local::MRM0r:
 930       case X86Local::MRM1r:
 931       case X86Local::MRM2r:
 932       case X86Local::MRM3r:
 933       case X86Local::MRM4r:
 934       case X86Local::MRM5r:
 935       case X86Local::MRM6r:
 936       case X86Local::MRM7r:
 937         filter = new ExtendedFilter(true, Form - X86Local::MRM0r);
 938         break;
 939       case X86Local::MRM0m:
 940       case X86Local::MRM1m:
 941       case X86Local::MRM2m:
 942       case X86Local::MRM3m:
 943       case X86Local::MRM4m:
 944       case X86Local::MRM5m:
 945       case X86Local::MRM6m:
 946       case X86Local::MRM7m:
 947         filter = new ExtendedFilter(false, Form - X86Local::MRM0m);
 948         break;
 949       MRM_MAPPING
 950       } // switch (Form)
 951       break;
 952     } // switch (Opcode)
 953     opcodeToSet = Opcode;
 954     break;
 955   case X86Local::T8:
 956   case X86Local::T8XD:
 957   case X86Local::T8XS:
 958     opcodeType = THREEBYTE_38;
 959     switch (Opcode) {
 960     default:
 961       if (needsModRMForDecode(Form))
 962         filter = new ModFilter(isRegFormat(Form));
 963       else
 964         filter = new DumbFilter();
 965       break;
 966 #define EXTENSION_TABLE(n) case 0x##n:
 967     THREE_BYTE_38_EXTENSION_TABLES
 968 #undef EXTENSION_TABLE
 969       switch (Form) {
 970       default:
 971         llvm_unreachable("Unhandled two-byte extended opcode");
 972       case X86Local::MRM0r:
 973       case X86Local::MRM1r:
 974       case X86Local::MRM2r:
 975       case X86Local::MRM3r:
 976       case X86Local::MRM4r:
 977       case X86Local::MRM5r:
 978       case X86Local::MRM6r:
 979       case X86Local::MRM7r:
 980         filter = new ExtendedFilter(true, Form - X86Local::MRM0r);
 981         break;
 982       case X86Local::MRM0m:
 983       case X86Local::MRM1m:
 984       case X86Local::MRM2m:
 985       case X86Local::MRM3m:
 986       case X86Local::MRM4m:
 987       case X86Local::MRM5m:
 988       case X86Local::MRM6m:
 989       case X86Local::MRM7m:
 990         filter = new ExtendedFilter(false, Form - X86Local::MRM0m);
 991         break;
 992       MRM_MAPPING
 993       } // switch (Form)
 994       break;
 995     } // switch (Opcode)
 996     opcodeToSet = Opcode;
 997     break;
 998   case X86Local::P_TA:
 999   case X86Local::TAXD:
1000     opcodeType = THREEBYTE_3A;
1001     if (needsModRMForDecode(Form))
1002       filter = new ModFilter(isRegFormat(Form));
1003     else
1004       filter = new DumbFilter();
1005     opcodeToSet = Opcode;
1006     break;
1007   case X86Local::A6:
1008     opcodeType = THREEBYTE_A6;
1009     if (needsModRMForDecode(Form))
1010       filter = new ModFilter(isRegFormat(Form));
1011     else
1012       filter = new DumbFilter();
1013     opcodeToSet = Opcode;
1014     break;
1015   case X86Local::A7:
1016     opcodeType = THREEBYTE_A7;
1017     if (needsModRMForDecode(Form))
1018       filter = new ModFilter(isRegFormat(Form));
1019     else
1020       filter = new DumbFilter();
1021     opcodeToSet = Opcode;
1022     break;
1023   case X86Local::XOP8:
1024     opcodeType = XOP8_MAP;
1025     if (needsModRMForDecode(Form))
1026       filter = new ModFilter(isRegFormat(Form));
1027     else
1028       filter = new DumbFilter();
1029     opcodeToSet = Opcode;
1030     break;
1031   case X86Local::XOP9:
1032     opcodeType = XOP9_MAP;
1033     switch (Opcode) {
1034     default:
1035       if (needsModRMForDecode(Form))
1036         filter = new ModFilter(isRegFormat(Form));
1037       else
1038         filter = new DumbFilter();
1039       break;
1040 #define EXTENSION_TABLE(n) case 0x##n:
1041     XOP9_MAP_EXTENSION_TABLES
1042 #undef EXTENSION_TABLE
1043       switch (Form) {
1044       default:
1045         llvm_unreachable("Unhandled XOP9 extended opcode");
1046       case X86Local::MRM0r:
1047       case X86Local::MRM1r:
1048       case X86Local::MRM2r:
1049       case X86Local::MRM3r:
1050       case X86Local::MRM4r:
1051       case X86Local::MRM5r:
1052       case X86Local::MRM6r:
1053       case X86Local::MRM7r:
1054         filter = new ExtendedFilter(true, Form - X86Local::MRM0r);
1055         break;
1056       case X86Local::MRM0m:
1057       case X86Local::MRM1m:
1058       case X86Local::MRM2m:
1059       case X86Local::MRM3m:
1060       case X86Local::MRM4m:
1061       case X86Local::MRM5m:
1062       case X86Local::MRM6m:
1063       case X86Local::MRM7m:
1064         filter = new ExtendedFilter(false, Form - X86Local::MRM0m);
1065         break;
1066       MRM_MAPPING
1067       } // switch (Form)
1068       break;
1069     } // switch (Opcode)
1070     opcodeToSet = Opcode;
1071     break;
1072   case X86Local::XOPA:
1073     opcodeType = XOPA_MAP;
1074     if (needsModRMForDecode(Form))
1075       filter = new ModFilter(isRegFormat(Form));
1076     else
1077       filter = new DumbFilter();
1078     opcodeToSet = Opcode;
1079     break;
1080   case X86Local::D8:
1081   case X86Local::D9:
1082   case X86Local::DA:
1083   case X86Local::DB:
1084   case X86Local::DC:
1085   case X86Local::DD:
1086   case X86Local::DE:
1087   case X86Local::DF:
1088     assert(Opcode >= 0xc0 && "Unexpected opcode for an escape opcode");
1089     opcodeType = ONEBYTE;
1090     if (Form == X86Local::AddRegFrm) {
1091       Spec->modifierType = MODIFIER_MODRM;
1092       Spec->modifierBase = Opcode;
1093       filter = new AddRegEscapeFilter(Opcode);
1094     } else {
1095       filter = new EscapeFilter(true, Opcode);
1096     }
1097     opcodeToSet = 0xd8 + (Prefix - X86Local::D8);
1098     break;
1099   case X86Local::REP:
1100   case 0:
1101     opcodeType = ONEBYTE;
1102     switch (Opcode) {
1103 #define EXTENSION_TABLE(n) case 0x##n:
1104     ONE_BYTE_EXTENSION_TABLES
1105 #undef EXTENSION_TABLE
1106       switch (Form) {
1107       default:
1108         llvm_unreachable("Fell through the cracks of a single-byte "
1109                          "extended opcode");
1110       case X86Local::MRM0r:
1111       case X86Local::MRM1r:
1112       case X86Local::MRM2r:
1113       case X86Local::MRM3r:
1114       case X86Local::MRM4r:
1115       case X86Local::MRM5r:
1116       case X86Local::MRM6r:
1117       case X86Local::MRM7r:
1118         filter = new ExtendedFilter(true, Form - X86Local::MRM0r);
1119         break;
1120       case X86Local::MRM0m:
1121       case X86Local::MRM1m:
1122       case X86Local::MRM2m:
1123       case X86Local::MRM3m:
1124       case X86Local::MRM4m:
1125       case X86Local::MRM5m:
1126       case X86Local::MRM6m:
1127       case X86Local::MRM7m:
1128         filter = new ExtendedFilter(false, Form - X86Local::MRM0m);
1129         break;
1130       MRM_MAPPING
1131       } // switch (Form)
1132       break;
1133     case 0xd8:
1134     case 0xd9:
1135     case 0xda:
1136     case 0xdb:
1137     case 0xdc:
1138     case 0xdd:
1139     case 0xde:
1140     case 0xdf:
1141       filter = new EscapeFilter(false, Form - X86Local::MRM0m);
1142       break;
1143     default:
1144       if (needsModRMForDecode(Form))
1145         filter = new ModFilter(isRegFormat(Form));
1146       else
1147         filter = new DumbFilter();
1148       break;
1149     } // switch (Opcode)
1150     opcodeToSet = Opcode;
1151   } // switch (Prefix)
1152
1153   assert(opcodeType != (OpcodeType)-1 &&
1154          "Opcode type not set");
1155   assert(filter && "Filter not set");
1156
1157   if (Form == X86Local::AddRegFrm) {
1158     if(Spec->modifierType != MODIFIER_MODRM) {
1159       assert(opcodeToSet < 0xf9 &&
1160              "Not enough room for all ADDREG_FRM operands");
1161
1162       uint8_t currentOpcode;
1163
1164       for (currentOpcode = opcodeToSet;
1165            currentOpcode < opcodeToSet + 8;
1166            ++currentOpcode)
1167         tables.setTableFields(opcodeType,
1168                               insnContext(),
1169                               currentOpcode,
1170                               *filter,
1171                               UID, Is32Bit, IgnoresVEX_L);
1172
1173       Spec->modifierType = MODIFIER_OPCODE;
1174       Spec->modifierBase = opcodeToSet;
1175     } else {
1176       // modifierBase was set where MODIFIER_MODRM was set
1177       tables.setTableFields(opcodeType,
1178                             insnContext(),
1179                             opcodeToSet,
1180                             *filter,
1181                             UID, Is32Bit, IgnoresVEX_L);
1182     }
1183   } else {
1184     tables.setTableFields(opcodeType,
1185                           insnContext(),
1186                           opcodeToSet,
1187                           *filter,
1188                           UID, Is32Bit, IgnoresVEX_L);
1189
1190     Spec->modifierType = MODIFIER_NONE;
1191     Spec->modifierBase = opcodeToSet;
1192   }
1193
1194   delete filter;
1195
1196 #undef MAP
1197 }
1198
1199 #define TYPE(str, type) if (s == str) return type;
1200 OperandType RecognizableInstr::typeFromString(const std::string &s,
1201                                               bool isSSE,
1202                                               bool hasREX_WPrefix,
1203                                               bool hasOpSizePrefix) {
1204   if (isSSE) {
1205     // For SSE instructions, we ignore the OpSize prefix and force operand
1206     // sizes.
1207     TYPE("GR16",              TYPE_R16)
1208     TYPE("GR32",              TYPE_R32)
1209     TYPE("GR64",              TYPE_R64)
1210   }
1211   if(hasREX_WPrefix) {
1212     // For instructions with a REX_W prefix, a declared 32-bit register encoding
1213     // is special.
1214     TYPE("GR32",              TYPE_R32)
1215   }
1216   if(!hasOpSizePrefix) {
1217     // For instructions without an OpSize prefix, a declared 16-bit register or
1218     // immediate encoding is special.
1219     TYPE("GR16",              TYPE_R16)
1220     TYPE("i16imm",            TYPE_IMM16)
1221   }
1222   TYPE("i16mem",              TYPE_Mv)
1223   TYPE("i16imm",              TYPE_IMMv)
1224   TYPE("i16i8imm",            TYPE_IMMv)
1225   TYPE("GR16",                TYPE_Rv)
1226   TYPE("i32mem",              TYPE_Mv)
1227   TYPE("i32imm",              TYPE_IMMv)
1228   TYPE("i32i8imm",            TYPE_IMM32)
1229   TYPE("u32u8imm",            TYPE_IMM32)
1230   TYPE("GR32",                TYPE_Rv)
1231   TYPE("i64mem",              TYPE_Mv)
1232   TYPE("i64i32imm",           TYPE_IMM64)
1233   TYPE("i64i8imm",            TYPE_IMM64)
1234   TYPE("GR64",                TYPE_R64)
1235   TYPE("i8mem",               TYPE_M8)
1236   TYPE("i8imm",               TYPE_IMM8)
1237   TYPE("GR8",                 TYPE_R8)
1238   TYPE("VR128",               TYPE_XMM128)
1239   TYPE("VR128X",              TYPE_XMM128)
1240   TYPE("f128mem",             TYPE_M128)
1241   TYPE("f256mem",             TYPE_M256)
1242   TYPE("f512mem",             TYPE_M512)
1243   TYPE("FR64",                TYPE_XMM64)
1244   TYPE("FR64X",               TYPE_XMM64)
1245   TYPE("f64mem",              TYPE_M64FP)
1246   TYPE("sdmem",               TYPE_M64FP)
1247   TYPE("FR32",                TYPE_XMM32)
1248   TYPE("FR32X",               TYPE_XMM32)
1249   TYPE("f32mem",              TYPE_M32FP)
1250   TYPE("ssmem",               TYPE_M32FP)
1251   TYPE("RST",                 TYPE_ST)
1252   TYPE("i128mem",             TYPE_M128)
1253   TYPE("i256mem",             TYPE_M256)
1254   TYPE("i512mem",             TYPE_M512)
1255   TYPE("i64i32imm_pcrel",     TYPE_REL64)
1256   TYPE("i16imm_pcrel",        TYPE_REL16)
1257   TYPE("i32imm_pcrel",        TYPE_REL32)
1258   TYPE("SSECC",               TYPE_IMM3)
1259   TYPE("AVXCC",               TYPE_IMM5)
1260   TYPE("brtarget",            TYPE_RELv)
1261   TYPE("uncondbrtarget",      TYPE_RELv)
1262   TYPE("brtarget8",           TYPE_REL8)
1263   TYPE("f80mem",              TYPE_M80FP)
1264   TYPE("lea32mem",            TYPE_LEA)
1265   TYPE("lea64_32mem",         TYPE_LEA)
1266   TYPE("lea64mem",            TYPE_LEA)
1267   TYPE("VR64",                TYPE_MM64)
1268   TYPE("i64imm",              TYPE_IMMv)
1269   TYPE("opaque32mem",         TYPE_M1616)
1270   TYPE("opaque48mem",         TYPE_M1632)
1271   TYPE("opaque80mem",         TYPE_M1664)
1272   TYPE("opaque512mem",        TYPE_M512)
1273   TYPE("SEGMENT_REG",         TYPE_SEGMENTREG)
1274   TYPE("DEBUG_REG",           TYPE_DEBUGREG)
1275   TYPE("CONTROL_REG",         TYPE_CONTROLREG)
1276   TYPE("offset8",             TYPE_MOFFS8)
1277   TYPE("offset16",            TYPE_MOFFS16)
1278   TYPE("offset32",            TYPE_MOFFS32)
1279   TYPE("offset64",            TYPE_MOFFS64)
1280   TYPE("VR256",               TYPE_XMM256)
1281   TYPE("VR256X",              TYPE_XMM256)
1282   TYPE("VR512",               TYPE_XMM512)
1283   TYPE("VK8",                 TYPE_VK8)
1284   TYPE("VK8WM",               TYPE_VK8)
1285   TYPE("VK16",                TYPE_VK16)
1286   TYPE("VK16WM",              TYPE_VK16)
1287   TYPE("GR16_NOAX",           TYPE_Rv)
1288   TYPE("GR32_NOAX",           TYPE_Rv)
1289   TYPE("GR64_NOAX",           TYPE_R64)
1290   TYPE("vx32mem",             TYPE_M32)
1291   TYPE("vy32mem",             TYPE_M32)
1292   TYPE("vz32mem",             TYPE_M32)
1293   TYPE("vx64mem",             TYPE_M64)
1294   TYPE("vy64mem",             TYPE_M64)
1295   TYPE("vy64xmem",            TYPE_M64)
1296   TYPE("vz64mem",             TYPE_M64)
1297   errs() << "Unhandled type string " << s << "\n";
1298   llvm_unreachable("Unhandled type string");
1299 }
1300 #undef TYPE
1301
1302 #define ENCODING(str, encoding) if (s == str) return encoding;
1303 OperandEncoding RecognizableInstr::immediateEncodingFromString
1304   (const std::string &s,
1305    bool hasOpSizePrefix) {
1306   if(!hasOpSizePrefix) {
1307     // For instructions without an OpSize prefix, a declared 16-bit register or
1308     // immediate encoding is special.
1309     ENCODING("i16imm",        ENCODING_IW)
1310   }
1311   ENCODING("i32i8imm",        ENCODING_IB)
1312   ENCODING("u32u8imm",        ENCODING_IB)
1313   ENCODING("SSECC",           ENCODING_IB)
1314   ENCODING("AVXCC",           ENCODING_IB)
1315   ENCODING("i16imm",          ENCODING_Iv)
1316   ENCODING("i16i8imm",        ENCODING_IB)
1317   ENCODING("i32imm",          ENCODING_Iv)
1318   ENCODING("i64i32imm",       ENCODING_ID)
1319   ENCODING("i64i8imm",        ENCODING_IB)
1320   ENCODING("i8imm",           ENCODING_IB)
1321   // This is not a typo.  Instructions like BLENDVPD put
1322   // register IDs in 8-bit immediates nowadays.
1323   ENCODING("FR32",            ENCODING_IB)
1324   ENCODING("FR64",            ENCODING_IB)
1325   ENCODING("VR128",           ENCODING_IB)
1326   ENCODING("VR256",           ENCODING_IB)
1327   ENCODING("FR32X",           ENCODING_IB)
1328   ENCODING("FR64X",           ENCODING_IB)
1329   ENCODING("VR128X",          ENCODING_IB)
1330   ENCODING("VR256X",          ENCODING_IB)
1331   ENCODING("VR512",           ENCODING_IB)
1332   errs() << "Unhandled immediate encoding " << s << "\n";
1333   llvm_unreachable("Unhandled immediate encoding");
1334 }
1335
1336 OperandEncoding RecognizableInstr::rmRegisterEncodingFromString
1337   (const std::string &s,
1338    bool hasOpSizePrefix) {
1339   ENCODING("GR16",            ENCODING_RM)
1340   ENCODING("GR32",            ENCODING_RM)
1341   ENCODING("GR64",            ENCODING_RM)
1342   ENCODING("GR8",             ENCODING_RM)
1343   ENCODING("VR128",           ENCODING_RM)
1344   ENCODING("VR128X",          ENCODING_RM)
1345   ENCODING("FR64",            ENCODING_RM)
1346   ENCODING("FR32",            ENCODING_RM)
1347   ENCODING("FR64X",           ENCODING_RM)
1348   ENCODING("FR32X",           ENCODING_RM)
1349   ENCODING("VR64",            ENCODING_RM)
1350   ENCODING("VR256",           ENCODING_RM)
1351   ENCODING("VR256X",          ENCODING_RM)
1352   ENCODING("VR512",           ENCODING_RM)
1353   ENCODING("VK8",             ENCODING_RM)
1354   ENCODING("VK16",            ENCODING_RM)
1355   errs() << "Unhandled R/M register encoding " << s << "\n";
1356   llvm_unreachable("Unhandled R/M register encoding");
1357 }
1358
1359 OperandEncoding RecognizableInstr::roRegisterEncodingFromString
1360   (const std::string &s,
1361    bool hasOpSizePrefix) {
1362   ENCODING("GR16",            ENCODING_REG)
1363   ENCODING("GR32",            ENCODING_REG)
1364   ENCODING("GR64",            ENCODING_REG)
1365   ENCODING("GR8",             ENCODING_REG)
1366   ENCODING("VR128",           ENCODING_REG)
1367   ENCODING("FR64",            ENCODING_REG)
1368   ENCODING("FR32",            ENCODING_REG)
1369   ENCODING("VR64",            ENCODING_REG)
1370   ENCODING("SEGMENT_REG",     ENCODING_REG)
1371   ENCODING("DEBUG_REG",       ENCODING_REG)
1372   ENCODING("CONTROL_REG",     ENCODING_REG)
1373   ENCODING("VR256",           ENCODING_REG)
1374   ENCODING("VR256X",          ENCODING_REG)
1375   ENCODING("VR128X",          ENCODING_REG)
1376   ENCODING("FR64X",           ENCODING_REG)
1377   ENCODING("FR32X",           ENCODING_REG)
1378   ENCODING("VR512",           ENCODING_REG)
1379   ENCODING("VK8",             ENCODING_REG)
1380   ENCODING("VK16",            ENCODING_REG)
1381   ENCODING("VK8WM",           ENCODING_REG)
1382   ENCODING("VK16WM",          ENCODING_REG)
1383   errs() << "Unhandled reg/opcode register encoding " << s << "\n";
1384   llvm_unreachable("Unhandled reg/opcode register encoding");
1385 }
1386
1387 OperandEncoding RecognizableInstr::vvvvRegisterEncodingFromString
1388   (const std::string &s,
1389    bool hasOpSizePrefix) {
1390   ENCODING("GR32",            ENCODING_VVVV)
1391   ENCODING("GR64",            ENCODING_VVVV)
1392   ENCODING("FR32",            ENCODING_VVVV)
1393   ENCODING("FR64",            ENCODING_VVVV)
1394   ENCODING("VR128",           ENCODING_VVVV)
1395   ENCODING("VR256",           ENCODING_VVVV)
1396   ENCODING("FR32X",           ENCODING_VVVV)
1397   ENCODING("FR64X",           ENCODING_VVVV)
1398   ENCODING("VR128X",          ENCODING_VVVV)
1399   ENCODING("VR256X",          ENCODING_VVVV)
1400   ENCODING("VR512",           ENCODING_VVVV)
1401   ENCODING("VK8",             ENCODING_VVVV)
1402   ENCODING("VK16",            ENCODING_VVVV)
1403   errs() << "Unhandled VEX.vvvv register encoding " << s << "\n";
1404   llvm_unreachable("Unhandled VEX.vvvv register encoding");
1405 }
1406
1407 OperandEncoding RecognizableInstr::writemaskRegisterEncodingFromString
1408   (const std::string &s,
1409    bool hasOpSizePrefix) {
1410   ENCODING("VK8WM",           ENCODING_WRITEMASK)
1411   ENCODING("VK16WM",          ENCODING_WRITEMASK)
1412   errs() << "Unhandled mask register encoding " << s << "\n";
1413   llvm_unreachable("Unhandled mask register encoding");
1414 }
1415
1416 OperandEncoding RecognizableInstr::memoryEncodingFromString
1417   (const std::string &s,
1418    bool hasOpSizePrefix) {
1419   ENCODING("i16mem",          ENCODING_RM)
1420   ENCODING("i32mem",          ENCODING_RM)
1421   ENCODING("i64mem",          ENCODING_RM)
1422   ENCODING("i8mem",           ENCODING_RM)
1423   ENCODING("ssmem",           ENCODING_RM)
1424   ENCODING("sdmem",           ENCODING_RM)
1425   ENCODING("f128mem",         ENCODING_RM)
1426   ENCODING("f256mem",         ENCODING_RM)
1427   ENCODING("f512mem",         ENCODING_RM)
1428   ENCODING("f64mem",          ENCODING_RM)
1429   ENCODING("f32mem",          ENCODING_RM)
1430   ENCODING("i128mem",         ENCODING_RM)
1431   ENCODING("i256mem",         ENCODING_RM)
1432   ENCODING("i512mem",         ENCODING_RM)
1433   ENCODING("f80mem",          ENCODING_RM)
1434   ENCODING("lea32mem",        ENCODING_RM)
1435   ENCODING("lea64_32mem",     ENCODING_RM)
1436   ENCODING("lea64mem",        ENCODING_RM)
1437   ENCODING("opaque32mem",     ENCODING_RM)
1438   ENCODING("opaque48mem",     ENCODING_RM)
1439   ENCODING("opaque80mem",     ENCODING_RM)
1440   ENCODING("opaque512mem",    ENCODING_RM)
1441   ENCODING("vx32mem",         ENCODING_RM)
1442   ENCODING("vy32mem",         ENCODING_RM)
1443   ENCODING("vz32mem",         ENCODING_RM)
1444   ENCODING("vx64mem",         ENCODING_RM)
1445   ENCODING("vy64mem",         ENCODING_RM)
1446   ENCODING("vy64xmem",        ENCODING_RM)
1447   ENCODING("vz64mem",         ENCODING_RM)
1448   errs() << "Unhandled memory encoding " << s << "\n";
1449   llvm_unreachable("Unhandled memory encoding");
1450 }
1451
1452 OperandEncoding RecognizableInstr::relocationEncodingFromString
1453   (const std::string &s,
1454    bool hasOpSizePrefix) {
1455   if(!hasOpSizePrefix) {
1456     // For instructions without an OpSize prefix, a declared 16-bit register or
1457     // immediate encoding is special.
1458     ENCODING("i16imm",        ENCODING_IW)
1459   }
1460   ENCODING("i16imm",          ENCODING_Iv)
1461   ENCODING("i16i8imm",        ENCODING_IB)
1462   ENCODING("i32imm",          ENCODING_Iv)
1463   ENCODING("i32i8imm",        ENCODING_IB)
1464   ENCODING("i64i32imm",       ENCODING_ID)
1465   ENCODING("i64i8imm",        ENCODING_IB)
1466   ENCODING("i8imm",           ENCODING_IB)
1467   ENCODING("i64i32imm_pcrel", ENCODING_ID)
1468   ENCODING("i16imm_pcrel",    ENCODING_IW)
1469   ENCODING("i32imm_pcrel",    ENCODING_ID)
1470   ENCODING("brtarget",        ENCODING_Iv)
1471   ENCODING("brtarget8",       ENCODING_IB)
1472   ENCODING("i64imm",          ENCODING_IO)
1473   ENCODING("offset8",         ENCODING_Ia)
1474   ENCODING("offset16",        ENCODING_Ia)
1475   ENCODING("offset32",        ENCODING_Ia)
1476   ENCODING("offset64",        ENCODING_Ia)
1477   errs() << "Unhandled relocation encoding " << s << "\n";
1478   llvm_unreachable("Unhandled relocation encoding");
1479 }
1480
1481 OperandEncoding RecognizableInstr::opcodeModifierEncodingFromString
1482   (const std::string &s,
1483    bool hasOpSizePrefix) {
1484   ENCODING("RST",             ENCODING_I)
1485   ENCODING("GR32",            ENCODING_Rv)
1486   ENCODING("GR64",            ENCODING_RO)
1487   ENCODING("GR16",            ENCODING_Rv)
1488   ENCODING("GR8",             ENCODING_RB)
1489   ENCODING("GR16_NOAX",       ENCODING_Rv)
1490   ENCODING("GR32_NOAX",       ENCODING_Rv)
1491   ENCODING("GR64_NOAX",       ENCODING_RO)
1492   errs() << "Unhandled opcode modifier encoding " << s << "\n";
1493   llvm_unreachable("Unhandled opcode modifier encoding");
1494 }
1495 #undef ENCODING