utils/TableGen/RegisterInfoEmitter.cpp

   1 //===- RegisterInfoEmitter.cpp - Generate a Register File Desc. -*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This tablegen backend is responsible for emitting a description of a target
  11 // register file for a code generator.  It uses instances of the Register,
  12 // RegisterAliases, and RegisterClass classes to gather this information.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "RegisterInfoEmitter.h"
  17 #include "CodeGenTarget.h"
  18 #include "CodeGenRegisters.h"
  19 #include "Record.h"
  20 #include "llvm/ADT/StringExtras.h"
  21 #include "llvm/ADT/STLExtras.h"
  22 #include "llvm/Support/Streams.h"
  23 #include <set>
  24 #include <algorithm>
  25 using namespace llvm;
  26
  27 // runEnums - Print out enum values for all of the registers.
  28 void RegisterInfoEmitter::runEnums(std::ostream &OS) {
  29   CodeGenTarget Target;
  30   const std::vector<CodeGenRegister> &Registers = Target.getRegisters();
  31
  32   std::string Namespace = Registers[0].TheDef->getValueAsString("Namespace");
  33
  34   EmitSourceFileHeader("Target Register Enum Values", OS);
  35   OS << "namespace llvm {\n\n";
  36
  37   if (!Namespace.empty())
  38     OS << "namespace " << Namespace << " {\n";
  39   OS << "  enum {\n    NoRegister,\n";
  40
  41   for (unsigned i = 0, e = Registers.size(); i != e; ++i)
  42     OS << "    " << Registers[i].getName() << ", \t// " << i+1 << "\n";
  43   OS << "    NUM_TARGET_REGS \t// " << Registers.size()+1 << "\n";
  44   OS << "  };\n";
  45   if (!Namespace.empty())
  46     OS << "}\n";
  47   OS << "} // End llvm namespace \n";
  48 }
  49
  50 void RegisterInfoEmitter::runHeader(std::ostream &OS) {
  51   EmitSourceFileHeader("Register Information Header Fragment", OS);
  52   CodeGenTarget Target;
  53   const std::string &TargetName = Target.getName();
  54   std::string ClassName = TargetName + "GenRegisterInfo";
  55
  56   OS << "#include \"llvm/Target/TargetRegisterInfo.h\"\n";
  57   OS << "#include <string>\n\n";
  58
  59   OS << "namespace llvm {\n\n";
  60
  61   OS << "struct " << ClassName << " : public TargetRegisterInfo {\n"
  62      << "  explicit " << ClassName
  63      << "(int CallFrameSetupOpcode = -1, int CallFrameDestroyOpcode = -1);\n"
  64      << "  virtual int getDwarfRegNumFull(unsigned RegNum, "
  65      << "unsigned Flavour) const;\n"
  66      << "  virtual int getDwarfRegNum(unsigned RegNum, bool isEH) const = 0;\n"
  67      << "  virtual bool needsStackRealignment(const MachineFunction &) const\n"
  68      << "     { return false; }\n"
  69      << "  unsigned getSubReg(unsigned RegNo, unsigned Index) const;\n"
  70      << "};\n\n";
  71
  72   const std::vector<CodeGenRegisterClass> &RegisterClasses =
  73     Target.getRegisterClasses();
  74
  75   if (!RegisterClasses.empty()) {
  76     OS << "namespace " << RegisterClasses[0].Namespace
  77        << " { // Register classes\n";
  78
  79     OS << "  enum {\n";
  80     for (unsigned i = 0, e = RegisterClasses.size(); i != e; ++i) {
  81       if (i) OS << ",\n";
  82       OS << "    " << RegisterClasses[i].getName() << "RegClassID";
  83       OS << " = " << (i+1);
  84     }
  85     OS << "\n  };\n\n";
  86
  87     for (unsigned i = 0, e = RegisterClasses.size(); i != e; ++i) {
  88       const std::string &Name = RegisterClasses[i].getName();
  89
  90       // Output the register class definition.
  91       OS << "  struct " << Name << "Class : public TargetRegisterClass {\n"
  92          << "    " << Name << "Class();\n"
  93          << RegisterClasses[i].MethodProtos << "  };\n";
  94
  95       // Output the extern for the instance.
  96       OS << "  extern " << Name << "Class\t" << Name << "RegClass;\n";
  97       // Output the extern for the pointer to the instance (should remove).
  98       OS << "  static TargetRegisterClass * const "<< Name <<"RegisterClass = &"
  99          << Name << "RegClass;\n";
 100     }
 101     OS << "} // end of namespace " << TargetName << "\n\n";
 102   }
 103   OS << "} // End llvm namespace \n";
 104 }
 105
 106 bool isSubRegisterClass(const CodeGenRegisterClass &RC,
 107                         std::set<Record*> &RegSet) {
 108   for (unsigned i = 0, e = RC.Elements.size(); i != e; ++i) {
 109     Record *Reg = RC.Elements[i];
 110     if (!RegSet.count(Reg))
 111       return false;
 112   }
 113   return true;
 114 }
 115
 116 static void addSuperReg(Record *R, Record *S,
 117                   std::map<Record*, std::set<Record*>, LessRecord> &SubRegs,
 118                   std::map<Record*, std::set<Record*>, LessRecord> &SuperRegs,
 119                   std::map<Record*, std::set<Record*>, LessRecord> &Aliases) {
 120   if (R == S) {
 121     cerr << "Error: recursive sub-register relationship between"
 122          << " register " << getQualifiedName(R)
 123          << " and its sub-registers?\n";
 124     abort();
 125   }
 126   if (!SuperRegs[R].insert(S).second)
 127     return;
 128   SubRegs[S].insert(R);
 129   Aliases[R].insert(S);
 130   Aliases[S].insert(R);
 131   if (SuperRegs.count(S))
 132     for (std::set<Record*>::iterator I = SuperRegs[S].begin(),
 133            E = SuperRegs[S].end(); I != E; ++I)
 134       addSuperReg(R, *I, SubRegs, SuperRegs, Aliases);
 135 }
 136
 137 static void addSubSuperReg(Record *R, Record *S,
 138                    std::map<Record*, std::set<Record*>, LessRecord> &SubRegs,
 139                    std::map<Record*, std::set<Record*>, LessRecord> &SuperRegs,
 140                    std::map<Record*, std::set<Record*>, LessRecord> &Aliases) {
 141   if (R == S) {
 142     cerr << "Error: recursive sub-register relationship between"
 143          << " register " << getQualifiedName(R)
 144          << " and its sub-registers?\n";
 145     abort();
 146   }
 147
 148   if (!SubRegs[R].insert(S).second)
 149     return;
 150   addSuperReg(S, R, SubRegs, SuperRegs, Aliases);
 151   Aliases[R].insert(S);
 152   Aliases[S].insert(R);
 153   if (SubRegs.count(S))
 154     for (std::set<Record*>::iterator I = SubRegs[S].begin(),
 155            E = SubRegs[S].end(); I != E; ++I)
 156       addSubSuperReg(R, *I, SubRegs, SuperRegs, Aliases);
 157 }
 158
 159 class RegisterSorter {
 160 private:
 161   std::map<Record*, std::set<Record*>, LessRecord> &RegisterSubRegs;
 162
 163 public:
 164   RegisterSorter(std::map<Record*, std::set<Record*>, LessRecord> &RS)
 165     : RegisterSubRegs(RS) {};
 166
 167   bool operator()(Record *RegA, Record *RegB) {
 168     // B is sub-register of A.
 169     return RegisterSubRegs.count(RegA) && RegisterSubRegs[RegA].count(RegB);
 170   }
 171 };
 172
 173 // RegisterInfoEmitter::run - Main register file description emitter.
 174 //
 175 void RegisterInfoEmitter::run(std::ostream &OS) {
 176   CodeGenTarget Target;
 177   EmitSourceFileHeader("Register Information Source Fragment", OS);
 178
 179   OS << "namespace llvm {\n\n";
 180
 181   // Start out by emitting each of the register classes... to do this, we build
 182   // a set of registers which belong to a register class, this is to ensure that
 183   // each register is only in a single register class.
 184   //
 185   const std::vector<CodeGenRegisterClass> &RegisterClasses =
 186     Target.getRegisterClasses();
 187
 188   // Loop over all of the register classes... emitting each one.
 189   OS << "namespace {     // Register classes...\n";
 190
 191   // RegClassesBelongedTo - Keep track of which register classes each reg
 192   // belongs to.
 193   std::multimap<Record*, const CodeGenRegisterClass*> RegClassesBelongedTo;
 194
 195   // Emit the register enum value arrays for each RegisterClass
 196   for (unsigned rc = 0, e = RegisterClasses.size(); rc != e; ++rc) {
 197     const CodeGenRegisterClass &RC = RegisterClasses[rc];
 198
 199     // Give the register class a legal C name if it's anonymous.
 200     std::string Name = RC.TheDef->getName();
 201
 202     // Emit the register list now.
 203     OS << "  // " << Name << " Register Class...\n"
 204        << "  static const unsigned " << Name
 205        << "[] = {\n    ";
 206     for (unsigned i = 0, e = RC.Elements.size(); i != e; ++i) {
 207       Record *Reg = RC.Elements[i];
 208       OS << getQualifiedName(Reg) << ", ";
 209
 210       // Keep track of which regclasses this register is in.
 211       RegClassesBelongedTo.insert(std::make_pair(Reg, &RC));
 212     }
 213     OS << "\n  };\n\n";
 214   }
 215
 216   // Emit the ValueType arrays for each RegisterClass
 217   for (unsigned rc = 0, e = RegisterClasses.size(); rc != e; ++rc) {
 218     const CodeGenRegisterClass &RC = RegisterClasses[rc];
 219
 220     // Give the register class a legal C name if it's anonymous.
 221     std::string Name = RC.TheDef->getName() + "VTs";
 222
 223     // Emit the register list now.
 224     OS << "  // " << Name
 225        << " Register Class Value Types...\n"
 226        << "  static const MVT " << Name
 227        << "[] = {\n    ";
 228     for (unsigned i = 0, e = RC.VTs.size(); i != e; ++i)
 229       OS << getEnumName(RC.VTs[i]) << ", ";
 230     OS << "MVT::Other\n  };\n\n";
 231   }
 232   OS << "}  // end anonymous namespace\n\n";
 233
 234   // Now that all of the structs have been emitted, emit the instances.
 235   if (!RegisterClasses.empty()) {
 236     OS << "namespace " << RegisterClasses[0].Namespace
 237        << " {   // Register class instances\n";
 238     for (unsigned i = 0, e = RegisterClasses.size(); i != e; ++i)
 239       OS << "  " << RegisterClasses[i].getName()  << "Class\t"
 240          << RegisterClasses[i].getName() << "RegClass;\n";
 241
 242     std::map<unsigned, std::set<unsigned> > SuperClassMap;
 243     std::map<unsigned, std::set<unsigned> > SuperRegClassMap;
 244     OS << "\n";
 245
 246     // Emit the sub-register classes for each RegisterClass
 247     for (unsigned rc = 0, e = RegisterClasses.size(); rc != e; ++rc) {
 248       const CodeGenRegisterClass &RC = RegisterClasses[rc];
 249
 250       // Give the register class a legal C name if it's anonymous.
 251       std::string Name = RC.TheDef->getName();
 252
 253       OS << "  // " << Name
 254          << " Sub-register Classes...\n"
 255          << "  static const TargetRegisterClass* const "
 256          << Name << "SubRegClasses [] = {\n    ";
 257
 258       bool Empty = true;
 259
 260       for (unsigned subrc = 0, subrcMax = RC.SubRegClasses.size();
 261             subrc != subrcMax; ++subrc) {
 262         unsigned rc2 = 0, e2 = RegisterClasses.size();
 263         for (; rc2 != e2; ++rc2) {
 264           const CodeGenRegisterClass &RC2 =  RegisterClasses[rc2];
 265           if (RC.SubRegClasses[subrc]->getName() == RC2.getName()) {
 266             if (!Empty)
 267               OS << ", ";
 268             OS << "&" << getQualifiedName(RC2.TheDef) << "RegClass";
 269             Empty = false;
 270
 271             std::map<unsigned, std::set<unsigned> >::iterator SCMI =
 272               SuperRegClassMap.find(rc2);
 273             if (SCMI == SuperRegClassMap.end()) {
 274               SuperRegClassMap.insert(std::make_pair(rc2, std::set<unsigned>()));
 275               SCMI = SuperRegClassMap.find(rc2);
 276             }
 277             SCMI->second.insert(rc);
 278             break;
 279           }
 280         }
 281         if (rc2 == e2)
 282           throw "Register Class member '" +
 283             RC.SubRegClasses[subrc]->getName() +
 284             "' is not a valid RegisterClass!";
 285       }
 286
 287       OS << (!Empty ? ", " : "") << "NULL";
 288       OS << "\n  };\n\n";
 289     }
 290
 291     // Emit the super-register classes for each RegisterClass
 292     for (unsigned rc = 0, e = RegisterClasses.size(); rc != e; ++rc) {
 293       const CodeGenRegisterClass &RC = RegisterClasses[rc];
 294
 295       // Give the register class a legal C name if it's anonymous.
 296       std::string Name = RC.TheDef->getName();
 297
 298       OS << "  // " << Name
 299          << " Super-register Classes...\n"
 300          << "  static const TargetRegisterClass* const "
 301          << Name << "SuperRegClasses [] = {\n    ";
 302
 303       bool Empty = true;
 304       std::map<unsigned, std::set<unsigned> >::iterator I =
 305         SuperRegClassMap.find(rc);
 306       if (I != SuperRegClassMap.end()) {
 307         for (std::set<unsigned>::iterator II = I->second.begin(),
 308                EE = I->second.end(); II != EE; ++II) {
 309           const CodeGenRegisterClass &RC2 = RegisterClasses[*II];
 310           if (!Empty)
 311             OS << ", ";
 312           OS << "&" << getQualifiedName(RC2.TheDef) << "RegClass";
 313           Empty = false;
 314         }
 315       }
 316
 317       OS << (!Empty ? ", " : "") << "NULL";
 318       OS << "\n  };\n\n";
 319     }
 320
 321     // Emit the sub-classes array for each RegisterClass
 322     for (unsigned rc = 0, e = RegisterClasses.size(); rc != e; ++rc) {
 323       const CodeGenRegisterClass &RC = RegisterClasses[rc];
 324
 325       // Give the register class a legal C name if it's anonymous.
 326       std::string Name = RC.TheDef->getName();
 327
 328       std::set<Record*> RegSet;
 329       for (unsigned i = 0, e = RC.Elements.size(); i != e; ++i) {
 330         Record *Reg = RC.Elements[i];
 331         RegSet.insert(Reg);
 332       }
 333
 334       OS << "  // " << Name
 335          << " Register Class sub-classes...\n"
 336          << "  static const TargetRegisterClass* const "
 337          << Name << "Subclasses [] = {\n    ";
 338
 339       bool Empty = true;
 340       for (unsigned rc2 = 0, e2 = RegisterClasses.size(); rc2 != e2; ++rc2) {
 341         const CodeGenRegisterClass &RC2 = RegisterClasses[rc2];
 342         if (rc == rc2 || RC2.Elements.size() > RC.Elements.size() ||
 343             RC.SpillSize != RC2.SpillSize || !isSubRegisterClass(RC2, RegSet))
 344           continue;
 345
 346         if (!Empty) OS << ", ";
 347         OS << "&" << getQualifiedName(RC2.TheDef) << "RegClass";
 348         Empty = false;
 349
 350         std::map<unsigned, std::set<unsigned> >::iterator SCMI =
 351           SuperClassMap.find(rc2);
 352         if (SCMI == SuperClassMap.end()) {
 353           SuperClassMap.insert(std::make_pair(rc2, std::set<unsigned>()));
 354           SCMI = SuperClassMap.find(rc2);
 355         }
 356         SCMI->second.insert(rc);
 357       }
 358
 359       OS << (!Empty ? ", " : "") << "NULL";
 360       OS << "\n  };\n\n";
 361     }
 362
 363     for (unsigned rc = 0, e = RegisterClasses.size(); rc != e; ++rc) {
 364       const CodeGenRegisterClass &RC = RegisterClasses[rc];
 365
 366       // Give the register class a legal C name if it's anonymous.
 367       std::string Name = RC.TheDef->getName();
 368
 369       OS << "  // " << Name
 370          << " Register Class super-classes...\n"
 371          << "  static const TargetRegisterClass* const "
 372          << Name << "Superclasses [] = {\n    ";
 373
 374       bool Empty = true;
 375       std::map<unsigned, std::set<unsigned> >::iterator I =
 376         SuperClassMap.find(rc);
 377       if (I != SuperClassMap.end()) {
 378         for (std::set<unsigned>::iterator II = I->second.begin(),
 379                EE = I->second.end(); II != EE; ++II) {
 380           const CodeGenRegisterClass &RC2 = RegisterClasses[*II];
 381           if (!Empty) OS << ", ";
 382           OS << "&" << getQualifiedName(RC2.TheDef) << "RegClass";
 383           Empty = false;
 384         }
 385       }
 386
 387       OS << (!Empty ? ", " : "") << "NULL";
 388       OS << "\n  };\n\n";
 389     }
 390
 391
 392     for (unsigned i = 0, e = RegisterClasses.size(); i != e; ++i) {
 393       const CodeGenRegisterClass &RC = RegisterClasses[i];
 394       OS << RC.MethodBodies << "\n";
 395       OS << RC.getName() << "Class::" << RC.getName()
 396          << "Class()  : TargetRegisterClass("
 397          << RC.getName() + "RegClassID" << ", "
 398          << RC.getName() + "VTs" << ", "
 399          << RC.getName() + "Subclasses" << ", "
 400          << RC.getName() + "Superclasses" << ", "
 401          << RC.getName() + "SubRegClasses" << ", "
 402          << RC.getName() + "SuperRegClasses" << ", "
 403          << RC.SpillSize/8 << ", "
 404          << RC.SpillAlignment/8 << ", "
 405          << RC.CopyCost << ", "
 406          << RC.getName() << ", " << RC.getName() << " + " << RC.Elements.size()
 407          << ") {}\n";
 408     }
 409
 410     OS << "}\n";
 411   }
 412
 413   OS << "\nnamespace {\n";
 414   OS << "  const TargetRegisterClass* const RegisterClasses[] = {\n";
 415   for (unsigned i = 0, e = RegisterClasses.size(); i != e; ++i)
 416     OS << "    &" << getQualifiedName(RegisterClasses[i].TheDef)
 417        << "RegClass,\n";
 418   OS << "  };\n";
 419
 420   // Emit register sub-registers / super-registers, aliases...
 421   std::map<Record*, std::set<Record*>, LessRecord> RegisterSubRegs;
 422   std::map<Record*, std::set<Record*>, LessRecord> RegisterSuperRegs;
 423   std::map<Record*, std::set<Record*>, LessRecord> RegisterAliases;
 424   std::map<Record*, std::vector<std::pair<int, Record*> > > SubRegVectors;
 425   typedef std::map<Record*, std::vector<int64_t>, LessRecord> DwarfRegNumsMapTy;
 426   DwarfRegNumsMapTy DwarfRegNums;
 427
 428   const std::vector<CodeGenRegister> &Regs = Target.getRegisters();
 429
 430   for (unsigned i = 0, e = Regs.size(); i != e; ++i) {
 431     Record *R = Regs[i].TheDef;
 432     std::vector<Record*> LI = Regs[i].TheDef->getValueAsListOfDefs("Aliases");
 433     // Add information that R aliases all of the elements in the list... and
 434     // that everything in the list aliases R.
 435     for (unsigned j = 0, e = LI.size(); j != e; ++j) {
 436       Record *Reg = LI[j];
 437       if (RegisterAliases[R].count(Reg))
 438         cerr << "Warning: register alias between " << getQualifiedName(R)
 439              << " and " << getQualifiedName(Reg)
 440              << " specified multiple times!\n";
 441       RegisterAliases[R].insert(Reg);
 442
 443       if (RegisterAliases[Reg].count(R))
 444         cerr << "Warning: register alias between " << getQualifiedName(R)
 445              << " and " << getQualifiedName(Reg)
 446              << " specified multiple times!\n";
 447       RegisterAliases[Reg].insert(R);
 448     }
 449   }
 450
 451   // Process sub-register sets.
 452   for (unsigned i = 0, e = Regs.size(); i != e; ++i) {
 453     Record *R = Regs[i].TheDef;
 454     std::vector<Record*> LI = Regs[i].TheDef->getValueAsListOfDefs("SubRegs");
 455     // Process sub-register set and add aliases information.
 456     for (unsigned j = 0, e = LI.size(); j != e; ++j) {
 457       Record *SubReg = LI[j];
 458       if (RegisterSubRegs[R].count(SubReg))
 459         cerr << "Warning: register " << getQualifiedName(SubReg)
 460              << " specified as a sub-register of " << getQualifiedName(R)
 461              << " multiple times!\n";
 462       addSubSuperReg(R, SubReg, RegisterSubRegs, RegisterSuperRegs,
 463                      RegisterAliases);
 464     }
 465   }
 466
 467   // Print the SubregHashTable, a simple quadratically probed
 468   // hash table for determining if a register is a subregister
 469   // of another register.
 470   unsigned NumSubRegs = 0;
 471   std::map<Record*, unsigned> RegNo;
 472   for (unsigned i = 0, e = Regs.size(); i != e; ++i) {
 473     RegNo[Regs[i].TheDef] = i;
 474     NumSubRegs += RegisterSubRegs[Regs[i].TheDef].size();
 475   }
 476
 477   unsigned SubregHashTableSize = 2 * NextPowerOf2(2 * NumSubRegs);
 478   unsigned* SubregHashTable = new unsigned[2 * SubregHashTableSize];
 479   std::fill(SubregHashTable, SubregHashTable + 2 * SubregHashTableSize, ~0U);
 480
 481   unsigned hashMisses = 0;
 482
 483   for (unsigned i = 0, e = Regs.size(); i != e; ++i) {
 484     Record* R = Regs[i].TheDef;
 485     for (std::set<Record*>::iterator I = RegisterSubRegs[R].begin(),
 486          E = RegisterSubRegs[R].end(); I != E; ++I) {
 487       Record* RJ = *I;
 488       // We have to increase the indices of both registers by one when
 489       // computing the hash because, in the generated code, there
 490       // will be an extra empty slot at register 0.
 491       size_t index = ((i+1) + (RegNo[RJ]+1) * 37) & (SubregHashTableSize-1);
 492       unsigned ProbeAmt = 2;
 493       while (SubregHashTable[index*2] != ~0U &&
 494              SubregHashTable[index*2+1] != ~0U) {
 495         index = (index + ProbeAmt) & (SubregHashTableSize-1);
 496         ProbeAmt += 2;
 497
 498         hashMisses++;
 499       }
 500
 501       SubregHashTable[index*2] = i;
 502       SubregHashTable[index*2+1] = RegNo[RJ];
 503     }
 504   }
 505
 506   OS << "\n\n  // Number of hash collisions: " << hashMisses << "\n";
 507
 508   if (SubregHashTableSize) {
 509     std::string Namespace = Regs[0].TheDef->getValueAsString("Namespace");
 510
 511     OS << "  const unsigned SubregHashTable[] = { ";
 512     for (unsigned i = 0; i < SubregHashTableSize - 1; ++i) {
 513       if (i != 0)
 514         // Insert spaces for nice formatting.
 515         OS << "                                       ";
 516
 517       if (SubregHashTable[2*i] != ~0U) {
 518         OS << getQualifiedName(Regs[SubregHashTable[2*i]].TheDef) << ", "
 519            << getQualifiedName(Regs[SubregHashTable[2*i+1]].TheDef) << ", \n";
 520       } else {
 521         OS << Namespace << "::NoRegister, " << Namespace << "::NoRegister, \n";
 522       }
 523     }
 524
 525     unsigned Idx = SubregHashTableSize*2-2;
 526     if (SubregHashTable[Idx] != ~0U) {
 527       OS << "                                       "
 528          << getQualifiedName(Regs[SubregHashTable[Idx]].TheDef) << ", "
 529          << getQualifiedName(Regs[SubregHashTable[Idx+1]].TheDef) << " };\n";
 530     } else {
 531       OS << Namespace << "::NoRegister, " << Namespace << "::NoRegister };\n";
 532     }
 533
 534     OS << "  const unsigned SubregHashTableSize = "
 535        << SubregHashTableSize << ";\n";
 536   } else {
 537     OS << "  const unsigned SubregHashTable[] = { ~0U, ~0U };\n"
 538        << "  const unsigned SubregHashTableSize = 1;\n";
 539   }
 540
 541   delete [] SubregHashTable;
 542
 543   if (!RegisterAliases.empty())
 544     OS << "\n\n  // Register Alias Sets...\n";
 545
 546   // Emit the empty alias list
 547   OS << "  const unsigned Empty_AliasSet[] = { 0 };\n";
 548   // Loop over all of the registers which have aliases, emitting the alias list
 549   // to memory.
 550   for (std::map<Record*, std::set<Record*>, LessRecord >::iterator
 551          I = RegisterAliases.begin(), E = RegisterAliases.end(); I != E; ++I) {
 552     OS << "  const unsigned " << I->first->getName() << "_AliasSet[] = { ";
 553     for (std::set<Record*>::iterator ASI = I->second.begin(),
 554            E = I->second.end(); ASI != E; ++ASI)
 555       OS << getQualifiedName(*ASI) << ", ";
 556     OS << "0 };\n";
 557   }
 558
 559   if (!RegisterSubRegs.empty())
 560     OS << "\n\n  // Register Sub-registers Sets...\n";
 561
 562   // Emit the empty sub-registers list
 563   OS << "  const unsigned Empty_SubRegsSet[] = { 0 };\n";
 564   // Loop over all of the registers which have sub-registers, emitting the
 565   // sub-registers list to memory.
 566   for (std::map<Record*, std::set<Record*>, LessRecord>::iterator
 567          I = RegisterSubRegs.begin(), E = RegisterSubRegs.end(); I != E; ++I) {
 568     OS << "  const unsigned " << I->first->getName() << "_SubRegsSet[] = { ";
 569     std::vector<Record*> SubRegsVector;
 570     for (std::set<Record*>::iterator ASI = I->second.begin(),
 571            E = I->second.end(); ASI != E; ++ASI)
 572       SubRegsVector.push_back(*ASI);
 573     RegisterSorter RS(RegisterSubRegs);
 574     std::stable_sort(SubRegsVector.begin(), SubRegsVector.end(), RS);
 575     for (unsigned i = 0, e = SubRegsVector.size(); i != e; ++i)
 576       OS << getQualifiedName(SubRegsVector[i]) << ", ";
 577     OS << "0 };\n";
 578   }
 579
 580   if (!RegisterSuperRegs.empty())
 581     OS << "\n\n  // Register Super-registers Sets...\n";
 582
 583   // Emit the empty super-registers list
 584   OS << "  const unsigned Empty_SuperRegsSet[] = { 0 };\n";
 585   // Loop over all of the registers which have super-registers, emitting the
 586   // super-registers list to memory.
 587   for (std::map<Record*, std::set<Record*>, LessRecord >::iterator
 588          I = RegisterSuperRegs.begin(), E = RegisterSuperRegs.end(); I != E; ++I) {
 589     OS << "  const unsigned " << I->first->getName() << "_SuperRegsSet[] = { ";
 590
 591     std::vector<Record*> SuperRegsVector;
 592     for (std::set<Record*>::iterator ASI = I->second.begin(),
 593            E = I->second.end(); ASI != E; ++ASI)
 594       SuperRegsVector.push_back(*ASI);
 595     RegisterSorter RS(RegisterSubRegs);
 596     std::stable_sort(SuperRegsVector.begin(), SuperRegsVector.end(), RS);
 597     for (unsigned i = 0, e = SuperRegsVector.size(); i != e; ++i)
 598       OS << getQualifiedName(SuperRegsVector[i]) << ", ";
 599     OS << "0 };\n";
 600   }
 601
 602   OS<<"\n  const TargetRegisterDesc RegisterDescriptors[] = { // Descriptors\n";
 603   OS << "    { \"NOREG\",\t\"NOREG\",\t0,\t0,\t0 },\n";
 604
 605   // Now that register alias and sub-registers sets have been emitted, emit the
 606   // register descriptors now.
 607   const std::vector<CodeGenRegister> &Registers = Target.getRegisters();
 608   for (unsigned i = 0, e = Registers.size(); i != e; ++i) {
 609     const CodeGenRegister &Reg = Registers[i];
 610     OS << "    { \"";
 611     if (!Reg.TheDef->getValueAsString("AsmName").empty())
 612       OS << Reg.TheDef->getValueAsString("AsmName");
 613     else
 614       OS << Reg.getName();
 615     OS << "\",\t\"";
 616     OS << Reg.getName() << "\",\t";
 617     if (RegisterAliases.count(Reg.TheDef))
 618       OS << Reg.getName() << "_AliasSet,\t";
 619     else
 620       OS << "Empty_AliasSet,\t";
 621     if (RegisterSubRegs.count(Reg.TheDef))
 622       OS << Reg.getName() << "_SubRegsSet,\t";
 623     else
 624       OS << "Empty_SubRegsSet,\t";
 625     if (RegisterSuperRegs.count(Reg.TheDef))
 626       OS << Reg.getName() << "_SuperRegsSet },\n";
 627     else
 628       OS << "Empty_SuperRegsSet },\n";
 629   }
 630   OS << "  };\n";      // End of register descriptors...
 631   OS << "}\n\n";       // End of anonymous namespace...
 632
 633   std::string ClassName = Target.getName() + "GenRegisterInfo";
 634
 635   // Calculate the mapping of subregister+index pairs to physical registers.
 636   std::vector<Record*> SubRegs = Records.getAllDerivedDefinitions("SubRegSet");
 637   for (unsigned i = 0, e = SubRegs.size(); i != e; ++i) {
 638     int subRegIndex = SubRegs[i]->getValueAsInt("index");
 639     std::vector<Record*> From = SubRegs[i]->getValueAsListOfDefs("From");
 640     std::vector<Record*> To   = SubRegs[i]->getValueAsListOfDefs("To");
 641
 642     if (From.size() != To.size()) {
 643       cerr << "Error: register list and sub-register list not of equal length"
 644            << " in SubRegSet\n";
 645       exit(1);
 646     }
 647
 648     // For each entry in from/to vectors, insert the to register at index
 649     for (unsigned ii = 0, ee = From.size(); ii != ee; ++ii)
 650       SubRegVectors[From[ii]].push_back(std::make_pair(subRegIndex, To[ii]));
 651   }
 652
 653   // Emit the subregister + index mapping function based on the information
 654   // calculated above.
 655   OS << "unsigned " << ClassName
 656      << "::getSubReg(unsigned RegNo, unsigned Index) const {\n"
 657      << "  switch (RegNo) {\n"
 658      << "  default:\n    return 0;\n";
 659   for (std::map<Record*, std::vector<std::pair<int, Record*> > >::iterator
 660         I = SubRegVectors.begin(), E = SubRegVectors.end(); I != E; ++I) {
 661     OS << "  case " << getQualifiedName(I->first) << ":\n";
 662     OS << "    switch (Index) {\n";
 663     OS << "    default: return 0;\n";
 664     for (unsigned i = 0, e = I->second.size(); i != e; ++i)
 665       OS << "    case " << (I->second)[i].first << ": return "
 666          << getQualifiedName((I->second)[i].second) << ";\n";
 667     OS << "    };\n" << "    break;\n";
 668   }
 669   OS << "  };\n";
 670   OS << "  return 0;\n";
 671   OS << "}\n\n";
 672
 673   // Emit the constructor of the class...
 674   OS << ClassName << "::" << ClassName
 675      << "(int CallFrameSetupOpcode, int CallFrameDestroyOpcode)\n"
 676      << "  : TargetRegisterInfo(RegisterDescriptors, " << Registers.size()+1
 677      << ", RegisterClasses, RegisterClasses+" << RegisterClasses.size() <<",\n "
 678      << "                 CallFrameSetupOpcode, CallFrameDestroyOpcode,\n"
 679      << "                 SubregHashTable, SubregHashTableSize) {\n"
 680      << "}\n\n";
 681
 682   // Collect all information about dwarf register numbers
 683
 684   // First, just pull all provided information to the map
 685   unsigned maxLength = 0;
 686   for (unsigned i = 0, e = Registers.size(); i != e; ++i) {
 687     Record *Reg = Registers[i].TheDef;
 688     std::vector<int64_t> RegNums = Reg->getValueAsListOfInts("DwarfNumbers");
 689     maxLength = std::max((size_t)maxLength, RegNums.size());
 690     if (DwarfRegNums.count(Reg))
 691       cerr << "Warning: DWARF numbers for register " << getQualifiedName(Reg)
 692            << "specified multiple times\n";
 693     DwarfRegNums[Reg] = RegNums;
 694   }
 695
 696   // Now we know maximal length of number list. Append -1's, where needed
 697   for (DwarfRegNumsMapTy::iterator
 698        I = DwarfRegNums.begin(), E = DwarfRegNums.end(); I != E; ++I)
 699     for (unsigned i = I->second.size(), e = maxLength; i != e; ++i)
 700       I->second.push_back(-1);
 701
 702   // Emit information about the dwarf register numbers.
 703   OS << "int " << ClassName << "::getDwarfRegNumFull(unsigned RegNum, "
 704      << "unsigned Flavour) const {\n"
 705      << "  switch (Flavour) {\n"
 706      << "  default:\n"
 707      << "    assert(0 && \"Unknown DWARF flavour\");\n"
 708      << "    return -1;\n";
 709
 710   for (unsigned i = 0, e = maxLength; i != e; ++i) {
 711     OS << "  case " << i << ":\n"
 712        << "    switch (RegNum) {\n"
 713        << "    default:\n"
 714        << "      assert(0 && \"Invalid RegNum\");\n"
 715        << "      return -1;\n";
 716
 717     // Sort by name to get a stable order.
 718
 719
 720     for (DwarfRegNumsMapTy::iterator
 721            I = DwarfRegNums.begin(), E = DwarfRegNums.end(); I != E; ++I) {
 722       int RegNo = I->second[i];
 723       if (RegNo != -2)
 724         OS << "    case " << getQualifiedName(I->first) << ":\n"
 725            << "      return " << RegNo << ";\n";
 726       else
 727         OS << "    case " << getQualifiedName(I->first) << ":\n"
 728            << "      assert(0 && \"Invalid register for this mode\");\n"
 729            << "      return -1;\n";
 730     }
 731     OS << "    };\n";
 732   }
 733
 734   OS << "  };\n}\n\n";
 735
 736   OS << "} // End llvm namespace \n";
 737 }