Support x86 "eiz" and "riz" pseudo index registers in the assembler.
[oota-llvm.git] / test / TableGen / if.td
1 // RUN: tblgen %s | grep {\\\[1, 2, 3\\\]} | count 4
2 // RUN: tblgen %s | grep {\\\[4, 5, 6\\\]} | count 2
3 // XFAIL: vg_leak
4
5 class A<list<list<int>> vals> {
6   list<int> first = vals[0];
7   list<int> rest  = !if(!null(!cdr(vals)), vals[0], vals[1]);
8 }
9
10 def One : A<[[1,2,3]]>;
11 def Two : A<[[1,2,3],[4,5,6]]>;
12
13 class B<list<int> v> {
14   list<int> vals = v;
15 }
16
17 class BB<list<list<int>> vals> : B<!if(!null(!cdr(vals)), vals[0], vals[1])>;
18 class BBB<list<list<int>> vals> : BB<vals>;
19
20 def OneB : BBB<[[1,2,3]]>;
21 def TwoB : BBB<[[1,2,3],[4,5,6]]>;