[mips][microMIPS] Implement TEQ, TGE, TGEU, TLT, TLTU and TNE instructions
[oota-llvm.git] / test / MC / Disassembler / AArch64 / armv8.1a-lor.txt
1 # RUN: llvm-mc -triple aarch64-none-linux-gnu -mattr=+v8.1a --disassemble < %s | FileCheck %s
2
3 0x20,0x7c,0xdf,0x08
4 0x20,0x7c,0xdf,0x48
5 0x20,0x7c,0xdf,0x88
6 0x20,0x7c,0xdf,0xc8
7 0x20,0x7c,0x9f,0x08
8 0x20,0x7c,0x9f,0x48
9 0x20,0x7c,0x9f,0x88
10 0x20,0x7c,0x9f,0xc8
11 # CHECK:   ldlarb w0, [x1]
12 # CHECK:   ldlarh w0, [x1]
13 # CHECK:   ldlar  w0, [x1]
14 # CHECK:   ldlar  x0, [x1]
15 # CHECK:   stllrb w0, [x1]
16 # CHECK:   stllrh w0, [x1]
17 # CHECK:   stllr  w0, [x1]
18 # CHECK:   stllr  x0, [x1]
19 0x00,0xa4,0x18,0xd5
20 0x20,0xa4,0x18,0xd5
21 0x40,0xa4,0x18,0xd5
22 0x60,0xa4,0x18,0xd5
23 0xe0,0xa4,0x18,0xd5
24 # CHECK:   msr LORSA_EL1, x0
25 # CHECK:   msr LOREA_EL1, x0
26 # CHECK:   msr LORN_EL1, x0
27 # CHECK:   msr LORC_EL1, x0
28 # CHECK:   msr S3_0_C10_C4_7, x0
29 0x00,0xa4,0x38,0xd5
30 0x20,0xa4,0x38,0xd5
31 0x40,0xa4,0x38,0xd5
32 0x60,0xa4,0x38,0xd5
33 0xe0,0xa4,0x38,0xd5
34 # CHECK:   mrs x0, LORSA_EL1
35 # CHECK:   mrs x0, LOREA_EL1
36 # CHECK:   mrs x0, LORN_EL1
37 # CHECK:   mrs x0, LORC_EL1
38 # CHECK:   mrs x0, LORID_EL1