ARM assembly parsing for register range syntax for VLD/VST register lists.
[oota-llvm.git] / test / MC / ARM / neon-vld-encoding.s
1 @ RUN: llvm-mc -mcpu=cortex-a8 -triple armv7-apple-darwin -show-encoding < %s | FileCheck %s
2
3         vld1.8  {d16}, [r0, :64]
4         vld1.16 {d16}, [r0]
5         vld1.32 {d16}, [r0]
6         vld1.64 {d16}, [r0]
7         vld1.8  {d16, d17}, [r0, :64]
8         vld1.16 {d16, d17}, [r0, :128]
9         vld1.32 {d16, d17}, [r0]
10         vld1.64 {d16, d17}, [r0]
11         vld1.8 {d1, d2, d3}, [r3]
12         vld1.16 {d4, d5, d6}, [r3, :64]
13         vld1.32 {d5, d6, d7}, [r3]
14         vld1.64 {d6, d7, d8}, [r3, :64]
15         vld1.8 {d1, d2, d3, d4}, [r3]
16         vld1.16 {d4, d5, d6, d7}, [r3, :64]
17         vld1.32 {d5, d6, d7, d8}, [r3]
18         vld1.64 {d6, d7, d8, d9}, [r3, :64]
19
20         vld1.8  {d16}, [r0, :64]!
21         vld1.16 {d16}, [r0]!
22         vld1.32 {d16}, [r0]!
23         vld1.64 {d16}, [r0]!
24         vld1.8  {d16, d17}, [r0, :64]!
25         vld1.16 {d16, d17}, [r0, :128]!
26         vld1.32 {d16, d17}, [r0]!
27         vld1.64 {d16, d17}, [r0]!
28
29         vld1.8  {d16}, [r0, :64], r5
30         vld1.16 {d16}, [r0], r5
31         vld1.32 {d16}, [r0], r5
32         vld1.64 {d16}, [r0], r5
33         vld1.8  {d16, d17}, [r0, :64], r5
34         vld1.16 {d16, d17}, [r0, :128], r5
35         vld1.32 {d16, d17}, [r0], r5
36         vld1.64 {d16, d17}, [r0], r5
37
38         vld1.8 {d1, d2, d3}, [r3]!
39         vld1.16 {d4, d5, d6}, [r3, :64]!
40         vld1.32 {d5, d6, d7}, [r3]!
41         vld1.64 {d6, d7, d8}, [r3, :64]!
42
43         vld1.8 {d1, d2, d3}, [r3], r6
44         vld1.16 {d4, d5, d6}, [r3, :64], r6
45         vld1.32 {d5, d6, d7}, [r3], r6
46         vld1.64 {d6, d7, d8}, [r3, :64], r6
47
48         vld1.8 {d1, d2, d3, d4}, [r3]!
49         vld1.16 {d4, d5, d6, d7}, [r3, :64]!
50         vld1.32 {d5, d6, d7, d8}, [r3]!
51         vld1.64 {d6, d7, d8, d9}, [r3, :64]!
52
53         vld1.8 {d1, d2, d3, d4}, [r3], r8
54         vld1.16 {d4, d5, d6, d7}, [r3, :64], r8
55         vld1.32 {d5, d6, d7, d8}, [r3], r8
56         vld1.64 {d6, d7, d8, d9}, [r3, :64], r8
57
58 @ CHECK: vld1.8 {d16}, [r0, :64]        @ encoding: [0x1f,0x07,0x60,0xf4]
59 @ CHECK: vld1.16 {d16}, [r0]            @ encoding: [0x4f,0x07,0x60,0xf4]
60 @ CHECK: vld1.32 {d16}, [r0]            @ encoding: [0x8f,0x07,0x60,0xf4]
61 @ CHECK: vld1.64 {d16}, [r0]            @ encoding: [0xcf,0x07,0x60,0xf4]
62 @ CHECK: vld1.8 {d16, d17}, [r0, :64]   @ encoding: [0x1f,0x0a,0x60,0xf4]
63 @ CHECK: vld1.16 {d16, d17}, [r0, :128] @ encoding: [0x6f,0x0a,0x60,0xf4]
64 @ CHECK: vld1.32 {d16, d17}, [r0]       @ encoding: [0x8f,0x0a,0x60,0xf4]
65 @ CHECK: vld1.64 {d16, d17}, [r0]       @ encoding: [0xcf,0x0a,0x60,0xf4]
66 @ CHECK: vld1.8 {d1, d2, d3}, [r3]      @ encoding: [0x0f,0x16,0x23,0xf4]
67 @ CHECK: vld1.16 {d4, d5, d6}, [r3, :64] @ encoding: [0x5f,0x46,0x23,0xf4]
68 @ CHECK: vld1.32 {d5, d6, d7}, [r3]     @ encoding: [0x8f,0x56,0x23,0xf4]
69 @ CHECK: vld1.64 {d6, d7, d8}, [r3, :64] @ encoding: [0xdf,0x66,0x23,0xf4]
70 @ CHECK: vld1.8 {d1, d2, d3, d4}, [r3]  @ encoding: [0x0f,0x12,0x23,0xf4]
71 @ CHECK: vld1.16 {d4, d5, d6, d7}, [r3, :64] @ encoding: [0x5f,0x42,0x23,0xf4]
72 @ CHECK: vld1.32 {d5, d6, d7, d8}, [r3]  @ encoding: [0x8f,0x52,0x23,0xf4]
73 @ CHECK: vld1.64 {d6, d7, d8, d9}, [r3, :64] @ encoding: [0xdf,0x62,0x23,0xf4]
74 @ CHECK: vld1.8 {d16}, [r0, :64]!       @ encoding: [0x1d,0x07,0x60,0xf4]
75
76 @ CHECK: vld1.16 {d16}, [r0]!           @ encoding: [0x4d,0x07,0x60,0xf4]
77 @ CHECK: vld1.32 {d16}, [r0]!           @ encoding: [0x8d,0x07,0x60,0xf4]
78 @ CHECK: vld1.64 {d16}, [r0]!           @ encoding: [0xcd,0x07,0x60,0xf4]
79 @ CHECK: vld1.8 {d16, d17}, [r0, :64]!  @ encoding: [0x1d,0x0a,0x60,0xf4]
80 @ CHECK: vld1.16 {d16, d17}, [r0, :128]! @ encoding: [0x6d,0x0a,0x60,0xf4]
81 @ CHECK: vld1.32 {d16, d17}, [r0]!      @ encoding: [0x8d,0x0a,0x60,0xf4]
82 @ CHECK: vld1.64 {d16, d17}, [r0]!      @ encoding: [0xcd,0x0a,0x60,0xf4]
83
84 @ CHECK: vld1.8 {d16}, [r0, :64], r5    @ encoding: [0x15,0x07,0x60,0xf4]
85 @ CHECK: vld1.16 {d16}, [r0], r5        @ encoding: [0x45,0x07,0x60,0xf4]
86 @ CHECK: vld1.32 {d16}, [r0], r5        @ encoding: [0x85,0x07,0x60,0xf4]
87 @ CHECK: vld1.64 {d16}, [r0], r5        @ encoding: [0xc5,0x07,0x60,0xf4]
88 @ CHECK: vld1.8 {d16, d17}, [r0, :64], r5 @ encoding: [0x15,0x0a,0x60,0xf4]
89 @ CHECK: vld1.16 {d16, d17}, [r0, :128], r5 @ encoding: [0x65,0x0a,0x60,0xf4]
90 @ CHECK: vld1.32 {d16, d17}, [r0], r5   @ encoding: [0x85,0x0a,0x60,0xf4]
91 @ CHECK: vld1.64 {d16, d17}, [r0], r5   @ encoding: [0xc5,0x0a,0x60,0xf4]
92
93 @ CHECK: vld1.8 {d1, d2, d3}, [r3]!     @ encoding: [0x0d,0x16,0x23,0xf4]
94 @ CHECK: vld1.16 {d4, d5, d6}, [r3, :64]! @ encoding: [0x5d,0x46,0x23,0xf4]
95 @ CHECK: vld1.32 {d5, d6, d7}, [r3]!     @ encoding: [0x8d,0x56,0x23,0xf4]
96 @ CHECK: vld1.64 {d6, d7, d8}, [r3, :64]! @ encoding: [0xdd,0x66,0x23,0xf4]
97
98 @ CHECK: vld1.8 {d1, d2, d3}, [r3], r6  @ encoding: [0x06,0x16,0x23,0xf4]
99 @ CHECK: vld1.16 {d4, d5, d6}, [r3, :64], r6 @ encoding: [0x56,0x46,0x23,0xf4]
100 @ CHECK: vld1.32 {d5, d6, d7}, [r3], r6  @ encoding: [0x86,0x56,0x23,0xf4]
101 @ CHECK: vld1.64 {d6, d7, d8}, [r3, :64], r6 @ encoding: [0xd6,0x66,0x23,0xf4]
102
103 @ CHECK: vld1.8 {d1, d2, d3, d4}, [r3]! @ encoding: [0x0d,0x12,0x23,0xf4]
104 @ CHECK: vld1.16 {d4, d5, d6, d7}, [r3, :64]! @ encoding: [0x5d,0x42,0x23,0xf4]
105 @ CHECK: vld1.32 {d5, d6, d7, d8}, [r3]! @ encoding: [0x8d,0x52,0x23,0xf4]
106 @ CHECK: vld1.64 {d6, d7, d8, d9}, [r3, :64]! @ encoding: [0xdd,0x62,0x23,0xf4]
107
108 @ CHECK: vld1.8 {d1, d2, d3, d4}, [r3], r8 @ encoding: [0x08,0x12,0x23,0xf4]
109 @ CHECK: vld1.16 {d4, d5, d6, d7}, [r3, :64], r8 @ encoding: [0x58,0x42,0x23,0xf4]
110 @ CHECK: vld1.32 {d5, d6, d7, d8}, [r3], r8 @ encoding: [0x88,0x52,0x23,0xf4]
111 @ CHECK: vld1.64 {d6, d7, d8, d9}, [r3, :64], r8 @ encoding: [0xd8,0x62,0x23,0xf4]
112
113
114         vld2.8  {d16, d17}, [r0, :64]
115         vld2.16 {d16, d17}, [r0, :128]
116         vld2.32 {d16, d17}, [r0]
117         vld2.8  {d16, d17, d18, d19}, [r0, :64]
118         vld2.16 {d16, d17, d18, d19}, [r0, :128]
119         vld2.32 {d16, d17, d18, d19}, [r0, :256]
120
121 @ CHECK: vld2.8 {d16, d17}, [r0, :64]   @ encoding: [0x1f,0x08,0x60,0xf4]
122 @ CHECK: vld2.16 {d16, d17}, [r0, :128] @ encoding: [0x6f,0x08,0x60,0xf4]
123 @ CHECK: vld2.32 {d16, d17}, [r0] @ encoding: [0x8f,0x08,0x60,0xf4]
124 @ CHECK: vld2.8 {d16, d17, d18, d19}, [r0, :64] @ encoding: [0x1f,0x03,0x60,0xf4]
125 @ CHECK: vld2.16 {d16, d17, d18, d19}, [r0, :128] @ encoding: [0x6f,0x03,0x60,0xf4]
126 @ CHECK: vld2.32 {d16, d17, d18, d19}, [r0, :256] @ encoding: [0xbf,0x03,0x60,0xf4]
127
128
129 @       vld3.8  {d16, d17, d18}, [r0, :64]
130 @       vld3.16 {d16, d17, d18}, [r0]
131 @       vld3.32 {d16, d17, d18}, [r0]
132 @       vld3.8  {d16, d18, d20}, [r0, :64]!
133 @       vld3.8  {d17, d19, d21}, [r0, :64]!
134 @       vld3.16 {d16, d18, d20}, [r0]!
135 @       vld3.16 {d17, d19, d21}, [r0]!
136 @       vld3.32 {d16, d18, d20}, [r0]!
137 @       vld3.32 {d17, d19, d21}, [r0]!
138
139 @ FIXME: vld3.8 {d16, d17, d18}, [r0, :64] @ encoding: [0x1f,0x04,0x60,0xf4]
140 @ FIXME: vld3.16 {d16, d17, d18}, [r0]  @ encoding: [0x4f,0x04,0x60,0xf4]
141 @ FIXME: vld3.32 {d16, d17, d18}, [r0]  @ encoding: [0x8f,0x04,0x60,0xf4]
142 @ FIXME: vld3.8 {d16, d18, d20}, [r0, :64]! @ encoding: [0x1d,0x05,0x60,0xf4]
143 @ FIXME: vld3.8 {d17, d19, d21}, [r0, :64]! @ encoding: [0x1d,0x15,0x60,0xf4]
144 @ FIXME: vld3.16 {d16, d18, d20}, [r0]! @ encoding: [0x4d,0x05,0x60,0xf4]
145 @ FIXME: vld3.16 {d17, d19, d21}, [r0]! @ encoding: [0x4d,0x15,0x60,0xf4]
146 @ FIXME: vld3.32 {d16, d18, d20}, [r0]! @ encoding: [0x8d,0x05,0x60,0xf4]
147 @ FIXME: vld3.32 {d17, d19, d21}, [r0]! @ encoding: [0x8d,0x15,0x60,0xf4]
148
149
150 @       vld4.8  {d16, d17, d18, d19}, [r0, :64]
151 @       vld4.16 {d16, d17, d18, d19}, [r0, :128]
152 @       vld4.32 {d16, d17, d18, d19}, [r0, :256]
153 @       vld4.8  {d16, d18, d20, d22}, [r0, :256]!
154 @       vld4.8  {d17, d19, d21, d23}, [r0, :256]!
155 @       vld4.16 {d16, d18, d20, d22}, [r0]!
156 @       vld4.16 {d17, d19, d21, d23}, [r0]!
157 @       vld4.32 {d16, d18, d20, d22}, [r0]!
158 @       vld4.32 {d17, d19, d21, d23}, [r0]!
159
160 @ FIXME: vld4.8 {d16, d17, d18, d19}, [r0, :64]@ encoding: [0x1f,0x00,0x60,0xf4]
161 @ FIXME: vld4.16 {d16, d17, d18, d19}, [r0,:128]@ encoding:[0x6f,0x00,0x60,0xf4]
162 @ FIXME: vld4.32 {d16, d17, d18, d19}, [r0,:256]@ encoding:[0xbf,0x00,0x60,0xf4]
163 @ FIXME: vld4.8 {d16, d18, d20, d22}, [r0,:256]!@ encoding:[0x3d,0x01,0x60,0xf4]
164 @ FIXME: vld4.8 {d17, d19, d21, d23}, [r0,:256]!@ encoding:[0x3d,0x11,0x60,0xf4]
165 @ FIXME: vld4.16 {d16, d18, d20, d22}, [r0]! @ encoding: [0x4d,0x01,0x60,0xf4]
166 @ FIXME: vld4.16 {d17, d19, d21, d23}, [r0]! @ encoding: [0x4d,0x11,0x60,0xf4]
167 @ FIXME: vld4.32 {d16, d18, d20, d22}, [r0]! @ encoding: [0x8d,0x01,0x60,0xf4]
168 @ FIXME: vld4.32 {d17, d19, d21, d23}, [r0]! @ encoding: [0x8d,0x11,0x60,0xf4]
169
170
171 @       vld1.8  {d16[3]}, [r0]
172 @       vld1.16 {d16[2]}, [r0, :16]
173 @       vld1.32 {d16[1]}, [r0, :32]
174
175 @ FIXME: vld1.8 {d16[3]}, [r0]          @ encoding: [0x6f,0x00,0xe0,0xf4]
176 @ FIXME: vld1.16 {d16[2]}, [r0, :16]    @ encoding: [0x9f,0x04,0xe0,0xf4]
177 @ FIXME: vld1.32 {d16[1]}, [r0, :32]    @ encoding: [0xbf,0x08,0xe0,0xf4]
178
179
180 @       vld2.8  {d16[1], d17[1]}, [r0, :16]
181 @       vld2.16 {d16[1], d17[1]}, [r0, :32]
182 @       vld2.32 {d16[1], d17[1]}, [r0]
183 @       vld2.16 {d17[1], d19[1]}, [r0]
184 @       vld2.32 {d17[0], d19[0]}, [r0, :64]
185
186 @ FIXME: vld2.8 {d16[1], d17[1]}, [r0, :16] @ encoding: [0x3f,0x01,0xe0,0xf4]
187 @ FIXME: vld2.16 {d16[1], d17[1]}, [r0, :32] @ encoding: [0x5f,0x05,0xe0,0xf4]
188 @ FIXME: vld2.32 {d16[1], d17[1]}, [r0]  @ encoding: [0x8f,0x09,0xe0,0xf4]
189 @ FIXME: vld2.16 {d17[1], d19[1]}, [r0]  @ encoding: [0x6f,0x15,0xe0,0xf4]
190 @ FIXME: vld2.32 {d17[0], d19[0]}, [r0, :64] @ encoding: [0x5f,0x19,0xe0,0xf4]
191
192
193 @       vld3.8  {d16[1], d17[1], d18[1]}, [r0]
194 @       vld3.16 {d16[1], d17[1], d18[1]}, [r0]
195 @       vld3.32 {d16[1], d17[1], d18[1]}, [r0]
196 @       vld3.16 {d16[1], d18[1], d20[1]}, [r0]
197 @       vld3.32 {d17[1], d19[1], d21[1]}, [r0]
198
199 @ FIXME: vld3.8 {d16[1], d17[1], d18[1]}, [r0] @ encoding: [0x2f,0x02,0xe0,0xf4]
200 @ FIXME: vld3.16 {d16[1], d17[1], d18[1]}, [r0]@ encoding: [0x4f,0x06,0xe0,0xf4]
201 @ FIXME: vld3.32 {d16[1], d17[1], d18[1]}, [r0]@ encoding: [0x8f,0x0a,0xe0,0xf4]
202 @ FIXME: vld3.16 {d16[1], d18[1], d20[1]}, [r0]@ encoding: [0x6f,0x06,0xe0,0xf4]
203 @ FIXME: vld3.32 {d17[1], d19[1], d21[1]}, [r0]@ encoding: [0xcf,0x1a,0xe0,0xf4]
204
205
206 @       vld4.8  {d16[1], d17[1], d18[1], d19[1]}, [r0, :32]
207 @       vld4.16 {d16[1], d17[1], d18[1], d19[1]}, [r0]
208 @       vld4.32 {d16[1], d17[1], d18[1], d19[1]}, [r0, :128]
209 @       vld4.16 {d16[1], d18[1], d20[1], d22[1]}, [r0, :64]
210 @       vld4.32 {d17[0], d19[0], d21[0], d23[0]}, [r0]
211
212 @ FIXME: vld4.8 {d16[1], d17[1], d18[1], d19[1]}, [r0, :32] @ encoding: [0x3f,0x03,0xe0,0xf4]
213 @ FIXME: vld4.16 {d16[1], d17[1], d18[1], d19[1]}, [r0] @ encoding: [0x4f,0x07,0xe0,0xf4]
214 @ FIXME: vld4.32 {d16[1], d17[1], d18[1], d19[1]}, [r0, :128] @ encoding: [0xaf,0x0b,0xe0,0xf4]
215 @ FIXME: vld4.16 {d16[1], d18[1], d20[1], d22[1]}, [r0, :64] @ encoding: [0x7f,0x07,0xe0,0xf4]
216 @ FIXME: vld4.32 {d17[0], d19[0], d21[0], d23[0]}, [r0] @ encoding: [0x4f,0x1b,0xe0,0xf4]
217
218
219 @ Handle 'Q' registers in register lists as if the sub-reg D regs were
220 @ specified instead.
221         vld1.8 {q3}, [r9]
222         vld1.8 {q3, q4}, [r9]
223
224 @ CHECK: vld1.8 {d6, d7}, [r9]          @ encoding: [0x0f,0x6a,0x29,0xf4]
225 @ CHECK: vld1.8 {d6, d7, d8, d9}, [r9]  @ encoding: [0x0f,0x62,0x29,0xf4]
226
227
228 @ Spot-check additional size-suffix aliases.
229         vld1.8 {d2}, [r2]
230         vld1.p8 {d2}, [r2]
231         vld1.u8 {d2}, [r2]
232
233         vld1.8 {q2}, [r2]
234         vld1.p8 {q2}, [r2]
235         vld1.u8 {q2}, [r2]
236         vld1.f32 {q2}, [r2]
237
238         vld1.u8 {d2, d3, d4}, [r2]
239         vld1.i32 {d2, d3, d4}, [r2]
240         vld1.f64 {d2, d3, d4}, [r2]
241
242 @ CHECK: vld1.8 {d2}, [r2]              @ encoding: [0x0f,0x27,0x22,0xf4]
243 @ CHECK: vld1.8 {d2}, [r2]              @ encoding: [0x0f,0x27,0x22,0xf4]
244 @ CHECK: vld1.8 {d2}, [r2]              @ encoding: [0x0f,0x27,0x22,0xf4]
245
246 @ CHECK: vld1.8 {d4, d5}, [r2]          @ encoding: [0x0f,0x4a,0x22,0xf4]
247 @ CHECK: vld1.8 {d4, d5}, [r2]          @ encoding: [0x0f,0x4a,0x22,0xf4]
248 @ CHECK: vld1.8 {d4, d5}, [r2]          @ encoding: [0x0f,0x4a,0x22,0xf4]
249 @ CHECK: vld1.32 {d4, d5}, [r2]         @ encoding: [0x8f,0x4a,0x22,0xf4]
250
251 @ CHECK: vld1.8 {d2, d3, d4}, [r2]      @ encoding: [0x0f,0x26,0x22,0xf4]
252 @ CHECK: vld1.32 {d2, d3, d4}, [r2]     @ encoding: [0x8f,0x26,0x22,0xf4]
253 @ CHECK: vld1.64 {d2, d3, d4}, [r2]     @ encoding: [0xcf,0x26,0x22,0xf4]
254
255
256 @ Register lists can use the range syntax, just like VLDM
257         vld1.f64 {d2-d5}, [r2,:128]!
258         vld1.f64 {d2,d3,d4,d5}, [r2,:128]!
259
260 @ CHECK: vld1.64 {d2, d3, d4, d5}, [r2, :128]! @ encoding: [0xed,0x22,0x22,0xf4]
261 @ CHECK: vld1.64 {d2, d3, d4, d5}, [r2, :128]! @ encoding: [0xed,0x22,0x22,0xf4]