test/MC/ARM/basic-arm-instructions.s

   1 @ RUN: llvm-mc -triple=armv7-apple-darwin -show-encoding < %s | FileCheck %s
   2   .syntax unified
   3   .globl _func
   4
   5 @ Check that the assembler can handle the documented syntax from the ARM ARM.
   6 @ For complex constructs like shifter operands, check more thoroughly for them
   7 @ once then spot check that following instructions accept the form generally.
   8 @ This gives us good coverage while keeping the overall size of the test
   9 @ more reasonable.
  10
  11 _func:
  12 @ CHECK: _func
  13
  14 @------------------------------------------------------------------------------
  15 @ ADC (immediate)
  16 @------------------------------------------------------------------------------
  17   adc r1, r2, #0xf
  18   adc r1, r2, #0xf0
  19   adc r1, r2, #0xf00
  20   adc r1, r2, #0xf000
  21   adc r1, r2, #0xf0000
  22   adc r1, r2, #0xf00000
  23   adc r1, r2, #0xf000000
  24   adc r1, r2, #0xf0000000
  25   adc r1, r2, #0xf000000f
  26   adcs r1, r2, #0xf00
  27   adcseq r1, r2, #0xf00
  28   adceq r1, r2, #0xf00
  29
  30 @ CHECK: adc    r1, r2, #15             @ encoding: [0x0f,0x10,0xa2,0xe2]
  31 @ CHECK: adc    r1, r2, #240            @ encoding: [0xf0,0x10,0xa2,0xe2]
  32 @ CHECK: adc    r1, r2, #3840           @ encoding: [0x0f,0x1c,0xa2,0xe2]
  33 @ CHECK: adc    r1, r2, #61440          @ encoding: [0x0f,0x1a,0xa2,0xe2]
  34 @ CHECK: adc    r1, r2, #983040         @ encoding: [0x0f,0x18,0xa2,0xe2]
  35 @ CHECK: adc    r1, r2, #15728640       @ encoding: [0x0f,0x16,0xa2,0xe2]
  36 @ CHECK: adc    r1, r2, #251658240      @ encoding: [0x0f,0x14,0xa2,0xe2]
  37 @ CHECK: adc    r1, r2, #4026531840     @ encoding: [0x0f,0x12,0xa2,0xe2]
  38 @ CHECK: adc    r1, r2, #4026531855     @ encoding: [0xff,0x12,0xa2,0xe2]
  39
  40 @ CHECK: adcs   r1, r2, #3840           @ encoding: [0x0f,0x1c,0xb2,0xe2]
  41 @ CHECK: adcseq r1, r2, #3840           @ encoding: [0x0f,0x1c,0xb2,0x02]
  42 @ CHECK: adceq  r1, r2, #3840           @ encoding: [0x0f,0x1c,0xa2,0x02]
  43
  44 @------------------------------------------------------------------------------
  45 @ ADC (register)
  46 @ ADC (shifted register)
  47 @------------------------------------------------------------------------------
  48   adc r4, r5, r6
  49   @ Constant shifts
  50   adc r4, r5, r6, lsl #1
  51   adc r4, r5, r6, lsl #31
  52   adc r4, r5, r6, lsr #1
  53   adc r4, r5, r6, lsr #31
  54   adc r4, r5, r6, lsr #32
  55   adc r4, r5, r6, asr #1
  56   adc r4, r5, r6, asr #31
  57   adc r4, r5, r6, asr #32
  58   adc r4, r5, r6, ror #1
  59   adc r4, r5, r6, ror #31
  60
  61   @ Register shifts
  62   adc r6, r7, r8, lsl r9
  63   adc r6, r7, r8, lsr r9
  64   adc r6, r7, r8, asr r9
  65   adc r6, r7, r8, ror r9
  66   adc r4, r5, r6, rrx
  67
  68   @ Destination register is optional
  69   adc r5, r6
  70   adc r4, r5, lsl #1
  71   adc r4, r5, lsl #31
  72   adc r4, r5, lsr #1
  73   adc r4, r5, lsr #31
  74   adc r4, r5, lsr #32
  75   adc r4, r5, asr #1
  76   adc r4, r5, asr #31
  77   adc r4, r5, asr #32
  78   adc r4, r5, ror #1
  79   adc r4, r5, ror #31
  80   adc r4, r5, rrx
  81   adc r6, r7, lsl r9
  82   adc r6, r7, lsr r9
  83   adc r6, r7, asr r9
  84   adc r6, r7, ror r9
  85   adc r4, r5, rrx
  86
  87 @ CHECK: adc    r4, r5, r6              @ encoding: [0x06,0x40,0xa5,0xe0]
  88
  89 @ CHECK: adc    r4, r5, r6, lsl #1      @ encoding: [0x86,0x40,0xa5,0xe0]
  90 @ CHECK: adc    r4, r5, r6, lsl #31     @ encoding: [0x86,0x4f,0xa5,0xe0]
  91 @ CHECK: adc    r4, r5, r6, lsr #1      @ encoding: [0xa6,0x40,0xa5,0xe0]
  92 @ CHECK: adc    r4, r5, r6, lsr #31     @ encoding: [0xa6,0x4f,0xa5,0xe0]
  93 @ CHECK: adc    r4, r5, r6, lsr #32     @ encoding: [0x26,0x40,0xa5,0xe0]
  94 @ CHECK: adc    r4, r5, r6, asr #1      @ encoding: [0xc6,0x40,0xa5,0xe0]
  95 @ CHECK: adc    r4, r5, r6, asr #31     @ encoding: [0xc6,0x4f,0xa5,0xe0]
  96 @ CHECK: adc    r4, r5, r6, asr #32     @ encoding: [0x46,0x40,0xa5,0xe0]
  97 @ CHECK: adc    r4, r5, r6, ror #1      @ encoding: [0xe6,0x40,0xa5,0xe0]
  98 @ CHECK: adc    r4, r5, r6, ror #31     @ encoding: [0xe6,0x4f,0xa5,0xe0]
  99
 100 @ CHECK: adc    r6, r7, r8, lsl r9      @ encoding: [0x18,0x69,0xa7,0xe0]
 101 @ CHECK: adc    r6, r7, r8, lsr r9      @ encoding: [0x38,0x69,0xa7,0xe0]
 102 @ CHECK: adc    r6, r7, r8, asr r9      @ encoding: [0x58,0x69,0xa7,0xe0]
 103 @ CHECK: adc    r6, r7, r8, ror r9      @ encoding: [0x78,0x69,0xa7,0xe0]
 104 @ CHECK: adc    r4, r5, r6, rrx         @ encoding: [0x66,0x40,0xa5,0xe0]
 105
 106 @ CHECK: adc    r5, r5, r6              @ encoding: [0x06,0x50,0xa5,0xe0]
 107 @ CHECK: adc    r4, r4, r5, lsl #1      @ encoding: [0x85,0x40,0xa4,0xe0]
 108 @ CHECK: adc    r4, r4, r5, lsl #31     @ encoding: [0x85,0x4f,0xa4,0xe0]
 109 @ CHECK: adc    r4, r4, r5, lsr #1      @ encoding: [0xa5,0x40,0xa4,0xe0]
 110 @ CHECK: adc    r4, r4, r5, lsr #31     @ encoding: [0xa5,0x4f,0xa4,0xe0]
 111 @ CHECK: adc    r4, r4, r5, lsr #32     @ encoding: [0x25,0x40,0xa4,0xe0]
 112 @ CHECK: adc    r4, r4, r5, asr #1      @ encoding: [0xc5,0x40,0xa4,0xe0]
 113 @ CHECK: adc    r4, r4, r5, asr #31     @ encoding: [0xc5,0x4f,0xa4,0xe0]
 114 @ CHECK: adc    r4, r4, r5, asr #32     @ encoding: [0x45,0x40,0xa4,0xe0]
 115 @ CHECK: adc    r4, r4, r5, ror #1      @ encoding: [0xe5,0x40,0xa4,0xe0]
 116 @ CHECK: adc    r4, r4, r5, ror #31     @ encoding: [0xe5,0x4f,0xa4,0xe0]
 117 @ CHECK: adc    r4, r4, r5, rrx         @ encoding: [0x65,0x40,0xa4,0xe0]
 118 @ CHECK: adc    r6, r6, r7, lsl r9      @ encoding: [0x17,0x69,0xa6,0xe0]
 119 @ CHECK: adc    r6, r6, r7, lsr r9      @ encoding: [0x37,0x69,0xa6,0xe0]
 120 @ CHECK: adc    r6, r6, r7, asr r9      @ encoding: [0x57,0x69,0xa6,0xe0]
 121 @ CHECK: adc    r6, r6, r7, ror r9      @ encoding: [0x77,0x69,0xa6,0xe0]
 122 @ CHECK: adc    r4, r4, r5, rrx         @ encoding: [0x65,0x40,0xa4,0xe0]
 123
 124
 125 @------------------------------------------------------------------------------
 126 @ FIXME: ADR
 127 @------------------------------------------------------------------------------
 128
 129 @------------------------------------------------------------------------------
 130 @ ADD
 131 @------------------------------------------------------------------------------
 132   add r4, r5, #0xf000
 133   add r4, r5, r6
 134   add r4, r5, r6, lsl #5
 135   add r4, r5, r6, lsr #5
 136   add r4, r5, r6, lsr #5
 137   add r4, r5, r6, asr #5
 138   add r4, r5, r6, ror #5
 139   add r6, r7, r8, lsl r9
 140   add r6, r7, r8, lsr r9
 141   add r6, r7, r8, asr r9
 142   add r6, r7, r8, ror r9
 143   add r4, r5, r6, rrx
 144
 145   @ destination register is optional
 146   add r5, #0xf000
 147   add r4, r5
 148   add r4, r5, lsl #5
 149   add r4, r5, lsr #5
 150   add r4, r5, lsr #5
 151   add r4, r5, asr #5
 152   add r4, r5, ror #5
 153   add r6, r7, lsl r9
 154   add r6, r7, lsr r9
 155   add r6, r7, asr r9
 156   add r6, r7, ror r9
 157   add r4, r5, rrx
 158
 159 @ CHECK: add    r4, r5, #61440          @ encoding: [0x0f,0x4a,0x85,0xe2]
 160 @ CHECK: add    r4, r5, r6              @ encoding: [0x06,0x40,0x85,0xe0]
 161 @ CHECK: add    r4, r5, r6, lsl #5      @ encoding: [0x86,0x42,0x85,0xe0]
 162 @ CHECK: add    r4, r5, r6, lsr #5      @ encoding: [0xa6,0x42,0x85,0xe0]
 163 @ CHECK: add    r4, r5, r6, lsr #5      @ encoding: [0xa6,0x42,0x85,0xe0]
 164 @ CHECK: add    r4, r5, r6, asr #5      @ encoding: [0xc6,0x42,0x85,0xe0]
 165 @ CHECK: add    r4, r5, r6, ror #5      @ encoding: [0xe6,0x42,0x85,0xe0]
 166 @ CHECK: add    r6, r7, r8, lsl r9      @ encoding: [0x18,0x69,0x87,0xe0]
 167 @ CHECK: add    r6, r7, r8, lsr r9      @ encoding: [0x38,0x69,0x87,0xe0]
 168 @ CHECK: add    r6, r7, r8, asr r9      @ encoding: [0x58,0x69,0x87,0xe0]
 169 @ CHECK: add    r6, r7, r8, ror r9      @ encoding: [0x78,0x69,0x87,0xe0]
 170 @ CHECK: add    r4, r5, r6, rrx         @ encoding: [0x66,0x40,0x85,0xe0]
 171
 172
 173 @ CHECK: add    r5, r5, #61440          @ encoding: [0x0f,0x5a,0x85,0xe2]
 174 @ CHECK: add    r4, r4, r5              @ encoding: [0x05,0x40,0x84,0xe0]
 175 @ CHECK: add    r4, r4, r5, lsl #5      @ encoding: [0x85,0x42,0x84,0xe0]
 176 @ CHECK: add    r4, r4, r5, lsr #5      @ encoding: [0xa5,0x42,0x84,0xe0]
 177 @ CHECK: add    r4, r4, r5, lsr #5      @ encoding: [0xa5,0x42,0x84,0xe0]
 178 @ CHECK: add    r4, r4, r5, asr #5      @ encoding: [0xc5,0x42,0x84,0xe0]
 179 @ CHECK: add    r4, r4, r5, ror #5      @ encoding: [0xe5,0x42,0x84,0xe0]
 180 @ CHECK: add    r6, r6, r7, lsl r9      @ encoding: [0x17,0x69,0x86,0xe0]
 181 @ CHECK: add    r6, r6, r7, lsr r9      @ encoding: [0x37,0x69,0x86,0xe0]
 182 @ CHECK: add    r6, r6, r7, asr r9      @ encoding: [0x57,0x69,0x86,0xe0]
 183 @ CHECK: add    r6, r6, r7, ror r9      @ encoding: [0x77,0x69,0x86,0xe0]
 184 @ CHECK: add    r4, r4, r5, rrx         @ encoding: [0x65,0x40,0x84,0xe0]
 185
 186
 187 @------------------------------------------------------------------------------
 188 @ AND
 189 @------------------------------------------------------------------------------
 190   and r10, r1, #0xf
 191   and r10, r1, r6
 192   and r10, r1, r6, lsl #10
 193   and r10, r1, r6, lsr #10
 194   and r10, r1, r6, lsr #10
 195   and r10, r1, r6, asr #10
 196   and r10, r1, r6, ror #10
 197   and r6, r7, r8, lsl r2
 198   and r6, r7, r8, lsr r2
 199   and r6, r7, r8, asr r2
 200   and r6, r7, r8, ror r2
 201   and r10, r1, r6, rrx
 202
 203   @ destination register is optional
 204   and r1, #0xf
 205   and r10, r1
 206   and r10, r1, lsl #10
 207   and r10, r1, lsr #10
 208   and r10, r1, lsr #10
 209   and r10, r1, asr #10
 210   and r10, r1, ror #10
 211   and r6, r7, lsl r2
 212   and r6, r7, lsr r2
 213   and r6, r7, asr r2
 214   and r6, r7, ror r2
 215   and r10, r1, rrx
 216
 217 @ CHECK: and    r10, r1, #15            @ encoding: [0x0f,0xa0,0x01,0xe2]
 218 @ CHECK: and    r10, r1, r6             @ encoding: [0x06,0xa0,0x01,0xe0]
 219 @ CHECK: and    r10, r1, r6, lsl #10    @ encoding: [0x06,0xa5,0x01,0xe0]
 220 @ CHECK: and    r10, r1, r6, lsr #10    @ encoding: [0x26,0xa5,0x01,0xe0]
 221 @ CHECK: and    r10, r1, r6, lsr #10    @ encoding: [0x26,0xa5,0x01,0xe0]
 222 @ CHECK: and    r10, r1, r6, asr #10    @ encoding: [0x46,0xa5,0x01,0xe0]
 223 @ CHECK: and    r10, r1, r6, ror #10    @ encoding: [0x66,0xa5,0x01,0xe0]
 224 @ CHECK: and    r6, r7, r8, lsl r2      @ encoding: [0x18,0x62,0x07,0xe0]
 225 @ CHECK: and    r6, r7, r8, lsr r2      @ encoding: [0x38,0x62,0x07,0xe0]
 226 @ CHECK: and    r6, r7, r8, asr r2      @ encoding: [0x58,0x62,0x07,0xe0]
 227 @ CHECK: and    r6, r7, r8, ror r2      @ encoding: [0x78,0x62,0x07,0xe0]
 228 @ CHECK: and    r10, r1, r6, rrx        @ encoding: [0x66,0xa0,0x01,0xe0]
 229
 230 @ CHECK: and    r1, r1, #15             @ encoding: [0x0f,0x10,0x01,0xe2]
 231 @ CHECK: and    r10, r10, r1            @ encoding: [0x01,0xa0,0x0a,0xe0]
 232 @ CHECK: and    r10, r10, r1, lsl #10   @ encoding: [0x01,0xa5,0x0a,0xe0]
 233 @ CHECK: and    r10, r10, r1, lsr #10   @ encoding: [0x21,0xa5,0x0a,0xe0]
 234 @ CHECK: and    r10, r10, r1, lsr #10   @ encoding: [0x21,0xa5,0x0a,0xe0]
 235 @ CHECK: and    r10, r10, r1, asr #10   @ encoding: [0x41,0xa5,0x0a,0xe0]
 236 @ CHECK: and    r10, r10, r1, ror #10   @ encoding: [0x61,0xa5,0x0a,0xe0]
 237 @ CHECK: and    r6, r6, r7, lsl r2      @ encoding: [0x17,0x62,0x06,0xe0]
 238 @ CHECK: and    r6, r6, r7, lsr r2      @ encoding: [0x37,0x62,0x06,0xe0]
 239 @ CHECK: and    r6, r6, r7, asr r2      @ encoding: [0x57,0x62,0x06,0xe0]
 240 @ CHECK: and    r6, r6, r7, ror r2      @ encoding: [0x77,0x62,0x06,0xe0]
 241 @ CHECK: and    r10, r10, r1, rrx       @ encoding: [0x61,0xa0,0x0a,0xe0]
 242
 243 @------------------------------------------------------------------------------
 244 @ FIXME: ASR
 245 @------------------------------------------------------------------------------
 246 @------------------------------------------------------------------------------
 247 @ FIXME: B
 248 @------------------------------------------------------------------------------
 249 @------------------------------------------------------------------------------
 250 @ FIXME: BFC
 251 @------------------------------------------------------------------------------
 252 @------------------------------------------------------------------------------
 253 @ FIXME: BFI
 254 @------------------------------------------------------------------------------
 255
 256 @------------------------------------------------------------------------------
 257 @ BIC
 258 @------------------------------------------------------------------------------
 259   bic r10, r1, #0xf
 260   bic r10, r1, r6
 261   bic r10, r1, r6, lsl #10
 262   bic r10, r1, r6, lsr #10
 263   bic r10, r1, r6, lsr #10
 264   bic r10, r1, r6, asr #10
 265   bic r10, r1, r6, ror #10
 266   bic r6, r7, r8, lsl r2
 267   bic r6, r7, r8, lsr r2
 268   bic r6, r7, r8, asr r2
 269   bic r6, r7, r8, ror r2
 270   bic r10, r1, r6, rrx
 271
 272   @ destination register is optional
 273   bic r1, #0xf
 274   bic r10, r1
 275   bic r10, r1, lsl #10
 276   bic r10, r1, lsr #10
 277   bic r10, r1, lsr #10
 278   bic r10, r1, asr #10
 279   bic r10, r1, ror #10
 280   bic r6, r7, lsl r2
 281   bic r6, r7, lsr r2
 282   bic r6, r7, asr r2
 283   bic r6, r7, ror r2
 284   bic r10, r1, rrx
 285
 286 @ CHECK: bic    r10, r1, #15            @ encoding: [0x0f,0xa0,0xc1,0xe3]
 287 @ CHECK: bic    r10, r1, r6             @ encoding: [0x06,0xa0,0xc1,0xe1]
 288 @ CHECK: bic    r10, r1, r6, lsl #10    @ encoding: [0x06,0xa5,0xc1,0xe1]
 289 @ CHECK: bic    r10, r1, r6, lsr #10    @ encoding: [0x26,0xa5,0xc1,0xe1]
 290 @ CHECK: bic    r10, r1, r6, lsr #10    @ encoding: [0x26,0xa5,0xc1,0xe1]
 291 @ CHECK: bic    r10, r1, r6, asr #10    @ encoding: [0x46,0xa5,0xc1,0xe1]
 292 @ CHECK: bic    r10, r1, r6, ror #10    @ encoding: [0x66,0xa5,0xc1,0xe1]
 293 @ CHECK: bic    r6, r7, r8, lsl r2      @ encoding: [0x18,0x62,0xc7,0xe1]
 294 @ CHECK: bic    r6, r7, r8, lsr r2      @ encoding: [0x38,0x62,0xc7,0xe1]
 295 @ CHECK: bic    r6, r7, r8, asr r2      @ encoding: [0x58,0x62,0xc7,0xe1]
 296 @ CHECK: bic    r6, r7, r8, ror r2      @ encoding: [0x78,0x62,0xc7,0xe1]
 297 @ CHECK: bic    r10, r1, r6, rrx        @ encoding: [0x66,0xa0,0xc1,0xe1]
 298
 299
 300 @ CHECK: bic    r1, r1, #15             @ encoding: [0x0f,0x10,0xc1,0xe3]
 301 @ CHECK: bic    r10, r10, r1            @ encoding: [0x01,0xa0,0xca,0xe1]
 302 @ CHECK: bic    r10, r10, r1, lsl #10   @ encoding: [0x01,0xa5,0xca,0xe1]
 303 @ CHECK: bic    r10, r10, r1, lsr #10   @ encoding: [0x21,0xa5,0xca,0xe1]
 304 @ CHECK: bic    r10, r10, r1, lsr #10   @ encoding: [0x21,0xa5,0xca,0xe1]
 305 @ CHECK: bic    r10, r10, r1, asr #10   @ encoding: [0x41,0xa5,0xca,0xe1]
 306 @ CHECK: bic    r10, r10, r1, ror #10   @ encoding: [0x61,0xa5,0xca,0xe1]
 307 @ CHECK: bic    r6, r6, r7, lsl r2      @ encoding: [0x17,0x62,0xc6,0xe1]
 308 @ CHECK: bic    r6, r6, r7, lsr r2      @ encoding: [0x37,0x62,0xc6,0xe1]
 309 @ CHECK: bic    r6, r6, r7, asr r2      @ encoding: [0x57,0x62,0xc6,0xe1]
 310 @ CHECK: bic    r6, r6, r7, ror r2      @ encoding: [0x77,0x62,0xc6,0xe1]
 311 @ CHECK: bic    r10, r10, r1, rrx       @ encoding: [0x61,0xa0,0xca,0xe1]
 312
 313 @------------------------------------------------------------------------------
 314 @ BKPT
 315 @------------------------------------------------------------------------------
 316   bkpt #10
 317   bkpt #65535
 318
 319 @ CHECK: bkpt  #10                      @ encoding: [0x7a,0x00,0x20,0xe1]
 320 @ CHECK: bkpt  #65535                   @ encoding: [0x7f,0xff,0x2f,0xe1]
 321
 322 @------------------------------------------------------------------------------
 323 @ BL/BLX (immediate)
 324 @------------------------------------------------------------------------------
 325
 326   bl _bar
 327   @ FIXME: blx _bar
 328
 329   blx r2
 330   blxne r2
 331
 332 @ CHECK: bl  _bar @ encoding: [A,A,A,0xeb]
 333 @ CHECK:   @   fixup A - offset: 0, value: _bar, kind: fixup_arm_uncondbranch
 334 @ CHECK: blx r2                         @ encoding: [0x32,0xff,0x2f,0xe1]
 335 @ CHECK: blxne r2                       @ encoding: [0x32,0xff,0x2f,0x11]
 336
 337