test/CodeGen/XCore/epilogue_prologue.ll

   1 ; RUN: llc < %s -march=xcore | FileCheck %s
   2 ; RUN: llc < %s -march=xcore -disable-fp-elim | FileCheck %s -check-prefix=CHECKFP
   3
   4 ; When using SP for small frames, we don't need any scratch registers (SR).
   5 ; When using SP for large frames, we may need two scratch registers.
   6 ; When using FP, for large or small frames, we may need one scratch register.
   7
   8 ; FP + small frame: spill FP+SR = entsp 2
   9 ; CHECKFP-LABEL: f1
  10 ; CHECKFP: entsp 2
  11 ; CHECKFP-NEXT: stw r10, sp[1]
  12 ; CHECKFP-NEXT: ldaw r10, sp[0]
  13 ; CHECKFP: set sp, r10
  14 ; CHECKFP-NEXT: ldw r10, sp[1]
  15 ; CHECKFP-NEXT: retsp 2
  16 ;
  17 ; !FP + small frame: no spills = no stack adjustment needed
  18 ; CHECK-LABEL: f1
  19 ; CHECK: stw lr, sp[0]
  20 ; CHECK: ldw lr, sp[0]
  21 ; CHECK-NEXT: retsp 0
  22 define void @f1() nounwind {
  23 entry:
  24   tail call void asm sideeffect "", "~{lr}"() nounwind
  25   ret void
  26 }
  27
  28
  29 ; FP + small frame: spill FP+SR+R0+LR = entsp 3 + extsp 1
  30 ; CHECKFP-LABEL:f3
  31 ; CHECKFP: entsp 3
  32 ; CHECKFP-NEXT: stw r10, sp[1]
  33 ; CHECKFP-NEXT: ldaw r10, sp[0]
  34 ; CHECKFP-NEXT: stw [[REG:r[4-9]+]], r10[2]
  35 ; CHECKFP-NEXT: mov [[REG]], r0
  36 ; CHECKFP-NEXT: extsp 1
  37 ; CHECKFP-NEXT: bl f2
  38 ; CHECKFP-NEXT: ldaw sp, sp[1]
  39 ; CHECKFP-NEXT: mov r0, [[REG]]
  40 ; CHECKFP-NEXT: ldw [[REG]], r10[2]
  41 ; CHECKFP-NEXT: set sp, r10
  42 ; CHECKFP-NEXT: ldw r10, sp[1]
  43 ; CHECKFP-NEXT: retsp 3
  44 ;
  45 ; !FP + small frame: spill R0+LR = entsp 2
  46 ; CHECK-LABEL: f3
  47 ; CHECK: entsp 2
  48 ; CHECK-NEXT: stw [[REG:r[4-9]+]], sp[1]
  49 ; CHECK-NEXT: mov [[REG]], r0
  50 ; CHECK-NEXT: bl f2
  51 ; CHECK-NEXT: mov r0, [[REG]]
  52 ; CHECK-NEXT: ldw [[REG]], sp[1]
  53 ; CHECK-NEXT: retsp 2
  54 declare void @f2()
  55 define i32 @f3(i32 %i) nounwind {
  56 entry:
  57   call void @f2()
  58   ret i32 %i
  59 }
  60
  61
  62 ; FP + large frame: spill FP+SR = entsp 2 + 100000
  63 ; CHECKFP-LABEL: f4
  64 ; CHECKFP: extsp 65535
  65 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
  66 ; CHECKFP-NEXT: .cfi_def_cfa_offset 262140
  67 ; CHECKFP-NEXT: extsp 34467
  68 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
  69 ; CHECKFP-NEXT: .cfi_def_cfa_offset 400008
  70 ; CHECKFP-NEXT: stw r10, sp[1]
  71 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
  72 ; CHECKFP-NEXT: .cfi_offset 10, -400004
  73 ; CHECKFP-NEXT: ldaw r10, sp[0]
  74 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
  75 ; CHECKFP-NEXT: .cfi_def_cfa_register 10
  76 ; CHECKFP-NEXT: set sp, r10
  77 ; CHECKFP-NEXT: ldw r10, sp[1]
  78 ; CHECKFP-NEXT: ldaw sp, sp[65535]
  79 ; CHECKFP-NEXT: ldaw sp, sp[34467]
  80 ; CHECKFP-NEXT: retsp 0
  81 ;
  82 ; !FP + large frame: spill SR+SR = entsp 2 + 100000
  83 ; CHECK-LABEL: f4
  84 ; CHECK: extsp 65535
  85 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
  86 ; CHECK-NEXT: .cfi_def_cfa_offset 262140
  87 ; CHECK-NEXT: extsp 34467
  88 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
  89 ; CHECK-NEXT: .cfi_def_cfa_offset 400008
  90 ; CHECK-NEXT: ldaw sp, sp[65535]
  91 ; CHECK-NEXT: ldaw sp, sp[34467]
  92 ; CHECK-NEXT: retsp 0
  93 define void @f4() {
  94 entry:
  95   %0 = alloca [100000 x i32]
  96   ret void
  97 }
  98
  99
 100 ; FP + large frame: spill FP+SR+R4+LR = entsp 3 + 200000  + extsp 1
 101 ; CHECKFP: .section .cp.rodata.cst4,"aMc",@progbits,4
 102 ; CHECKFP-NEXT: .align 4
 103 ; CHECKFP-NEXT: .LCPI[[CNST0:[0-9_]+]]:
 104 ; CHECKFP-NEXT: .long 200002
 105 ; CHECKFP-NEXT: .LCPI[[CNST1:[0-9_]+]]:
 106 ; CHECKFP-NEXT: .long 200001
 107 ; CHECKFP-NEXT: .text
 108 ; CHECKFP-LABEL: f6
 109 ; CHECKFP: entsp 65535
 110 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 111 ; CHECKFP-NEXT: .cfi_def_cfa_offset 262140
 112 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 113 ; CHECKFP-NEXT: .cfi_offset 15, 0
 114 ; CHECKFP-NEXT: extsp 65535
 115 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 116 ; CHECKFP-NEXT: .cfi_def_cfa_offset 524280
 117 ; CHECKFP-NEXT: extsp 65535
 118 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 119 ; CHECKFP-NEXT: .cfi_def_cfa_offset 786420
 120 ; CHECKFP-NEXT: extsp 3398
 121 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 122 ; CHECKFP-NEXT: .cfi_def_cfa_offset 800012
 123 ; CHECKFP-NEXT: stw r10, sp[1]
 124 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 125 ; CHECKFP-NEXT: .cfi_offset 10, -800008
 126 ; CHECKFP-NEXT: ldaw r10, sp[0]
 127 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 128 ; CHECKFP-NEXT: .cfi_def_cfa_register 10
 129 ; CHECKFP-NEXT: ldw r1, cp[.LCPI[[CNST0]]]
 130 ; CHECKFP-NEXT: stw [[REG:r[4-9]+]], r10[r1]
 131 ; CHECKFP-NEXT: .Ltmp{{[0-9]+}}
 132 ; CHECKFP-NEXT: .cfi_offset 4, -4
 133 ; CHECKFP-NEXT: mov [[REG]], r0
 134 ; CHECKFP-NEXT: extsp 1
 135 ; CHECKFP-NEXT: ldaw r0, r10[2]
 136 ; CHECKFP-NEXT: bl f5
 137 ; CHECKFP-NEXT: ldaw sp, sp[1]
 138 ; CHECKFP-NEXT: ldw r1, cp[.LCPI3_1]
 139 ; CHECKFP-NEXT: ldaw r0, r10[r1]
 140 ; CHECKFP-NEXT: extsp 1
 141 ; CHECKFP-NEXT: bl f5
 142 ; CHECKFP-NEXT: ldaw sp, sp[1]
 143 ; CHECKFP-NEXT: mov r0, [[REG]]
 144 ; CHECKFP-NEXT: ldw r1, cp[.LCPI[[CNST0]]]
 145 ; CHECKFP-NEXT: ldw [[REG]], r10[r1]
 146 ; CHECKFP-NEXT: set sp, r10
 147 ; CHECKFP-NEXT: ldw r10, sp[1]
 148 ; CHECKFP-NEXT: ldaw sp, sp[65535]
 149 ; CHECKFP-NEXT: ldaw sp, sp[65535]
 150 ; CHECKFP-NEXT: ldaw sp, sp[65535]
 151 ; CHECKFP-NEXT: retsp 3398
 152 ;
 153 ; !FP + large frame: spill SR+SR+R4+LR = entsp 4 + 200000
 154 ; CHECK: .section .cp.rodata.cst4,"aMc",@progbits,4
 155 ; CHECK-NEXT: .align 4
 156 ; CHECK-NEXT: .LCPI[[CNST0:[0-9_]+]]:
 157 ; CHECK-NEXT: .long 200003
 158 ; CHECK-NEXT: .LCPI[[CNST1:[0-9_]+]]:
 159 ; CHECK-NEXT: .long 200002
 160 ; CHECK-NEXT: .text
 161 ; CHECK-LABEL: f6
 162 ; CHECK: entsp 65535
 163 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
 164 ; CHECK-NEXT: .cfi_def_cfa_offset 262140
 165 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
 166 ; CHECK-NEXT: .cfi_offset 15, 0
 167 ; CHECK-NEXT: extsp 65535
 168 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
 169 ; CHECK-NEXT: .cfi_def_cfa_offset 524280
 170 ; CHECK-NEXT: extsp 65535
 171 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
 172 ; CHECK-NEXT: .cfi_def_cfa_offset 786420
 173 ; CHECK-NEXT: extsp 3399
 174 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
 175 ; CHECK-NEXT: .cfi_def_cfa_offset 800016
 176 ; CHECK-NEXT: ldaw r1, sp[0]
 177 ; CHECK-NEXT: ldw r2, cp[.LCPI[[CNST0]]]
 178 ; CHECK-NEXT: stw [[REG:r[4-9]+]], r1[r2]
 179 ; CHECK-NEXT: .Ltmp{{[0-9]+}}
 180 ; CHECK-NEXT: .cfi_offset 4, -4
 181 ; CHECK-NEXT: mov [[REG]], r0
 182 ; CHECK-NEXT: ldaw r0, sp[3]
 183 ; CHECK-NEXT: bl f5
 184 ; CHECK-NEXT: ldaw r0, sp[0]
 185 ; CHECK-NEXT: ldw r1, cp[.LCPI[[CNST1]]]
 186 ; CHECK-NEXT: ldaw r0, r0[r1]
 187 ; CHECK-NEXT: bl f5
 188 ; CHECK-NEXT: mov r0, [[REG]]
 189 ; CHECK-NEXT: ldaw [[REG]], sp[0]
 190 ; CHECK-NEXT: ldw r1, cp[.LCPI[[CNST0]]]
 191 ; CHECK-NEXT: ldw [[REG]], [[REG]][r1]
 192 ; CHECK-NEXT: ldaw sp, sp[65535]
 193 ; CHECK-NEXT: ldaw sp, sp[65535]
 194 ; CHECK-NEXT: ldaw sp, sp[65535]
 195 ; CHECK-NEXT: retsp 3399
 196 declare void @f5(i32*)
 197 define i32 @f6(i32 %i) {
 198 entry:
 199   %0 = alloca [200000 x i32]
 200   %1 = getelementptr inbounds [200000 x i32]* %0, i32 0, i32 0
 201   call void @f5(i32* %1)
 202   %2 = getelementptr inbounds [200000 x i32]* %0, i32 0, i32 199999
 203   call void @f5(i32* %2)
 204   ret i32 %i
 205 }
 206
 207
 208 ; FP + large frame: spill FP+SR+LR = entsp 2 + 32768  + extsp 1
 209 ; CHECKFP-LABEL:f8
 210 ; CHECKFP: entsp 32770
 211 ; CHECKFP-NEXT: stw r10, sp[1]
 212 ; CHECKFP-NEXT: ldaw r10, sp[0]
 213 ; CHECKFP-NEXT: mkmsk r1, 15
 214 ; CHECKFP-NEXT: ldaw r0, r10[r1]
 215 ; CHECKFP-NEXT: extsp 1
 216 ; CHECKFP-NEXT: bl f5
 217 ; CHECKFP-NEXT: ldaw sp, sp[1]
 218 ; CHECKFP-NEXT: set sp, r10
 219 ; CHECKFP-NEXT: ldw r10, sp[1]
 220 ; CHECKFP-NEXT: retsp 32770
 221 ;
 222 ; !FP + large frame: spill SR+SR+LR = entsp 3 + 32768
 223 ; CHECK-LABEL:f8
 224 ; CHECK: entsp 32771
 225 ; CHECK-NEXT: ldaw r0, sp[32768]
 226 ; CHECK-NEXT: bl f5
 227 ; CHECK-NEXT: retsp 32771
 228 define void @f8() nounwind {
 229 entry:
 230   %0 = alloca [32768 x i32]
 231   %1 = getelementptr inbounds [32768 x i32]* %0, i32 0, i32 32765
 232   call void @f5(i32* %1)
 233   ret void
 234 }