test/CodeGen/X86/vec_cast2.ll

   1 ; RUN: llc < %s -mtriple=i386-apple-darwin10 -mcpu=corei7-avx -mattr=+avx | FileCheck %s
   2 ; RUN: llc < %s -mtriple=i386-apple-darwin10 -mcpu=corei7-avx -mattr=+avx -x86-experimental-vector-widening-legalization | FileCheck %s --check-prefix=CHECK-WIDE
   3
   4 define <8 x float> @foo1_8(<8 x i8> %src) {
   5 ; CHECK-LABEL: foo1_8:
   6 ; CHECK:       ## BB#0:
   7 ; CHECK-NEXT:    vpunpckhwd {{.*#+}} xmm1 = xmm0[4,4,5,5,6,6,7,7]
   8 ; CHECK-NEXT:    vpmovzxwd %xmm0, %xmm0
   9 ; CHECK-NEXT:    vpslld $24, %xmm0, %xmm0
  10 ; CHECK-NEXT:    vpsrad $24, %xmm0, %xmm0
  11 ; CHECK-NEXT:    vpslld $24, %xmm1, %xmm1
  12 ; CHECK-NEXT:    vpsrad $24, %xmm1, %xmm1
  13 ; CHECK-NEXT:    vinsertf128 $1, %xmm1, %ymm0, %ymm0
  14 ; CHECK-NEXT:    vcvtdq2ps %ymm0, %ymm0
  15 ; CHECK-NEXT:    retl
  16 ;
  17 ; CHECK-WIDE-LABEL: foo1_8:
  18 ; CHECK-WIDE:       ## BB#0:
  19 ; CHECK-WIDE-NEXT:    vpmovzxbd %xmm0, %xmm1
  20 ; CHECK-WIDE-NEXT:    vpslld $24, %xmm1, %xmm1
  21 ; CHECK-WIDE-NEXT:    vpsrad $24, %xmm1, %xmm1
  22 ; CHECK-WIDE-NEXT:    vpunpcklbw {{.*#+}} xmm0 = xmm0[0,0,1,1,2,2,3,3,4,4,5,5,6,6,7,7]
  23 ; CHECK-WIDE-NEXT:    vpunpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
  24 ; CHECK-WIDE-NEXT:    vpslld $24, %xmm0, %xmm0
  25 ; CHECK-WIDE-NEXT:    vpsrad $24, %xmm0, %xmm0
  26 ; CHECK-WIDE-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
  27 ; CHECK-WIDE-NEXT:    vcvtdq2ps %ymm0, %ymm0
  28 ; CHECK-WIDE-NEXT:    retl
  29   %res = sitofp <8 x i8> %src to <8 x float>
  30   ret <8 x float> %res
  31 }
  32
  33 define <4 x float> @foo1_4(<4 x i8> %src) {
  34 ; CHECK-LABEL: foo1_4:
  35 ; CHECK:       ## BB#0:
  36 ; CHECK-NEXT:    vpslld $24, %xmm0, %xmm0
  37 ; CHECK-NEXT:    vpsrad $24, %xmm0, %xmm0
  38 ; CHECK-NEXT:    vcvtdq2ps %xmm0, %xmm0
  39 ; CHECK-NEXT:    retl
  40 ;
  41 ; CHECK-WIDE-LABEL: foo1_4:
  42 ; CHECK-WIDE:       ## BB#0:
  43 ; CHECK-WIDE-NEXT:    vpmovzxbd %xmm0, %xmm0
  44 ; CHECK-WIDE-NEXT:    vpslld $24, %xmm0, %xmm0
  45 ; CHECK-WIDE-NEXT:    vpsrad $24, %xmm0, %xmm0
  46 ; CHECK-WIDE-NEXT:    vcvtdq2ps %xmm0, %xmm0
  47 ; CHECK-WIDE-NEXT:    retl
  48   %res = sitofp <4 x i8> %src to <4 x float>
  49   ret <4 x float> %res
  50 }
  51
  52 define <8 x float> @foo2_8(<8 x i8> %src) {
  53 ; CHECK-LABEL: foo2_8:
  54 ; CHECK:       ## BB#0:
  55 ; CHECK-NEXT:    vpmovzxwd %xmm0, %xmm1
  56 ; CHECK-NEXT:    vpunpckhwd {{.*#+}} xmm0 = xmm0[4,4,5,5,6,6,7,7]
  57 ; CHECK-NEXT:    vinsertf128 $1, %xmm0, %ymm1, %ymm0
  58 ; CHECK-NEXT:    vandps LCPI2_0, %ymm0, %ymm0
  59 ; CHECK-NEXT:    vcvtdq2ps %ymm0, %ymm0
  60 ; CHECK-NEXT:    retl
  61 ;
  62 ; CHECK-WIDE-LABEL: foo2_8:
  63 ; CHECK-WIDE:       ## BB#0:
  64 ; CHECK-WIDE-NEXT:    vxorps %xmm1, %xmm1, %xmm1
  65 ; CHECK-WIDE-NEXT:    vextractf128 $1, %ymm1, %xmm2
  66 ; CHECK-WIDE-NEXT:    vmovdqa {{.*#+}} xmm3 = <1,3,5,7,9,11,13,15,u,u,u,u,u,u,u,u>
  67 ; CHECK-WIDE-NEXT:    vpshufb %xmm3, %xmm2, %xmm4
  68 ; CHECK-WIDE-NEXT:    vmovdqa {{.*#+}} xmm5 = <2,6,10,14,u,u,u,u,u,u,u,u,u,u,u,u>
  69 ; CHECK-WIDE-NEXT:    vpshufb %xmm5, %xmm2, %xmm2
  70 ; CHECK-WIDE-NEXT:    vpshufd {{.*#+}} xmm6 = xmm0[1,1,2,3]
  71 ; CHECK-WIDE-NEXT:    vpunpcklbw {{.*#+}} xmm2 = xmm6[0],xmm2[0],xmm6[1],xmm2[1],xmm6[2],xmm2[2],xmm6[3],xmm2[3],xmm6[4],xmm2[4],xmm6[5],xmm2[5],xmm6[6],xmm2[6],xmm6[7],xmm2[7]
  72 ; CHECK-WIDE-NEXT:    vpunpcklbw {{.*#+}} xmm2 = xmm2[0],xmm4[0],xmm2[1],xmm4[1],xmm2[2],xmm4[2],xmm2[3],xmm4[3],xmm2[4],xmm4[4],xmm2[5],xmm4[5],xmm2[6],xmm4[6],xmm2[7],xmm4[7]
  73 ; CHECK-WIDE-NEXT:    vpshufb %xmm3, %xmm1, %xmm3
  74 ; CHECK-WIDE-NEXT:    vpshufb %xmm5, %xmm1, %xmm1
  75 ; CHECK-WIDE-NEXT:    vpunpcklbw {{.*#+}} xmm0 = xmm0[0],xmm1[0],xmm0[1],xmm1[1],xmm0[2],xmm1[2],xmm0[3],xmm1[3],xmm0[4],xmm1[4],xmm0[5],xmm1[5],xmm0[6],xmm1[6],xmm0[7],xmm1[7]
  76 ; CHECK-WIDE-NEXT:    vpunpcklbw {{.*#+}} xmm0 = xmm0[0],xmm3[0],xmm0[1],xmm3[1],xmm0[2],xmm3[2],xmm0[3],xmm3[3],xmm0[4],xmm3[4],xmm0[5],xmm3[5],xmm0[6],xmm3[6],xmm0[7],xmm3[7]
  77 ; CHECK-WIDE-NEXT:    vinsertf128 $1, %xmm2, %ymm0, %ymm0
  78 ; CHECK-WIDE-NEXT:    vcvtdq2ps %ymm0, %ymm0
  79 ; CHECK-WIDE-NEXT:    retl
  80   %res = uitofp <8 x i8> %src to <8 x float>
  81   ret <8 x float> %res
  82 }
  83
  84 define <4 x float> @foo2_4(<4 x i8> %src) {
  85 ; CHECK-LABEL: foo2_4:
  86 ; CHECK:       ## BB#0:
  87 ; CHECK-NEXT:    vandps LCPI3_0, %xmm0, %xmm0
  88 ; CHECK-NEXT:    vcvtdq2ps %xmm0, %xmm0
  89 ; CHECK-NEXT:    retl
  90 ;
  91 ; CHECK-WIDE-LABEL: foo2_4:
  92 ; CHECK-WIDE:       ## BB#0:
  93 ; CHECK-WIDE-NEXT:    vpmovzxbd %xmm0, %xmm0
  94 ; CHECK-WIDE-NEXT:    vcvtdq2ps %xmm0, %xmm0
  95 ; CHECK-WIDE-NEXT:    retl
  96   %res = uitofp <4 x i8> %src to <4 x float>
  97   ret <4 x float> %res
  98 }
  99
 100 define <8 x i8> @foo3_8(<8 x float> %src) {
 101 ; CHECK-LABEL: foo3_8:
 102 ; CHECK:       ## BB#0:
 103 ; CHECK-NEXT:    vcvttps2dq %ymm0, %ymm0
 104 ; CHECK-NEXT:    vextractf128 $1, %ymm0, %xmm1
 105 ; CHECK-NEXT:    vmovdqa {{.*#+}} xmm2 = [0,1,4,5,8,9,12,13,8,9,12,13,12,13,14,15]
 106 ; CHECK-NEXT:    vpshufb %xmm2, %xmm1, %xmm1
 107 ; CHECK-NEXT:    vpshufb %xmm2, %xmm0, %xmm0
 108 ; CHECK-NEXT:    vpunpcklqdq {{.*#+}} xmm0 = xmm0[0],xmm1[0]
 109 ; CHECK-NEXT:    vzeroupper
 110 ; CHECK-NEXT:    retl
 111 ;
 112 ; CHECK-WIDE-LABEL: foo3_8:
 113 ; CHECK-WIDE:       ## BB#0:
 114 ; CHECK-WIDE-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[3,1,2,3]
 115 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm1, %eax
 116 ; CHECK-WIDE-NEXT:    shll $8, %eax
 117 ; CHECK-WIDE-NEXT:    vpermilpd {{.*#+}} xmm1 = xmm0[1,0]
 118 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm1, %ecx
 119 ; CHECK-WIDE-NEXT:    movzbl %cl, %ecx
 120 ; CHECK-WIDE-NEXT:    orl %eax, %ecx
 121 ; CHECK-WIDE-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[1,1,2,3]
 122 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm1, %eax
 123 ; CHECK-WIDE-NEXT:    shll $8, %eax
 124 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm0, %edx
 125 ; CHECK-WIDE-NEXT:    movzbl %dl, %edx
 126 ; CHECK-WIDE-NEXT:    orl %eax, %edx
 127 ; CHECK-WIDE-NEXT:    vpinsrw $0, %edx, %xmm0, %xmm1
 128 ; CHECK-WIDE-NEXT:    vpinsrw $1, %ecx, %xmm1, %xmm1
 129 ; CHECK-WIDE-NEXT:    vextractf128 $1, %ymm0, %xmm0
 130 ; CHECK-WIDE-NEXT:    vpermilps {{.*#+}} xmm2 = xmm0[1,1,2,3]
 131 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm2, %eax
 132 ; CHECK-WIDE-NEXT:    shll $8, %eax
 133 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm0, %ecx
 134 ; CHECK-WIDE-NEXT:    movzbl %cl, %ecx
 135 ; CHECK-WIDE-NEXT:    orl %eax, %ecx
 136 ; CHECK-WIDE-NEXT:    vpinsrw $2, %ecx, %xmm1, %xmm1
 137 ; CHECK-WIDE-NEXT:    vpermilps {{.*#+}} xmm2 = xmm0[3,1,2,3]
 138 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm2, %eax
 139 ; CHECK-WIDE-NEXT:    shll $8, %eax
 140 ; CHECK-WIDE-NEXT:    vpermilpd {{.*#+}} xmm0 = xmm0[1,0]
 141 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm0, %ecx
 142 ; CHECK-WIDE-NEXT:    movzbl %cl, %ecx
 143 ; CHECK-WIDE-NEXT:    orl %eax, %ecx
 144 ; CHECK-WIDE-NEXT:    vpinsrw $3, %ecx, %xmm1, %xmm0
 145 ; CHECK-WIDE-NEXT:    vzeroupper
 146 ; CHECK-WIDE-NEXT:    retl
 147   %res = fptosi <8 x float> %src to <8 x i8>
 148   ret <8 x i8> %res
 149 }
 150
 151 define <4 x i8> @foo3_4(<4 x float> %src) {
 152 ; CHECK-LABEL: foo3_4:
 153 ; CHECK:       ## BB#0:
 154 ; CHECK-NEXT:    vcvttps2dq %xmm0, %xmm0
 155 ; CHECK-NEXT:    retl
 156 ;
 157 ; CHECK-WIDE-LABEL: foo3_4:
 158 ; CHECK-WIDE:       ## BB#0:
 159 ; CHECK-WIDE-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[3,1,2,3]
 160 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm1, %eax
 161 ; CHECK-WIDE-NEXT:    shll $8, %eax
 162 ; CHECK-WIDE-NEXT:    vpermilpd {{.*#+}} xmm1 = xmm0[1,0]
 163 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm1, %ecx
 164 ; CHECK-WIDE-NEXT:    movzbl %cl, %ecx
 165 ; CHECK-WIDE-NEXT:    orl %eax, %ecx
 166 ; CHECK-WIDE-NEXT:    vpermilps {{.*#+}} xmm1 = xmm0[1,1,2,3]
 167 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm1, %eax
 168 ; CHECK-WIDE-NEXT:    shll $8, %eax
 169 ; CHECK-WIDE-NEXT:    vcvttss2si %xmm0, %edx
 170 ; CHECK-WIDE-NEXT:    movzbl %dl, %edx
 171 ; CHECK-WIDE-NEXT:    orl %eax, %edx
 172 ; CHECK-WIDE-NEXT:    vpinsrw $0, %edx, %xmm0, %xmm0
 173 ; CHECK-WIDE-NEXT:    vpinsrw $1, %ecx, %xmm0, %xmm0
 174 ; CHECK-WIDE-NEXT:    retl
 175   %res = fptosi <4 x float> %src to <4 x i8>
 176   ret <4 x i8> %res
 177 }
 178