Add a comment noting that the fdiv -> fmul conversion won't generate
[oota-llvm.git] / test / CodeGen / X86 / promote-assert-zext.ll
1 ; RUN: llc < %s | FileCheck %s
2 ; rdar://8051990
3
4 target datalayout = "e-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v64:64:64-v128:128:128-a0:0:64-s0:64:64-f80:128:128-n8:16:32:64"
5 target triple = "x86_64-apple-darwin11"
6
7 ; ISel doesn't yet know how to eliminate this extra zero-extend. But until
8 ; it knows how to do so safely, it shouldn;t eliminate it.
9 ; CHECK: movzbl  (%rdi), %eax
10 ; CHECK: movzwl  %ax, %eax
11
12 define i64 @_ZL5matchPKtPKhiR9MatchData(i8* %tmp13) nounwind {
13 entry:
14   %tmp14 = load i8* %tmp13, align 1
15   %tmp17 = zext i8 %tmp14 to i16
16   br label %bb341
17
18 bb341:
19   %tmp18 = add i16 %tmp17, -1
20   %tmp23 = sext i16 %tmp18 to i64
21   ret i64 %tmp23
22 }