test/CodeGen/X86/mmx-shift.ll

   1 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+mmx | grep psllq | grep 32
   2 ; RUN: llvm-as < %s | llc -march=x86 -mattr=+mmx | grep psrad
   3
   4 define i64 @t1(<1 x i64> %mm1) nounwind  {
   5 entry:
   6         %tmp6 = tail call <1 x i64> @llvm.x86.mmx.psll.q( <1 x i64> %mm1, <1 x i64> <i64 32> )          ; <<1 x i64>> [#uses=1]
   7         %retval1112 = bitcast <1 x i64> %tmp6 to i64            ; <i64> [#uses=1]
   8         ret i64 %retval1112
   9 }
  10
  11 declare <1 x i64> @llvm.x86.mmx.psll.q(<1 x i64>, <1 x i64>) nounwind readnone
  12
  13 define i64 @t2(<2 x i32> %mm1, <2 x i32> %mm2) nounwind  {
  14 entry:
  15         %tmp7 = tail call <2 x i32> @llvm.x86.mmx.psra.d( <2 x i32> %mm1, <2 x i32> %mm2 ) nounwind readnone            ; <<2 x i32>> [#uses=1]
  16         %retval1112 = bitcast <2 x i32> %tmp7 to i64            ; <i64> [#uses=1]
  17         ret i64 %retval1112
  18 }
  19
  20 declare <2 x i32> @llvm.x86.mmx.psra.d(<2 x i32>, <2 x i32>) nounwind readnone